arch/x86/kvm/paging_tmpl.h

   1 /*
   2  * Kernel-based Virtual Machine driver for Linux
   3  *
   4  * This module enables machines with Intel VT-x extensions to run virtual
   5  * machines without emulation or binary translation.
   6  *
   7  * MMU support
   8  *
   9  * Copyright (C) 2006 Qumranet, Inc.
  10  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  11  *
  12  * Authors:
  13  *   Yaniv Kamay  <yaniv@qumranet.com>
  14  *   Avi Kivity   <avi@qumranet.com>
  15  *
  16  * This work is licensed under the terms of the GNU GPL, version 2.  See
  17  * the COPYING file in the top-level directory.
  18  *
  19  */
  20
  21 /*
  22  * We need the mmu code to access both 32-bit and 64-bit guest ptes,
  23  * so the code in this file is compiled twice, once per pte size.
  24  */
  25
  26 #if PTTYPE == 64
  27         #define pt_element_t u64
  28         #define guest_walker guest_walker64
  29         #define FNAME(name) paging##64_##name
  30         #define PT_BASE_ADDR_MASK PT64_BASE_ADDR_MASK
  31         #define PT_LVL_ADDR_MASK(lvl) PT64_LVL_ADDR_MASK(lvl)
  32         #define PT_LVL_OFFSET_MASK(lvl) PT64_LVL_OFFSET_MASK(lvl)
  33         #define PT_INDEX(addr, level) PT64_INDEX(addr, level)
  34         #define PT_LEVEL_BITS PT64_LEVEL_BITS
  35         #define PT_GUEST_DIRTY_SHIFT PT_DIRTY_SHIFT
  36         #define PT_GUEST_ACCESSED_SHIFT PT_ACCESSED_SHIFT
  37         #define PT_HAVE_ACCESSED_DIRTY(mmu) true
  38         #ifdef CONFIG_X86_64
  39         #define PT_MAX_FULL_LEVELS 4
  40         #define CMPXCHG cmpxchg
  41         #else
  42         #define CMPXCHG cmpxchg64
  43         #define PT_MAX_FULL_LEVELS 2
  44         #endif
  45 #elif PTTYPE == 32
  46         #define pt_element_t u32
  47         #define guest_walker guest_walker32
  48         #define FNAME(name) paging##32_##name
  49         #define PT_BASE_ADDR_MASK PT32_BASE_ADDR_MASK
  50         #define PT_LVL_ADDR_MASK(lvl) PT32_LVL_ADDR_MASK(lvl)
  51         #define PT_LVL_OFFSET_MASK(lvl) PT32_LVL_OFFSET_MASK(lvl)
  52         #define PT_INDEX(addr, level) PT32_INDEX(addr, level)
  53         #define PT_LEVEL_BITS PT32_LEVEL_BITS
  54         #define PT_MAX_FULL_LEVELS 2
  55         #define PT_GUEST_DIRTY_SHIFT PT_DIRTY_SHIFT
  56         #define PT_GUEST_ACCESSED_SHIFT PT_ACCESSED_SHIFT
  57         #define PT_HAVE_ACCESSED_DIRTY(mmu) true
  58         #define CMPXCHG cmpxchg
  59 #elif PTTYPE == PTTYPE_EPT
  60         #define pt_element_t u64
  61         #define guest_walker guest_walkerEPT
  62         #define FNAME(name) ept_##name
  63         #define PT_BASE_ADDR_MASK PT64_BASE_ADDR_MASK
  64         #define PT_LVL_ADDR_MASK(lvl) PT64_LVL_ADDR_MASK(lvl)
  65         #define PT_LVL_OFFSET_MASK(lvl) PT64_LVL_OFFSET_MASK(lvl)
  66         #define PT_INDEX(addr, level) PT64_INDEX(addr, level)
  67         #define PT_LEVEL_BITS PT64_LEVEL_BITS
  68         #define PT_GUEST_DIRTY_SHIFT 9
  69         #define PT_GUEST_ACCESSED_SHIFT 8
  70         #define PT_HAVE_ACCESSED_DIRTY(mmu) ((mmu)->ept_ad)
  71         #define CMPXCHG cmpxchg64
  72         #define PT_MAX_FULL_LEVELS 4
  73 #else
  74         #error Invalid PTTYPE value
  75 #endif
  76
  77 #define PT_GUEST_DIRTY_MASK    (1 << PT_GUEST_DIRTY_SHIFT)
  78 #define PT_GUEST_ACCESSED_MASK (1 << PT_GUEST_ACCESSED_SHIFT)
  79
  80 #define gpte_to_gfn_lvl FNAME(gpte_to_gfn_lvl)
  81 #define gpte_to_gfn(pte) gpte_to_gfn_lvl((pte), PT_PAGE_TABLE_LEVEL)
  82
  83 /*
  84  * The guest_walker structure emulates the behavior of the hardware page
  85  * table walker.
  86  */
  87 struct guest_walker {
  88         int level;
  89         unsigned max_level;
  90         gfn_t table_gfn[PT_MAX_FULL_LEVELS];
  91         pt_element_t ptes[PT_MAX_FULL_LEVELS];
  92         pt_element_t prefetch_ptes[PTE_PREFETCH_NUM];
  93         gpa_t pte_gpa[PT_MAX_FULL_LEVELS];
  94         pt_element_t __user *ptep_user[PT_MAX_FULL_LEVELS];
  95         bool pte_writable[PT_MAX_FULL_LEVELS];
  96         unsigned pt_access;
  97         unsigned pte_access;
  98         gfn_t gfn;
  99         struct x86_exception fault;
 100 };
 101
 102 static gfn_t gpte_to_gfn_lvl(pt_element_t gpte, int lvl)
 103 {
 104         return (gpte & PT_LVL_ADDR_MASK(lvl)) >> PAGE_SHIFT;
 105 }
 106
 107 static inline void FNAME(protect_clean_gpte)(struct kvm_mmu *mmu, unsigned *access,
 108                                              unsigned gpte)
 109 {
 110         unsigned mask;
 111
 112         /* dirty bit is not supported, so no need to track it */
 113         if (!PT_HAVE_ACCESSED_DIRTY(mmu))
 114                 return;
 115
 116         BUILD_BUG_ON(PT_WRITABLE_MASK != ACC_WRITE_MASK);
 117
 118         mask = (unsigned)~ACC_WRITE_MASK;
 119         /* Allow write access to dirty gptes */
 120         mask |= (gpte >> (PT_GUEST_DIRTY_SHIFT - PT_WRITABLE_SHIFT)) &
 121                 PT_WRITABLE_MASK;
 122         *access &= mask;
 123 }
 124
 125 static inline int FNAME(is_present_gpte)(unsigned long pte)
 126 {
 127 #if PTTYPE != PTTYPE_EPT
 128         return pte & PT_PRESENT_MASK;
 129 #else
 130         return pte & 7;
 131 #endif
 132 }
 133
 134 static int FNAME(cmpxchg_gpte)(struct kvm_vcpu *vcpu, struct kvm_mmu *mmu,
 135                                pt_element_t __user *ptep_user, unsigned index,
 136                                pt_element_t orig_pte, pt_element_t new_pte)
 137 {
 138         int npages;
 139         pt_element_t ret;
 140         pt_element_t *table;
 141         struct page *page;
 142
 143         npages = get_user_pages_fast((unsigned long)ptep_user, 1, 1, &page);
 144         /* Check if the user is doing something meaningless. */
 145         if (unlikely(npages != 1))
 146                 return -EFAULT;
 147
 148         table = kmap_atomic(page);
 149         ret = CMPXCHG(&table[index], orig_pte, new_pte);
 150         kunmap_atomic(table);
 151
 152         kvm_release_page_dirty(page);
 153
 154         return (ret != orig_pte);
 155 }
 156
 157 static bool FNAME(prefetch_invalid_gpte)(struct kvm_vcpu *vcpu,
 158                                   struct kvm_mmu_page *sp, u64 *spte,
 159                                   u64 gpte)
 160 {
 161         if (is_rsvd_bits_set(&vcpu->arch.mmu, gpte, PT_PAGE_TABLE_LEVEL))
 162                 goto no_present;
 163
 164         if (!FNAME(is_present_gpte)(gpte))
 165                 goto no_present;
 166
 167         /* if accessed bit is not supported prefetch non accessed gpte */
 168         if (PT_HAVE_ACCESSED_DIRTY(&vcpu->arch.mmu) && !(gpte & PT_GUEST_ACCESSED_MASK))
 169                 goto no_present;
 170
 171         return false;
 172
 173 no_present:
 174         drop_spte(vcpu->kvm, spte);
 175         return true;
 176 }
 177
 178 /*
 179  * For PTTYPE_EPT, a page table can be executable but not readable
 180  * on supported processors. Therefore, set_spte does not automatically
 181  * set bit 0 if execute only is supported. Here, we repurpose ACC_USER_MASK
 182  * to signify readability since it isn't used in the EPT case
 183  */
 184 static inline unsigned FNAME(gpte_access)(struct kvm_vcpu *vcpu, u64 gpte)
 185 {
 186         unsigned access;
 187 #if PTTYPE == PTTYPE_EPT
 188         access = ((gpte & VMX_EPT_WRITABLE_MASK) ? ACC_WRITE_MASK : 0) |
 189                 ((gpte & VMX_EPT_EXECUTABLE_MASK) ? ACC_EXEC_MASK : 0) |
 190                 ((gpte & VMX_EPT_READABLE_MASK) ? ACC_USER_MASK : 0);
 191 #else
 192         BUILD_BUG_ON(ACC_EXEC_MASK != PT_PRESENT_MASK);
 193         BUILD_BUG_ON(ACC_EXEC_MASK != 1);
 194         access = gpte & (PT_WRITABLE_MASK | PT_USER_MASK | PT_PRESENT_MASK);
 195         /* Combine NX with P (which is set here) to get ACC_EXEC_MASK.  */
 196         access ^= (gpte >> PT64_NX_SHIFT);
 197 #endif
 198
 199         return access;
 200 }
 201
 202 static int FNAME(update_accessed_dirty_bits)(struct kvm_vcpu *vcpu,
 203                                              struct kvm_mmu *mmu,
 204                                              struct guest_walker *walker,
 205                                              int write_fault)
 206 {
 207         unsigned level, index;
 208         pt_element_t pte, orig_pte;
 209         pt_element_t __user *ptep_user;
 210         gfn_t table_gfn;
 211         int ret;
 212
 213         /* dirty/accessed bits are not supported, so no need to update them */
 214         if (!PT_HAVE_ACCESSED_DIRTY(mmu))
 215                 return 0;
 216
 217         for (level = walker->max_level; level >= walker->level; --level) {
 218                 pte = orig_pte = walker->ptes[level - 1];
 219                 table_gfn = walker->table_gfn[level - 1];
 220                 ptep_user = walker->ptep_user[level - 1];
 221                 index = offset_in_page(ptep_user) / sizeof(pt_element_t);
 222                 if (!(pte & PT_GUEST_ACCESSED_MASK)) {
 223                         trace_kvm_mmu_set_accessed_bit(table_gfn, index, sizeof(pte));
 224                         pte |= PT_GUEST_ACCESSED_MASK;
 225                 }
 226                 if (level == walker->level && write_fault &&
 227                                 !(pte & PT_GUEST_DIRTY_MASK)) {
 228                         trace_kvm_mmu_set_dirty_bit(table_gfn, index, sizeof(pte));
 229 #if PTTYPE == PTTYPE_EPT
 230                         if (kvm_arch_write_log_dirty(vcpu))
 231                                 return -EINVAL;
 232 #endif
 233                         pte |= PT_GUEST_DIRTY_MASK;
 234                 }
 235                 if (pte == orig_pte)
 236                         continue;
 237
 238                 /*
 239                  * If the slot is read-only, simply do not process the accessed
 240                  * and dirty bits.  This is the correct thing to do if the slot
 241                  * is ROM, and page tables in read-as-ROM/write-as-MMIO slots
 242                  * are only supported if the accessed and dirty bits are already
 243                  * set in the ROM (so that MMIO writes are never needed).
 244                  *
 245                  * Note that NPT does not allow this at all and faults, since
 246                  * it always wants nested page table entries for the guest
 247                  * page tables to be writable.  And EPT works but will simply
 248                  * overwrite the read-only memory to set the accessed and dirty
 249                  * bits.
 250                  */
 251                 if (unlikely(!walker->pte_writable[level - 1]))
 252                         continue;
 253
 254                 ret = FNAME(cmpxchg_gpte)(vcpu, mmu, ptep_user, index, orig_pte, pte);
 255                 if (ret)
 256                         return ret;
 257
 258                 kvm_vcpu_mark_page_dirty(vcpu, table_gfn);
 259                 walker->ptes[level - 1] = pte;
 260         }
 261         return 0;
 262 }
 263
 264 static inline unsigned FNAME(gpte_pkeys)(struct kvm_vcpu *vcpu, u64 gpte)
 265 {
 266         unsigned pkeys = 0;
 267 #if PTTYPE == 64
 268         pte_t pte = {.pte = gpte};
 269
 270         pkeys = pte_flags_pkey(pte_flags(pte));
 271 #endif
 272         return pkeys;
 273 }
 274
 275 /*
 276  * Fetch a guest pte for a guest virtual address
 277  */
 278 static int FNAME(walk_addr_generic)(struct guest_walker *walker,
 279                                     struct kvm_vcpu *vcpu, struct kvm_mmu *mmu,
 280                                     gva_t addr, u32 access)
 281 {
 282         int ret;
 283         pt_element_t pte;
 284         pt_element_t __user *uninitialized_var(ptep_user);
 285         gfn_t table_gfn;
 286         unsigned index, pt_access, pte_access, accessed_dirty, pte_pkey;
 287         unsigned nested_access;
 288         gpa_t pte_gpa;
 289         bool have_ad;
 290         int offset;
 291         const int write_fault = access & PFERR_WRITE_MASK;
 292         const int user_fault  = access & PFERR_USER_MASK;
 293         const int fetch_fault = access & PFERR_FETCH_MASK;
 294         u16 errcode = 0;
 295         gpa_t real_gpa;
 296         gfn_t gfn;
 297
 298         trace_kvm_mmu_pagetable_walk(addr, access);
 299 retry_walk:
 300         walker->level = mmu->root_level;
 301         pte           = mmu->get_cr3(vcpu);
 302         have_ad       = PT_HAVE_ACCESSED_DIRTY(mmu);
 303
 304 #if PTTYPE == 64
 305         if (walker->level == PT32E_ROOT_LEVEL) {
 306                 pte = mmu->get_pdptr(vcpu, (addr >> 30) & 3);
 307                 trace_kvm_mmu_paging_element(pte, walker->level);
 308                 if (!FNAME(is_present_gpte)(pte))
 309                         goto error;
 310                 --walker->level;
 311         }
 312 #endif
 313         walker->max_level = walker->level;
 314         ASSERT(!(is_long_mode(vcpu) && !is_pae(vcpu)));
 315
 316         accessed_dirty = have_ad ? PT_GUEST_ACCESSED_MASK : 0;
 317
 318         /*
 319          * FIXME: on Intel processors, loads of the PDPTE registers for PAE paging
 320          * by the MOV to CR instruction are treated as reads and do not cause the
 321          * processor to set the dirty flag in any EPT paging-structure entry.
 322          */
 323         nested_access = (have_ad ? PFERR_WRITE_MASK : 0) | PFERR_USER_MASK;
 324
 325         pt_access = pte_access = ACC_ALL;
 326         ++walker->level;
 327
 328         do {
 329                 gfn_t real_gfn;
 330                 unsigned long host_addr;
 331
 332                 pt_access &= pte_access;
 333                 --walker->level;
 334
 335                 index = PT_INDEX(addr, walker->level);
 336
 337                 table_gfn = gpte_to_gfn(pte);
 338                 offset    = index * sizeof(pt_element_t);
 339                 pte_gpa   = gfn_to_gpa(table_gfn) + offset;
 340                 walker->table_gfn[walker->level - 1] = table_gfn;
 341                 walker->pte_gpa[walker->level - 1] = pte_gpa;
 342
 343                 real_gfn = mmu->translate_gpa(vcpu, gfn_to_gpa(table_gfn),
 344                                               nested_access,
 345                                               &walker->fault);
 346
 347                 /*
 348                  * FIXME: This can happen if emulation (for of an INS/OUTS
 349                  * instruction) triggers a nested page fault.  The exit
 350                  * qualification / exit info field will incorrectly have
 351                  * "guest page access" as the nested page fault's cause,
 352                  * instead of "guest page structure access".  To fix this,
 353                  * the x86_exception struct should be augmented with enough
 354                  * information to fix the exit_qualification or exit_info_1
 355                  * fields.
 356                  */
 357                 if (unlikely(real_gfn == UNMAPPED_GVA))
 358                         return 0;
 359
 360                 real_gfn = gpa_to_gfn(real_gfn);
 361
 362                 host_addr = kvm_vcpu_gfn_to_hva_prot(vcpu, real_gfn,
 363                                             &walker->pte_writable[walker->level - 1]);
 364                 if (unlikely(kvm_is_error_hva(host_addr)))
 365                         goto error;
 366
 367                 ptep_user = (pt_element_t __user *)((void *)host_addr + offset);
 368                 if (unlikely(__copy_from_user(&pte, ptep_user, sizeof(pte))))
 369                         goto error;
 370                 walker->ptep_user[walker->level - 1] = ptep_user;
 371
 372                 trace_kvm_mmu_paging_element(pte, walker->level);
 373
 374                 if (unlikely(!FNAME(is_present_gpte)(pte)))
 375                         goto error;
 376
 377                 if (unlikely(is_rsvd_bits_set(mmu, pte, walker->level))) {
 378                         errcode = PFERR_RSVD_MASK | PFERR_PRESENT_MASK;
 379                         goto error;
 380                 }
 381
 382                 accessed_dirty &= pte;
 383                 pte_access = pt_access & FNAME(gpte_access)(vcpu, pte);
 384
 385                 walker->ptes[walker->level - 1] = pte;
 386         } while (!is_last_gpte(mmu, walker->level, pte));
 387
 388         pte_pkey = FNAME(gpte_pkeys)(vcpu, pte);
 389         errcode = permission_fault(vcpu, mmu, pte_access, pte_pkey, access);
 390         if (unlikely(errcode))
 391                 goto error;
 392
 393         gfn = gpte_to_gfn_lvl(pte, walker->level);
 394         gfn += (addr & PT_LVL_OFFSET_MASK(walker->level)) >> PAGE_SHIFT;
 395
 396         if (PTTYPE == 32 && walker->level == PT_DIRECTORY_LEVEL && is_cpuid_PSE36())
 397                 gfn += pse36_gfn_delta(pte);
 398
 399         real_gpa = mmu->translate_gpa(vcpu, gfn_to_gpa(gfn), access, &walker->fault);
 400         if (real_gpa == UNMAPPED_GVA)
 401                 return 0;
 402
 403         walker->gfn = real_gpa >> PAGE_SHIFT;
 404
 405         if (!write_fault)
 406                 FNAME(protect_clean_gpte)(mmu, &pte_access, pte);
 407         else
 408                 /*
 409                  * On a write fault, fold the dirty bit into accessed_dirty.
 410                  * For modes without A/D bits support accessed_dirty will be
 411                  * always clear.
 412                  */
 413                 accessed_dirty &= pte >>
 414                         (PT_GUEST_DIRTY_SHIFT - PT_GUEST_ACCESSED_SHIFT);
 415
 416         if (unlikely(!accessed_dirty)) {
 417                 ret = FNAME(update_accessed_dirty_bits)(vcpu, mmu, walker, write_fault);
 418                 if (unlikely(ret < 0))
 419                         goto error;
 420                 else if (ret)
 421                         goto retry_walk;
 422         }
 423
 424         walker->pt_access = pt_access;
 425         walker->pte_access = pte_access;
 426         pgprintk("%s: pte %llx pte_access %x pt_access %x\n",
 427                  __func__, (u64)pte, pte_access, pt_access);
 428         return 1;
 429
 430 error:
 431         errcode |= write_fault | user_fault;
 432         if (fetch_fault && (mmu->nx ||
 433                             kvm_read_cr4_bits(vcpu, X86_CR4_SMEP)))
 434                 errcode |= PFERR_FETCH_MASK;
 435
 436         walker->fault.vector = PF_VECTOR;
 437         walker->fault.error_code_valid = true;
 438         walker->fault.error_code = errcode;
 439
 440 #if PTTYPE == PTTYPE_EPT
 441         /*
 442          * Use PFERR_RSVD_MASK in error_code to to tell if EPT
 443          * misconfiguration requires to be injected. The detection is
 444          * done by is_rsvd_bits_set() above.
 445          *
 446          * We set up the value of exit_qualification to inject:
 447          * [2:0] - Derive from [2:0] of real exit_qualification at EPT violation
 448          * [5:3] - Calculated by the page walk of the guest EPT page tables
 449          * [7:8] - Derived from [7:8] of real exit_qualification
 450          *
 451          * The other bits are set to 0.
 452          */
 453         if (!(errcode & PFERR_RSVD_MASK)) {
 454                 vcpu->arch.exit_qualification &= 0x187;
 455                 vcpu->arch.exit_qualification |= ((pt_access & pte) & 0x7) << 3;
 456         }
 457 #endif
 458         walker->fault.address = addr;
 459         walker->fault.nested_page_fault = mmu != vcpu->arch.walk_mmu;
 460
 461         trace_kvm_mmu_walker_error(walker->fault.error_code);
 462         return 0;
 463 }
 464
 465 static int FNAME(walk_addr)(struct guest_walker *walker,
 466                             struct kvm_vcpu *vcpu, gva_t addr, u32 access)
 467 {
 468         return FNAME(walk_addr_generic)(walker, vcpu, &vcpu->arch.mmu, addr,
 469                                         access);
 470 }
 471
 472 #if PTTYPE != PTTYPE_EPT
 473 static int FNAME(walk_addr_nested)(struct guest_walker *walker,
 474                                    struct kvm_vcpu *vcpu, gva_t addr,
 475                                    u32 access)
 476 {
 477         return FNAME(walk_addr_generic)(walker, vcpu, &vcpu->arch.nested_mmu,
 478                                         addr, access);
 479 }
 480 #endif
 481
 482 static bool
 483 FNAME(prefetch_gpte)(struct kvm_vcpu *vcpu, struct kvm_mmu_page *sp,
 484                      u64 *spte, pt_element_t gpte, bool no_dirty_log)
 485 {
 486         unsigned pte_access;
 487         gfn_t gfn;
 488         kvm_pfn_t pfn;
 489
 490         if (FNAME(prefetch_invalid_gpte)(vcpu, sp, spte, gpte))
 491                 return false;
 492
 493         pgprintk("%s: gpte %llx spte %p\n", __func__, (u64)gpte, spte);
 494
 495         gfn = gpte_to_gfn(gpte);
 496         pte_access = sp->role.access & FNAME(gpte_access)(vcpu, gpte);
 497         FNAME(protect_clean_gpte)(&vcpu->arch.mmu, &pte_access, gpte);
 498         pfn = pte_prefetch_gfn_to_pfn(vcpu, gfn,
 499                         no_dirty_log && (pte_access & ACC_WRITE_MASK));
 500         if (is_error_pfn(pfn))
 501                 return false;
 502
 503         /*
 504          * we call mmu_set_spte() with host_writable = true because
 505          * pte_prefetch_gfn_to_pfn always gets a writable pfn.
 506          */
 507         mmu_set_spte(vcpu, spte, pte_access, 0, PT_PAGE_TABLE_LEVEL, gfn, pfn,
 508                      true, true);
 509
 510         return true;
 511 }
 512
 513 static void FNAME(update_pte)(struct kvm_vcpu *vcpu, struct kvm_mmu_page *sp,
 514                               u64 *spte, const void *pte)
 515 {
 516         pt_element_t gpte = *(const pt_element_t *)pte;
 517
 518         FNAME(prefetch_gpte)(vcpu, sp, spte, gpte, false);
 519 }
 520
 521 static bool FNAME(gpte_changed)(struct kvm_vcpu *vcpu,
 522                                 struct guest_walker *gw, int level)
 523 {
 524         pt_element_t curr_pte;
 525         gpa_t base_gpa, pte_gpa = gw->pte_gpa[level - 1];
 526         u64 mask;
 527         int r, index;
 528
 529         if (level == PT_PAGE_TABLE_LEVEL) {
 530                 mask = PTE_PREFETCH_NUM * sizeof(pt_element_t) - 1;
 531                 base_gpa = pte_gpa & ~mask;
 532                 index = (pte_gpa - base_gpa) / sizeof(pt_element_t);
 533
 534                 r = kvm_vcpu_read_guest_atomic(vcpu, base_gpa,
 535                                 gw->prefetch_ptes, sizeof(gw->prefetch_ptes));
 536                 curr_pte = gw->prefetch_ptes[index];
 537         } else
 538                 r = kvm_vcpu_read_guest_atomic(vcpu, pte_gpa,
 539                                   &curr_pte, sizeof(curr_pte));
 540
 541         return r || curr_pte != gw->ptes[level - 1];
 542 }
 543
 544 static void FNAME(pte_prefetch)(struct kvm_vcpu *vcpu, struct guest_walker *gw,
 545                                 u64 *sptep)
 546 {
 547         struct kvm_mmu_page *sp;
 548         pt_element_t *gptep = gw->prefetch_ptes;
 549         u64 *spte;
 550         int i;
 551
 552         sp = page_header(__pa(sptep));
 553
 554         if (sp->role.level > PT_PAGE_TABLE_LEVEL)
 555                 return;
 556
 557         if (sp->role.direct)
 558                 return __direct_pte_prefetch(vcpu, sp, sptep);
 559
 560         i = (sptep - sp->spt) & ~(PTE_PREFETCH_NUM - 1);
 561         spte = sp->spt + i;
 562
 563         for (i = 0; i < PTE_PREFETCH_NUM; i++, spte++) {
 564                 if (spte == sptep)
 565                         continue;
 566
 567                 if (is_shadow_present_pte(*spte))
 568                         continue;
 569
 570                 if (!FNAME(prefetch_gpte)(vcpu, sp, spte, gptep[i], true))
 571                         break;
 572         }
 573 }
 574
 575 /*
 576  * Fetch a shadow pte for a specific level in the paging hierarchy.
 577  * If the guest tries to write a write-protected page, we need to
 578  * emulate this operation, return 1 to indicate this case.
 579  */
 580 static int FNAME(fetch)(struct kvm_vcpu *vcpu, gva_t addr,
 581                          struct guest_walker *gw,
 582                          int write_fault, int hlevel,
 583                          kvm_pfn_t pfn, bool map_writable, bool prefault)
 584 {
 585         struct kvm_mmu_page *sp = NULL;
 586         struct kvm_shadow_walk_iterator it;
 587         unsigned direct_access, access = gw->pt_access;
 588         int top_level, emulate;
 589
 590         direct_access = gw->pte_access;
 591
 592         top_level = vcpu->arch.mmu.root_level;
 593         if (top_level == PT32E_ROOT_LEVEL)
 594                 top_level = PT32_ROOT_LEVEL;
 595         /*
 596          * Verify that the top-level gpte is still there.  Since the page
 597          * is a root page, it is either write protected (and cannot be
 598          * changed from now on) or it is invalid (in which case, we don't
 599          * really care if it changes underneath us after this point).
 600          */
 601         if (FNAME(gpte_changed)(vcpu, gw, top_level))
 602                 goto out_gpte_changed;
 603
 604         if (!VALID_PAGE(vcpu->arch.mmu.root_hpa))
 605                 goto out_gpte_changed;
 606
 607         for (shadow_walk_init(&it, vcpu, addr);
 608              shadow_walk_okay(&it) && it.level > gw->level;
 609              shadow_walk_next(&it)) {
 610                 gfn_t table_gfn;
 611
 612                 clear_sp_write_flooding_count(it.sptep);
 613                 drop_large_spte(vcpu, it.sptep);
 614
 615                 sp = NULL;
 616                 if (!is_shadow_present_pte(*it.sptep)) {
 617                         table_gfn = gw->table_gfn[it.level - 2];
 618                         sp = kvm_mmu_get_page(vcpu, table_gfn, addr, it.level-1,
 619                                               false, access);
 620                 }
 621
 622                 /*
 623                  * Verify that the gpte in the page we've just write
 624                  * protected is still there.
 625                  */
 626                 if (FNAME(gpte_changed)(vcpu, gw, it.level - 1))
 627                         goto out_gpte_changed;
 628
 629                 if (sp)
 630                         link_shadow_page(vcpu, it.sptep, sp);
 631         }
 632
 633         for (;
 634              shadow_walk_okay(&it) && it.level > hlevel;
 635              shadow_walk_next(&it)) {
 636                 gfn_t direct_gfn;
 637
 638                 clear_sp_write_flooding_count(it.sptep);
 639                 validate_direct_spte(vcpu, it.sptep, direct_access);
 640
 641                 drop_large_spte(vcpu, it.sptep);
 642
 643                 if (is_shadow_present_pte(*it.sptep))
 644                         continue;
 645
 646                 direct_gfn = gw->gfn & ~(KVM_PAGES_PER_HPAGE(it.level) - 1);
 647
 648                 sp = kvm_mmu_get_page(vcpu, direct_gfn, addr, it.level-1,
 649                                       true, direct_access);
 650                 link_shadow_page(vcpu, it.sptep, sp);
 651         }
 652
 653         clear_sp_write_flooding_count(it.sptep);
 654         emulate = mmu_set_spte(vcpu, it.sptep, gw->pte_access, write_fault,
 655                                it.level, gw->gfn, pfn, prefault, map_writable);
 656         FNAME(pte_prefetch)(vcpu, gw, it.sptep);
 657
 658         return emulate;
 659
 660 out_gpte_changed:
 661         kvm_release_pfn_clean(pfn);
 662         return 0;
 663 }
 664
 665  /*
 666  * To see whether the mapped gfn can write its page table in the current
 667  * mapping.
 668  *
 669  * It is the helper function of FNAME(page_fault). When guest uses large page
 670  * size to map the writable gfn which is used as current page table, we should
 671  * force kvm to use small page size to map it because new shadow page will be
 672  * created when kvm establishes shadow page table that stop kvm using large
 673  * page size. Do it early can avoid unnecessary #PF and emulation.
 674  *
 675  * @write_fault_to_shadow_pgtable will return true if the fault gfn is
 676  * currently used as its page table.
 677  *
 678  * Note: the PDPT page table is not checked for PAE-32 bit guest. It is ok
 679  * since the PDPT is always shadowed, that means, we can not use large page
 680  * size to map the gfn which is used as PDPT.
 681  */
 682 static bool
 683 FNAME(is_self_change_mapping)(struct kvm_vcpu *vcpu,
 684                               struct guest_walker *walker, int user_fault,
 685                               bool *write_fault_to_shadow_pgtable)
 686 {
 687         int level;
 688         gfn_t mask = ~(KVM_PAGES_PER_HPAGE(walker->level) - 1);
 689         bool self_changed = false;
 690
 691         if (!(walker->pte_access & ACC_WRITE_MASK ||
 692               (!is_write_protection(vcpu) && !user_fault)))
 693                 return false;
 694
 695         for (level = walker->level; level <= walker->max_level; level++) {
 696                 gfn_t gfn = walker->gfn ^ walker->table_gfn[level - 1];
 697
 698                 self_changed |= !(gfn & mask);
 699                 *write_fault_to_shadow_pgtable |= !gfn;
 700         }
 701
 702         return self_changed;
 703 }
 704
 705 /*
 706  * Page fault handler.  There are several causes for a page fault:
 707  *   - there is no shadow pte for the guest pte
 708  *   - write access through a shadow pte marked read only so that we can set
 709  *     the dirty bit
 710  *   - write access to a shadow pte marked read only so we can update the page
 711  *     dirty bitmap, when userspace requests it
 712  *   - mmio access; in this case we will never install a present shadow pte
 713  *   - normal guest page fault due to the guest pte marked not present, not
 714  *     writable, or not executable
 715  *
 716  *  Returns: 1 if we need to emulate the instruction, 0 otherwise, or
 717  *           a negative value on error.
 718  */
 719 static int FNAME(page_fault)(struct kvm_vcpu *vcpu, gva_t addr, u32 error_code,
 720                              bool prefault)
 721 {
 722         int write_fault = error_code & PFERR_WRITE_MASK;
 723         int user_fault = error_code & PFERR_USER_MASK;
 724         struct guest_walker walker;
 725         int r;
 726         kvm_pfn_t pfn;
 727         int level = PT_PAGE_TABLE_LEVEL;
 728         bool force_pt_level = false;
 729         unsigned long mmu_seq;
 730         bool map_writable, is_self_change_mapping;
 731
 732         pgprintk("%s: addr %lx err %x\n", __func__, addr, error_code);
 733
 734         r = mmu_topup_memory_caches(vcpu);
 735         if (r)
 736                 return r;
 737
 738         /*
 739          * If PFEC.RSVD is set, this is a shadow page fault.
 740          * The bit needs to be cleared before walking guest page tables.
 741          */
 742         error_code &= ~PFERR_RSVD_MASK;
 743
 744         /*
 745          * Look up the guest pte for the faulting address.
 746          */
 747         r = FNAME(walk_addr)(&walker, vcpu, addr, error_code);
 748
 749         /*
 750          * The page is not mapped by the guest.  Let the guest handle it.
 751          */
 752         if (!r) {
 753                 pgprintk("%s: guest page fault\n", __func__);
 754                 if (!prefault)
 755                         inject_page_fault(vcpu, &walker.fault);
 756
 757                 return 0;
 758         }
 759
 760         if (page_fault_handle_page_track(vcpu, error_code, walker.gfn)) {
 761                 shadow_page_table_clear_flood(vcpu, addr);
 762                 return 1;
 763         }
 764
 765         vcpu->arch.write_fault_to_shadow_pgtable = false;
 766
 767         is_self_change_mapping = FNAME(is_self_change_mapping)(vcpu,
 768               &walker, user_fault, &vcpu->arch.write_fault_to_shadow_pgtable);
 769
 770         if (walker.level >= PT_DIRECTORY_LEVEL && !is_self_change_mapping) {
 771                 level = mapping_level(vcpu, walker.gfn, &force_pt_level);
 772                 if (likely(!force_pt_level)) {
 773                         level = min(walker.level, level);
 774                         walker.gfn = walker.gfn & ~(KVM_PAGES_PER_HPAGE(level) - 1);
 775                 }
 776         } else
 777                 force_pt_level = true;
 778
 779         mmu_seq = vcpu->kvm->mmu_notifier_seq;
 780         smp_rmb();
 781
 782         if (try_async_pf(vcpu, prefault, walker.gfn, addr, &pfn, write_fault,
 783                          &map_writable))
 784                 return 0;
 785
 786         if (handle_abnormal_pfn(vcpu, mmu_is_nested(vcpu) ? 0 : addr,
 787                                 walker.gfn, pfn, walker.pte_access, &r))
 788                 return r;
 789
 790         /*
 791          * Do not change pte_access if the pfn is a mmio page, otherwise
 792          * we will cache the incorrect access into mmio spte.
 793          */
 794         if (write_fault && !(walker.pte_access & ACC_WRITE_MASK) &&
 795              !is_write_protection(vcpu) && !user_fault &&
 796               !is_noslot_pfn(pfn)) {
 797                 walker.pte_access |= ACC_WRITE_MASK;
 798                 walker.pte_access &= ~ACC_USER_MASK;
 799
 800                 /*
 801                  * If we converted a user page to a kernel page,
 802                  * so that the kernel can write to it when cr0.wp=0,
 803                  * then we should prevent the kernel from executing it
 804                  * if SMEP is enabled.
 805                  */
 806                 if (kvm_read_cr4_bits(vcpu, X86_CR4_SMEP))
 807                         walker.pte_access &= ~ACC_EXEC_MASK;
 808         }
 809
 810         spin_lock(&vcpu->kvm->mmu_lock);
 811         if (mmu_notifier_retry(vcpu->kvm, mmu_seq))
 812                 goto out_unlock;
 813
 814         kvm_mmu_audit(vcpu, AUDIT_PRE_PAGE_FAULT);
 815         make_mmu_pages_available(vcpu);
 816         if (!force_pt_level)
 817                 transparent_hugepage_adjust(vcpu, &walker.gfn, &pfn, &level);
 818         r = FNAME(fetch)(vcpu, addr, &walker, write_fault,
 819                          level, pfn, map_writable, prefault);
 820         ++vcpu->stat.pf_fixed;
 821         kvm_mmu_audit(vcpu, AUDIT_POST_PAGE_FAULT);
 822         spin_unlock(&vcpu->kvm->mmu_lock);
 823
 824         return r;
 825
 826 out_unlock:
 827         spin_unlock(&vcpu->kvm->mmu_lock);
 828         kvm_release_pfn_clean(pfn);
 829         return 0;
 830 }
 831
 832 static gpa_t FNAME(get_level1_sp_gpa)(struct kvm_mmu_page *sp)
 833 {
 834         int offset = 0;
 835
 836         WARN_ON(sp->role.level != PT_PAGE_TABLE_LEVEL);
 837
 838         if (PTTYPE == 32)
 839                 offset = sp->role.quadrant << PT64_LEVEL_BITS;
 840
 841         return gfn_to_gpa(sp->gfn) + offset * sizeof(pt_element_t);
 842 }
 843
 844 static void FNAME(invlpg)(struct kvm_vcpu *vcpu, gva_t gva)
 845 {
 846         struct kvm_shadow_walk_iterator iterator;
 847         struct kvm_mmu_page *sp;
 848         int level;
 849         u64 *sptep;
 850
 851         vcpu_clear_mmio_info(vcpu, gva);
 852
 853         /*
 854          * No need to check return value here, rmap_can_add() can
 855          * help us to skip pte prefetch later.
 856          */
 857         mmu_topup_memory_caches(vcpu);
 858
 859         if (!VALID_PAGE(vcpu->arch.mmu.root_hpa)) {
 860                 WARN_ON(1);
 861                 return;
 862         }
 863
 864         spin_lock(&vcpu->kvm->mmu_lock);
 865         for_each_shadow_entry(vcpu, gva, iterator) {
 866                 level = iterator.level;
 867                 sptep = iterator.sptep;
 868
 869                 sp = page_header(__pa(sptep));
 870                 if (is_last_spte(*sptep, level)) {
 871                         pt_element_t gpte;
 872                         gpa_t pte_gpa;
 873
 874                         if (!sp->unsync)
 875                                 break;
 876
 877                         pte_gpa = FNAME(get_level1_sp_gpa)(sp);
 878                         pte_gpa += (sptep - sp->spt) * sizeof(pt_element_t);
 879
 880                         if (mmu_page_zap_pte(vcpu->kvm, sp, sptep))
 881                                 kvm_flush_remote_tlbs(vcpu->kvm);
 882
 883                         if (!rmap_can_add(vcpu))
 884                                 break;
 885
 886                         if (kvm_vcpu_read_guest_atomic(vcpu, pte_gpa, &gpte,
 887                                                        sizeof(pt_element_t)))
 888                                 break;
 889
 890                         FNAME(update_pte)(vcpu, sp, sptep, &gpte);
 891                 }
 892
 893                 if (!is_shadow_present_pte(*sptep) || !sp->unsync_children)
 894                         break;
 895         }
 896         spin_unlock(&vcpu->kvm->mmu_lock);
 897 }
 898
 899 static gpa_t FNAME(gva_to_gpa)(struct kvm_vcpu *vcpu, gva_t vaddr, u32 access,
 900                                struct x86_exception *exception)
 901 {
 902         struct guest_walker walker;
 903         gpa_t gpa = UNMAPPED_GVA;
 904         int r;
 905
 906         r = FNAME(walk_addr)(&walker, vcpu, vaddr, access);
 907
 908         if (r) {
 909                 gpa = gfn_to_gpa(walker.gfn);
 910                 gpa |= vaddr & ~PAGE_MASK;
 911         } else if (exception)
 912                 *exception = walker.fault;
 913
 914         return gpa;
 915 }
 916
 917 #if PTTYPE != PTTYPE_EPT
 918 static gpa_t FNAME(gva_to_gpa_nested)(struct kvm_vcpu *vcpu, gva_t vaddr,
 919                                       u32 access,
 920                                       struct x86_exception *exception)
 921 {
 922         struct guest_walker walker;
 923         gpa_t gpa = UNMAPPED_GVA;
 924         int r;
 925
 926         r = FNAME(walk_addr_nested)(&walker, vcpu, vaddr, access);
 927
 928         if (r) {
 929                 gpa = gfn_to_gpa(walker.gfn);
 930                 gpa |= vaddr & ~PAGE_MASK;
 931         } else if (exception)
 932                 *exception = walker.fault;
 933
 934         return gpa;
 935 }
 936 #endif
 937
 938 /*
 939  * Using the cached information from sp->gfns is safe because:
 940  * - The spte has a reference to the struct page, so the pfn for a given gfn
 941  *   can't change unless all sptes pointing to it are nuked first.
 942  *
 943  * Note:
 944  *   We should flush all tlbs if spte is dropped even though guest is
 945  *   responsible for it. Since if we don't, kvm_mmu_notifier_invalidate_page
 946  *   and kvm_mmu_notifier_invalidate_range_start detect the mapping page isn't
 947  *   used by guest then tlbs are not flushed, so guest is allowed to access the
 948  *   freed pages.
 949  *   And we increase kvm->tlbs_dirty to delay tlbs flush in this case.
 950  */
 951 static int FNAME(sync_page)(struct kvm_vcpu *vcpu, struct kvm_mmu_page *sp)
 952 {
 953         int i, nr_present = 0;
 954         bool host_writable;
 955         gpa_t first_pte_gpa;
 956
 957         /* direct kvm_mmu_page can not be unsync. */
 958         BUG_ON(sp->role.direct);
 959
 960         first_pte_gpa = FNAME(get_level1_sp_gpa)(sp);
 961
 962         for (i = 0; i < PT64_ENT_PER_PAGE; i++) {
 963                 unsigned pte_access;
 964                 pt_element_t gpte;
 965                 gpa_t pte_gpa;
 966                 gfn_t gfn;
 967
 968                 if (!sp->spt[i])
 969                         continue;
 970
 971                 pte_gpa = first_pte_gpa + i * sizeof(pt_element_t);
 972
 973                 if (kvm_vcpu_read_guest_atomic(vcpu, pte_gpa, &gpte,
 974                                                sizeof(pt_element_t)))
 975                         return 0;
 976
 977                 if (FNAME(prefetch_invalid_gpte)(vcpu, sp, &sp->spt[i], gpte)) {
 978                         /*
 979                          * Update spte before increasing tlbs_dirty to make
 980                          * sure no tlb flush is lost after spte is zapped; see
 981                          * the comments in kvm_flush_remote_tlbs().
 982                          */
 983                         smp_wmb();
 984                         vcpu->kvm->tlbs_dirty++;
 985                         continue;
 986                 }
 987
 988                 gfn = gpte_to_gfn(gpte);
 989                 pte_access = sp->role.access;
 990                 pte_access &= FNAME(gpte_access)(vcpu, gpte);
 991                 FNAME(protect_clean_gpte)(&vcpu->arch.mmu, &pte_access, gpte);
 992
 993                 if (sync_mmio_spte(vcpu, &sp->spt[i], gfn, pte_access,
 994                       &nr_present))
 995                         continue;
 996
 997                 if (gfn != sp->gfns[i]) {
 998                         drop_spte(vcpu->kvm, &sp->spt[i]);
 999                         /*
1000                          * The same as above where we are doing
1001                          * prefetch_invalid_gpte().
1002                          */
1003                         smp_wmb();
1004                         vcpu->kvm->tlbs_dirty++;
1005                         continue;
1006                 }
1007
1008                 nr_present++;
1009
1010                 host_writable = sp->spt[i] & SPTE_HOST_WRITEABLE;
1011
1012                 set_spte(vcpu, &sp->spt[i], pte_access,
1013                          PT_PAGE_TABLE_LEVEL, gfn,
1014                          spte_to_pfn(sp->spt[i]), true, false,
1015                          host_writable);
1016         }
1017
1018         return nr_present;
1019 }
1020
1021 #undef pt_element_t
1022 #undef guest_walker
1023 #undef FNAME
1024 #undef PT_BASE_ADDR_MASK
1025 #undef PT_INDEX
1026 #undef PT_LVL_ADDR_MASK
1027 #undef PT_LVL_OFFSET_MASK
1028 #undef PT_LEVEL_BITS
1029 #undef PT_MAX_FULL_LEVELS
1030 #undef gpte_to_gfn
1031 #undef gpte_to_gfn_lvl
1032 #undef CMPXCHG
1033 #undef PT_GUEST_ACCESSED_MASK
1034 #undef PT_GUEST_DIRTY_MASK
1035 #undef PT_GUEST_DIRTY_SHIFT
1036 #undef PT_GUEST_ACCESSED_SHIFT
1037 #undef PT_HAVE_ACCESSED_DIRTY