arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <asm/kvm_emulate.h>
  27 #include <linux/stringify.h>
  28
  29 #include "x86.h"
  30 #include "tss.h"
  31
  32 /*
  33  * Operand types
  34  */
  35 #define OpNone             0ull
  36 #define OpImplicit         1ull  /* No generic decode */
  37 #define OpReg              2ull  /* Register */
  38 #define OpMem              3ull  /* Memory */
  39 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  40 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  41 #define OpMem64            6ull  /* Memory, 64-bit */
  42 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  43 #define OpDX               8ull  /* DX register */
  44 #define OpCL               9ull  /* CL register (for shifts) */
  45 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  46 #define OpOne             11ull  /* Implied 1 */
  47 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  48 #define OpMem16           13ull  /* Memory operand (16-bit). */
  49 #define OpMem32           14ull  /* Memory operand (32-bit). */
  50 #define OpImmU            15ull  /* Immediate operand, zero extended */
  51 #define OpSI              16ull  /* SI/ESI/RSI */
  52 #define OpImmFAddr        17ull  /* Immediate far address */
  53 #define OpMemFAddr        18ull  /* Far address in memory */
  54 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  55 #define OpES              20ull  /* ES */
  56 #define OpCS              21ull  /* CS */
  57 #define OpSS              22ull  /* SS */
  58 #define OpDS              23ull  /* DS */
  59 #define OpFS              24ull  /* FS */
  60 #define OpGS              25ull  /* GS */
  61 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  62 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  63 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  64 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
  65 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
  66
  67 #define OpBits             5  /* Width of operand field */
  68 #define OpMask             ((1ull << OpBits) - 1)
  69
  70 /*
  71  * Opcode effective-address decode tables.
  72  * Note that we only emulate instructions that have at least one memory
  73  * operand (excluding implicit stack references). We assume that stack
  74  * references and instruction fetches will never occur in special memory
  75  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  76  * not be handled.
  77  */
  78
  79 /* Operand sizes: 8-bit operands or specified/overridden size. */
  80 #define ByteOp      (1<<0)      /* 8-bit operands. */
  81 /* Destination operand type. */
  82 #define DstShift    1
  83 #define ImplicitOps (OpImplicit << DstShift)
  84 #define DstReg      (OpReg << DstShift)
  85 #define DstMem      (OpMem << DstShift)
  86 #define DstAcc      (OpAcc << DstShift)
  87 #define DstDI       (OpDI << DstShift)
  88 #define DstMem64    (OpMem64 << DstShift)
  89 #define DstImmUByte (OpImmUByte << DstShift)
  90 #define DstDX       (OpDX << DstShift)
  91 #define DstAccLo    (OpAccLo << DstShift)
  92 #define DstMask     (OpMask << DstShift)
  93 /* Source operand type. */
  94 #define SrcShift    6
  95 #define SrcNone     (OpNone << SrcShift)
  96 #define SrcReg      (OpReg << SrcShift)
  97 #define SrcMem      (OpMem << SrcShift)
  98 #define SrcMem16    (OpMem16 << SrcShift)
  99 #define SrcMem32    (OpMem32 << SrcShift)
 100 #define SrcImm      (OpImm << SrcShift)
 101 #define SrcImmByte  (OpImmByte << SrcShift)
 102 #define SrcOne      (OpOne << SrcShift)
 103 #define SrcImmUByte (OpImmUByte << SrcShift)
 104 #define SrcImmU     (OpImmU << SrcShift)
 105 #define SrcSI       (OpSI << SrcShift)
 106 #define SrcXLat     (OpXLat << SrcShift)
 107 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 108 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 109 #define SrcAcc      (OpAcc << SrcShift)
 110 #define SrcImmU16   (OpImmU16 << SrcShift)
 111 #define SrcImm64    (OpImm64 << SrcShift)
 112 #define SrcDX       (OpDX << SrcShift)
 113 #define SrcMem8     (OpMem8 << SrcShift)
 114 #define SrcAccHi    (OpAccHi << SrcShift)
 115 #define SrcMask     (OpMask << SrcShift)
 116 #define BitOp       (1<<11)
 117 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 118 #define String      (1<<13)     /* String instruction (rep capable) */
 119 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 120 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 121 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 122 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 123 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 124 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 125 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 126 #define Sse         (1<<18)     /* SSE Vector instruction */
 127 /* Generic ModRM decode. */
 128 #define ModRM       (1<<19)
 129 /* Destination is only written; never read. */
 130 #define Mov         (1<<20)
 131 /* Misc flags */
 132 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 133 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
 134 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 135 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 136 #define Undefined   (1<<25) /* No Such Instruction */
 137 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 138 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 139 #define No64        (1<<28)
 140 #define PageTable   (1 << 29)   /* instruction used to write page table */
 141 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 142 /* Source 2 operand type */
 143 #define Src2Shift   (31)
 144 #define Src2None    (OpNone << Src2Shift)
 145 #define Src2Mem     (OpMem << Src2Shift)
 146 #define Src2CL      (OpCL << Src2Shift)
 147 #define Src2ImmByte (OpImmByte << Src2Shift)
 148 #define Src2One     (OpOne << Src2Shift)
 149 #define Src2Imm     (OpImm << Src2Shift)
 150 #define Src2ES      (OpES << Src2Shift)
 151 #define Src2CS      (OpCS << Src2Shift)
 152 #define Src2SS      (OpSS << Src2Shift)
 153 #define Src2DS      (OpDS << Src2Shift)
 154 #define Src2FS      (OpFS << Src2Shift)
 155 #define Src2GS      (OpGS << Src2Shift)
 156 #define Src2Mask    (OpMask << Src2Shift)
 157 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 158 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 159 #define Unaligned   ((u64)1 << 42)  /* Explicitly unaligned (e.g. MOVDQU) */
 160 #define Avx         ((u64)1 << 43)  /* Advanced Vector Extensions */
 161 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 162 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 163 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
 164
 165 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
 166
 167 #define X2(x...) x, x
 168 #define X3(x...) X2(x), x
 169 #define X4(x...) X2(x), X2(x)
 170 #define X5(x...) X4(x), x
 171 #define X6(x...) X4(x), X2(x)
 172 #define X7(x...) X4(x), X3(x)
 173 #define X8(x...) X4(x), X4(x)
 174 #define X16(x...) X8(x), X8(x)
 175
 176 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 177 #define FASTOP_SIZE 8
 178
 179 /*
 180  * fastop functions have a special calling convention:
 181  *
 182  * dst:    rax        (in/out)
 183  * src:    rdx        (in/out)
 184  * src2:   rcx        (in)
 185  * flags:  rflags     (in/out)
 186  * ex:     rsi        (in:fastop pointer, out:zero if exception)
 187  *
 188  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 189  * different operand sizes can be reached by calculation, rather than a jump
 190  * table (which would be bigger than the code).
 191  *
 192  * fastop functions are declared as taking a never-defined fastop parameter,
 193  * so they can't be called from C directly.
 194  */
 195
 196 struct fastop;
 197
 198 struct opcode {
 199         u64 flags : 56;
 200         u64 intercept : 8;
 201         union {
 202                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 203                 const struct opcode *group;
 204                 const struct group_dual *gdual;
 205                 const struct gprefix *gprefix;
 206                 const struct escape *esc;
 207                 void (*fastop)(struct fastop *fake);
 208         } u;
 209         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 210 };
 211
 212 struct group_dual {
 213         struct opcode mod012[8];
 214         struct opcode mod3[8];
 215 };
 216
 217 struct gprefix {
 218         struct opcode pfx_no;
 219         struct opcode pfx_66;
 220         struct opcode pfx_f2;
 221         struct opcode pfx_f3;
 222 };
 223
 224 struct escape {
 225         struct opcode op[8];
 226         struct opcode high[64];
 227 };
 228
 229 /* EFLAGS bit definitions. */
 230 #define EFLG_ID (1<<21)
 231 #define EFLG_VIP (1<<20)
 232 #define EFLG_VIF (1<<19)
 233 #define EFLG_AC (1<<18)
 234 #define EFLG_VM (1<<17)
 235 #define EFLG_RF (1<<16)
 236 #define EFLG_IOPL (3<<12)
 237 #define EFLG_NT (1<<14)
 238 #define EFLG_OF (1<<11)
 239 #define EFLG_DF (1<<10)
 240 #define EFLG_IF (1<<9)
 241 #define EFLG_TF (1<<8)
 242 #define EFLG_SF (1<<7)
 243 #define EFLG_ZF (1<<6)
 244 #define EFLG_AF (1<<4)
 245 #define EFLG_PF (1<<2)
 246 #define EFLG_CF (1<<0)
 247
 248 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 249 #define EFLG_RESERVED_ONE_MASK 2
 250
 251 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 252 {
 253         if (!(ctxt->regs_valid & (1 << nr))) {
 254                 ctxt->regs_valid |= 1 << nr;
 255                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 256         }
 257         return ctxt->_regs[nr];
 258 }
 259
 260 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 261 {
 262         ctxt->regs_valid |= 1 << nr;
 263         ctxt->regs_dirty |= 1 << nr;
 264         return &ctxt->_regs[nr];
 265 }
 266
 267 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 268 {
 269         reg_read(ctxt, nr);
 270         return reg_write(ctxt, nr);
 271 }
 272
 273 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 274 {
 275         unsigned reg;
 276
 277         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 278                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 279 }
 280
 281 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 282 {
 283         ctxt->regs_dirty = 0;
 284         ctxt->regs_valid = 0;
 285 }
 286
 287 /*
 288  * These EFLAGS bits are restored from saved value during emulation, and
 289  * any changes are written back to the saved value after emulation.
 290  */
 291 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 292
 293 #ifdef CONFIG_X86_64
 294 #define ON64(x) x
 295 #else
 296 #define ON64(x)
 297 #endif
 298
 299 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
 300
 301 #define FOP_ALIGN ".align " __stringify(FASTOP_SIZE) " \n\t"
 302 #define FOP_RET   "ret \n\t"
 303
 304 #define FOP_START(op) \
 305         extern void em_##op(struct fastop *fake); \
 306         asm(".pushsection .text, \"ax\" \n\t" \
 307             ".global em_" #op " \n\t" \
 308             FOP_ALIGN \
 309             "em_" #op ": \n\t"
 310
 311 #define FOP_END \
 312             ".popsection")
 313
 314 #define FOPNOP() FOP_ALIGN FOP_RET
 315
 316 #define FOP1E(op,  dst) \
 317         FOP_ALIGN "10: " #op " %" #dst " \n\t" FOP_RET
 318
 319 #define FOP1EEX(op,  dst) \
 320         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
 321
 322 #define FASTOP1(op) \
 323         FOP_START(op) \
 324         FOP1E(op##b, al) \
 325         FOP1E(op##w, ax) \
 326         FOP1E(op##l, eax) \
 327         ON64(FOP1E(op##q, rax)) \
 328         FOP_END
 329
 330 /* 1-operand, using src2 (for MUL/DIV r/m) */
 331 #define FASTOP1SRC2(op, name) \
 332         FOP_START(name) \
 333         FOP1E(op, cl) \
 334         FOP1E(op, cx) \
 335         FOP1E(op, ecx) \
 336         ON64(FOP1E(op, rcx)) \
 337         FOP_END
 338
 339 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
 340 #define FASTOP1SRC2EX(op, name) \
 341         FOP_START(name) \
 342         FOP1EEX(op, cl) \
 343         FOP1EEX(op, cx) \
 344         FOP1EEX(op, ecx) \
 345         ON64(FOP1EEX(op, rcx)) \
 346         FOP_END
 347
 348 #define FOP2E(op,  dst, src)       \
 349         FOP_ALIGN #op " %" #src ", %" #dst " \n\t" FOP_RET
 350
 351 #define FASTOP2(op) \
 352         FOP_START(op) \
 353         FOP2E(op##b, al, dl) \
 354         FOP2E(op##w, ax, dx) \
 355         FOP2E(op##l, eax, edx) \
 356         ON64(FOP2E(op##q, rax, rdx)) \
 357         FOP_END
 358
 359 /* 2 operand, word only */
 360 #define FASTOP2W(op) \
 361         FOP_START(op) \
 362         FOPNOP() \
 363         FOP2E(op##w, ax, dx) \
 364         FOP2E(op##l, eax, edx) \
 365         ON64(FOP2E(op##q, rax, rdx)) \
 366         FOP_END
 367
 368 /* 2 operand, src is CL */
 369 #define FASTOP2CL(op) \
 370         FOP_START(op) \
 371         FOP2E(op##b, al, cl) \
 372         FOP2E(op##w, ax, cl) \
 373         FOP2E(op##l, eax, cl) \
 374         ON64(FOP2E(op##q, rax, cl)) \
 375         FOP_END
 376
 377 #define FOP3E(op,  dst, src, src2) \
 378         FOP_ALIGN #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
 379
 380 /* 3-operand, word-only, src2=cl */
 381 #define FASTOP3WCL(op) \
 382         FOP_START(op) \
 383         FOPNOP() \
 384         FOP3E(op##w, ax, dx, cl) \
 385         FOP3E(op##l, eax, edx, cl) \
 386         ON64(FOP3E(op##q, rax, rdx, cl)) \
 387         FOP_END
 388
 389 /* Special case for SETcc - 1 instruction per cc */
 390 #define FOP_SETCC(op) ".align 4; " #op " %al; ret \n\t"
 391
 392 asm(".global kvm_fastop_exception \n"
 393     "kvm_fastop_exception: xor %esi, %esi; ret");
 394
 395 FOP_START(setcc)
 396 FOP_SETCC(seto)
 397 FOP_SETCC(setno)
 398 FOP_SETCC(setc)
 399 FOP_SETCC(setnc)
 400 FOP_SETCC(setz)
 401 FOP_SETCC(setnz)
 402 FOP_SETCC(setbe)
 403 FOP_SETCC(setnbe)
 404 FOP_SETCC(sets)
 405 FOP_SETCC(setns)
 406 FOP_SETCC(setp)
 407 FOP_SETCC(setnp)
 408 FOP_SETCC(setl)
 409 FOP_SETCC(setnl)
 410 FOP_SETCC(setle)
 411 FOP_SETCC(setnle)
 412 FOP_END;
 413
 414 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
 415 FOP_END;
 416
 417 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 418                                     enum x86_intercept intercept,
 419                                     enum x86_intercept_stage stage)
 420 {
 421         struct x86_instruction_info info = {
 422                 .intercept  = intercept,
 423                 .rep_prefix = ctxt->rep_prefix,
 424                 .modrm_mod  = ctxt->modrm_mod,
 425                 .modrm_reg  = ctxt->modrm_reg,
 426                 .modrm_rm   = ctxt->modrm_rm,
 427                 .src_val    = ctxt->src.val64,
 428                 .src_bytes  = ctxt->src.bytes,
 429                 .dst_bytes  = ctxt->dst.bytes,
 430                 .ad_bytes   = ctxt->ad_bytes,
 431                 .next_rip   = ctxt->eip,
 432         };
 433
 434         return ctxt->ops->intercept(ctxt, &info, stage);
 435 }
 436
 437 static void assign_masked(ulong *dest, ulong src, ulong mask)
 438 {
 439         *dest = (*dest & ~mask) | (src & mask);
 440 }
 441
 442 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 443 {
 444         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 445 }
 446
 447 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 448 {
 449         u16 sel;
 450         struct desc_struct ss;
 451
 452         if (ctxt->mode == X86EMUL_MODE_PROT64)
 453                 return ~0UL;
 454         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 455         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 456 }
 457
 458 static int stack_size(struct x86_emulate_ctxt *ctxt)
 459 {
 460         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 461 }
 462
 463 /* Access/update address held in a register, based on addressing mode. */
 464 static inline unsigned long
 465 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 466 {
 467         if (ctxt->ad_bytes == sizeof(unsigned long))
 468                 return reg;
 469         else
 470                 return reg & ad_mask(ctxt);
 471 }
 472
 473 static inline unsigned long
 474 register_address(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 475 {
 476         return address_mask(ctxt, reg);
 477 }
 478
 479 static void masked_increment(ulong *reg, ulong mask, int inc)
 480 {
 481         assign_masked(reg, *reg + inc, mask);
 482 }
 483
 484 static inline void
 485 register_address_increment(struct x86_emulate_ctxt *ctxt, unsigned long *reg, int inc)
 486 {
 487         ulong mask;
 488
 489         if (ctxt->ad_bytes == sizeof(unsigned long))
 490                 mask = ~0UL;
 491         else
 492                 mask = ad_mask(ctxt);
 493         masked_increment(reg, mask, inc);
 494 }
 495
 496 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 497 {
 498         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 499 }
 500
 501 static inline void jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 502 {
 503         register_address_increment(ctxt, &ctxt->_eip, rel);
 504 }
 505
 506 static u32 desc_limit_scaled(struct desc_struct *desc)
 507 {
 508         u32 limit = get_desc_limit(desc);
 509
 510         return desc->g ? (limit << 12) | 0xfff : limit;
 511 }
 512
 513 static void set_seg_override(struct x86_emulate_ctxt *ctxt, int seg)
 514 {
 515         ctxt->has_seg_override = true;
 516         ctxt->seg_override = seg;
 517 }
 518
 519 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 520 {
 521         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 522                 return 0;
 523
 524         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 525 }
 526
 527 static unsigned seg_override(struct x86_emulate_ctxt *ctxt)
 528 {
 529         if (!ctxt->has_seg_override)
 530                 return 0;
 531
 532         return ctxt->seg_override;
 533 }
 534
 535 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 536                              u32 error, bool valid)
 537 {
 538         ctxt->exception.vector = vec;
 539         ctxt->exception.error_code = error;
 540         ctxt->exception.error_code_valid = valid;
 541         return X86EMUL_PROPAGATE_FAULT;
 542 }
 543
 544 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 545 {
 546         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 547 }
 548
 549 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 550 {
 551         return emulate_exception(ctxt, GP_VECTOR, err, true);
 552 }
 553
 554 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 555 {
 556         return emulate_exception(ctxt, SS_VECTOR, err, true);
 557 }
 558
 559 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 560 {
 561         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 562 }
 563
 564 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 565 {
 566         return emulate_exception(ctxt, TS_VECTOR, err, true);
 567 }
 568
 569 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 570 {
 571         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 572 }
 573
 574 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 575 {
 576         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 577 }
 578
 579 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 580 {
 581         u16 selector;
 582         struct desc_struct desc;
 583
 584         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 585         return selector;
 586 }
 587
 588 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 589                                  unsigned seg)
 590 {
 591         u16 dummy;
 592         u32 base3;
 593         struct desc_struct desc;
 594
 595         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 596         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 597 }
 598
 599 /*
 600  * x86 defines three classes of vector instructions: explicitly
 601  * aligned, explicitly unaligned, and the rest, which change behaviour
 602  * depending on whether they're AVX encoded or not.
 603  *
 604  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 605  * subject to the same check.
 606  */
 607 static bool insn_aligned(struct x86_emulate_ctxt *ctxt, unsigned size)
 608 {
 609         if (likely(size < 16))
 610                 return false;
 611
 612         if (ctxt->d & Aligned)
 613                 return true;
 614         else if (ctxt->d & Unaligned)
 615                 return false;
 616         else if (ctxt->d & Avx)
 617                 return false;
 618         else
 619                 return true;
 620 }
 621
 622 static int __linearize(struct x86_emulate_ctxt *ctxt,
 623                      struct segmented_address addr,
 624                      unsigned size, bool write, bool fetch,
 625                      ulong *linear)
 626 {
 627         struct desc_struct desc;
 628         bool usable;
 629         ulong la;
 630         u32 lim;
 631         u16 sel;
 632         unsigned cpl;
 633
 634         la = seg_base(ctxt, addr.seg) + addr.ea;
 635         switch (ctxt->mode) {
 636         case X86EMUL_MODE_PROT64:
 637                 if (((signed long)la << 16) >> 16 != la)
 638                         return emulate_gp(ctxt, 0);
 639                 break;
 640         default:
 641                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 642                                                 addr.seg);
 643                 if (!usable)
 644                         goto bad;
 645                 /* code segment in protected mode or read-only data segment */
 646                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 647                                         || !(desc.type & 2)) && write)
 648                         goto bad;
 649                 /* unreadable code segment */
 650                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 651                         goto bad;
 652                 lim = desc_limit_scaled(&desc);
 653                 if ((desc.type & 8) || !(desc.type & 4)) {
 654                         /* expand-up segment */
 655                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 656                                 goto bad;
 657                 } else {
 658                         /* expand-down segment */
 659                         if (addr.ea <= lim || (u32)(addr.ea + size - 1) <= lim)
 660                                 goto bad;
 661                         lim = desc.d ? 0xffffffff : 0xffff;
 662                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 663                                 goto bad;
 664                 }
 665                 cpl = ctxt->ops->cpl(ctxt);
 666                 if (!(desc.type & 8)) {
 667                         /* data segment */
 668                         if (cpl > desc.dpl)
 669                                 goto bad;
 670                 } else if ((desc.type & 8) && !(desc.type & 4)) {
 671                         /* nonconforming code segment */
 672                         if (cpl != desc.dpl)
 673                                 goto bad;
 674                 } else if ((desc.type & 8) && (desc.type & 4)) {
 675                         /* conforming code segment */
 676                         if (cpl < desc.dpl)
 677                                 goto bad;
 678                 }
 679                 break;
 680         }
 681         if (fetch ? ctxt->mode != X86EMUL_MODE_PROT64 : ctxt->ad_bytes != 8)
 682                 la &= (u32)-1;
 683         if (insn_aligned(ctxt, size) && ((la & (size - 1)) != 0))
 684                 return emulate_gp(ctxt, 0);
 685         *linear = la;
 686         return X86EMUL_CONTINUE;
 687 bad:
 688         if (addr.seg == VCPU_SREG_SS)
 689                 return emulate_ss(ctxt, sel);
 690         else
 691                 return emulate_gp(ctxt, sel);
 692 }
 693
 694 static int linearize(struct x86_emulate_ctxt *ctxt,
 695                      struct segmented_address addr,
 696                      unsigned size, bool write,
 697                      ulong *linear)
 698 {
 699         return __linearize(ctxt, addr, size, write, false, linear);
 700 }
 701
 702
 703 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 704                               struct segmented_address addr,
 705                               void *data,
 706                               unsigned size)
 707 {
 708         int rc;
 709         ulong linear;
 710
 711         rc = linearize(ctxt, addr, size, false, &linear);
 712         if (rc != X86EMUL_CONTINUE)
 713                 return rc;
 714         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
 715 }
 716
 717 /*
 718  * Fetch the next byte of the instruction being emulated which is pointed to
 719  * by ctxt->_eip, then increment ctxt->_eip.
 720  *
 721  * Also prefetch the remaining bytes of the instruction without crossing page
 722  * boundary if they are not in fetch_cache yet.
 723  */
 724 static int do_insn_fetch_byte(struct x86_emulate_ctxt *ctxt, u8 *dest)
 725 {
 726         struct fetch_cache *fc = &ctxt->fetch;
 727         int rc;
 728         int size, cur_size;
 729
 730         if (ctxt->_eip == fc->end) {
 731                 unsigned long linear;
 732                 struct segmented_address addr = { .seg = VCPU_SREG_CS,
 733                                                   .ea  = ctxt->_eip };
 734                 cur_size = fc->end - fc->start;
 735                 size = min(15UL - cur_size,
 736                            PAGE_SIZE - offset_in_page(ctxt->_eip));
 737                 rc = __linearize(ctxt, addr, size, false, true, &linear);
 738                 if (unlikely(rc != X86EMUL_CONTINUE))
 739                         return rc;
 740                 rc = ctxt->ops->fetch(ctxt, linear, fc->data + cur_size,
 741                                       size, &ctxt->exception);
 742                 if (unlikely(rc != X86EMUL_CONTINUE))
 743                         return rc;
 744                 fc->end += size;
 745         }
 746         *dest = fc->data[ctxt->_eip - fc->start];
 747         ctxt->_eip++;
 748         return X86EMUL_CONTINUE;
 749 }
 750
 751 static int do_insn_fetch(struct x86_emulate_ctxt *ctxt,
 752                          void *dest, unsigned size)
 753 {
 754         int rc;
 755
 756         /* x86 instructions are limited to 15 bytes. */
 757         if (unlikely(ctxt->_eip + size - ctxt->eip > 15))
 758                 return X86EMUL_UNHANDLEABLE;
 759         while (size--) {
 760                 rc = do_insn_fetch_byte(ctxt, dest++);
 761                 if (rc != X86EMUL_CONTINUE)
 762                         return rc;
 763         }
 764         return X86EMUL_CONTINUE;
 765 }
 766
 767 /* Fetch next part of the instruction being emulated. */
 768 #define insn_fetch(_type, _ctxt)                                        \
 769 ({      unsigned long _x;                                               \
 770         rc = do_insn_fetch(_ctxt, &_x, sizeof(_type));                  \
 771         if (rc != X86EMUL_CONTINUE)                                     \
 772                 goto done;                                              \
 773         (_type)_x;                                                      \
 774 })
 775
 776 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 777 ({      rc = do_insn_fetch(_ctxt, _arr, (_size));                       \
 778         if (rc != X86EMUL_CONTINUE)                                     \
 779                 goto done;                                              \
 780 })
 781
 782 /*
 783  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 784  * pointer into the block that addresses the relevant register.
 785  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 786  */
 787 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 788                              int byteop)
 789 {
 790         void *p;
 791         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
 792
 793         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 794                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 795         else
 796                 p = reg_rmw(ctxt, modrm_reg);
 797         return p;
 798 }
 799
 800 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 801                            struct segmented_address addr,
 802                            u16 *size, unsigned long *address, int op_bytes)
 803 {
 804         int rc;
 805
 806         if (op_bytes == 2)
 807                 op_bytes = 3;
 808         *address = 0;
 809         rc = segmented_read_std(ctxt, addr, size, 2);
 810         if (rc != X86EMUL_CONTINUE)
 811                 return rc;
 812         addr.ea += 2;
 813         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 814         return rc;
 815 }
 816
 817 FASTOP2(add);
 818 FASTOP2(or);
 819 FASTOP2(adc);
 820 FASTOP2(sbb);
 821 FASTOP2(and);
 822 FASTOP2(sub);
 823 FASTOP2(xor);
 824 FASTOP2(cmp);
 825 FASTOP2(test);
 826
 827 FASTOP1SRC2(mul, mul_ex);
 828 FASTOP1SRC2(imul, imul_ex);
 829 FASTOP1SRC2EX(div, div_ex);
 830 FASTOP1SRC2EX(idiv, idiv_ex);
 831
 832 FASTOP3WCL(shld);
 833 FASTOP3WCL(shrd);
 834
 835 FASTOP2W(imul);
 836
 837 FASTOP1(not);
 838 FASTOP1(neg);
 839 FASTOP1(inc);
 840 FASTOP1(dec);
 841
 842 FASTOP2CL(rol);
 843 FASTOP2CL(ror);
 844 FASTOP2CL(rcl);
 845 FASTOP2CL(rcr);
 846 FASTOP2CL(shl);
 847 FASTOP2CL(shr);
 848 FASTOP2CL(sar);
 849
 850 FASTOP2W(bsf);
 851 FASTOP2W(bsr);
 852 FASTOP2W(bt);
 853 FASTOP2W(bts);
 854 FASTOP2W(btr);
 855 FASTOP2W(btc);
 856
 857 FASTOP2(xadd);
 858
 859 static u8 test_cc(unsigned int condition, unsigned long flags)
 860 {
 861         u8 rc;
 862         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
 863
 864         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
 865         asm("push %[flags]; popf; call *%[fastop]"
 866             : "=a"(rc) : [fastop]"r"(fop), [flags]"r"(flags));
 867         return rc;
 868 }
 869
 870 static void fetch_register_operand(struct operand *op)
 871 {
 872         switch (op->bytes) {
 873         case 1:
 874                 op->val = *(u8 *)op->addr.reg;
 875                 break;
 876         case 2:
 877                 op->val = *(u16 *)op->addr.reg;
 878                 break;
 879         case 4:
 880                 op->val = *(u32 *)op->addr.reg;
 881                 break;
 882         case 8:
 883                 op->val = *(u64 *)op->addr.reg;
 884                 break;
 885         }
 886 }
 887
 888 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
 889 {
 890         ctxt->ops->get_fpu(ctxt);
 891         switch (reg) {
 892         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
 893         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
 894         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
 895         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
 896         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
 897         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
 898         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
 899         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
 900 #ifdef CONFIG_X86_64
 901         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
 902         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
 903         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
 904         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
 905         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
 906         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
 907         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
 908         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
 909 #endif
 910         default: BUG();
 911         }
 912         ctxt->ops->put_fpu(ctxt);
 913 }
 914
 915 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
 916                           int reg)
 917 {
 918         ctxt->ops->get_fpu(ctxt);
 919         switch (reg) {
 920         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
 921         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
 922         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
 923         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
 924         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
 925         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
 926         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
 927         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
 928 #ifdef CONFIG_X86_64
 929         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
 930         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
 931         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
 932         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
 933         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
 934         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
 935         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
 936         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
 937 #endif
 938         default: BUG();
 939         }
 940         ctxt->ops->put_fpu(ctxt);
 941 }
 942
 943 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
 944 {
 945         ctxt->ops->get_fpu(ctxt);
 946         switch (reg) {
 947         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
 948         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
 949         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
 950         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
 951         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
 952         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
 953         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
 954         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
 955         default: BUG();
 956         }
 957         ctxt->ops->put_fpu(ctxt);
 958 }
 959
 960 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
 961 {
 962         ctxt->ops->get_fpu(ctxt);
 963         switch (reg) {
 964         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
 965         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
 966         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
 967         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
 968         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
 969         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
 970         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
 971         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
 972         default: BUG();
 973         }
 974         ctxt->ops->put_fpu(ctxt);
 975 }
 976
 977 static int em_fninit(struct x86_emulate_ctxt *ctxt)
 978 {
 979         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
 980                 return emulate_nm(ctxt);
 981
 982         ctxt->ops->get_fpu(ctxt);
 983         asm volatile("fninit");
 984         ctxt->ops->put_fpu(ctxt);
 985         return X86EMUL_CONTINUE;
 986 }
 987
 988 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
 989 {
 990         u16 fcw;
 991
 992         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
 993                 return emulate_nm(ctxt);
 994
 995         ctxt->ops->get_fpu(ctxt);
 996         asm volatile("fnstcw %0": "+m"(fcw));
 997         ctxt->ops->put_fpu(ctxt);
 998
 999         /* force 2 byte destination */
1000         ctxt->dst.bytes = 2;
1001         ctxt->dst.val = fcw;
1002
1003         return X86EMUL_CONTINUE;
1004 }
1005
1006 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1007 {
1008         u16 fsw;
1009
1010         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1011                 return emulate_nm(ctxt);
1012
1013         ctxt->ops->get_fpu(ctxt);
1014         asm volatile("fnstsw %0": "+m"(fsw));
1015         ctxt->ops->put_fpu(ctxt);
1016
1017         /* force 2 byte destination */
1018         ctxt->dst.bytes = 2;
1019         ctxt->dst.val = fsw;
1020
1021         return X86EMUL_CONTINUE;
1022 }
1023
1024 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1025                                     struct operand *op)
1026 {
1027         unsigned reg = ctxt->modrm_reg;
1028
1029         if (!(ctxt->d & ModRM))
1030                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1031
1032         if (ctxt->d & Sse) {
1033                 op->type = OP_XMM;
1034                 op->bytes = 16;
1035                 op->addr.xmm = reg;
1036                 read_sse_reg(ctxt, &op->vec_val, reg);
1037                 return;
1038         }
1039         if (ctxt->d & Mmx) {
1040                 reg &= 7;
1041                 op->type = OP_MM;
1042                 op->bytes = 8;
1043                 op->addr.mm = reg;
1044                 return;
1045         }
1046
1047         op->type = OP_REG;
1048         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1049         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1050
1051         fetch_register_operand(op);
1052         op->orig_val = op->val;
1053 }
1054
1055 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1056 {
1057         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1058                 ctxt->modrm_seg = VCPU_SREG_SS;
1059 }
1060
1061 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1062                         struct operand *op)
1063 {
1064         u8 sib;
1065         int index_reg = 0, base_reg = 0, scale;
1066         int rc = X86EMUL_CONTINUE;
1067         ulong modrm_ea = 0;
1068
1069         if (ctxt->rex_prefix) {
1070                 ctxt->modrm_reg = (ctxt->rex_prefix & 4) << 1;  /* REX.R */
1071                 index_reg = (ctxt->rex_prefix & 2) << 2; /* REX.X */
1072                 ctxt->modrm_rm = base_reg = (ctxt->rex_prefix & 1) << 3; /* REG.B */
1073         }
1074
1075         ctxt->modrm_mod |= (ctxt->modrm & 0xc0) >> 6;
1076         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1077         ctxt->modrm_rm |= (ctxt->modrm & 0x07);
1078         ctxt->modrm_seg = VCPU_SREG_DS;
1079
1080         if (ctxt->modrm_mod == 3) {
1081                 op->type = OP_REG;
1082                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1083                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1084                                 ctxt->d & ByteOp);
1085                 if (ctxt->d & Sse) {
1086                         op->type = OP_XMM;
1087                         op->bytes = 16;
1088                         op->addr.xmm = ctxt->modrm_rm;
1089                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1090                         return rc;
1091                 }
1092                 if (ctxt->d & Mmx) {
1093                         op->type = OP_MM;
1094                         op->bytes = 8;
1095                         op->addr.xmm = ctxt->modrm_rm & 7;
1096                         return rc;
1097                 }
1098                 fetch_register_operand(op);
1099                 return rc;
1100         }
1101
1102         op->type = OP_MEM;
1103
1104         if (ctxt->ad_bytes == 2) {
1105                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1106                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1107                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1108                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1109
1110                 /* 16-bit ModR/M decode. */
1111                 switch (ctxt->modrm_mod) {
1112                 case 0:
1113                         if (ctxt->modrm_rm == 6)
1114                                 modrm_ea += insn_fetch(u16, ctxt);
1115                         break;
1116                 case 1:
1117                         modrm_ea += insn_fetch(s8, ctxt);
1118                         break;
1119                 case 2:
1120                         modrm_ea += insn_fetch(u16, ctxt);
1121                         break;
1122                 }
1123                 switch (ctxt->modrm_rm) {
1124                 case 0:
1125                         modrm_ea += bx + si;
1126                         break;
1127                 case 1:
1128                         modrm_ea += bx + di;
1129                         break;
1130                 case 2:
1131                         modrm_ea += bp + si;
1132                         break;
1133                 case 3:
1134                         modrm_ea += bp + di;
1135                         break;
1136                 case 4:
1137                         modrm_ea += si;
1138                         break;
1139                 case 5:
1140                         modrm_ea += di;
1141                         break;
1142                 case 6:
1143                         if (ctxt->modrm_mod != 0)
1144                                 modrm_ea += bp;
1145                         break;
1146                 case 7:
1147                         modrm_ea += bx;
1148                         break;
1149                 }
1150                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1151                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1152                         ctxt->modrm_seg = VCPU_SREG_SS;
1153                 modrm_ea = (u16)modrm_ea;
1154         } else {
1155                 /* 32/64-bit ModR/M decode. */
1156                 if ((ctxt->modrm_rm & 7) == 4) {
1157                         sib = insn_fetch(u8, ctxt);
1158                         index_reg |= (sib >> 3) & 7;
1159                         base_reg |= sib & 7;
1160                         scale = sib >> 6;
1161
1162                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1163                                 modrm_ea += insn_fetch(s32, ctxt);
1164                         else {
1165                                 modrm_ea += reg_read(ctxt, base_reg);
1166                                 adjust_modrm_seg(ctxt, base_reg);
1167                         }
1168                         if (index_reg != 4)
1169                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1170                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1171                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1172                                 ctxt->rip_relative = 1;
1173                 } else {
1174                         base_reg = ctxt->modrm_rm;
1175                         modrm_ea += reg_read(ctxt, base_reg);
1176                         adjust_modrm_seg(ctxt, base_reg);
1177                 }
1178                 switch (ctxt->modrm_mod) {
1179                 case 0:
1180                         if (ctxt->modrm_rm == 5)
1181                                 modrm_ea += insn_fetch(s32, ctxt);
1182                         break;
1183                 case 1:
1184                         modrm_ea += insn_fetch(s8, ctxt);
1185                         break;
1186                 case 2:
1187                         modrm_ea += insn_fetch(s32, ctxt);
1188                         break;
1189                 }
1190         }
1191         op->addr.mem.ea = modrm_ea;
1192 done:
1193         return rc;
1194 }
1195
1196 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1197                       struct operand *op)
1198 {
1199         int rc = X86EMUL_CONTINUE;
1200
1201         op->type = OP_MEM;
1202         switch (ctxt->ad_bytes) {
1203         case 2:
1204                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1205                 break;
1206         case 4:
1207                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1208                 break;
1209         case 8:
1210                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1211                 break;
1212         }
1213 done:
1214         return rc;
1215 }
1216
1217 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1218 {
1219         long sv = 0, mask;
1220
1221         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1222                 mask = ~(ctxt->dst.bytes * 8 - 1);
1223
1224                 if (ctxt->src.bytes == 2)
1225                         sv = (s16)ctxt->src.val & (s16)mask;
1226                 else if (ctxt->src.bytes == 4)
1227                         sv = (s32)ctxt->src.val & (s32)mask;
1228
1229                 ctxt->dst.addr.mem.ea += (sv >> 3);
1230         }
1231
1232         /* only subword offset */
1233         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1234 }
1235
1236 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1237                          unsigned long addr, void *dest, unsigned size)
1238 {
1239         int rc;
1240         struct read_cache *mc = &ctxt->mem_read;
1241
1242         if (mc->pos < mc->end)
1243                 goto read_cached;
1244
1245         WARN_ON((mc->end + size) >= sizeof(mc->data));
1246
1247         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1248                                       &ctxt->exception);
1249         if (rc != X86EMUL_CONTINUE)
1250                 return rc;
1251
1252         mc->end += size;
1253
1254 read_cached:
1255         memcpy(dest, mc->data + mc->pos, size);
1256         mc->pos += size;
1257         return X86EMUL_CONTINUE;
1258 }
1259
1260 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1261                           struct segmented_address addr,
1262                           void *data,
1263                           unsigned size)
1264 {
1265         int rc;
1266         ulong linear;
1267
1268         rc = linearize(ctxt, addr, size, false, &linear);
1269         if (rc != X86EMUL_CONTINUE)
1270                 return rc;
1271         return read_emulated(ctxt, linear, data, size);
1272 }
1273
1274 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1275                            struct segmented_address addr,
1276                            const void *data,
1277                            unsigned size)
1278 {
1279         int rc;
1280         ulong linear;
1281
1282         rc = linearize(ctxt, addr, size, true, &linear);
1283         if (rc != X86EMUL_CONTINUE)
1284                 return rc;
1285         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1286                                          &ctxt->exception);
1287 }
1288
1289 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1290                              struct segmented_address addr,
1291                              const void *orig_data, const void *data,
1292                              unsigned size)
1293 {
1294         int rc;
1295         ulong linear;
1296
1297         rc = linearize(ctxt, addr, size, true, &linear);
1298         if (rc != X86EMUL_CONTINUE)
1299                 return rc;
1300         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1301                                            size, &ctxt->exception);
1302 }
1303
1304 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1305                            unsigned int size, unsigned short port,
1306                            void *dest)
1307 {
1308         struct read_cache *rc = &ctxt->io_read;
1309
1310         if (rc->pos == rc->end) { /* refill pio read ahead */
1311                 unsigned int in_page, n;
1312                 unsigned int count = ctxt->rep_prefix ?
1313                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1314                 in_page = (ctxt->eflags & EFLG_DF) ?
1315                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1316                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1317                 n = min(min(in_page, (unsigned int)sizeof(rc->data)) / size,
1318                         count);
1319                 if (n == 0)
1320                         n = 1;
1321                 rc->pos = rc->end = 0;
1322                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1323                         return 0;
1324                 rc->end = n * size;
1325         }
1326
1327         if (ctxt->rep_prefix && (ctxt->d & String) &&
1328             !(ctxt->eflags & EFLG_DF)) {
1329                 ctxt->dst.data = rc->data + rc->pos;
1330                 ctxt->dst.type = OP_MEM_STR;
1331                 ctxt->dst.count = (rc->end - rc->pos) / size;
1332                 rc->pos = rc->end;
1333         } else {
1334                 memcpy(dest, rc->data + rc->pos, size);
1335                 rc->pos += size;
1336         }
1337         return 1;
1338 }
1339
1340 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1341                                      u16 index, struct desc_struct *desc)
1342 {
1343         struct desc_ptr dt;
1344         ulong addr;
1345
1346         ctxt->ops->get_idt(ctxt, &dt);
1347
1348         if (dt.size < index * 8 + 7)
1349                 return emulate_gp(ctxt, index << 3 | 0x2);
1350
1351         addr = dt.address + index * 8;
1352         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1353                                    &ctxt->exception);
1354 }
1355
1356 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1357                                      u16 selector, struct desc_ptr *dt)
1358 {
1359         const struct x86_emulate_ops *ops = ctxt->ops;
1360
1361         if (selector & 1 << 2) {
1362                 struct desc_struct desc;
1363                 u16 sel;
1364
1365                 memset (dt, 0, sizeof *dt);
1366                 if (!ops->get_segment(ctxt, &sel, &desc, NULL, VCPU_SREG_LDTR))
1367                         return;
1368
1369                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1370                 dt->address = get_desc_base(&desc);
1371         } else
1372                 ops->get_gdt(ctxt, dt);
1373 }
1374
1375 /* allowed just for 8 bytes segments */
1376 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1377                                    u16 selector, struct desc_struct *desc,
1378                                    ulong *desc_addr_p)
1379 {
1380         struct desc_ptr dt;
1381         u16 index = selector >> 3;
1382         ulong addr;
1383
1384         get_descriptor_table_ptr(ctxt, selector, &dt);
1385
1386         if (dt.size < index * 8 + 7)
1387                 return emulate_gp(ctxt, selector & 0xfffc);
1388
1389         *desc_addr_p = addr = dt.address + index * 8;
1390         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1391                                    &ctxt->exception);
1392 }
1393
1394 /* allowed just for 8 bytes segments */
1395 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1396                                     u16 selector, struct desc_struct *desc)
1397 {
1398         struct desc_ptr dt;
1399         u16 index = selector >> 3;
1400         ulong addr;
1401
1402         get_descriptor_table_ptr(ctxt, selector, &dt);
1403
1404         if (dt.size < index * 8 + 7)
1405                 return emulate_gp(ctxt, selector & 0xfffc);
1406
1407         addr = dt.address + index * 8;
1408         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1409                                     &ctxt->exception);
1410 }
1411
1412 /* Does not support long mode */
1413 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1414                                    u16 selector, int seg)
1415 {
1416         struct desc_struct seg_desc, old_desc;
1417         u8 dpl, rpl, cpl;
1418         unsigned err_vec = GP_VECTOR;
1419         u32 err_code = 0;
1420         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1421         ulong desc_addr;
1422         int ret;
1423         u16 dummy;
1424
1425         memset(&seg_desc, 0, sizeof seg_desc);
1426
1427         if (ctxt->mode == X86EMUL_MODE_REAL) {
1428                 /* set real mode segment descriptor (keep limit etc. for
1429                  * unreal mode) */
1430                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1431                 set_desc_base(&seg_desc, selector << 4);
1432                 goto load;
1433         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1434                 /* VM86 needs a clean new segment descriptor */
1435                 set_desc_base(&seg_desc, selector << 4);
1436                 set_desc_limit(&seg_desc, 0xffff);
1437                 seg_desc.type = 3;
1438                 seg_desc.p = 1;
1439                 seg_desc.s = 1;
1440                 seg_desc.dpl = 3;
1441                 goto load;
1442         }
1443
1444         rpl = selector & 3;
1445         cpl = ctxt->ops->cpl(ctxt);
1446
1447         /* NULL selector is not valid for TR, CS and SS (except for long mode) */
1448         if ((seg == VCPU_SREG_CS
1449              || (seg == VCPU_SREG_SS
1450                  && (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl))
1451              || seg == VCPU_SREG_TR)
1452             && null_selector)
1453                 goto exception;
1454
1455         /* TR should be in GDT only */
1456         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1457                 goto exception;
1458
1459         if (null_selector) /* for NULL selector skip all following checks */
1460                 goto load;
1461
1462         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1463         if (ret != X86EMUL_CONTINUE)
1464                 return ret;
1465
1466         err_code = selector & 0xfffc;
1467         err_vec = GP_VECTOR;
1468
1469         /* can't load system descriptor into segment selector */
1470         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1471                 goto exception;
1472
1473         if (!seg_desc.p) {
1474                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1475                 goto exception;
1476         }
1477
1478         dpl = seg_desc.dpl;
1479
1480         switch (seg) {
1481         case VCPU_SREG_SS:
1482                 /*
1483                  * segment is not a writable data segment or segment
1484                  * selector's RPL != CPL or segment selector's RPL != CPL
1485                  */
1486                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1487                         goto exception;
1488                 break;
1489         case VCPU_SREG_CS:
1490                 if (!(seg_desc.type & 8))
1491                         goto exception;
1492
1493                 if (seg_desc.type & 4) {
1494                         /* conforming */
1495                         if (dpl > cpl)
1496                                 goto exception;
1497                 } else {
1498                         /* nonconforming */
1499                         if (rpl > cpl || dpl != cpl)
1500                                 goto exception;
1501                 }
1502                 /* CS(RPL) <- CPL */
1503                 selector = (selector & 0xfffc) | cpl;
1504                 break;
1505         case VCPU_SREG_TR:
1506                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1507                         goto exception;
1508                 old_desc = seg_desc;
1509                 seg_desc.type |= 2; /* busy */
1510                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1511                                                   sizeof(seg_desc), &ctxt->exception);
1512                 if (ret != X86EMUL_CONTINUE)
1513                         return ret;
1514                 break;
1515         case VCPU_SREG_LDTR:
1516                 if (seg_desc.s || seg_desc.type != 2)
1517                         goto exception;
1518                 break;
1519         default: /*  DS, ES, FS, or GS */
1520                 /*
1521                  * segment is not a data or readable code segment or
1522                  * ((segment is a data or nonconforming code segment)
1523                  * and (both RPL and CPL > DPL))
1524                  */
1525                 if ((seg_desc.type & 0xa) == 0x8 ||
1526                     (((seg_desc.type & 0xc) != 0xc) &&
1527                      (rpl > dpl && cpl > dpl)))
1528                         goto exception;
1529                 break;
1530         }
1531
1532         if (seg_desc.s) {
1533                 /* mark segment as accessed */
1534                 seg_desc.type |= 1;
1535                 ret = write_segment_descriptor(ctxt, selector, &seg_desc);
1536                 if (ret != X86EMUL_CONTINUE)
1537                         return ret;
1538         }
1539 load:
1540         ctxt->ops->set_segment(ctxt, selector, &seg_desc, 0, seg);
1541         return X86EMUL_CONTINUE;
1542 exception:
1543         emulate_exception(ctxt, err_vec, err_code, true);
1544         return X86EMUL_PROPAGATE_FAULT;
1545 }
1546
1547 static void write_register_operand(struct operand *op)
1548 {
1549         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1550         switch (op->bytes) {
1551         case 1:
1552                 *(u8 *)op->addr.reg = (u8)op->val;
1553                 break;
1554         case 2:
1555                 *(u16 *)op->addr.reg = (u16)op->val;
1556                 break;
1557         case 4:
1558                 *op->addr.reg = (u32)op->val;
1559                 break;  /* 64b: zero-extend */
1560         case 8:
1561                 *op->addr.reg = op->val;
1562                 break;
1563         }
1564 }
1565
1566 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1567 {
1568         int rc;
1569
1570         switch (op->type) {
1571         case OP_REG:
1572                 write_register_operand(op);
1573                 break;
1574         case OP_MEM:
1575                 if (ctxt->lock_prefix)
1576                         rc = segmented_cmpxchg(ctxt,
1577                                                op->addr.mem,
1578                                                &op->orig_val,
1579                                                &op->val,
1580                                                op->bytes);
1581                 else
1582                         rc = segmented_write(ctxt,
1583                                              op->addr.mem,
1584                                              &op->val,
1585                                              op->bytes);
1586                 if (rc != X86EMUL_CONTINUE)
1587                         return rc;
1588                 break;
1589         case OP_MEM_STR:
1590                 rc = segmented_write(ctxt,
1591                                 op->addr.mem,
1592                                 op->data,
1593                                 op->bytes * op->count);
1594                 if (rc != X86EMUL_CONTINUE)
1595                         return rc;
1596                 break;
1597         case OP_XMM:
1598                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1599                 break;
1600         case OP_MM:
1601                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1602                 break;
1603         case OP_NONE:
1604                 /* no writeback */
1605                 break;
1606         default:
1607                 break;
1608         }
1609         return X86EMUL_CONTINUE;
1610 }
1611
1612 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1613 {
1614         struct segmented_address addr;
1615
1616         rsp_increment(ctxt, -bytes);
1617         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1618         addr.seg = VCPU_SREG_SS;
1619
1620         return segmented_write(ctxt, addr, data, bytes);
1621 }
1622
1623 static int em_push(struct x86_emulate_ctxt *ctxt)
1624 {
1625         /* Disable writeback. */
1626         ctxt->dst.type = OP_NONE;
1627         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1628 }
1629
1630 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1631                        void *dest, int len)
1632 {
1633         int rc;
1634         struct segmented_address addr;
1635
1636         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1637         addr.seg = VCPU_SREG_SS;
1638         rc = segmented_read(ctxt, addr, dest, len);
1639         if (rc != X86EMUL_CONTINUE)
1640                 return rc;
1641
1642         rsp_increment(ctxt, len);
1643         return rc;
1644 }
1645
1646 static int em_pop(struct x86_emulate_ctxt *ctxt)
1647 {
1648         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1649 }
1650
1651 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1652                         void *dest, int len)
1653 {
1654         int rc;
1655         unsigned long val, change_mask;
1656         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1657         int cpl = ctxt->ops->cpl(ctxt);
1658
1659         rc = emulate_pop(ctxt, &val, len);
1660         if (rc != X86EMUL_CONTINUE)
1661                 return rc;
1662
1663         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1664                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_RF | EFLG_AC | EFLG_ID;
1665
1666         switch(ctxt->mode) {
1667         case X86EMUL_MODE_PROT64:
1668         case X86EMUL_MODE_PROT32:
1669         case X86EMUL_MODE_PROT16:
1670                 if (cpl == 0)
1671                         change_mask |= EFLG_IOPL;
1672                 if (cpl <= iopl)
1673                         change_mask |= EFLG_IF;
1674                 break;
1675         case X86EMUL_MODE_VM86:
1676                 if (iopl < 3)
1677                         return emulate_gp(ctxt, 0);
1678                 change_mask |= EFLG_IF;
1679                 break;
1680         default: /* real mode */
1681                 change_mask |= (EFLG_IOPL | EFLG_IF);
1682                 break;
1683         }
1684
1685         *(unsigned long *)dest =
1686                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1687
1688         return rc;
1689 }
1690
1691 static int em_popf(struct x86_emulate_ctxt *ctxt)
1692 {
1693         ctxt->dst.type = OP_REG;
1694         ctxt->dst.addr.reg = &ctxt->eflags;
1695         ctxt->dst.bytes = ctxt->op_bytes;
1696         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1697 }
1698
1699 static int em_enter(struct x86_emulate_ctxt *ctxt)
1700 {
1701         int rc;
1702         unsigned frame_size = ctxt->src.val;
1703         unsigned nesting_level = ctxt->src2.val & 31;
1704         ulong rbp;
1705
1706         if (nesting_level)
1707                 return X86EMUL_UNHANDLEABLE;
1708
1709         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1710         rc = push(ctxt, &rbp, stack_size(ctxt));
1711         if (rc != X86EMUL_CONTINUE)
1712                 return rc;
1713         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1714                       stack_mask(ctxt));
1715         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1716                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1717                       stack_mask(ctxt));
1718         return X86EMUL_CONTINUE;
1719 }
1720
1721 static int em_leave(struct x86_emulate_ctxt *ctxt)
1722 {
1723         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1724                       stack_mask(ctxt));
1725         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1726 }
1727
1728 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1729 {
1730         int seg = ctxt->src2.val;
1731
1732         ctxt->src.val = get_segment_selector(ctxt, seg);
1733
1734         return em_push(ctxt);
1735 }
1736
1737 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1738 {
1739         int seg = ctxt->src2.val;
1740         unsigned long selector;
1741         int rc;
1742
1743         rc = emulate_pop(ctxt, &selector, ctxt->op_bytes);
1744         if (rc != X86EMUL_CONTINUE)
1745                 return rc;
1746
1747         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1748         return rc;
1749 }
1750
1751 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1752 {
1753         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1754         int rc = X86EMUL_CONTINUE;
1755         int reg = VCPU_REGS_RAX;
1756
1757         while (reg <= VCPU_REGS_RDI) {
1758                 (reg == VCPU_REGS_RSP) ?
1759                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
1760
1761                 rc = em_push(ctxt);
1762                 if (rc != X86EMUL_CONTINUE)
1763                         return rc;
1764
1765                 ++reg;
1766         }
1767
1768         return rc;
1769 }
1770
1771 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1772 {
1773         ctxt->src.val =  (unsigned long)ctxt->eflags;
1774         return em_push(ctxt);
1775 }
1776
1777 static int em_popa(struct x86_emulate_ctxt *ctxt)
1778 {
1779         int rc = X86EMUL_CONTINUE;
1780         int reg = VCPU_REGS_RDI;
1781
1782         while (reg >= VCPU_REGS_RAX) {
1783                 if (reg == VCPU_REGS_RSP) {
1784                         rsp_increment(ctxt, ctxt->op_bytes);
1785                         --reg;
1786                 }
1787
1788                 rc = emulate_pop(ctxt, reg_rmw(ctxt, reg), ctxt->op_bytes);
1789                 if (rc != X86EMUL_CONTINUE)
1790                         break;
1791                 --reg;
1792         }
1793         return rc;
1794 }
1795
1796 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1797 {
1798         const struct x86_emulate_ops *ops = ctxt->ops;
1799         int rc;
1800         struct desc_ptr dt;
1801         gva_t cs_addr;
1802         gva_t eip_addr;
1803         u16 cs, eip;
1804
1805         /* TODO: Add limit checks */
1806         ctxt->src.val = ctxt->eflags;
1807         rc = em_push(ctxt);
1808         if (rc != X86EMUL_CONTINUE)
1809                 return rc;
1810
1811         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1812
1813         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
1814         rc = em_push(ctxt);
1815         if (rc != X86EMUL_CONTINUE)
1816                 return rc;
1817
1818         ctxt->src.val = ctxt->_eip;
1819         rc = em_push(ctxt);
1820         if (rc != X86EMUL_CONTINUE)
1821                 return rc;
1822
1823         ops->get_idt(ctxt, &dt);
1824
1825         eip_addr = dt.address + (irq << 2);
1826         cs_addr = dt.address + (irq << 2) + 2;
1827
1828         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
1829         if (rc != X86EMUL_CONTINUE)
1830                 return rc;
1831
1832         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
1833         if (rc != X86EMUL_CONTINUE)
1834                 return rc;
1835
1836         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
1837         if (rc != X86EMUL_CONTINUE)
1838                 return rc;
1839
1840         ctxt->_eip = eip;
1841
1842         return rc;
1843 }
1844
1845 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1846 {
1847         int rc;
1848
1849         invalidate_registers(ctxt);
1850         rc = __emulate_int_real(ctxt, irq);
1851         if (rc == X86EMUL_CONTINUE)
1852                 writeback_registers(ctxt);
1853         return rc;
1854 }
1855
1856 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
1857 {
1858         switch(ctxt->mode) {
1859         case X86EMUL_MODE_REAL:
1860                 return __emulate_int_real(ctxt, irq);
1861         case X86EMUL_MODE_VM86:
1862         case X86EMUL_MODE_PROT16:
1863         case X86EMUL_MODE_PROT32:
1864         case X86EMUL_MODE_PROT64:
1865         default:
1866                 /* Protected mode interrupts unimplemented yet */
1867                 return X86EMUL_UNHANDLEABLE;
1868         }
1869 }
1870
1871 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
1872 {
1873         int rc = X86EMUL_CONTINUE;
1874         unsigned long temp_eip = 0;
1875         unsigned long temp_eflags = 0;
1876         unsigned long cs = 0;
1877         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1878                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1879                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1880         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1881
1882         /* TODO: Add stack limit check */
1883
1884         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
1885
1886         if (rc != X86EMUL_CONTINUE)
1887                 return rc;
1888
1889         if (temp_eip & ~0xffff)
1890                 return emulate_gp(ctxt, 0);
1891
1892         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
1893
1894         if (rc != X86EMUL_CONTINUE)
1895                 return rc;
1896
1897         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
1898
1899         if (rc != X86EMUL_CONTINUE)
1900                 return rc;
1901
1902         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
1903
1904         if (rc != X86EMUL_CONTINUE)
1905                 return rc;
1906
1907         ctxt->_eip = temp_eip;
1908
1909
1910         if (ctxt->op_bytes == 4)
1911                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
1912         else if (ctxt->op_bytes == 2) {
1913                 ctxt->eflags &= ~0xffff;
1914                 ctxt->eflags |= temp_eflags;
1915         }
1916
1917         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
1918         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
1919
1920         return rc;
1921 }
1922
1923 static int em_iret(struct x86_emulate_ctxt *ctxt)
1924 {
1925         switch(ctxt->mode) {
1926         case X86EMUL_MODE_REAL:
1927                 return emulate_iret_real(ctxt);
1928         case X86EMUL_MODE_VM86:
1929         case X86EMUL_MODE_PROT16:
1930         case X86EMUL_MODE_PROT32:
1931         case X86EMUL_MODE_PROT64:
1932         default:
1933                 /* iret from protected mode unimplemented yet */
1934                 return X86EMUL_UNHANDLEABLE;
1935         }
1936 }
1937
1938 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
1939 {
1940         int rc;
1941         unsigned short sel;
1942
1943         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
1944
1945         rc = load_segment_descriptor(ctxt, sel, VCPU_SREG_CS);
1946         if (rc != X86EMUL_CONTINUE)
1947                 return rc;
1948
1949         ctxt->_eip = 0;
1950         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
1951         return X86EMUL_CONTINUE;
1952 }
1953
1954 static int em_grp45(struct x86_emulate_ctxt *ctxt)
1955 {
1956         int rc = X86EMUL_CONTINUE;
1957
1958         switch (ctxt->modrm_reg) {
1959         case 2: /* call near abs */ {
1960                 long int old_eip;
1961                 old_eip = ctxt->_eip;
1962                 ctxt->_eip = ctxt->src.val;
1963                 ctxt->src.val = old_eip;
1964                 rc = em_push(ctxt);
1965                 break;
1966         }
1967         case 4: /* jmp abs */
1968                 ctxt->_eip = ctxt->src.val;
1969                 break;
1970         case 5: /* jmp far */
1971                 rc = em_jmp_far(ctxt);
1972                 break;
1973         case 6: /* push */
1974                 rc = em_push(ctxt);
1975                 break;
1976         }
1977         return rc;
1978 }
1979
1980 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
1981 {
1982         u64 old = ctxt->dst.orig_val64;
1983
1984         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
1985             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
1986                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
1987                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
1988                 ctxt->eflags &= ~EFLG_ZF;
1989         } else {
1990                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
1991                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
1992
1993                 ctxt->eflags |= EFLG_ZF;
1994         }
1995         return X86EMUL_CONTINUE;
1996 }
1997
1998 static int em_ret(struct x86_emulate_ctxt *ctxt)
1999 {
2000         ctxt->dst.type = OP_REG;
2001         ctxt->dst.addr.reg = &ctxt->_eip;
2002         ctxt->dst.bytes = ctxt->op_bytes;
2003         return em_pop(ctxt);
2004 }
2005
2006 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2007 {
2008         int rc;
2009         unsigned long cs;
2010
2011         rc = emulate_pop(ctxt, &ctxt->_eip, ctxt->op_bytes);
2012         if (rc != X86EMUL_CONTINUE)
2013                 return rc;
2014         if (ctxt->op_bytes == 4)
2015                 ctxt->_eip = (u32)ctxt->_eip;
2016         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2017         if (rc != X86EMUL_CONTINUE)
2018                 return rc;
2019         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2020         return rc;
2021 }
2022
2023 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2024 {
2025         int rc;
2026
2027         rc = em_ret_far(ctxt);
2028         if (rc != X86EMUL_CONTINUE)
2029                 return rc;
2030         rsp_increment(ctxt, ctxt->src.val);
2031         return X86EMUL_CONTINUE;
2032 }
2033
2034 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2035 {
2036         /* Save real source value, then compare EAX against destination. */
2037         ctxt->src.orig_val = ctxt->src.val;
2038         ctxt->src.val = reg_read(ctxt, VCPU_REGS_RAX);
2039         fastop(ctxt, em_cmp);
2040
2041         if (ctxt->eflags & EFLG_ZF) {
2042                 /* Success: write back to memory. */
2043                 ctxt->dst.val = ctxt->src.orig_val;
2044         } else {
2045                 /* Failure: write the value we saw to EAX. */
2046                 ctxt->dst.type = OP_REG;
2047                 ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2048         }
2049         return X86EMUL_CONTINUE;
2050 }
2051
2052 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2053 {
2054         int seg = ctxt->src2.val;
2055         unsigned short sel;
2056         int rc;
2057
2058         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2059
2060         rc = load_segment_descriptor(ctxt, sel, seg);
2061         if (rc != X86EMUL_CONTINUE)
2062                 return rc;
2063
2064         ctxt->dst.val = ctxt->src.val;
2065         return rc;
2066 }
2067
2068 static void
2069 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2070                         struct desc_struct *cs, struct desc_struct *ss)
2071 {
2072         cs->l = 0;              /* will be adjusted later */
2073         set_desc_base(cs, 0);   /* flat segment */
2074         cs->g = 1;              /* 4kb granularity */
2075         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2076         cs->type = 0x0b;        /* Read, Execute, Accessed */
2077         cs->s = 1;
2078         cs->dpl = 0;            /* will be adjusted later */
2079         cs->p = 1;
2080         cs->d = 1;
2081         cs->avl = 0;
2082
2083         set_desc_base(ss, 0);   /* flat segment */
2084         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2085         ss->g = 1;              /* 4kb granularity */
2086         ss->s = 1;
2087         ss->type = 0x03;        /* Read/Write, Accessed */
2088         ss->d = 1;              /* 32bit stack segment */
2089         ss->dpl = 0;
2090         ss->p = 1;
2091         ss->l = 0;
2092         ss->avl = 0;
2093 }
2094
2095 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2096 {
2097         u32 eax, ebx, ecx, edx;
2098
2099         eax = ecx = 0;
2100         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2101         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2102                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2103                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2104 }
2105
2106 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2107 {
2108         const struct x86_emulate_ops *ops = ctxt->ops;
2109         u32 eax, ebx, ecx, edx;
2110
2111         /*
2112          * syscall should always be enabled in longmode - so only become
2113          * vendor specific (cpuid) if other modes are active...
2114          */
2115         if (ctxt->mode == X86EMUL_MODE_PROT64)
2116                 return true;
2117
2118         eax = 0x00000000;
2119         ecx = 0x00000000;
2120         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2121         /*
2122          * Intel ("GenuineIntel")
2123          * remark: Intel CPUs only support "syscall" in 64bit
2124          * longmode. Also an 64bit guest with a
2125          * 32bit compat-app running will #UD !! While this
2126          * behaviour can be fixed (by emulating) into AMD
2127          * response - CPUs of AMD can't behave like Intel.
2128          */
2129         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2130             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2131             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2132                 return false;
2133
2134         /* AMD ("AuthenticAMD") */
2135         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2136             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2137             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2138                 return true;
2139
2140         /* AMD ("AMDisbetter!") */
2141         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2142             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2143             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2144                 return true;
2145
2146         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2147         return false;
2148 }
2149
2150 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2151 {
2152         const struct x86_emulate_ops *ops = ctxt->ops;
2153         struct desc_struct cs, ss;
2154         u64 msr_data;
2155         u16 cs_sel, ss_sel;
2156         u64 efer = 0;
2157
2158         /* syscall is not available in real mode */
2159         if (ctxt->mode == X86EMUL_MODE_REAL ||
2160             ctxt->mode == X86EMUL_MODE_VM86)
2161                 return emulate_ud(ctxt);
2162
2163         if (!(em_syscall_is_enabled(ctxt)))
2164                 return emulate_ud(ctxt);
2165
2166         ops->get_msr(ctxt, MSR_EFER, &efer);
2167         setup_syscalls_segments(ctxt, &cs, &ss);
2168
2169         if (!(efer & EFER_SCE))
2170                 return emulate_ud(ctxt);
2171
2172         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2173         msr_data >>= 32;
2174         cs_sel = (u16)(msr_data & 0xfffc);
2175         ss_sel = (u16)(msr_data + 8);
2176
2177         if (efer & EFER_LMA) {
2178                 cs.d = 0;
2179                 cs.l = 1;
2180         }
2181         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2182         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2183
2184         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2185         if (efer & EFER_LMA) {
2186 #ifdef CONFIG_X86_64
2187                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags & ~EFLG_RF;
2188
2189                 ops->get_msr(ctxt,
2190                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2191                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2192                 ctxt->_eip = msr_data;
2193
2194                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2195                 ctxt->eflags &= ~(msr_data | EFLG_RF);
2196 #endif
2197         } else {
2198                 /* legacy mode */
2199                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2200                 ctxt->_eip = (u32)msr_data;
2201
2202                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2203         }
2204
2205         return X86EMUL_CONTINUE;
2206 }
2207
2208 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2209 {
2210         const struct x86_emulate_ops *ops = ctxt->ops;
2211         struct desc_struct cs, ss;
2212         u64 msr_data;
2213         u16 cs_sel, ss_sel;
2214         u64 efer = 0;
2215
2216         ops->get_msr(ctxt, MSR_EFER, &efer);
2217         /* inject #GP if in real mode */
2218         if (ctxt->mode == X86EMUL_MODE_REAL)
2219                 return emulate_gp(ctxt, 0);
2220
2221         /*
2222          * Not recognized on AMD in compat mode (but is recognized in legacy
2223          * mode).
2224          */
2225         if ((ctxt->mode == X86EMUL_MODE_PROT32) && (efer & EFER_LMA)
2226             && !vendor_intel(ctxt))
2227                 return emulate_ud(ctxt);
2228
2229         /* XXX sysenter/sysexit have not been tested in 64bit mode.
2230         * Therefore, we inject an #UD.
2231         */
2232         if (ctxt->mode == X86EMUL_MODE_PROT64)
2233                 return emulate_ud(ctxt);
2234
2235         setup_syscalls_segments(ctxt, &cs, &ss);
2236
2237         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2238         switch (ctxt->mode) {
2239         case X86EMUL_MODE_PROT32:
2240                 if ((msr_data & 0xfffc) == 0x0)
2241                         return emulate_gp(ctxt, 0);
2242                 break;
2243         case X86EMUL_MODE_PROT64:
2244                 if (msr_data == 0x0)
2245                         return emulate_gp(ctxt, 0);
2246                 break;
2247         default:
2248                 break;
2249         }
2250
2251         ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2252         cs_sel = (u16)msr_data;
2253         cs_sel &= ~SELECTOR_RPL_MASK;
2254         ss_sel = cs_sel + 8;
2255         ss_sel &= ~SELECTOR_RPL_MASK;
2256         if (ctxt->mode == X86EMUL_MODE_PROT64 || (efer & EFER_LMA)) {
2257                 cs.d = 0;
2258                 cs.l = 1;
2259         }
2260
2261         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2262         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2263
2264         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2265         ctxt->_eip = msr_data;
2266
2267         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2268         *reg_write(ctxt, VCPU_REGS_RSP) = msr_data;
2269
2270         return X86EMUL_CONTINUE;
2271 }
2272
2273 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2274 {
2275         const struct x86_emulate_ops *ops = ctxt->ops;
2276         struct desc_struct cs, ss;
2277         u64 msr_data;
2278         int usermode;
2279         u16 cs_sel = 0, ss_sel = 0;
2280
2281         /* inject #GP if in real mode or Virtual 8086 mode */
2282         if (ctxt->mode == X86EMUL_MODE_REAL ||
2283             ctxt->mode == X86EMUL_MODE_VM86)
2284                 return emulate_gp(ctxt, 0);
2285
2286         setup_syscalls_segments(ctxt, &cs, &ss);
2287
2288         if ((ctxt->rex_prefix & 0x8) != 0x0)
2289                 usermode = X86EMUL_MODE_PROT64;
2290         else
2291                 usermode = X86EMUL_MODE_PROT32;
2292
2293         cs.dpl = 3;
2294         ss.dpl = 3;
2295         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2296         switch (usermode) {
2297         case X86EMUL_MODE_PROT32:
2298                 cs_sel = (u16)(msr_data + 16);
2299                 if ((msr_data & 0xfffc) == 0x0)
2300                         return emulate_gp(ctxt, 0);
2301                 ss_sel = (u16)(msr_data + 24);
2302                 break;
2303         case X86EMUL_MODE_PROT64:
2304                 cs_sel = (u16)(msr_data + 32);
2305                 if (msr_data == 0x0)
2306                         return emulate_gp(ctxt, 0);
2307                 ss_sel = cs_sel + 8;
2308                 cs.d = 0;
2309                 cs.l = 1;
2310                 break;
2311         }
2312         cs_sel |= SELECTOR_RPL_MASK;
2313         ss_sel |= SELECTOR_RPL_MASK;
2314
2315         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2316         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2317
2318         ctxt->_eip = reg_read(ctxt, VCPU_REGS_RDX);
2319         *reg_write(ctxt, VCPU_REGS_RSP) = reg_read(ctxt, VCPU_REGS_RCX);
2320
2321         return X86EMUL_CONTINUE;
2322 }
2323
2324 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2325 {
2326         int iopl;
2327         if (ctxt->mode == X86EMUL_MODE_REAL)
2328                 return false;
2329         if (ctxt->mode == X86EMUL_MODE_VM86)
2330                 return true;
2331         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2332         return ctxt->ops->cpl(ctxt) > iopl;
2333 }
2334
2335 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2336                                             u16 port, u16 len)
2337 {
2338         const struct x86_emulate_ops *ops = ctxt->ops;
2339         struct desc_struct tr_seg;
2340         u32 base3;
2341         int r;
2342         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2343         unsigned mask = (1 << len) - 1;
2344         unsigned long base;
2345
2346         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2347         if (!tr_seg.p)
2348                 return false;
2349         if (desc_limit_scaled(&tr_seg) < 103)
2350                 return false;
2351         base = get_desc_base(&tr_seg);
2352 #ifdef CONFIG_X86_64
2353         base |= ((u64)base3) << 32;
2354 #endif
2355         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2356         if (r != X86EMUL_CONTINUE)
2357                 return false;
2358         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2359                 return false;
2360         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2361         if (r != X86EMUL_CONTINUE)
2362                 return false;
2363         if ((perm >> bit_idx) & mask)
2364                 return false;
2365         return true;
2366 }
2367
2368 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2369                                  u16 port, u16 len)
2370 {
2371         if (ctxt->perm_ok)
2372                 return true;
2373
2374         if (emulator_bad_iopl(ctxt))
2375                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2376                         return false;
2377
2378         ctxt->perm_ok = true;
2379
2380         return true;
2381 }
2382
2383 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2384                                 struct tss_segment_16 *tss)
2385 {
2386         tss->ip = ctxt->_eip;
2387         tss->flag = ctxt->eflags;
2388         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2389         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2390         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2391         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2392         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2393         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2394         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2395         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2396
2397         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2398         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2399         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2400         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2401         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2402 }
2403
2404 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2405                                  struct tss_segment_16 *tss)
2406 {
2407         int ret;
2408
2409         ctxt->_eip = tss->ip;
2410         ctxt->eflags = tss->flag | 2;
2411         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
2412         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
2413         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
2414         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
2415         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
2416         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
2417         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
2418         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
2419
2420         /*
2421          * SDM says that segment selectors are loaded before segment
2422          * descriptors
2423          */
2424         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2425         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2426         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2427         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2428         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2429
2430         /*
2431          * Now load segment descriptors. If fault happens at this stage
2432          * it is handled in a context of new task
2433          */
2434         ret = load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR);
2435         if (ret != X86EMUL_CONTINUE)
2436                 return ret;
2437         ret = load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES);
2438         if (ret != X86EMUL_CONTINUE)
2439                 return ret;
2440         ret = load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS);
2441         if (ret != X86EMUL_CONTINUE)
2442                 return ret;
2443         ret = load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS);
2444         if (ret != X86EMUL_CONTINUE)
2445                 return ret;
2446         ret = load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS);
2447         if (ret != X86EMUL_CONTINUE)
2448                 return ret;
2449
2450         return X86EMUL_CONTINUE;
2451 }
2452
2453 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2454                           u16 tss_selector, u16 old_tss_sel,
2455                           ulong old_tss_base, struct desc_struct *new_desc)
2456 {
2457         const struct x86_emulate_ops *ops = ctxt->ops;
2458         struct tss_segment_16 tss_seg;
2459         int ret;
2460         u32 new_tss_base = get_desc_base(new_desc);
2461
2462         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2463                             &ctxt->exception);
2464         if (ret != X86EMUL_CONTINUE)
2465                 /* FIXME: need to provide precise fault address */
2466                 return ret;
2467
2468         save_state_to_tss16(ctxt, &tss_seg);
2469
2470         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2471                              &ctxt->exception);
2472         if (ret != X86EMUL_CONTINUE)
2473                 /* FIXME: need to provide precise fault address */
2474                 return ret;
2475
2476         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2477                             &ctxt->exception);
2478         if (ret != X86EMUL_CONTINUE)
2479                 /* FIXME: need to provide precise fault address */
2480                 return ret;
2481
2482         if (old_tss_sel != 0xffff) {
2483                 tss_seg.prev_task_link = old_tss_sel;
2484
2485                 ret = ops->write_std(ctxt, new_tss_base,
2486                                      &tss_seg.prev_task_link,
2487                                      sizeof tss_seg.prev_task_link,
2488                                      &ctxt->exception);
2489                 if (ret != X86EMUL_CONTINUE)
2490                         /* FIXME: need to provide precise fault address */
2491                         return ret;
2492         }
2493
2494         return load_state_from_tss16(ctxt, &tss_seg);
2495 }
2496
2497 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2498                                 struct tss_segment_32 *tss)
2499 {
2500         /* CR3 and ldt selector are not saved intentionally */
2501         tss->eip = ctxt->_eip;
2502         tss->eflags = ctxt->eflags;
2503         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
2504         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
2505         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
2506         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
2507         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
2508         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
2509         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
2510         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
2511
2512         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2513         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2514         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2515         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2516         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
2517         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
2518 }
2519
2520 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2521                                  struct tss_segment_32 *tss)
2522 {
2523         int ret;
2524
2525         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
2526                 return emulate_gp(ctxt, 0);
2527         ctxt->_eip = tss->eip;
2528         ctxt->eflags = tss->eflags | 2;
2529
2530         /* General purpose registers */
2531         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
2532         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
2533         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
2534         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
2535         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
2536         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
2537         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
2538         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
2539
2540         /*
2541          * SDM says that segment selectors are loaded before segment
2542          * descriptors
2543          */
2544         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2545         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2546         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2547         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2548         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2549         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
2550         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
2551
2552         /*
2553          * If we're switching between Protected Mode and VM86, we need to make
2554          * sure to update the mode before loading the segment descriptors so
2555          * that the selectors are interpreted correctly.
2556          *
2557          * Need to get rflags to the vcpu struct immediately because it
2558          * influences the CPL which is checked at least when loading the segment
2559          * descriptors and when pushing an error code to the new kernel stack.
2560          *
2561          * TODO Introduce a separate ctxt->ops->set_cpl callback
2562          */
2563         if (ctxt->eflags & X86_EFLAGS_VM)
2564                 ctxt->mode = X86EMUL_MODE_VM86;
2565         else
2566                 ctxt->mode = X86EMUL_MODE_PROT32;
2567
2568         ctxt->ops->set_rflags(ctxt, ctxt->eflags);
2569
2570         /*
2571          * Now load segment descriptors. If fault happenes at this stage
2572          * it is handled in a context of new task
2573          */
2574         ret = load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2575         if (ret != X86EMUL_CONTINUE)
2576                 return ret;
2577         ret = load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES);
2578         if (ret != X86EMUL_CONTINUE)
2579                 return ret;
2580         ret = load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS);
2581         if (ret != X86EMUL_CONTINUE)
2582                 return ret;
2583         ret = load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS);
2584         if (ret != X86EMUL_CONTINUE)
2585                 return ret;
2586         ret = load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS);
2587         if (ret != X86EMUL_CONTINUE)
2588                 return ret;
2589         ret = load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS);
2590         if (ret != X86EMUL_CONTINUE)
2591                 return ret;
2592         ret = load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS);
2593         if (ret != X86EMUL_CONTINUE)
2594                 return ret;
2595
2596         return X86EMUL_CONTINUE;
2597 }
2598
2599 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2600                           u16 tss_selector, u16 old_tss_sel,
2601                           ulong old_tss_base, struct desc_struct *new_desc)
2602 {
2603         const struct x86_emulate_ops *ops = ctxt->ops;
2604         struct tss_segment_32 tss_seg;
2605         int ret;
2606         u32 new_tss_base = get_desc_base(new_desc);
2607         u32 eip_offset = offsetof(struct tss_segment_32, eip);
2608         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
2609
2610         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2611                             &ctxt->exception);
2612         if (ret != X86EMUL_CONTINUE)
2613                 /* FIXME: need to provide precise fault address */
2614                 return ret;
2615
2616         save_state_to_tss32(ctxt, &tss_seg);
2617
2618         /* Only GP registers and segment selectors are saved */
2619         ret = ops->write_std(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
2620                              ldt_sel_offset - eip_offset, &ctxt->exception);
2621         if (ret != X86EMUL_CONTINUE)
2622                 /* FIXME: need to provide precise fault address */
2623                 return ret;
2624
2625         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2626                             &ctxt->exception);
2627         if (ret != X86EMUL_CONTINUE)
2628                 /* FIXME: need to provide precise fault address */
2629                 return ret;
2630
2631         if (old_tss_sel != 0xffff) {
2632                 tss_seg.prev_task_link = old_tss_sel;
2633
2634                 ret = ops->write_std(ctxt, new_tss_base,
2635                                      &tss_seg.prev_task_link,
2636                                      sizeof tss_seg.prev_task_link,
2637                                      &ctxt->exception);
2638                 if (ret != X86EMUL_CONTINUE)
2639                         /* FIXME: need to provide precise fault address */
2640                         return ret;
2641         }
2642
2643         return load_state_from_tss32(ctxt, &tss_seg);
2644 }
2645
2646 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2647                                    u16 tss_selector, int idt_index, int reason,
2648                                    bool has_error_code, u32 error_code)
2649 {
2650         const struct x86_emulate_ops *ops = ctxt->ops;
2651         struct desc_struct curr_tss_desc, next_tss_desc;
2652         int ret;
2653         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
2654         ulong old_tss_base =
2655                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
2656         u32 desc_limit;
2657         ulong desc_addr;
2658
2659         /* FIXME: old_tss_base == ~0 ? */
2660
2661         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
2662         if (ret != X86EMUL_CONTINUE)
2663                 return ret;
2664         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
2665         if (ret != X86EMUL_CONTINUE)
2666                 return ret;
2667
2668         /* FIXME: check that next_tss_desc is tss */
2669
2670         /*
2671          * Check privileges. The three cases are task switch caused by...
2672          *
2673          * 1. jmp/call/int to task gate: Check against DPL of the task gate
2674          * 2. Exception/IRQ/iret: No check is performed
2675          * 3. jmp/call to TSS: Check against DPL of the TSS
2676          */
2677         if (reason == TASK_SWITCH_GATE) {
2678                 if (idt_index != -1) {
2679                         /* Software interrupts */
2680                         struct desc_struct task_gate_desc;
2681                         int dpl;
2682
2683                         ret = read_interrupt_descriptor(ctxt, idt_index,
2684                                                         &task_gate_desc);
2685                         if (ret != X86EMUL_CONTINUE)
2686                                 return ret;
2687
2688                         dpl = task_gate_desc.dpl;
2689                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2690                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
2691                 }
2692         } else if (reason != TASK_SWITCH_IRET) {
2693                 int dpl = next_tss_desc.dpl;
2694                 if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2695                         return emulate_gp(ctxt, tss_selector);
2696         }
2697
2698
2699         desc_limit = desc_limit_scaled(&next_tss_desc);
2700         if (!next_tss_desc.p ||
2701             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2702              desc_limit < 0x2b)) {
2703                 emulate_ts(ctxt, tss_selector & 0xfffc);
2704                 return X86EMUL_PROPAGATE_FAULT;
2705         }
2706
2707         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2708                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2709                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2710         }
2711
2712         if (reason == TASK_SWITCH_IRET)
2713                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2714
2715         /* set back link to prev task only if NT bit is set in eflags
2716            note that old_tss_sel is not used after this point */
2717         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2718                 old_tss_sel = 0xffff;
2719
2720         if (next_tss_desc.type & 8)
2721                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
2722                                      old_tss_base, &next_tss_desc);
2723         else
2724                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
2725                                      old_tss_base, &next_tss_desc);
2726         if (ret != X86EMUL_CONTINUE)
2727                 return ret;
2728
2729         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2730                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2731
2732         if (reason != TASK_SWITCH_IRET) {
2733                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2734                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2735         }
2736
2737         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
2738         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
2739
2740         if (has_error_code) {
2741                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2742                 ctxt->lock_prefix = 0;
2743                 ctxt->src.val = (unsigned long) error_code;
2744                 ret = em_push(ctxt);
2745         }
2746
2747         return ret;
2748 }
2749
2750 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2751                          u16 tss_selector, int idt_index, int reason,
2752                          bool has_error_code, u32 error_code)
2753 {
2754         int rc;
2755
2756         invalidate_registers(ctxt);
2757         ctxt->_eip = ctxt->eip;
2758         ctxt->dst.type = OP_NONE;
2759
2760         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
2761                                      has_error_code, error_code);
2762
2763         if (rc == X86EMUL_CONTINUE) {
2764                 ctxt->eip = ctxt->_eip;
2765                 writeback_registers(ctxt);
2766         }
2767
2768         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
2769 }
2770
2771 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
2772                 struct operand *op)
2773 {
2774         int df = (ctxt->eflags & EFLG_DF) ? -op->count : op->count;
2775
2776         register_address_increment(ctxt, reg_rmw(ctxt, reg), df * op->bytes);
2777         op->addr.mem.ea = register_address(ctxt, reg_read(ctxt, reg));
2778 }
2779
2780 static int em_das(struct x86_emulate_ctxt *ctxt)
2781 {
2782         u8 al, old_al;
2783         bool af, cf, old_cf;
2784
2785         cf = ctxt->eflags & X86_EFLAGS_CF;
2786         al = ctxt->dst.val;
2787
2788         old_al = al;
2789         old_cf = cf;
2790         cf = false;
2791         af = ctxt->eflags & X86_EFLAGS_AF;
2792         if ((al & 0x0f) > 9 || af) {
2793                 al -= 6;
2794                 cf = old_cf | (al >= 250);
2795                 af = true;
2796         } else {
2797                 af = false;
2798         }
2799         if (old_al > 0x99 || old_cf) {
2800                 al -= 0x60;
2801                 cf = true;
2802         }
2803
2804         ctxt->dst.val = al;
2805         /* Set PF, ZF, SF */
2806         ctxt->src.type = OP_IMM;
2807         ctxt->src.val = 0;
2808         ctxt->src.bytes = 1;
2809         fastop(ctxt, em_or);
2810         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2811         if (cf)
2812                 ctxt->eflags |= X86_EFLAGS_CF;
2813         if (af)
2814                 ctxt->eflags |= X86_EFLAGS_AF;
2815         return X86EMUL_CONTINUE;
2816 }
2817
2818 static int em_aam(struct x86_emulate_ctxt *ctxt)
2819 {
2820         u8 al, ah;
2821
2822         if (ctxt->src.val == 0)
2823                 return emulate_de(ctxt);
2824
2825         al = ctxt->dst.val & 0xff;
2826         ah = al / ctxt->src.val;
2827         al %= ctxt->src.val;
2828
2829         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
2830
2831         /* Set PF, ZF, SF */
2832         ctxt->src.type = OP_IMM;
2833         ctxt->src.val = 0;
2834         ctxt->src.bytes = 1;
2835         fastop(ctxt, em_or);
2836
2837         return X86EMUL_CONTINUE;
2838 }
2839
2840 static int em_aad(struct x86_emulate_ctxt *ctxt)
2841 {
2842         u8 al = ctxt->dst.val & 0xff;
2843         u8 ah = (ctxt->dst.val >> 8) & 0xff;
2844
2845         al = (al + (ah * ctxt->src.val)) & 0xff;
2846
2847         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
2848
2849         /* Set PF, ZF, SF */
2850         ctxt->src.type = OP_IMM;
2851         ctxt->src.val = 0;
2852         ctxt->src.bytes = 1;
2853         fastop(ctxt, em_or);
2854
2855         return X86EMUL_CONTINUE;
2856 }
2857
2858 static int em_call(struct x86_emulate_ctxt *ctxt)
2859 {
2860         long rel = ctxt->src.val;
2861
2862         ctxt->src.val = (unsigned long)ctxt->_eip;
2863         jmp_rel(ctxt, rel);
2864         return em_push(ctxt);
2865 }
2866
2867 static int em_call_far(struct x86_emulate_ctxt *ctxt)
2868 {
2869         u16 sel, old_cs;
2870         ulong old_eip;
2871         int rc;
2872
2873         old_cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2874         old_eip = ctxt->_eip;
2875
2876         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2877         if (load_segment_descriptor(ctxt, sel, VCPU_SREG_CS))
2878                 return X86EMUL_CONTINUE;
2879
2880         ctxt->_eip = 0;
2881         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
2882
2883         ctxt->src.val = old_cs;
2884         rc = em_push(ctxt);
2885         if (rc != X86EMUL_CONTINUE)
2886                 return rc;
2887
2888         ctxt->src.val = old_eip;
2889         return em_push(ctxt);
2890 }
2891
2892 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
2893 {
2894         int rc;
2895
2896         ctxt->dst.type = OP_REG;
2897         ctxt->dst.addr.reg = &ctxt->_eip;
2898         ctxt->dst.bytes = ctxt->op_bytes;
2899         rc = emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
2900         if (rc != X86EMUL_CONTINUE)
2901                 return rc;
2902         rsp_increment(ctxt, ctxt->src.val);
2903         return X86EMUL_CONTINUE;
2904 }
2905
2906 static int em_xchg(struct x86_emulate_ctxt *ctxt)
2907 {
2908         /* Write back the register source. */
2909         ctxt->src.val = ctxt->dst.val;
2910         write_register_operand(&ctxt->src);
2911
2912         /* Write back the memory destination with implicit LOCK prefix. */
2913         ctxt->dst.val = ctxt->src.orig_val;
2914         ctxt->lock_prefix = 1;
2915         return X86EMUL_CONTINUE;
2916 }
2917
2918 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
2919 {
2920         ctxt->dst.val = ctxt->src2.val;
2921         return fastop(ctxt, em_imul);
2922 }
2923
2924 static int em_cwd(struct x86_emulate_ctxt *ctxt)
2925 {
2926         ctxt->dst.type = OP_REG;
2927         ctxt->dst.bytes = ctxt->src.bytes;
2928         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
2929         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
2930
2931         return X86EMUL_CONTINUE;
2932 }
2933
2934 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
2935 {
2936         u64 tsc = 0;
2937
2938         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
2939         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
2940         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
2941         return X86EMUL_CONTINUE;
2942 }
2943
2944 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
2945 {
2946         u64 pmc;
2947
2948         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
2949                 return emulate_gp(ctxt, 0);
2950         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
2951         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
2952         return X86EMUL_CONTINUE;
2953 }
2954
2955 static int em_mov(struct x86_emulate_ctxt *ctxt)
2956 {
2957         memcpy(ctxt->dst.valptr, ctxt->src.valptr, ctxt->op_bytes);
2958         return X86EMUL_CONTINUE;
2959 }
2960
2961 #define FFL(x) bit(X86_FEATURE_##x)
2962
2963 static int em_movbe(struct x86_emulate_ctxt *ctxt)
2964 {
2965         u32 ebx, ecx, edx, eax = 1;
2966         u16 tmp;
2967
2968         /*
2969          * Check MOVBE is set in the guest-visible CPUID leaf.
2970          */
2971         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2972         if (!(ecx & FFL(MOVBE)))
2973                 return emulate_ud(ctxt);
2974
2975         switch (ctxt->op_bytes) {
2976         case 2:
2977                 /*
2978                  * From MOVBE definition: "...When the operand size is 16 bits,
2979                  * the upper word of the destination register remains unchanged
2980                  * ..."
2981                  *
2982                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
2983                  * rules so we have to do the operation almost per hand.
2984                  */
2985                 tmp = (u16)ctxt->src.val;
2986                 ctxt->dst.val &= ~0xffffUL;
2987                 ctxt->dst.val |= (unsigned long)swab16(tmp);
2988                 break;
2989         case 4:
2990                 ctxt->dst.val = swab32((u32)ctxt->src.val);
2991                 break;
2992         case 8:
2993                 ctxt->dst.val = swab64(ctxt->src.val);
2994                 break;
2995         default:
2996                 return X86EMUL_PROPAGATE_FAULT;
2997         }
2998         return X86EMUL_CONTINUE;
2999 }
3000
3001 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3002 {
3003         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3004                 return emulate_gp(ctxt, 0);
3005
3006         /* Disable writeback. */
3007         ctxt->dst.type = OP_NONE;
3008         return X86EMUL_CONTINUE;
3009 }
3010
3011 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3012 {
3013         unsigned long val;
3014
3015         if (ctxt->mode == X86EMUL_MODE_PROT64)
3016                 val = ctxt->src.val & ~0ULL;
3017         else
3018                 val = ctxt->src.val & ~0U;
3019
3020         /* #UD condition is already handled. */
3021         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3022                 return emulate_gp(ctxt, 0);
3023
3024         /* Disable writeback. */
3025         ctxt->dst.type = OP_NONE;
3026         return X86EMUL_CONTINUE;
3027 }
3028
3029 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3030 {
3031         u64 msr_data;
3032
3033         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3034                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3035         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3036                 return emulate_gp(ctxt, 0);
3037
3038         return X86EMUL_CONTINUE;
3039 }
3040
3041 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3042 {
3043         u64 msr_data;
3044
3045         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3046                 return emulate_gp(ctxt, 0);
3047
3048         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3049         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3050         return X86EMUL_CONTINUE;
3051 }
3052
3053 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3054 {
3055         if (ctxt->modrm_reg > VCPU_SREG_GS)
3056                 return emulate_ud(ctxt);
3057
3058         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3059         return X86EMUL_CONTINUE;
3060 }
3061
3062 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3063 {
3064         u16 sel = ctxt->src.val;
3065
3066         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3067                 return emulate_ud(ctxt);
3068
3069         if (ctxt->modrm_reg == VCPU_SREG_SS)
3070                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3071
3072         /* Disable writeback. */
3073         ctxt->dst.type = OP_NONE;
3074         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3075 }
3076
3077 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3078 {
3079         u16 sel = ctxt->src.val;
3080
3081         /* Disable writeback. */
3082         ctxt->dst.type = OP_NONE;
3083         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3084 }
3085
3086 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3087 {
3088         u16 sel = ctxt->src.val;
3089
3090         /* Disable writeback. */
3091         ctxt->dst.type = OP_NONE;
3092         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3093 }
3094
3095 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3096 {
3097         int rc;
3098         ulong linear;
3099
3100         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3101         if (rc == X86EMUL_CONTINUE)
3102                 ctxt->ops->invlpg(ctxt, linear);
3103         /* Disable writeback. */
3104         ctxt->dst.type = OP_NONE;
3105         return X86EMUL_CONTINUE;
3106 }
3107
3108 static int em_clts(struct x86_emulate_ctxt *ctxt)
3109 {
3110         ulong cr0;
3111
3112         cr0 = ctxt->ops->get_cr(ctxt, 0);
3113         cr0 &= ~X86_CR0_TS;
3114         ctxt->ops->set_cr(ctxt, 0, cr0);
3115         return X86EMUL_CONTINUE;
3116 }
3117
3118 static int em_vmcall(struct x86_emulate_ctxt *ctxt)
3119 {
3120         int rc;
3121
3122         if (ctxt->modrm_mod != 3 || ctxt->modrm_rm != 1)
3123                 return X86EMUL_UNHANDLEABLE;
3124
3125         rc = ctxt->ops->fix_hypercall(ctxt);
3126         if (rc != X86EMUL_CONTINUE)
3127                 return rc;
3128
3129         /* Let the processor re-execute the fixed hypercall */
3130         ctxt->_eip = ctxt->eip;
3131         /* Disable writeback. */
3132         ctxt->dst.type = OP_NONE;
3133         return X86EMUL_CONTINUE;
3134 }
3135
3136 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3137                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3138                                               struct desc_ptr *ptr))
3139 {
3140         struct desc_ptr desc_ptr;
3141
3142         if (ctxt->mode == X86EMUL_MODE_PROT64)
3143                 ctxt->op_bytes = 8;
3144         get(ctxt, &desc_ptr);
3145         if (ctxt->op_bytes == 2) {
3146                 ctxt->op_bytes = 4;
3147                 desc_ptr.address &= 0x00ffffff;
3148         }
3149         /* Disable writeback. */
3150         ctxt->dst.type = OP_NONE;
3151         return segmented_write(ctxt, ctxt->dst.addr.mem,
3152                                &desc_ptr, 2 + ctxt->op_bytes);
3153 }
3154
3155 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3156 {
3157         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3158 }
3159
3160 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3161 {
3162         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3163 }
3164
3165 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3166 {
3167         struct desc_ptr desc_ptr;
3168         int rc;
3169
3170         if (ctxt->mode == X86EMUL_MODE_PROT64)
3171                 ctxt->op_bytes = 8;
3172         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3173                              &desc_ptr.size, &desc_ptr.address,
3174                              ctxt->op_bytes);
3175         if (rc != X86EMUL_CONTINUE)
3176                 return rc;
3177         ctxt->ops->set_gdt(ctxt, &desc_ptr);
3178         /* Disable writeback. */
3179         ctxt->dst.type = OP_NONE;
3180         return X86EMUL_CONTINUE;
3181 }
3182
3183 static int em_vmmcall(struct x86_emulate_ctxt *ctxt)
3184 {
3185         int rc;
3186
3187         rc = ctxt->ops->fix_hypercall(ctxt);
3188
3189         /* Disable writeback. */
3190         ctxt->dst.type = OP_NONE;
3191         return rc;
3192 }
3193
3194 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3195 {
3196         struct desc_ptr desc_ptr;
3197         int rc;
3198
3199         if (ctxt->mode == X86EMUL_MODE_PROT64)
3200                 ctxt->op_bytes = 8;
3201         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3202                              &desc_ptr.size, &desc_ptr.address,
3203                              ctxt->op_bytes);
3204         if (rc != X86EMUL_CONTINUE)
3205                 return rc;
3206         ctxt->ops->set_idt(ctxt, &desc_ptr);
3207         /* Disable writeback. */
3208         ctxt->dst.type = OP_NONE;
3209         return X86EMUL_CONTINUE;
3210 }
3211
3212 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3213 {
3214         ctxt->dst.bytes = 2;
3215         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3216         return X86EMUL_CONTINUE;
3217 }
3218
3219 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3220 {
3221         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3222                           | (ctxt->src.val & 0x0f));
3223         ctxt->dst.type = OP_NONE;
3224         return X86EMUL_CONTINUE;
3225 }
3226
3227 static int em_loop(struct x86_emulate_ctxt *ctxt)
3228 {
3229         register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX), -1);
3230         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3231             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3232                 jmp_rel(ctxt, ctxt->src.val);
3233
3234         return X86EMUL_CONTINUE;
3235 }
3236
3237 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3238 {
3239         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3240                 jmp_rel(ctxt, ctxt->src.val);
3241
3242         return X86EMUL_CONTINUE;
3243 }
3244
3245 static int em_in(struct x86_emulate_ctxt *ctxt)
3246 {
3247         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3248                              &ctxt->dst.val))
3249                 return X86EMUL_IO_NEEDED;
3250
3251         return X86EMUL_CONTINUE;
3252 }
3253
3254 static int em_out(struct x86_emulate_ctxt *ctxt)
3255 {
3256         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3257                                     &ctxt->src.val, 1);
3258         /* Disable writeback. */
3259         ctxt->dst.type = OP_NONE;
3260         return X86EMUL_CONTINUE;
3261 }
3262
3263 static int em_cli(struct x86_emulate_ctxt *ctxt)
3264 {
3265         if (emulator_bad_iopl(ctxt))
3266                 return emulate_gp(ctxt, 0);
3267
3268         ctxt->eflags &= ~X86_EFLAGS_IF;
3269         return X86EMUL_CONTINUE;
3270 }
3271
3272 static int em_sti(struct x86_emulate_ctxt *ctxt)
3273 {
3274         if (emulator_bad_iopl(ctxt))
3275                 return emulate_gp(ctxt, 0);
3276
3277         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3278         ctxt->eflags |= X86_EFLAGS_IF;
3279         return X86EMUL_CONTINUE;
3280 }
3281
3282 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3283 {
3284         u32 eax, ebx, ecx, edx;
3285
3286         eax = reg_read(ctxt, VCPU_REGS_RAX);
3287         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3288         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3289         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3290         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3291         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3292         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3293         return X86EMUL_CONTINUE;
3294 }
3295
3296 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3297 {
3298         u32 flags;
3299
3300         flags = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF;
3301         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3302
3303         ctxt->eflags &= ~0xffUL;
3304         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3305         return X86EMUL_CONTINUE;
3306 }
3307
3308 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3309 {
3310         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3311         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3312         return X86EMUL_CONTINUE;
3313 }
3314
3315 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3316 {
3317         switch (ctxt->op_bytes) {
3318 #ifdef CONFIG_X86_64
3319         case 8:
3320                 asm("bswap %0" : "+r"(ctxt->dst.val));
3321                 break;
3322 #endif
3323         default:
3324                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3325                 break;
3326         }
3327         return X86EMUL_CONTINUE;
3328 }
3329
3330 static bool valid_cr(int nr)
3331 {
3332         switch (nr) {
3333         case 0:
3334         case 2 ... 4:
3335         case 8:
3336                 return true;
3337         default:
3338                 return false;
3339         }
3340 }
3341
3342 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
3343 {
3344         if (!valid_cr(ctxt->modrm_reg))
3345                 return emulate_ud(ctxt);
3346
3347         return X86EMUL_CONTINUE;
3348 }
3349
3350 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
3351 {
3352         u64 new_val = ctxt->src.val64;
3353         int cr = ctxt->modrm_reg;
3354         u64 efer = 0;
3355
3356         static u64 cr_reserved_bits[] = {
3357                 0xffffffff00000000ULL,
3358                 0, 0, 0, /* CR3 checked later */
3359                 CR4_RESERVED_BITS,
3360                 0, 0, 0,
3361                 CR8_RESERVED_BITS,
3362         };
3363
3364         if (!valid_cr(cr))
3365                 return emulate_ud(ctxt);
3366
3367         if (new_val & cr_reserved_bits[cr])
3368                 return emulate_gp(ctxt, 0);
3369
3370         switch (cr) {
3371         case 0: {
3372                 u64 cr4;
3373                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
3374                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
3375                         return emulate_gp(ctxt, 0);
3376
3377                 cr4 = ctxt->ops->get_cr(ctxt, 4);
3378                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3379
3380                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
3381                     !(cr4 & X86_CR4_PAE))
3382                         return emulate_gp(ctxt, 0);
3383
3384                 break;
3385                 }
3386         case 3: {
3387                 u64 rsvd = 0;
3388
3389                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3390                 if (efer & EFER_LMA)
3391                         rsvd = CR3_L_MODE_RESERVED_BITS;
3392
3393                 if (new_val & rsvd)
3394                         return emulate_gp(ctxt, 0);
3395
3396                 break;
3397                 }
3398         case 4: {
3399                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3400
3401                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
3402                         return emulate_gp(ctxt, 0);
3403
3404                 break;
3405                 }
3406         }
3407
3408         return X86EMUL_CONTINUE;
3409 }
3410
3411 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
3412 {
3413         unsigned long dr7;
3414
3415         ctxt->ops->get_dr(ctxt, 7, &dr7);
3416
3417         /* Check if DR7.Global_Enable is set */
3418         return dr7 & (1 << 13);
3419 }
3420
3421 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
3422 {
3423         int dr = ctxt->modrm_reg;
3424         u64 cr4;
3425
3426         if (dr > 7)
3427                 return emulate_ud(ctxt);
3428
3429         cr4 = ctxt->ops->get_cr(ctxt, 4);
3430         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
3431                 return emulate_ud(ctxt);
3432
3433         if (check_dr7_gd(ctxt))
3434                 return emulate_db(ctxt);
3435
3436         return X86EMUL_CONTINUE;
3437 }
3438
3439 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
3440 {
3441         u64 new_val = ctxt->src.val64;
3442         int dr = ctxt->modrm_reg;
3443
3444         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
3445                 return emulate_gp(ctxt, 0);
3446
3447         return check_dr_read(ctxt);
3448 }
3449
3450 static int check_svme(struct x86_emulate_ctxt *ctxt)
3451 {
3452         u64 efer;
3453
3454         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3455
3456         if (!(efer & EFER_SVME))
3457                 return emulate_ud(ctxt);
3458
3459         return X86EMUL_CONTINUE;
3460 }
3461
3462 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
3463 {
3464         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
3465
3466         /* Valid physical address? */
3467         if (rax & 0xffff000000000000ULL)
3468                 return emulate_gp(ctxt, 0);
3469
3470         return check_svme(ctxt);
3471 }
3472
3473 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
3474 {
3475         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3476
3477         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
3478                 return emulate_ud(ctxt);
3479
3480         return X86EMUL_CONTINUE;
3481 }
3482
3483 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
3484 {
3485         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3486         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
3487
3488         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
3489             (rcx > 3))
3490                 return emulate_gp(ctxt, 0);
3491
3492         return X86EMUL_CONTINUE;
3493 }
3494
3495 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
3496 {
3497         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
3498         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
3499                 return emulate_gp(ctxt, 0);
3500
3501         return X86EMUL_CONTINUE;
3502 }
3503
3504 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
3505 {
3506         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
3507         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
3508                 return emulate_gp(ctxt, 0);
3509
3510         return X86EMUL_CONTINUE;
3511 }
3512
3513 #define D(_y) { .flags = (_y) }
3514 #define DI(_y, _i) { .flags = (_y), .intercept = x86_intercept_##_i }
3515 #define DIP(_y, _i, _p) { .flags = (_y), .intercept = x86_intercept_##_i, \
3516                       .check_perm = (_p) }
3517 #define N    D(NotImpl)
3518 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
3519 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
3520 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
3521 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
3522 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
3523 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
3524 #define II(_f, _e, _i) \
3525         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i }
3526 #define IIP(_f, _e, _i, _p) \
3527         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i, \
3528           .check_perm = (_p) }
3529 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
3530
3531 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
3532 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
3533 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
3534 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
3535 #define I2bvIP(_f, _e, _i, _p) \
3536         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
3537
3538 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
3539                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
3540                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
3541
3542 static const struct opcode group7_rm1[] = {
3543         DI(SrcNone | Priv, monitor),
3544         DI(SrcNone | Priv, mwait),
3545         N, N, N, N, N, N,
3546 };
3547
3548 static const struct opcode group7_rm3[] = {
3549         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
3550         II(SrcNone  | Prot | EmulateOnUD,       em_vmmcall,     vmmcall),
3551         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
3552         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
3553         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
3554         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
3555         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
3556         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
3557 };
3558
3559 static const struct opcode group7_rm7[] = {
3560         N,
3561         DIP(SrcNone, rdtscp, check_rdtsc),
3562         N, N, N, N, N, N,
3563 };
3564
3565 static const struct opcode group1[] = {
3566         F(Lock, em_add),
3567         F(Lock | PageTable, em_or),
3568         F(Lock, em_adc),
3569         F(Lock, em_sbb),
3570         F(Lock | PageTable, em_and),
3571         F(Lock, em_sub),
3572         F(Lock, em_xor),
3573         F(NoWrite, em_cmp),
3574 };
3575
3576 static const struct opcode group1A[] = {
3577         I(DstMem | SrcNone | Mov | Stack, em_pop), N, N, N, N, N, N, N,
3578 };
3579
3580 static const struct opcode group2[] = {
3581         F(DstMem | ModRM, em_rol),
3582         F(DstMem | ModRM, em_ror),
3583         F(DstMem | ModRM, em_rcl),
3584         F(DstMem | ModRM, em_rcr),
3585         F(DstMem | ModRM, em_shl),
3586         F(DstMem | ModRM, em_shr),
3587         F(DstMem | ModRM, em_shl),
3588         F(DstMem | ModRM, em_sar),
3589 };
3590
3591 static const struct opcode group3[] = {
3592         F(DstMem | SrcImm | NoWrite, em_test),
3593         F(DstMem | SrcImm | NoWrite, em_test),
3594         F(DstMem | SrcNone | Lock, em_not),
3595         F(DstMem | SrcNone | Lock, em_neg),
3596         F(DstXacc | Src2Mem, em_mul_ex),
3597         F(DstXacc | Src2Mem, em_imul_ex),
3598         F(DstXacc | Src2Mem, em_div_ex),
3599         F(DstXacc | Src2Mem, em_idiv_ex),
3600 };
3601
3602 static const struct opcode group4[] = {
3603         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
3604         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
3605         N, N, N, N, N, N,
3606 };
3607
3608 static const struct opcode group5[] = {
3609         F(DstMem | SrcNone | Lock,              em_inc),
3610         F(DstMem | SrcNone | Lock,              em_dec),
3611         I(SrcMem | Stack,                       em_grp45),
3612         I(SrcMemFAddr | ImplicitOps | Stack,    em_call_far),
3613         I(SrcMem | Stack,                       em_grp45),
3614         I(SrcMemFAddr | ImplicitOps,            em_grp45),
3615         I(SrcMem | Stack,                       em_grp45), D(Undefined),
3616 };
3617
3618 static const struct opcode group6[] = {
3619         DI(Prot,        sldt),
3620         DI(Prot,        str),
3621         II(Prot | Priv | SrcMem16, em_lldt, lldt),
3622         II(Prot | Priv | SrcMem16, em_ltr, ltr),
3623         N, N, N, N,
3624 };
3625
3626 static const struct group_dual group7 = { {
3627         II(Mov | DstMem | Priv,                 em_sgdt, sgdt),
3628         II(Mov | DstMem | Priv,                 em_sidt, sidt),
3629         II(SrcMem | Priv,                       em_lgdt, lgdt),
3630         II(SrcMem | Priv,                       em_lidt, lidt),
3631         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3632         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3633         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
3634 }, {
3635         I(SrcNone | Priv | EmulateOnUD, em_vmcall),
3636         EXT(0, group7_rm1),
3637         N, EXT(0, group7_rm3),
3638         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3639         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3640         EXT(0, group7_rm7),
3641 } };
3642
3643 static const struct opcode group8[] = {
3644         N, N, N, N,
3645         F(DstMem | SrcImmByte | NoWrite,                em_bt),
3646         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
3647         F(DstMem | SrcImmByte | Lock,                   em_btr),
3648         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
3649 };
3650
3651 static const struct group_dual group9 = { {
3652         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
3653 }, {
3654         N, N, N, N, N, N, N, N,
3655 } };
3656
3657 static const struct opcode group11[] = {
3658         I(DstMem | SrcImm | Mov | PageTable, em_mov),
3659         X7(D(Undefined)),
3660 };
3661
3662 static const struct gprefix pfx_0f_6f_0f_7f = {
3663         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
3664 };
3665
3666 static const struct gprefix pfx_vmovntpx = {
3667         I(0, em_mov), N, N, N,
3668 };
3669
3670 static const struct gprefix pfx_0f_28_0f_29 = {
3671         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
3672 };
3673
3674 static const struct escape escape_d9 = { {
3675         N, N, N, N, N, N, N, I(DstMem, em_fnstcw),
3676 }, {
3677         /* 0xC0 - 0xC7 */
3678         N, N, N, N, N, N, N, N,
3679         /* 0xC8 - 0xCF */
3680         N, N, N, N, N, N, N, N,
3681         /* 0xD0 - 0xC7 */
3682         N, N, N, N, N, N, N, N,
3683         /* 0xD8 - 0xDF */
3684         N, N, N, N, N, N, N, N,
3685         /* 0xE0 - 0xE7 */
3686         N, N, N, N, N, N, N, N,
3687         /* 0xE8 - 0xEF */
3688         N, N, N, N, N, N, N, N,
3689         /* 0xF0 - 0xF7 */
3690         N, N, N, N, N, N, N, N,
3691         /* 0xF8 - 0xFF */
3692         N, N, N, N, N, N, N, N,
3693 } };
3694
3695 static const struct escape escape_db = { {
3696         N, N, N, N, N, N, N, N,
3697 }, {
3698         /* 0xC0 - 0xC7 */
3699         N, N, N, N, N, N, N, N,
3700         /* 0xC8 - 0xCF */
3701         N, N, N, N, N, N, N, N,
3702         /* 0xD0 - 0xC7 */
3703         N, N, N, N, N, N, N, N,
3704         /* 0xD8 - 0xDF */
3705         N, N, N, N, N, N, N, N,
3706         /* 0xE0 - 0xE7 */
3707         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
3708         /* 0xE8 - 0xEF */
3709         N, N, N, N, N, N, N, N,
3710         /* 0xF0 - 0xF7 */
3711         N, N, N, N, N, N, N, N,
3712         /* 0xF8 - 0xFF */
3713         N, N, N, N, N, N, N, N,
3714 } };
3715
3716 static const struct escape escape_dd = { {
3717         N, N, N, N, N, N, N, I(DstMem, em_fnstsw),
3718 }, {
3719         /* 0xC0 - 0xC7 */
3720         N, N, N, N, N, N, N, N,
3721         /* 0xC8 - 0xCF */
3722         N, N, N, N, N, N, N, N,
3723         /* 0xD0 - 0xC7 */
3724         N, N, N, N, N, N, N, N,
3725         /* 0xD8 - 0xDF */
3726         N, N, N, N, N, N, N, N,
3727         /* 0xE0 - 0xE7 */
3728         N, N, N, N, N, N, N, N,
3729         /* 0xE8 - 0xEF */
3730         N, N, N, N, N, N, N, N,
3731         /* 0xF0 - 0xF7 */
3732         N, N, N, N, N, N, N, N,
3733         /* 0xF8 - 0xFF */
3734         N, N, N, N, N, N, N, N,
3735 } };
3736
3737 static const struct opcode opcode_table[256] = {
3738         /* 0x00 - 0x07 */
3739         F6ALU(Lock, em_add),
3740         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
3741         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
3742         /* 0x08 - 0x0F */
3743         F6ALU(Lock | PageTable, em_or),
3744         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
3745         N,
3746         /* 0x10 - 0x17 */
3747         F6ALU(Lock, em_adc),
3748         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
3749         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
3750         /* 0x18 - 0x1F */
3751         F6ALU(Lock, em_sbb),
3752         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
3753         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
3754         /* 0x20 - 0x27 */
3755         F6ALU(Lock | PageTable, em_and), N, N,
3756         /* 0x28 - 0x2F */
3757         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
3758         /* 0x30 - 0x37 */
3759         F6ALU(Lock, em_xor), N, N,
3760         /* 0x38 - 0x3F */
3761         F6ALU(NoWrite, em_cmp), N, N,
3762         /* 0x40 - 0x4F */
3763         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
3764         /* 0x50 - 0x57 */
3765         X8(I(SrcReg | Stack, em_push)),
3766         /* 0x58 - 0x5F */
3767         X8(I(DstReg | Stack, em_pop)),
3768         /* 0x60 - 0x67 */
3769         I(ImplicitOps | Stack | No64, em_pusha),
3770         I(ImplicitOps | Stack | No64, em_popa),
3771         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
3772         N, N, N, N,
3773         /* 0x68 - 0x6F */
3774         I(SrcImm | Mov | Stack, em_push),
3775         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
3776         I(SrcImmByte | Mov | Stack, em_push),
3777         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
3778         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
3779         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
3780         /* 0x70 - 0x7F */
3781         X16(D(SrcImmByte)),
3782         /* 0x80 - 0x87 */
3783         G(ByteOp | DstMem | SrcImm, group1),
3784         G(DstMem | SrcImm, group1),
3785         G(ByteOp | DstMem | SrcImm | No64, group1),
3786         G(DstMem | SrcImmByte, group1),
3787         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
3788         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
3789         /* 0x88 - 0x8F */
3790         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
3791         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
3792         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
3793         D(ModRM | SrcMem | NoAccess | DstReg),
3794         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
3795         G(0, group1A),
3796         /* 0x90 - 0x97 */
3797         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
3798         /* 0x98 - 0x9F */
3799         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
3800         I(SrcImmFAddr | No64, em_call_far), N,
3801         II(ImplicitOps | Stack, em_pushf, pushf),
3802         II(ImplicitOps | Stack, em_popf, popf),
3803         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
3804         /* 0xA0 - 0xA7 */
3805         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
3806         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
3807         I2bv(SrcSI | DstDI | Mov | String, em_mov),
3808         F2bv(SrcSI | DstDI | String | NoWrite, em_cmp),
3809         /* 0xA8 - 0xAF */
3810         F2bv(DstAcc | SrcImm | NoWrite, em_test),
3811         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
3812         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
3813         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp),
3814         /* 0xB0 - 0xB7 */
3815         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
3816         /* 0xB8 - 0xBF */
3817         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
3818         /* 0xC0 - 0xC7 */
3819         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
3820         I(ImplicitOps | Stack | SrcImmU16, em_ret_near_imm),
3821         I(ImplicitOps | Stack, em_ret),
3822         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
3823         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
3824         G(ByteOp, group11), G(0, group11),
3825         /* 0xC8 - 0xCF */
3826         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
3827         I(ImplicitOps | Stack | SrcImmU16, em_ret_far_imm),
3828         I(ImplicitOps | Stack, em_ret_far),
3829         D(ImplicitOps), DI(SrcImmByte, intn),
3830         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
3831         /* 0xD0 - 0xD7 */
3832         G(Src2One | ByteOp, group2), G(Src2One, group2),
3833         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
3834         I(DstAcc | SrcImmUByte | No64, em_aam),
3835         I(DstAcc | SrcImmUByte | No64, em_aad),
3836         F(DstAcc | ByteOp | No64, em_salc),
3837         I(DstAcc | SrcXLat | ByteOp, em_mov),
3838         /* 0xD8 - 0xDF */
3839         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
3840         /* 0xE0 - 0xE7 */
3841         X3(I(SrcImmByte, em_loop)),
3842         I(SrcImmByte, em_jcxz),
3843         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
3844         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
3845         /* 0xE8 - 0xEF */
3846         I(SrcImm | Stack, em_call), D(SrcImm | ImplicitOps),
3847         I(SrcImmFAddr | No64, em_jmp_far), D(SrcImmByte | ImplicitOps),
3848         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
3849         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
3850         /* 0xF0 - 0xF7 */
3851         N, DI(ImplicitOps, icebp), N, N,
3852         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
3853         G(ByteOp, group3), G(0, group3),
3854         /* 0xF8 - 0xFF */
3855         D(ImplicitOps), D(ImplicitOps),
3856         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
3857         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
3858 };
3859
3860 static const struct opcode twobyte_table[256] = {
3861         /* 0x00 - 0x0F */
3862         G(0, group6), GD(0, &group7), N, N,
3863         N, I(ImplicitOps | EmulateOnUD, em_syscall),
3864         II(ImplicitOps | Priv, em_clts, clts), N,
3865         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
3866         N, D(ImplicitOps | ModRM), N, N,
3867         /* 0x10 - 0x1F */
3868         N, N, N, N, N, N, N, N,
3869         D(ImplicitOps | ModRM), N, N, N, N, N, N, D(ImplicitOps | ModRM),
3870         /* 0x20 - 0x2F */
3871         DIP(ModRM | DstMem | Priv | Op3264, cr_read, check_cr_read),
3872         DIP(ModRM | DstMem | Priv | Op3264, dr_read, check_dr_read),
3873         IIP(ModRM | SrcMem | Priv | Op3264, em_cr_write, cr_write, check_cr_write),
3874         IIP(ModRM | SrcMem | Priv | Op3264, em_dr_write, dr_write, check_dr_write),
3875         N, N, N, N,
3876         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_28_0f_29),
3877         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_28_0f_29),
3878         N, GP(ModRM | DstMem | SrcReg | Sse | Mov | Aligned, &pfx_vmovntpx),
3879         N, N, N, N,
3880         /* 0x30 - 0x3F */
3881         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
3882         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
3883         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
3884         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
3885         I(ImplicitOps | EmulateOnUD, em_sysenter),
3886         I(ImplicitOps | Priv | EmulateOnUD, em_sysexit),
3887         N, N,
3888         N, N, N, N, N, N, N, N,
3889         /* 0x40 - 0x4F */
3890         X16(D(DstReg | SrcMem | ModRM | Mov)),
3891         /* 0x50 - 0x5F */
3892         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3893         /* 0x60 - 0x6F */
3894         N, N, N, N,
3895         N, N, N, N,
3896         N, N, N, N,
3897         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
3898         /* 0x70 - 0x7F */
3899         N, N, N, N,
3900         N, N, N, N,
3901         N, N, N, N,
3902         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
3903         /* 0x80 - 0x8F */
3904         X16(D(SrcImm)),
3905         /* 0x90 - 0x9F */
3906         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
3907         /* 0xA0 - 0xA7 */
3908         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
3909         II(ImplicitOps, em_cpuid, cpuid),
3910         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
3911         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
3912         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
3913         /* 0xA8 - 0xAF */
3914         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
3915         DI(ImplicitOps, rsm),
3916         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
3917         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
3918         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
3919         D(ModRM), F(DstReg | SrcMem | ModRM, em_imul),
3920         /* 0xB0 - 0xB7 */
3921         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_cmpxchg),
3922         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
3923         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
3924         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
3925         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
3926         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3927         /* 0xB8 - 0xBF */
3928         N, N,
3929         G(BitOp, group8),
3930         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
3931         F(DstReg | SrcMem | ModRM, em_bsf), F(DstReg | SrcMem | ModRM, em_bsr),
3932         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3933         /* 0xC0 - 0xC7 */
3934         F2bv(DstMem | SrcReg | ModRM | SrcWrite | Lock, em_xadd),
3935         N, D(DstMem | SrcReg | ModRM | Mov),
3936         N, N, N, GD(0, &group9),
3937         /* 0xC8 - 0xCF */
3938         X8(I(DstReg, em_bswap)),
3939         /* 0xD0 - 0xDF */
3940         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3941         /* 0xE0 - 0xEF */
3942         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3943         /* 0xF0 - 0xFF */
3944         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
3945 };
3946
3947 static const struct gprefix three_byte_0f_38_f0 = {
3948         I(DstReg | SrcMem | Mov, em_movbe), N, N, N
3949 };
3950
3951 static const struct gprefix three_byte_0f_38_f1 = {
3952         I(DstMem | SrcReg | Mov, em_movbe), N, N, N
3953 };
3954
3955 /*
3956  * Insns below are selected by the prefix which indexed by the third opcode
3957  * byte.
3958  */
3959 static const struct opcode opcode_map_0f_38[256] = {
3960         /* 0x00 - 0x7f */
3961         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
3962         /* 0x80 - 0xef */
3963         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
3964         /* 0xf0 - 0xf1 */
3965         GP(EmulateOnUD | ModRM | Prefix, &three_byte_0f_38_f0),
3966         GP(EmulateOnUD | ModRM | Prefix, &three_byte_0f_38_f1),
3967         /* 0xf2 - 0xff */
3968         N, N, X4(N), X8(N)
3969 };
3970
3971 #undef D
3972 #undef N
3973 #undef G
3974 #undef GD
3975 #undef I
3976 #undef GP
3977 #undef EXT
3978
3979 #undef D2bv
3980 #undef D2bvIP
3981 #undef I2bv
3982 #undef I2bvIP
3983 #undef I6ALU
3984
3985 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
3986 {
3987         unsigned size;
3988
3989         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3990         if (size == 8)
3991                 size = 4;
3992         return size;
3993 }
3994
3995 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
3996                       unsigned size, bool sign_extension)
3997 {
3998         int rc = X86EMUL_CONTINUE;
3999
4000         op->type = OP_IMM;
4001         op->bytes = size;
4002         op->addr.mem.ea = ctxt->_eip;
4003         /* NB. Immediates are sign-extended as necessary. */
4004         switch (op->bytes) {
4005         case 1:
4006                 op->val = insn_fetch(s8, ctxt);
4007                 break;
4008         case 2:
4009                 op->val = insn_fetch(s16, ctxt);
4010                 break;
4011         case 4:
4012                 op->val = insn_fetch(s32, ctxt);
4013                 break;
4014         case 8:
4015                 op->val = insn_fetch(s64, ctxt);
4016                 break;
4017         }
4018         if (!sign_extension) {
4019                 switch (op->bytes) {
4020                 case 1:
4021                         op->val &= 0xff;
4022                         break;
4023                 case 2:
4024                         op->val &= 0xffff;
4025                         break;
4026                 case 4:
4027                         op->val &= 0xffffffff;
4028                         break;
4029                 }
4030         }
4031 done:
4032         return rc;
4033 }
4034
4035 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4036                           unsigned d)
4037 {
4038         int rc = X86EMUL_CONTINUE;
4039
4040         switch (d) {
4041         case OpReg:
4042                 decode_register_operand(ctxt, op);
4043                 break;
4044         case OpImmUByte:
4045                 rc = decode_imm(ctxt, op, 1, false);
4046                 break;
4047         case OpMem:
4048                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4049         mem_common:
4050                 *op = ctxt->memop;
4051                 ctxt->memopp = op;
4052                 if ((ctxt->d & BitOp) && op == &ctxt->dst)
4053                         fetch_bit_operand(ctxt);
4054                 op->orig_val = op->val;
4055                 break;
4056         case OpMem64:
4057                 ctxt->memop.bytes = 8;
4058                 goto mem_common;
4059         case OpAcc:
4060                 op->type = OP_REG;
4061                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4062                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4063                 fetch_register_operand(op);
4064                 op->orig_val = op->val;
4065                 break;
4066         case OpAccLo:
4067                 op->type = OP_REG;
4068                 op->bytes = (ctxt->d & ByteOp) ? 2 : ctxt->op_bytes;
4069                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4070                 fetch_register_operand(op);
4071                 op->orig_val = op->val;
4072                 break;
4073         case OpAccHi:
4074                 if (ctxt->d & ByteOp) {
4075                         op->type = OP_NONE;
4076                         break;
4077                 }
4078                 op->type = OP_REG;
4079                 op->bytes = ctxt->op_bytes;
4080                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4081                 fetch_register_operand(op);
4082                 op->orig_val = op->val;
4083                 break;
4084         case OpDI:
4085                 op->type = OP_MEM;
4086                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4087                 op->addr.mem.ea =
4088                         register_address(ctxt, reg_read(ctxt, VCPU_REGS_RDI));
4089                 op->addr.mem.seg = VCPU_SREG_ES;
4090                 op->val = 0;
4091                 op->count = 1;
4092                 break;
4093         case OpDX:
4094                 op->type = OP_REG;
4095                 op->bytes = 2;
4096                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4097                 fetch_register_operand(op);
4098                 break;
4099         case OpCL:
4100                 op->bytes = 1;
4101                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
4102                 break;
4103         case OpImmByte:
4104                 rc = decode_imm(ctxt, op, 1, true);
4105                 break;
4106         case OpOne:
4107                 op->bytes = 1;
4108                 op->val = 1;
4109                 break;
4110         case OpImm:
4111                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
4112                 break;
4113         case OpImm64:
4114                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
4115                 break;
4116         case OpMem8:
4117                 ctxt->memop.bytes = 1;
4118                 if (ctxt->memop.type == OP_REG) {
4119                         ctxt->memop.addr.reg = decode_register(ctxt,
4120                                         ctxt->modrm_rm, true);
4121                         fetch_register_operand(&ctxt->memop);
4122                 }
4123                 goto mem_common;
4124         case OpMem16:
4125                 ctxt->memop.bytes = 2;
4126                 goto mem_common;
4127         case OpMem32:
4128                 ctxt->memop.bytes = 4;
4129                 goto mem_common;
4130         case OpImmU16:
4131                 rc = decode_imm(ctxt, op, 2, false);
4132                 break;
4133         case OpImmU:
4134                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
4135                 break;
4136         case OpSI:
4137                 op->type = OP_MEM;
4138                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4139                 op->addr.mem.ea =
4140                         register_address(ctxt, reg_read(ctxt, VCPU_REGS_RSI));
4141                 op->addr.mem.seg = seg_override(ctxt);
4142                 op->val = 0;
4143                 op->count = 1;
4144                 break;
4145         case OpXLat:
4146                 op->type = OP_MEM;
4147                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4148                 op->addr.mem.ea =
4149                         register_address(ctxt,
4150                                 reg_read(ctxt, VCPU_REGS_RBX) +
4151                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
4152                 op->addr.mem.seg = seg_override(ctxt);
4153                 op->val = 0;
4154                 break;
4155         case OpImmFAddr:
4156                 op->type = OP_IMM;
4157                 op->addr.mem.ea = ctxt->_eip;
4158                 op->bytes = ctxt->op_bytes + 2;
4159                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
4160                 break;
4161         case OpMemFAddr:
4162                 ctxt->memop.bytes = ctxt->op_bytes + 2;
4163                 goto mem_common;
4164         case OpES:
4165                 op->val = VCPU_SREG_ES;
4166                 break;
4167         case OpCS:
4168                 op->val = VCPU_SREG_CS;
4169                 break;
4170         case OpSS:
4171                 op->val = VCPU_SREG_SS;
4172                 break;
4173         case OpDS:
4174                 op->val = VCPU_SREG_DS;
4175                 break;
4176         case OpFS:
4177                 op->val = VCPU_SREG_FS;
4178                 break;
4179         case OpGS:
4180                 op->val = VCPU_SREG_GS;
4181                 break;
4182         case OpImplicit:
4183                 /* Special instructions do their own operand decoding. */
4184         default:
4185                 op->type = OP_NONE; /* Disable writeback. */
4186                 break;
4187         }
4188
4189 done:
4190         return rc;
4191 }
4192
4193 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
4194 {
4195         int rc = X86EMUL_CONTINUE;
4196         int mode = ctxt->mode;
4197         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
4198         bool op_prefix = false;
4199         struct opcode opcode;
4200
4201         ctxt->memop.type = OP_NONE;
4202         ctxt->memopp = NULL;
4203         ctxt->_eip = ctxt->eip;
4204         ctxt->fetch.start = ctxt->_eip;
4205         ctxt->fetch.end = ctxt->fetch.start + insn_len;
4206         ctxt->opcode_len = 1;
4207         if (insn_len > 0)
4208                 memcpy(ctxt->fetch.data, insn, insn_len);
4209
4210         switch (mode) {
4211         case X86EMUL_MODE_REAL:
4212         case X86EMUL_MODE_VM86:
4213         case X86EMUL_MODE_PROT16:
4214                 def_op_bytes = def_ad_bytes = 2;
4215                 break;
4216         case X86EMUL_MODE_PROT32:
4217                 def_op_bytes = def_ad_bytes = 4;
4218                 break;
4219 #ifdef CONFIG_X86_64
4220         case X86EMUL_MODE_PROT64:
4221                 def_op_bytes = 4;
4222                 def_ad_bytes = 8;
4223                 break;
4224 #endif
4225         default:
4226                 return EMULATION_FAILED;
4227         }
4228
4229         ctxt->op_bytes = def_op_bytes;
4230         ctxt->ad_bytes = def_ad_bytes;
4231
4232         /* Legacy prefixes. */
4233         for (;;) {
4234                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
4235                 case 0x66:      /* operand-size override */
4236                         op_prefix = true;
4237                         /* switch between 2/4 bytes */
4238                         ctxt->op_bytes = def_op_bytes ^ 6;
4239                         break;
4240                 case 0x67:      /* address-size override */
4241                         if (mode == X86EMUL_MODE_PROT64)
4242                                 /* switch between 4/8 bytes */
4243                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
4244                         else
4245                                 /* switch between 2/4 bytes */
4246                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
4247                         break;
4248                 case 0x26:      /* ES override */
4249                 case 0x2e:      /* CS override */
4250                 case 0x36:      /* SS override */
4251                 case 0x3e:      /* DS override */
4252                         set_seg_override(ctxt, (ctxt->b >> 3) & 3);
4253                         break;
4254                 case 0x64:      /* FS override */
4255                 case 0x65:      /* GS override */
4256                         set_seg_override(ctxt, ctxt->b & 7);
4257                         break;
4258                 case 0x40 ... 0x4f: /* REX */
4259                         if (mode != X86EMUL_MODE_PROT64)
4260                                 goto done_prefixes;
4261                         ctxt->rex_prefix = ctxt->b;
4262                         continue;
4263                 case 0xf0:      /* LOCK */
4264                         ctxt->lock_prefix = 1;
4265                         break;
4266                 case 0xf2:      /* REPNE/REPNZ */
4267                 case 0xf3:      /* REP/REPE/REPZ */
4268                         ctxt->rep_prefix = ctxt->b;
4269                         break;
4270                 default:
4271                         goto done_prefixes;
4272                 }
4273
4274                 /* Any legacy prefix after a REX prefix nullifies its effect. */
4275
4276                 ctxt->rex_prefix = 0;
4277         }
4278
4279 done_prefixes:
4280
4281         /* REX prefix. */
4282         if (ctxt->rex_prefix & 8)
4283                 ctxt->op_bytes = 8;     /* REX.W */
4284
4285         /* Opcode byte(s). */
4286         opcode = opcode_table[ctxt->b];
4287         /* Two-byte opcode? */
4288         if (ctxt->b == 0x0f) {
4289                 ctxt->opcode_len = 2;
4290                 ctxt->b = insn_fetch(u8, ctxt);
4291                 opcode = twobyte_table[ctxt->b];
4292
4293                 /* 0F_38 opcode map */
4294                 if (ctxt->b == 0x38) {
4295                         ctxt->opcode_len = 3;
4296                         ctxt->b = insn_fetch(u8, ctxt);
4297                         opcode = opcode_map_0f_38[ctxt->b];
4298                 }
4299         }
4300         ctxt->d = opcode.flags;
4301
4302         if (ctxt->d & ModRM)
4303                 ctxt->modrm = insn_fetch(u8, ctxt);
4304
4305         while (ctxt->d & GroupMask) {
4306                 switch (ctxt->d & GroupMask) {
4307                 case Group:
4308                         goffset = (ctxt->modrm >> 3) & 7;
4309                         opcode = opcode.u.group[goffset];
4310                         break;
4311                 case GroupDual:
4312                         goffset = (ctxt->modrm >> 3) & 7;
4313                         if ((ctxt->modrm >> 6) == 3)
4314                                 opcode = opcode.u.gdual->mod3[goffset];
4315                         else
4316                                 opcode = opcode.u.gdual->mod012[goffset];
4317                         break;
4318                 case RMExt:
4319                         goffset = ctxt->modrm & 7;
4320                         opcode = opcode.u.group[goffset];
4321                         break;
4322                 case Prefix:
4323                         if (ctxt->rep_prefix && op_prefix)
4324                                 return EMULATION_FAILED;
4325                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
4326                         switch (simd_prefix) {
4327                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
4328                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
4329                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
4330                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
4331                         }
4332                         break;
4333                 case Escape:
4334                         if (ctxt->modrm > 0xbf)
4335                                 opcode = opcode.u.esc->high[ctxt->modrm - 0xc0];
4336                         else
4337                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
4338                         break;
4339                 default:
4340                         return EMULATION_FAILED;
4341                 }
4342
4343                 ctxt->d &= ~(u64)GroupMask;
4344                 ctxt->d |= opcode.flags;
4345         }
4346
4347         ctxt->execute = opcode.u.execute;
4348         ctxt->check_perm = opcode.check_perm;
4349         ctxt->intercept = opcode.intercept;
4350
4351         /* Unrecognised? */
4352         if (ctxt->d == 0 || (ctxt->d & NotImpl))
4353                 return EMULATION_FAILED;
4354
4355         if (!(ctxt->d & EmulateOnUD) && ctxt->ud)
4356                 return EMULATION_FAILED;
4357
4358         if (mode == X86EMUL_MODE_PROT64 && (ctxt->d & Stack))
4359                 ctxt->op_bytes = 8;
4360
4361         if (ctxt->d & Op3264) {
4362                 if (mode == X86EMUL_MODE_PROT64)
4363                         ctxt->op_bytes = 8;
4364                 else
4365                         ctxt->op_bytes = 4;
4366         }
4367
4368         if (ctxt->d & Sse)
4369                 ctxt->op_bytes = 16;
4370         else if (ctxt->d & Mmx)
4371                 ctxt->op_bytes = 8;
4372
4373         /* ModRM and SIB bytes. */
4374         if (ctxt->d & ModRM) {
4375                 rc = decode_modrm(ctxt, &ctxt->memop);
4376                 if (!ctxt->has_seg_override)
4377                         set_seg_override(ctxt, ctxt->modrm_seg);
4378         } else if (ctxt->d & MemAbs)
4379                 rc = decode_abs(ctxt, &ctxt->memop);
4380         if (rc != X86EMUL_CONTINUE)
4381                 goto done;
4382
4383         if (!ctxt->has_seg_override)
4384                 set_seg_override(ctxt, VCPU_SREG_DS);
4385
4386         ctxt->memop.addr.mem.seg = seg_override(ctxt);
4387
4388         if (ctxt->memop.type == OP_MEM && ctxt->ad_bytes != 8)
4389                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
4390
4391         /*
4392          * Decode and fetch the source operand: register, memory
4393          * or immediate.
4394          */
4395         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
4396         if (rc != X86EMUL_CONTINUE)
4397                 goto done;
4398
4399         /*
4400          * Decode and fetch the second source operand: register, memory
4401          * or immediate.
4402          */
4403         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
4404         if (rc != X86EMUL_CONTINUE)
4405                 goto done;
4406
4407         /* Decode and fetch the destination operand: register or memory. */
4408         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
4409
4410 done:
4411         if (ctxt->memopp && ctxt->memopp->type == OP_MEM && ctxt->rip_relative)
4412                 ctxt->memopp->addr.mem.ea += ctxt->_eip;
4413
4414         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
4415 }
4416
4417 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
4418 {
4419         return ctxt->d & PageTable;
4420 }
4421
4422 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
4423 {
4424         /* The second termination condition only applies for REPE
4425          * and REPNE. Test if the repeat string operation prefix is
4426          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
4427          * corresponding termination condition according to:
4428          *      - if REPE/REPZ and ZF = 0 then done
4429          *      - if REPNE/REPNZ and ZF = 1 then done
4430          */
4431         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
4432              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
4433             && (((ctxt->rep_prefix == REPE_PREFIX) &&
4434                  ((ctxt->eflags & EFLG_ZF) == 0))
4435                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
4436                     ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))))
4437                 return true;
4438
4439         return false;
4440 }
4441
4442 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
4443 {
4444         bool fault = false;
4445
4446         ctxt->ops->get_fpu(ctxt);
4447         asm volatile("1: fwait \n\t"
4448                      "2: \n\t"
4449                      ".pushsection .fixup,\"ax\" \n\t"
4450                      "3: \n\t"
4451                      "movb $1, %[fault] \n\t"
4452                      "jmp 2b \n\t"
4453                      ".popsection \n\t"
4454                      _ASM_EXTABLE(1b, 3b)
4455                      : [fault]"+qm"(fault));
4456         ctxt->ops->put_fpu(ctxt);
4457
4458         if (unlikely(fault))
4459                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
4460
4461         return X86EMUL_CONTINUE;
4462 }
4463
4464 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
4465                                        struct operand *op)
4466 {
4467         if (op->type == OP_MM)
4468                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
4469 }
4470
4471 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
4472 {
4473         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
4474         if (!(ctxt->d & ByteOp))
4475                 fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
4476         asm("push %[flags]; popf; call *%[fastop]; pushf; pop %[flags]\n"
4477             : "+a"(ctxt->dst.val), "+d"(ctxt->src.val), [flags]"+D"(flags),
4478               [fastop]"+S"(fop)
4479             : "c"(ctxt->src2.val));
4480         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
4481         if (!fop) /* exception is returned in fop variable */
4482                 return emulate_de(ctxt);
4483         return X86EMUL_CONTINUE;
4484 }
4485
4486 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
4487 {
4488         const struct x86_emulate_ops *ops = ctxt->ops;
4489         int rc = X86EMUL_CONTINUE;
4490         int saved_dst_type = ctxt->dst.type;
4491
4492         ctxt->mem_read.pos = 0;
4493
4494         if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
4495                         (ctxt->d & Undefined)) {
4496                 rc = emulate_ud(ctxt);
4497                 goto done;
4498         }
4499
4500         /* LOCK prefix is allowed only with some instructions */
4501         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
4502                 rc = emulate_ud(ctxt);
4503                 goto done;
4504         }
4505
4506         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
4507                 rc = emulate_ud(ctxt);
4508                 goto done;
4509         }
4510
4511         if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
4512             || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
4513                 rc = emulate_ud(ctxt);
4514                 goto done;
4515         }
4516
4517         if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
4518                 rc = emulate_nm(ctxt);
4519                 goto done;
4520         }
4521
4522         if (ctxt->d & Mmx) {
4523                 rc = flush_pending_x87_faults(ctxt);
4524                 if (rc != X86EMUL_CONTINUE)
4525                         goto done;
4526                 /*
4527                  * Now that we know the fpu is exception safe, we can fetch
4528                  * operands from it.
4529                  */
4530                 fetch_possible_mmx_operand(ctxt, &ctxt->src);
4531                 fetch_possible_mmx_operand(ctxt, &ctxt->src2);
4532                 if (!(ctxt->d & Mov))
4533                         fetch_possible_mmx_operand(ctxt, &ctxt->dst);
4534         }
4535
4536         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4537                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4538                                               X86_ICPT_PRE_EXCEPT);
4539                 if (rc != X86EMUL_CONTINUE)
4540                         goto done;
4541         }
4542
4543         /* Privileged instruction can be executed only in CPL=0 */
4544         if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
4545                 rc = emulate_gp(ctxt, 0);
4546                 goto done;
4547         }
4548
4549         /* Instruction can only be executed in protected mode */
4550         if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
4551                 rc = emulate_ud(ctxt);
4552                 goto done;
4553         }
4554
4555         /* Do instruction specific permission checks */
4556         if (ctxt->check_perm) {
4557                 rc = ctxt->check_perm(ctxt);
4558                 if (rc != X86EMUL_CONTINUE)
4559                         goto done;
4560         }
4561
4562         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4563                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4564                                               X86_ICPT_POST_EXCEPT);
4565                 if (rc != X86EMUL_CONTINUE)
4566                         goto done;
4567         }
4568
4569         if (ctxt->rep_prefix && (ctxt->d & String)) {
4570                 /* All REP prefixes have the same first termination condition */
4571                 if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
4572                         ctxt->eip = ctxt->_eip;
4573                         goto done;
4574                 }
4575         }
4576
4577         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
4578                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
4579                                     ctxt->src.valptr, ctxt->src.bytes);
4580                 if (rc != X86EMUL_CONTINUE)
4581                         goto done;
4582                 ctxt->src.orig_val64 = ctxt->src.val64;
4583         }
4584
4585         if (ctxt->src2.type == OP_MEM) {
4586                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
4587                                     &ctxt->src2.val, ctxt->src2.bytes);
4588                 if (rc != X86EMUL_CONTINUE)
4589                         goto done;
4590         }
4591
4592         if ((ctxt->d & DstMask) == ImplicitOps)
4593                 goto special_insn;
4594
4595
4596         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
4597                 /* optimisation - avoid slow emulated read if Mov */
4598                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
4599                                    &ctxt->dst.val, ctxt->dst.bytes);
4600                 if (rc != X86EMUL_CONTINUE)
4601                         goto done;
4602         }
4603         ctxt->dst.orig_val = ctxt->dst.val;
4604
4605 special_insn:
4606
4607         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4608                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4609                                               X86_ICPT_POST_MEMACCESS);
4610                 if (rc != X86EMUL_CONTINUE)
4611                         goto done;
4612         }
4613
4614         if (ctxt->execute) {
4615                 if (ctxt->d & Fastop) {
4616                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
4617                         rc = fastop(ctxt, fop);
4618                         if (rc != X86EMUL_CONTINUE)
4619                                 goto done;
4620                         goto writeback;
4621                 }
4622                 rc = ctxt->execute(ctxt);
4623                 if (rc != X86EMUL_CONTINUE)
4624                         goto done;
4625                 goto writeback;
4626         }
4627
4628         if (ctxt->opcode_len == 2)
4629                 goto twobyte_insn;
4630         else if (ctxt->opcode_len == 3)
4631                 goto threebyte_insn;
4632
4633         switch (ctxt->b) {
4634         case 0x63:              /* movsxd */
4635                 if (ctxt->mode != X86EMUL_MODE_PROT64)
4636                         goto cannot_emulate;
4637                 ctxt->dst.val = (s32) ctxt->src.val;
4638                 break;
4639         case 0x70 ... 0x7f: /* jcc (short) */
4640                 if (test_cc(ctxt->b, ctxt->eflags))
4641                         jmp_rel(ctxt, ctxt->src.val);
4642                 break;
4643         case 0x8d: /* lea r16/r32, m */
4644                 ctxt->dst.val = ctxt->src.addr.mem.ea;
4645                 break;
4646         case 0x90 ... 0x97: /* nop / xchg reg, rax */
4647                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
4648                         break;
4649                 rc = em_xchg(ctxt);
4650                 break;
4651         case 0x98: /* cbw/cwde/cdqe */
4652                 switch (ctxt->op_bytes) {
4653                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
4654                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
4655                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
4656                 }
4657                 break;
4658         case 0xcc:              /* int3 */
4659                 rc = emulate_int(ctxt, 3);
4660                 break;
4661         case 0xcd:              /* int n */
4662                 rc = emulate_int(ctxt, ctxt->src.val);
4663                 break;
4664         case 0xce:              /* into */
4665                 if (ctxt->eflags & EFLG_OF)
4666                         rc = emulate_int(ctxt, 4);
4667                 break;
4668         case 0xe9: /* jmp rel */
4669         case 0xeb: /* jmp rel short */
4670                 jmp_rel(ctxt, ctxt->src.val);
4671                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
4672                 break;
4673         case 0xf4:              /* hlt */
4674                 ctxt->ops->halt(ctxt);
4675                 break;
4676         case 0xf5:      /* cmc */
4677                 /* complement carry flag from eflags reg */
4678                 ctxt->eflags ^= EFLG_CF;
4679                 break;
4680         case 0xf8: /* clc */
4681                 ctxt->eflags &= ~EFLG_CF;
4682                 break;
4683         case 0xf9: /* stc */
4684                 ctxt->eflags |= EFLG_CF;
4685                 break;
4686         case 0xfc: /* cld */
4687                 ctxt->eflags &= ~EFLG_DF;
4688                 break;
4689         case 0xfd: /* std */
4690                 ctxt->eflags |= EFLG_DF;
4691                 break;
4692         default:
4693                 goto cannot_emulate;
4694         }
4695
4696         if (rc != X86EMUL_CONTINUE)
4697                 goto done;
4698
4699 writeback:
4700         if (!(ctxt->d & NoWrite)) {
4701                 rc = writeback(ctxt, &ctxt->dst);
4702                 if (rc != X86EMUL_CONTINUE)
4703                         goto done;
4704         }
4705         if (ctxt->d & SrcWrite) {
4706                 BUG_ON(ctxt->src.type == OP_MEM || ctxt->src.type == OP_MEM_STR);
4707                 rc = writeback(ctxt, &ctxt->src);
4708                 if (rc != X86EMUL_CONTINUE)
4709                         goto done;
4710         }
4711
4712         /*
4713          * restore dst type in case the decoding will be reused
4714          * (happens for string instruction )
4715          */
4716         ctxt->dst.type = saved_dst_type;
4717
4718         if ((ctxt->d & SrcMask) == SrcSI)
4719                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
4720
4721         if ((ctxt->d & DstMask) == DstDI)
4722                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
4723
4724         if (ctxt->rep_prefix && (ctxt->d & String)) {
4725                 unsigned int count;
4726                 struct read_cache *r = &ctxt->io_read;
4727                 if ((ctxt->d & SrcMask) == SrcSI)
4728                         count = ctxt->src.count;
4729                 else
4730                         count = ctxt->dst.count;
4731                 register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX),
4732                                 -count);
4733
4734                 if (!string_insn_completed(ctxt)) {
4735                         /*
4736                          * Re-enter guest when pio read ahead buffer is empty
4737                          * or, if it is not used, after each 1024 iteration.
4738                          */
4739                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
4740                             (r->end == 0 || r->end != r->pos)) {
4741                                 /*
4742                                  * Reset read cache. Usually happens before
4743                                  * decode, but since instruction is restarted
4744                                  * we have to do it here.
4745                                  */
4746                                 ctxt->mem_read.end = 0;
4747                                 writeback_registers(ctxt);
4748                                 return EMULATION_RESTART;
4749                         }
4750                         goto done; /* skip rip writeback */
4751                 }
4752         }
4753
4754         ctxt->eip = ctxt->_eip;
4755
4756 done:
4757         if (rc == X86EMUL_PROPAGATE_FAULT)
4758                 ctxt->have_exception = true;
4759         if (rc == X86EMUL_INTERCEPTED)
4760                 return EMULATION_INTERCEPTED;
4761
4762         if (rc == X86EMUL_CONTINUE)
4763                 writeback_registers(ctxt);
4764
4765         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
4766
4767 twobyte_insn:
4768         switch (ctxt->b) {
4769         case 0x09:              /* wbinvd */
4770                 (ctxt->ops->wbinvd)(ctxt);
4771                 break;
4772         case 0x08:              /* invd */
4773         case 0x0d:              /* GrpP (prefetch) */
4774         case 0x18:              /* Grp16 (prefetch/nop) */
4775         case 0x1f:              /* nop */
4776                 break;
4777         case 0x20: /* mov cr, reg */
4778                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
4779                 break;
4780         case 0x21: /* mov from dr to reg */
4781                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
4782                 break;
4783         case 0x40 ... 0x4f:     /* cmov */
4784                 ctxt->dst.val = ctxt->dst.orig_val = ctxt->src.val;
4785                 if (!test_cc(ctxt->b, ctxt->eflags))
4786                         ctxt->dst.type = OP_NONE; /* no writeback */
4787                 break;
4788         case 0x80 ... 0x8f: /* jnz rel, etc*/
4789                 if (test_cc(ctxt->b, ctxt->eflags))
4790                         jmp_rel(ctxt, ctxt->src.val);
4791                 break;
4792         case 0x90 ... 0x9f:     /* setcc r/m8 */
4793                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
4794                 break;
4795         case 0xae:              /* clflush */
4796                 break;
4797         case 0xb6 ... 0xb7:     /* movzx */
4798                 ctxt->dst.bytes = ctxt->op_bytes;
4799                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
4800                                                        : (u16) ctxt->src.val;
4801                 break;
4802         case 0xbe ... 0xbf:     /* movsx */
4803                 ctxt->dst.bytes = ctxt->op_bytes;
4804                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
4805                                                         (s16) ctxt->src.val;
4806                 break;
4807         case 0xc3:              /* movnti */
4808                 ctxt->dst.bytes = ctxt->op_bytes;
4809                 ctxt->dst.val = (ctxt->op_bytes == 4) ? (u32) ctxt->src.val :
4810                                                         (u64) ctxt->src.val;
4811                 break;
4812         default:
4813                 goto cannot_emulate;
4814         }
4815
4816 threebyte_insn:
4817
4818         if (rc != X86EMUL_CONTINUE)
4819                 goto done;
4820
4821         goto writeback;
4822
4823 cannot_emulate:
4824         return EMULATION_FAILED;
4825 }
4826
4827 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
4828 {
4829         invalidate_registers(ctxt);
4830 }
4831
4832 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
4833 {
4834         writeback_registers(ctxt);
4835 }