e5bf13003cd215def5ae6973480878b1352c09f3
[sfrench/cifs-2.6.git] / arch / x86 / kvm / emulate.c
1 /******************************************************************************
2  * emulate.c
3  *
4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
5  *
6  * Copyright (c) 2005 Keir Fraser
7  *
8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
9  * privileged instructions:
10  *
11  * Copyright (C) 2006 Qumranet
12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
13  *
14  *   Avi Kivity <avi@qumranet.com>
15  *   Yaniv Kamay <yaniv@qumranet.com>
16  *
17  * This work is licensed under the terms of the GNU GPL, version 2.  See
18  * the COPYING file in the top-level directory.
19  *
20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
21  */
22
23 #include <linux/kvm_host.h>
24 #include "kvm_cache_regs.h"
25 #include <linux/module.h>
26 #include <asm/kvm_emulate.h>
27 #include <linux/stringify.h>
28
29 #include "x86.h"
30 #include "tss.h"
31
32 /*
33  * Operand types
34  */
35 #define OpNone             0ull
36 #define OpImplicit         1ull  /* No generic decode */
37 #define OpReg              2ull  /* Register */
38 #define OpMem              3ull  /* Memory */
39 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
40 #define OpDI               5ull  /* ES:DI/EDI/RDI */
41 #define OpMem64            6ull  /* Memory, 64-bit */
42 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
43 #define OpDX               8ull  /* DX register */
44 #define OpCL               9ull  /* CL register (for shifts) */
45 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
46 #define OpOne             11ull  /* Implied 1 */
47 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
48 #define OpMem16           13ull  /* Memory operand (16-bit). */
49 #define OpMem32           14ull  /* Memory operand (32-bit). */
50 #define OpImmU            15ull  /* Immediate operand, zero extended */
51 #define OpSI              16ull  /* SI/ESI/RSI */
52 #define OpImmFAddr        17ull  /* Immediate far address */
53 #define OpMemFAddr        18ull  /* Far address in memory */
54 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
55 #define OpES              20ull  /* ES */
56 #define OpCS              21ull  /* CS */
57 #define OpSS              22ull  /* SS */
58 #define OpDS              23ull  /* DS */
59 #define OpFS              24ull  /* FS */
60 #define OpGS              25ull  /* GS */
61 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
62 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
63 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
64 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
65 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
66
67 #define OpBits             5  /* Width of operand field */
68 #define OpMask             ((1ull << OpBits) - 1)
69
70 /*
71  * Opcode effective-address decode tables.
72  * Note that we only emulate instructions that have at least one memory
73  * operand (excluding implicit stack references). We assume that stack
74  * references and instruction fetches will never occur in special memory
75  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
76  * not be handled.
77  */
78
79 /* Operand sizes: 8-bit operands or specified/overridden size. */
80 #define ByteOp      (1<<0)      /* 8-bit operands. */
81 /* Destination operand type. */
82 #define DstShift    1
83 #define ImplicitOps (OpImplicit << DstShift)
84 #define DstReg      (OpReg << DstShift)
85 #define DstMem      (OpMem << DstShift)
86 #define DstAcc      (OpAcc << DstShift)
87 #define DstDI       (OpDI << DstShift)
88 #define DstMem64    (OpMem64 << DstShift)
89 #define DstImmUByte (OpImmUByte << DstShift)
90 #define DstDX       (OpDX << DstShift)
91 #define DstAccLo    (OpAccLo << DstShift)
92 #define DstMask     (OpMask << DstShift)
93 /* Source operand type. */
94 #define SrcShift    6
95 #define SrcNone     (OpNone << SrcShift)
96 #define SrcReg      (OpReg << SrcShift)
97 #define SrcMem      (OpMem << SrcShift)
98 #define SrcMem16    (OpMem16 << SrcShift)
99 #define SrcMem32    (OpMem32 << SrcShift)
100 #define SrcImm      (OpImm << SrcShift)
101 #define SrcImmByte  (OpImmByte << SrcShift)
102 #define SrcOne      (OpOne << SrcShift)
103 #define SrcImmUByte (OpImmUByte << SrcShift)
104 #define SrcImmU     (OpImmU << SrcShift)
105 #define SrcSI       (OpSI << SrcShift)
106 #define SrcXLat     (OpXLat << SrcShift)
107 #define SrcImmFAddr (OpImmFAddr << SrcShift)
108 #define SrcMemFAddr (OpMemFAddr << SrcShift)
109 #define SrcAcc      (OpAcc << SrcShift)
110 #define SrcImmU16   (OpImmU16 << SrcShift)
111 #define SrcImm64    (OpImm64 << SrcShift)
112 #define SrcDX       (OpDX << SrcShift)
113 #define SrcMem8     (OpMem8 << SrcShift)
114 #define SrcAccHi    (OpAccHi << SrcShift)
115 #define SrcMask     (OpMask << SrcShift)
116 #define BitOp       (1<<11)
117 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
118 #define String      (1<<13)     /* String instruction (rep capable) */
119 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
120 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
121 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
122 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
123 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
124 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
125 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
126 #define Sse         (1<<18)     /* SSE Vector instruction */
127 /* Generic ModRM decode. */
128 #define ModRM       (1<<19)
129 /* Destination is only written; never read. */
130 #define Mov         (1<<20)
131 /* Misc flags */
132 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
133 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
134 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
135 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
136 #define Undefined   (1<<25) /* No Such Instruction */
137 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
138 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
139 #define No64        (1<<28)
140 #define PageTable   (1 << 29)   /* instruction used to write page table */
141 #define NotImpl     (1 << 30)   /* instruction is not implemented */
142 /* Source 2 operand type */
143 #define Src2Shift   (31)
144 #define Src2None    (OpNone << Src2Shift)
145 #define Src2Mem     (OpMem << Src2Shift)
146 #define Src2CL      (OpCL << Src2Shift)
147 #define Src2ImmByte (OpImmByte << Src2Shift)
148 #define Src2One     (OpOne << Src2Shift)
149 #define Src2Imm     (OpImm << Src2Shift)
150 #define Src2ES      (OpES << Src2Shift)
151 #define Src2CS      (OpCS << Src2Shift)
152 #define Src2SS      (OpSS << Src2Shift)
153 #define Src2DS      (OpDS << Src2Shift)
154 #define Src2FS      (OpFS << Src2Shift)
155 #define Src2GS      (OpGS << Src2Shift)
156 #define Src2Mask    (OpMask << Src2Shift)
157 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
158 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
159 #define Unaligned   ((u64)1 << 42)  /* Explicitly unaligned (e.g. MOVDQU) */
160 #define Avx         ((u64)1 << 43)  /* Advanced Vector Extensions */
161 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
162 #define NoWrite     ((u64)1 << 45)  /* No writeback */
163 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
164 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
165 #define Intercept   ((u64)1 << 48)  /* Has valid intercept field */
166 #define CheckPerm   ((u64)1 << 49)  /* Has valid check_perm field */
167 #define NoBigReal   ((u64)1 << 50)  /* No big real mode */
168 #define PrivUD      ((u64)1 << 51)  /* #UD instead of #GP on CPL > 0 */
169
170 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
171
172 #define X2(x...) x, x
173 #define X3(x...) X2(x), x
174 #define X4(x...) X2(x), X2(x)
175 #define X5(x...) X4(x), x
176 #define X6(x...) X4(x), X2(x)
177 #define X7(x...) X4(x), X3(x)
178 #define X8(x...) X4(x), X4(x)
179 #define X16(x...) X8(x), X8(x)
180
181 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
182 #define FASTOP_SIZE 8
183
184 /*
185  * fastop functions have a special calling convention:
186  *
187  * dst:    rax        (in/out)
188  * src:    rdx        (in/out)
189  * src2:   rcx        (in)
190  * flags:  rflags     (in/out)
191  * ex:     rsi        (in:fastop pointer, out:zero if exception)
192  *
193  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
194  * different operand sizes can be reached by calculation, rather than a jump
195  * table (which would be bigger than the code).
196  *
197  * fastop functions are declared as taking a never-defined fastop parameter,
198  * so they can't be called from C directly.
199  */
200
201 struct fastop;
202
203 struct opcode {
204         u64 flags : 56;
205         u64 intercept : 8;
206         union {
207                 int (*execute)(struct x86_emulate_ctxt *ctxt);
208                 const struct opcode *group;
209                 const struct group_dual *gdual;
210                 const struct gprefix *gprefix;
211                 const struct escape *esc;
212                 void (*fastop)(struct fastop *fake);
213         } u;
214         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
215 };
216
217 struct group_dual {
218         struct opcode mod012[8];
219         struct opcode mod3[8];
220 };
221
222 struct gprefix {
223         struct opcode pfx_no;
224         struct opcode pfx_66;
225         struct opcode pfx_f2;
226         struct opcode pfx_f3;
227 };
228
229 struct escape {
230         struct opcode op[8];
231         struct opcode high[64];
232 };
233
234 /* EFLAGS bit definitions. */
235 #define EFLG_ID (1<<21)
236 #define EFLG_VIP (1<<20)
237 #define EFLG_VIF (1<<19)
238 #define EFLG_AC (1<<18)
239 #define EFLG_VM (1<<17)
240 #define EFLG_RF (1<<16)
241 #define EFLG_IOPL (3<<12)
242 #define EFLG_NT (1<<14)
243 #define EFLG_OF (1<<11)
244 #define EFLG_DF (1<<10)
245 #define EFLG_IF (1<<9)
246 #define EFLG_TF (1<<8)
247 #define EFLG_SF (1<<7)
248 #define EFLG_ZF (1<<6)
249 #define EFLG_AF (1<<4)
250 #define EFLG_PF (1<<2)
251 #define EFLG_CF (1<<0)
252
253 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
254 #define EFLG_RESERVED_ONE_MASK 2
255
256 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
257 {
258         if (!(ctxt->regs_valid & (1 << nr))) {
259                 ctxt->regs_valid |= 1 << nr;
260                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
261         }
262         return ctxt->_regs[nr];
263 }
264
265 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
266 {
267         ctxt->regs_valid |= 1 << nr;
268         ctxt->regs_dirty |= 1 << nr;
269         return &ctxt->_regs[nr];
270 }
271
272 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
273 {
274         reg_read(ctxt, nr);
275         return reg_write(ctxt, nr);
276 }
277
278 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
279 {
280         unsigned reg;
281
282         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
283                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
284 }
285
286 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
287 {
288         ctxt->regs_dirty = 0;
289         ctxt->regs_valid = 0;
290 }
291
292 /*
293  * These EFLAGS bits are restored from saved value during emulation, and
294  * any changes are written back to the saved value after emulation.
295  */
296 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
297
298 #ifdef CONFIG_X86_64
299 #define ON64(x) x
300 #else
301 #define ON64(x)
302 #endif
303
304 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
305
306 #define FOP_ALIGN ".align " __stringify(FASTOP_SIZE) " \n\t"
307 #define FOP_RET   "ret \n\t"
308
309 #define FOP_START(op) \
310         extern void em_##op(struct fastop *fake); \
311         asm(".pushsection .text, \"ax\" \n\t" \
312             ".global em_" #op " \n\t" \
313             FOP_ALIGN \
314             "em_" #op ": \n\t"
315
316 #define FOP_END \
317             ".popsection")
318
319 #define FOPNOP() FOP_ALIGN FOP_RET
320
321 #define FOP1E(op,  dst) \
322         FOP_ALIGN "10: " #op " %" #dst " \n\t" FOP_RET
323
324 #define FOP1EEX(op,  dst) \
325         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
326
327 #define FASTOP1(op) \
328         FOP_START(op) \
329         FOP1E(op##b, al) \
330         FOP1E(op##w, ax) \
331         FOP1E(op##l, eax) \
332         ON64(FOP1E(op##q, rax)) \
333         FOP_END
334
335 /* 1-operand, using src2 (for MUL/DIV r/m) */
336 #define FASTOP1SRC2(op, name) \
337         FOP_START(name) \
338         FOP1E(op, cl) \
339         FOP1E(op, cx) \
340         FOP1E(op, ecx) \
341         ON64(FOP1E(op, rcx)) \
342         FOP_END
343
344 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
345 #define FASTOP1SRC2EX(op, name) \
346         FOP_START(name) \
347         FOP1EEX(op, cl) \
348         FOP1EEX(op, cx) \
349         FOP1EEX(op, ecx) \
350         ON64(FOP1EEX(op, rcx)) \
351         FOP_END
352
353 #define FOP2E(op,  dst, src)       \
354         FOP_ALIGN #op " %" #src ", %" #dst " \n\t" FOP_RET
355
356 #define FASTOP2(op) \
357         FOP_START(op) \
358         FOP2E(op##b, al, dl) \
359         FOP2E(op##w, ax, dx) \
360         FOP2E(op##l, eax, edx) \
361         ON64(FOP2E(op##q, rax, rdx)) \
362         FOP_END
363
364 /* 2 operand, word only */
365 #define FASTOP2W(op) \
366         FOP_START(op) \
367         FOPNOP() \
368         FOP2E(op##w, ax, dx) \
369         FOP2E(op##l, eax, edx) \
370         ON64(FOP2E(op##q, rax, rdx)) \
371         FOP_END
372
373 /* 2 operand, src is CL */
374 #define FASTOP2CL(op) \
375         FOP_START(op) \
376         FOP2E(op##b, al, cl) \
377         FOP2E(op##w, ax, cl) \
378         FOP2E(op##l, eax, cl) \
379         ON64(FOP2E(op##q, rax, cl)) \
380         FOP_END
381
382 #define FOP3E(op,  dst, src, src2) \
383         FOP_ALIGN #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
384
385 /* 3-operand, word-only, src2=cl */
386 #define FASTOP3WCL(op) \
387         FOP_START(op) \
388         FOPNOP() \
389         FOP3E(op##w, ax, dx, cl) \
390         FOP3E(op##l, eax, edx, cl) \
391         ON64(FOP3E(op##q, rax, rdx, cl)) \
392         FOP_END
393
394 /* Special case for SETcc - 1 instruction per cc */
395 #define FOP_SETCC(op) ".align 4; " #op " %al; ret \n\t"
396
397 asm(".global kvm_fastop_exception \n"
398     "kvm_fastop_exception: xor %esi, %esi; ret");
399
400 FOP_START(setcc)
401 FOP_SETCC(seto)
402 FOP_SETCC(setno)
403 FOP_SETCC(setc)
404 FOP_SETCC(setnc)
405 FOP_SETCC(setz)
406 FOP_SETCC(setnz)
407 FOP_SETCC(setbe)
408 FOP_SETCC(setnbe)
409 FOP_SETCC(sets)
410 FOP_SETCC(setns)
411 FOP_SETCC(setp)
412 FOP_SETCC(setnp)
413 FOP_SETCC(setl)
414 FOP_SETCC(setnl)
415 FOP_SETCC(setle)
416 FOP_SETCC(setnle)
417 FOP_END;
418
419 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
420 FOP_END;
421
422 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
423                                     enum x86_intercept intercept,
424                                     enum x86_intercept_stage stage)
425 {
426         struct x86_instruction_info info = {
427                 .intercept  = intercept,
428                 .rep_prefix = ctxt->rep_prefix,
429                 .modrm_mod  = ctxt->modrm_mod,
430                 .modrm_reg  = ctxt->modrm_reg,
431                 .modrm_rm   = ctxt->modrm_rm,
432                 .src_val    = ctxt->src.val64,
433                 .dst_val    = ctxt->dst.val64,
434                 .src_bytes  = ctxt->src.bytes,
435                 .dst_bytes  = ctxt->dst.bytes,
436                 .ad_bytes   = ctxt->ad_bytes,
437                 .next_rip   = ctxt->eip,
438         };
439
440         return ctxt->ops->intercept(ctxt, &info, stage);
441 }
442
443 static void assign_masked(ulong *dest, ulong src, ulong mask)
444 {
445         *dest = (*dest & ~mask) | (src & mask);
446 }
447
448 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
449 {
450         return (1UL << (ctxt->ad_bytes << 3)) - 1;
451 }
452
453 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
454 {
455         u16 sel;
456         struct desc_struct ss;
457
458         if (ctxt->mode == X86EMUL_MODE_PROT64)
459                 return ~0UL;
460         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
461         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
462 }
463
464 static int stack_size(struct x86_emulate_ctxt *ctxt)
465 {
466         return (__fls(stack_mask(ctxt)) + 1) >> 3;
467 }
468
469 /* Access/update address held in a register, based on addressing mode. */
470 static inline unsigned long
471 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
472 {
473         if (ctxt->ad_bytes == sizeof(unsigned long))
474                 return reg;
475         else
476                 return reg & ad_mask(ctxt);
477 }
478
479 static inline unsigned long
480 register_address(struct x86_emulate_ctxt *ctxt, unsigned long reg)
481 {
482         return address_mask(ctxt, reg);
483 }
484
485 static void masked_increment(ulong *reg, ulong mask, int inc)
486 {
487         assign_masked(reg, *reg + inc, mask);
488 }
489
490 static inline void
491 register_address_increment(struct x86_emulate_ctxt *ctxt, unsigned long *reg, int inc)
492 {
493         ulong mask;
494
495         if (ctxt->ad_bytes == sizeof(unsigned long))
496                 mask = ~0UL;
497         else
498                 mask = ad_mask(ctxt);
499         masked_increment(reg, mask, inc);
500 }
501
502 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
503 {
504         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
505 }
506
507 static inline void jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
508 {
509         register_address_increment(ctxt, &ctxt->_eip, rel);
510 }
511
512 static u32 desc_limit_scaled(struct desc_struct *desc)
513 {
514         u32 limit = get_desc_limit(desc);
515
516         return desc->g ? (limit << 12) | 0xfff : limit;
517 }
518
519 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
520 {
521         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
522                 return 0;
523
524         return ctxt->ops->get_cached_segment_base(ctxt, seg);
525 }
526
527 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
528                              u32 error, bool valid)
529 {
530         WARN_ON(vec > 0x1f);
531         ctxt->exception.vector = vec;
532         ctxt->exception.error_code = error;
533         ctxt->exception.error_code_valid = valid;
534         return X86EMUL_PROPAGATE_FAULT;
535 }
536
537 static int emulate_db(struct x86_emulate_ctxt *ctxt)
538 {
539         return emulate_exception(ctxt, DB_VECTOR, 0, false);
540 }
541
542 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
543 {
544         return emulate_exception(ctxt, GP_VECTOR, err, true);
545 }
546
547 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
548 {
549         return emulate_exception(ctxt, SS_VECTOR, err, true);
550 }
551
552 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
553 {
554         return emulate_exception(ctxt, UD_VECTOR, 0, false);
555 }
556
557 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
558 {
559         return emulate_exception(ctxt, TS_VECTOR, err, true);
560 }
561
562 static int emulate_de(struct x86_emulate_ctxt *ctxt)
563 {
564         return emulate_exception(ctxt, DE_VECTOR, 0, false);
565 }
566
567 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
568 {
569         return emulate_exception(ctxt, NM_VECTOR, 0, false);
570 }
571
572 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
573 {
574         u16 selector;
575         struct desc_struct desc;
576
577         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
578         return selector;
579 }
580
581 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
582                                  unsigned seg)
583 {
584         u16 dummy;
585         u32 base3;
586         struct desc_struct desc;
587
588         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
589         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
590 }
591
592 /*
593  * x86 defines three classes of vector instructions: explicitly
594  * aligned, explicitly unaligned, and the rest, which change behaviour
595  * depending on whether they're AVX encoded or not.
596  *
597  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
598  * subject to the same check.
599  */
600 static bool insn_aligned(struct x86_emulate_ctxt *ctxt, unsigned size)
601 {
602         if (likely(size < 16))
603                 return false;
604
605         if (ctxt->d & Aligned)
606                 return true;
607         else if (ctxt->d & Unaligned)
608                 return false;
609         else if (ctxt->d & Avx)
610                 return false;
611         else
612                 return true;
613 }
614
615 static int __linearize(struct x86_emulate_ctxt *ctxt,
616                      struct segmented_address addr,
617                      unsigned size, bool write, bool fetch,
618                      ulong *linear)
619 {
620         struct desc_struct desc;
621         bool usable;
622         ulong la;
623         u32 lim;
624         u16 sel;
625         unsigned cpl;
626
627         la = seg_base(ctxt, addr.seg) + addr.ea;
628         switch (ctxt->mode) {
629         case X86EMUL_MODE_PROT64:
630                 if (((signed long)la << 16) >> 16 != la)
631                         return emulate_gp(ctxt, 0);
632                 break;
633         default:
634                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
635                                                 addr.seg);
636                 if (!usable)
637                         goto bad;
638                 /* code segment in protected mode or read-only data segment */
639                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
640                                         || !(desc.type & 2)) && write)
641                         goto bad;
642                 /* unreadable code segment */
643                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
644                         goto bad;
645                 lim = desc_limit_scaled(&desc);
646                 if ((ctxt->mode == X86EMUL_MODE_REAL) && !fetch &&
647                     (ctxt->d & NoBigReal)) {
648                         /* la is between zero and 0xffff */
649                         if (la > 0xffff || (u32)(la + size - 1) > 0xffff)
650                                 goto bad;
651                 } else if ((desc.type & 8) || !(desc.type & 4)) {
652                         /* expand-up segment */
653                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
654                                 goto bad;
655                 } else {
656                         /* expand-down segment */
657                         if (addr.ea <= lim || (u32)(addr.ea + size - 1) <= lim)
658                                 goto bad;
659                         lim = desc.d ? 0xffffffff : 0xffff;
660                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
661                                 goto bad;
662                 }
663                 cpl = ctxt->ops->cpl(ctxt);
664                 if (!(desc.type & 8)) {
665                         /* data segment */
666                         if (cpl > desc.dpl)
667                                 goto bad;
668                 } else if ((desc.type & 8) && !(desc.type & 4)) {
669                         /* nonconforming code segment */
670                         if (cpl != desc.dpl)
671                                 goto bad;
672                 } else if ((desc.type & 8) && (desc.type & 4)) {
673                         /* conforming code segment */
674                         if (cpl < desc.dpl)
675                                 goto bad;
676                 }
677                 break;
678         }
679         if (fetch ? ctxt->mode != X86EMUL_MODE_PROT64 : ctxt->ad_bytes != 8)
680                 la &= (u32)-1;
681         if (insn_aligned(ctxt, size) && ((la & (size - 1)) != 0))
682                 return emulate_gp(ctxt, 0);
683         *linear = la;
684         return X86EMUL_CONTINUE;
685 bad:
686         if (addr.seg == VCPU_SREG_SS)
687                 return emulate_ss(ctxt, sel);
688         else
689                 return emulate_gp(ctxt, sel);
690 }
691
692 static int linearize(struct x86_emulate_ctxt *ctxt,
693                      struct segmented_address addr,
694                      unsigned size, bool write,
695                      ulong *linear)
696 {
697         return __linearize(ctxt, addr, size, write, false, linear);
698 }
699
700
701 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
702                               struct segmented_address addr,
703                               void *data,
704                               unsigned size)
705 {
706         int rc;
707         ulong linear;
708
709         rc = linearize(ctxt, addr, size, false, &linear);
710         if (rc != X86EMUL_CONTINUE)
711                 return rc;
712         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
713 }
714
715 /*
716  * Prefetch the remaining bytes of the instruction without crossing page
717  * boundary if they are not in fetch_cache yet.
718  */
719 static int __do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt, int op_size)
720 {
721         int rc;
722         unsigned size;
723         unsigned long linear;
724         int cur_size = ctxt->fetch.end - ctxt->fetch.data;
725         struct segmented_address addr = { .seg = VCPU_SREG_CS,
726                                            .ea = ctxt->eip + cur_size };
727
728         size = 15UL ^ cur_size;
729         rc = __linearize(ctxt, addr, size, false, true, &linear);
730         if (unlikely(rc != X86EMUL_CONTINUE))
731                 return rc;
732
733         size = min_t(unsigned, size, PAGE_SIZE - offset_in_page(linear));
734
735         /*
736          * One instruction can only straddle two pages,
737          * and one has been loaded at the beginning of
738          * x86_decode_insn.  So, if not enough bytes
739          * still, we must have hit the 15-byte boundary.
740          */
741         if (unlikely(size < op_size))
742                 return X86EMUL_UNHANDLEABLE;
743         rc = ctxt->ops->fetch(ctxt, linear, ctxt->fetch.end,
744                               size, &ctxt->exception);
745         if (unlikely(rc != X86EMUL_CONTINUE))
746                 return rc;
747         ctxt->fetch.end += size;
748         return X86EMUL_CONTINUE;
749 }
750
751 static __always_inline int do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt,
752                                                unsigned size)
753 {
754         if (unlikely(ctxt->fetch.end - ctxt->fetch.ptr < size))
755                 return __do_insn_fetch_bytes(ctxt, size);
756         else
757                 return X86EMUL_CONTINUE;
758 }
759
760 /* Fetch next part of the instruction being emulated. */
761 #define insn_fetch(_type, _ctxt)                                        \
762 ({      _type _x;                                                       \
763                                                                         \
764         rc = do_insn_fetch_bytes(_ctxt, sizeof(_type));                 \
765         if (rc != X86EMUL_CONTINUE)                                     \
766                 goto done;                                              \
767         ctxt->_eip += sizeof(_type);                                    \
768         _x = *(_type __aligned(1) *) ctxt->fetch.ptr;                   \
769         ctxt->fetch.ptr += sizeof(_type);                               \
770         _x;                                                             \
771 })
772
773 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
774 ({                                                                      \
775         rc = do_insn_fetch_bytes(_ctxt, _size);                         \
776         if (rc != X86EMUL_CONTINUE)                                     \
777                 goto done;                                              \
778         ctxt->_eip += (_size);                                          \
779         memcpy(_arr, ctxt->fetch.ptr, _size);                           \
780         ctxt->fetch.ptr += (_size);                                     \
781 })
782
783 /*
784  * Given the 'reg' portion of a ModRM byte, and a register block, return a
785  * pointer into the block that addresses the relevant register.
786  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
787  */
788 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
789                              int byteop)
790 {
791         void *p;
792         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
793
794         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
795                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
796         else
797                 p = reg_rmw(ctxt, modrm_reg);
798         return p;
799 }
800
801 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
802                            struct segmented_address addr,
803                            u16 *size, unsigned long *address, int op_bytes)
804 {
805         int rc;
806
807         if (op_bytes == 2)
808                 op_bytes = 3;
809         *address = 0;
810         rc = segmented_read_std(ctxt, addr, size, 2);
811         if (rc != X86EMUL_CONTINUE)
812                 return rc;
813         addr.ea += 2;
814         rc = segmented_read_std(ctxt, addr, address, op_bytes);
815         return rc;
816 }
817
818 FASTOP2(add);
819 FASTOP2(or);
820 FASTOP2(adc);
821 FASTOP2(sbb);
822 FASTOP2(and);
823 FASTOP2(sub);
824 FASTOP2(xor);
825 FASTOP2(cmp);
826 FASTOP2(test);
827
828 FASTOP1SRC2(mul, mul_ex);
829 FASTOP1SRC2(imul, imul_ex);
830 FASTOP1SRC2EX(div, div_ex);
831 FASTOP1SRC2EX(idiv, idiv_ex);
832
833 FASTOP3WCL(shld);
834 FASTOP3WCL(shrd);
835
836 FASTOP2W(imul);
837
838 FASTOP1(not);
839 FASTOP1(neg);
840 FASTOP1(inc);
841 FASTOP1(dec);
842
843 FASTOP2CL(rol);
844 FASTOP2CL(ror);
845 FASTOP2CL(rcl);
846 FASTOP2CL(rcr);
847 FASTOP2CL(shl);
848 FASTOP2CL(shr);
849 FASTOP2CL(sar);
850
851 FASTOP2W(bsf);
852 FASTOP2W(bsr);
853 FASTOP2W(bt);
854 FASTOP2W(bts);
855 FASTOP2W(btr);
856 FASTOP2W(btc);
857
858 FASTOP2(xadd);
859
860 static u8 test_cc(unsigned int condition, unsigned long flags)
861 {
862         u8 rc;
863         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
864
865         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
866         asm("push %[flags]; popf; call *%[fastop]"
867             : "=a"(rc) : [fastop]"r"(fop), [flags]"r"(flags));
868         return rc;
869 }
870
871 static void fetch_register_operand(struct operand *op)
872 {
873         switch (op->bytes) {
874         case 1:
875                 op->val = *(u8 *)op->addr.reg;
876                 break;
877         case 2:
878                 op->val = *(u16 *)op->addr.reg;
879                 break;
880         case 4:
881                 op->val = *(u32 *)op->addr.reg;
882                 break;
883         case 8:
884                 op->val = *(u64 *)op->addr.reg;
885                 break;
886         }
887 }
888
889 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
890 {
891         ctxt->ops->get_fpu(ctxt);
892         switch (reg) {
893         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
894         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
895         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
896         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
897         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
898         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
899         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
900         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
901 #ifdef CONFIG_X86_64
902         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
903         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
904         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
905         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
906         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
907         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
908         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
909         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
910 #endif
911         default: BUG();
912         }
913         ctxt->ops->put_fpu(ctxt);
914 }
915
916 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
917                           int reg)
918 {
919         ctxt->ops->get_fpu(ctxt);
920         switch (reg) {
921         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
922         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
923         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
924         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
925         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
926         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
927         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
928         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
929 #ifdef CONFIG_X86_64
930         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
931         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
932         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
933         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
934         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
935         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
936         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
937         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
938 #endif
939         default: BUG();
940         }
941         ctxt->ops->put_fpu(ctxt);
942 }
943
944 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
945 {
946         ctxt->ops->get_fpu(ctxt);
947         switch (reg) {
948         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
949         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
950         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
951         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
952         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
953         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
954         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
955         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
956         default: BUG();
957         }
958         ctxt->ops->put_fpu(ctxt);
959 }
960
961 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
962 {
963         ctxt->ops->get_fpu(ctxt);
964         switch (reg) {
965         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
966         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
967         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
968         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
969         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
970         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
971         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
972         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
973         default: BUG();
974         }
975         ctxt->ops->put_fpu(ctxt);
976 }
977
978 static int em_fninit(struct x86_emulate_ctxt *ctxt)
979 {
980         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
981                 return emulate_nm(ctxt);
982
983         ctxt->ops->get_fpu(ctxt);
984         asm volatile("fninit");
985         ctxt->ops->put_fpu(ctxt);
986         return X86EMUL_CONTINUE;
987 }
988
989 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
990 {
991         u16 fcw;
992
993         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
994                 return emulate_nm(ctxt);
995
996         ctxt->ops->get_fpu(ctxt);
997         asm volatile("fnstcw %0": "+m"(fcw));
998         ctxt->ops->put_fpu(ctxt);
999
1000         /* force 2 byte destination */
1001         ctxt->dst.bytes = 2;
1002         ctxt->dst.val = fcw;
1003
1004         return X86EMUL_CONTINUE;
1005 }
1006
1007 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1008 {
1009         u16 fsw;
1010
1011         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1012                 return emulate_nm(ctxt);
1013
1014         ctxt->ops->get_fpu(ctxt);
1015         asm volatile("fnstsw %0": "+m"(fsw));
1016         ctxt->ops->put_fpu(ctxt);
1017
1018         /* force 2 byte destination */
1019         ctxt->dst.bytes = 2;
1020         ctxt->dst.val = fsw;
1021
1022         return X86EMUL_CONTINUE;
1023 }
1024
1025 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1026                                     struct operand *op)
1027 {
1028         unsigned reg = ctxt->modrm_reg;
1029
1030         if (!(ctxt->d & ModRM))
1031                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1032
1033         if (ctxt->d & Sse) {
1034                 op->type = OP_XMM;
1035                 op->bytes = 16;
1036                 op->addr.xmm = reg;
1037                 read_sse_reg(ctxt, &op->vec_val, reg);
1038                 return;
1039         }
1040         if (ctxt->d & Mmx) {
1041                 reg &= 7;
1042                 op->type = OP_MM;
1043                 op->bytes = 8;
1044                 op->addr.mm = reg;
1045                 return;
1046         }
1047
1048         op->type = OP_REG;
1049         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1050         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1051
1052         fetch_register_operand(op);
1053         op->orig_val = op->val;
1054 }
1055
1056 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1057 {
1058         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1059                 ctxt->modrm_seg = VCPU_SREG_SS;
1060 }
1061
1062 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1063                         struct operand *op)
1064 {
1065         u8 sib;
1066         int index_reg, base_reg, scale;
1067         int rc = X86EMUL_CONTINUE;
1068         ulong modrm_ea = 0;
1069
1070         ctxt->modrm_reg = ((ctxt->rex_prefix << 1) & 8); /* REX.R */
1071         index_reg = (ctxt->rex_prefix << 2) & 8; /* REX.X */
1072         base_reg = (ctxt->rex_prefix << 3) & 8; /* REX.B */
1073
1074         ctxt->modrm_mod = (ctxt->modrm & 0xc0) >> 6;
1075         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1076         ctxt->modrm_rm = base_reg | (ctxt->modrm & 0x07);
1077         ctxt->modrm_seg = VCPU_SREG_DS;
1078
1079         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1080                 op->type = OP_REG;
1081                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1082                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1083                                 ctxt->d & ByteOp);
1084                 if (ctxt->d & Sse) {
1085                         op->type = OP_XMM;
1086                         op->bytes = 16;
1087                         op->addr.xmm = ctxt->modrm_rm;
1088                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1089                         return rc;
1090                 }
1091                 if (ctxt->d & Mmx) {
1092                         op->type = OP_MM;
1093                         op->bytes = 8;
1094                         op->addr.mm = ctxt->modrm_rm & 7;
1095                         return rc;
1096                 }
1097                 fetch_register_operand(op);
1098                 return rc;
1099         }
1100
1101         op->type = OP_MEM;
1102
1103         if (ctxt->ad_bytes == 2) {
1104                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1105                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1106                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1107                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1108
1109                 /* 16-bit ModR/M decode. */
1110                 switch (ctxt->modrm_mod) {
1111                 case 0:
1112                         if (ctxt->modrm_rm == 6)
1113                                 modrm_ea += insn_fetch(u16, ctxt);
1114                         break;
1115                 case 1:
1116                         modrm_ea += insn_fetch(s8, ctxt);
1117                         break;
1118                 case 2:
1119                         modrm_ea += insn_fetch(u16, ctxt);
1120                         break;
1121                 }
1122                 switch (ctxt->modrm_rm) {
1123                 case 0:
1124                         modrm_ea += bx + si;
1125                         break;
1126                 case 1:
1127                         modrm_ea += bx + di;
1128                         break;
1129                 case 2:
1130                         modrm_ea += bp + si;
1131                         break;
1132                 case 3:
1133                         modrm_ea += bp + di;
1134                         break;
1135                 case 4:
1136                         modrm_ea += si;
1137                         break;
1138                 case 5:
1139                         modrm_ea += di;
1140                         break;
1141                 case 6:
1142                         if (ctxt->modrm_mod != 0)
1143                                 modrm_ea += bp;
1144                         break;
1145                 case 7:
1146                         modrm_ea += bx;
1147                         break;
1148                 }
1149                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1150                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1151                         ctxt->modrm_seg = VCPU_SREG_SS;
1152                 modrm_ea = (u16)modrm_ea;
1153         } else {
1154                 /* 32/64-bit ModR/M decode. */
1155                 if ((ctxt->modrm_rm & 7) == 4) {
1156                         sib = insn_fetch(u8, ctxt);
1157                         index_reg |= (sib >> 3) & 7;
1158                         base_reg |= sib & 7;
1159                         scale = sib >> 6;
1160
1161                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1162                                 modrm_ea += insn_fetch(s32, ctxt);
1163                         else {
1164                                 modrm_ea += reg_read(ctxt, base_reg);
1165                                 adjust_modrm_seg(ctxt, base_reg);
1166                         }
1167                         if (index_reg != 4)
1168                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1169                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1170                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1171                                 ctxt->rip_relative = 1;
1172                 } else {
1173                         base_reg = ctxt->modrm_rm;
1174                         modrm_ea += reg_read(ctxt, base_reg);
1175                         adjust_modrm_seg(ctxt, base_reg);
1176                 }
1177                 switch (ctxt->modrm_mod) {
1178                 case 0:
1179                         if (ctxt->modrm_rm == 5)
1180                                 modrm_ea += insn_fetch(s32, ctxt);
1181                         break;
1182                 case 1:
1183                         modrm_ea += insn_fetch(s8, ctxt);
1184                         break;
1185                 case 2:
1186                         modrm_ea += insn_fetch(s32, ctxt);
1187                         break;
1188                 }
1189         }
1190         op->addr.mem.ea = modrm_ea;
1191         if (ctxt->ad_bytes != 8)
1192                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
1193
1194 done:
1195         return rc;
1196 }
1197
1198 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1199                       struct operand *op)
1200 {
1201         int rc = X86EMUL_CONTINUE;
1202
1203         op->type = OP_MEM;
1204         switch (ctxt->ad_bytes) {
1205         case 2:
1206                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1207                 break;
1208         case 4:
1209                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1210                 break;
1211         case 8:
1212                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1213                 break;
1214         }
1215 done:
1216         return rc;
1217 }
1218
1219 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1220 {
1221         long sv = 0, mask;
1222
1223         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1224                 mask = ~((long)ctxt->dst.bytes * 8 - 1);
1225
1226                 if (ctxt->src.bytes == 2)
1227                         sv = (s16)ctxt->src.val & (s16)mask;
1228                 else if (ctxt->src.bytes == 4)
1229                         sv = (s32)ctxt->src.val & (s32)mask;
1230                 else
1231                         sv = (s64)ctxt->src.val & (s64)mask;
1232
1233                 ctxt->dst.addr.mem.ea += (sv >> 3);
1234         }
1235
1236         /* only subword offset */
1237         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1238 }
1239
1240 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1241                          unsigned long addr, void *dest, unsigned size)
1242 {
1243         int rc;
1244         struct read_cache *mc = &ctxt->mem_read;
1245
1246         if (mc->pos < mc->end)
1247                 goto read_cached;
1248
1249         WARN_ON((mc->end + size) >= sizeof(mc->data));
1250
1251         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1252                                       &ctxt->exception);
1253         if (rc != X86EMUL_CONTINUE)
1254                 return rc;
1255
1256         mc->end += size;
1257
1258 read_cached:
1259         memcpy(dest, mc->data + mc->pos, size);
1260         mc->pos += size;
1261         return X86EMUL_CONTINUE;
1262 }
1263
1264 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1265                           struct segmented_address addr,
1266                           void *data,
1267                           unsigned size)
1268 {
1269         int rc;
1270         ulong linear;
1271
1272         rc = linearize(ctxt, addr, size, false, &linear);
1273         if (rc != X86EMUL_CONTINUE)
1274                 return rc;
1275         return read_emulated(ctxt, linear, data, size);
1276 }
1277
1278 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1279                            struct segmented_address addr,
1280                            const void *data,
1281                            unsigned size)
1282 {
1283         int rc;
1284         ulong linear;
1285
1286         rc = linearize(ctxt, addr, size, true, &linear);
1287         if (rc != X86EMUL_CONTINUE)
1288                 return rc;
1289         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1290                                          &ctxt->exception);
1291 }
1292
1293 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1294                              struct segmented_address addr,
1295                              const void *orig_data, const void *data,
1296                              unsigned size)
1297 {
1298         int rc;
1299         ulong linear;
1300
1301         rc = linearize(ctxt, addr, size, true, &linear);
1302         if (rc != X86EMUL_CONTINUE)
1303                 return rc;
1304         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1305                                            size, &ctxt->exception);
1306 }
1307
1308 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1309                            unsigned int size, unsigned short port,
1310                            void *dest)
1311 {
1312         struct read_cache *rc = &ctxt->io_read;
1313
1314         if (rc->pos == rc->end) { /* refill pio read ahead */
1315                 unsigned int in_page, n;
1316                 unsigned int count = ctxt->rep_prefix ?
1317                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1318                 in_page = (ctxt->eflags & EFLG_DF) ?
1319                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1320                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1321                 n = min3(in_page, (unsigned int)sizeof(rc->data) / size, count);
1322                 if (n == 0)
1323                         n = 1;
1324                 rc->pos = rc->end = 0;
1325                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1326                         return 0;
1327                 rc->end = n * size;
1328         }
1329
1330         if (ctxt->rep_prefix && (ctxt->d & String) &&
1331             !(ctxt->eflags & EFLG_DF)) {
1332                 ctxt->dst.data = rc->data + rc->pos;
1333                 ctxt->dst.type = OP_MEM_STR;
1334                 ctxt->dst.count = (rc->end - rc->pos) / size;
1335                 rc->pos = rc->end;
1336         } else {
1337                 memcpy(dest, rc->data + rc->pos, size);
1338                 rc->pos += size;
1339         }
1340         return 1;
1341 }
1342
1343 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1344                                      u16 index, struct desc_struct *desc)
1345 {
1346         struct desc_ptr dt;
1347         ulong addr;
1348
1349         ctxt->ops->get_idt(ctxt, &dt);
1350
1351         if (dt.size < index * 8 + 7)
1352                 return emulate_gp(ctxt, index << 3 | 0x2);
1353
1354         addr = dt.address + index * 8;
1355         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1356                                    &ctxt->exception);
1357 }
1358
1359 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1360                                      u16 selector, struct desc_ptr *dt)
1361 {
1362         const struct x86_emulate_ops *ops = ctxt->ops;
1363         u32 base3 = 0;
1364
1365         if (selector & 1 << 2) {
1366                 struct desc_struct desc;
1367                 u16 sel;
1368
1369                 memset (dt, 0, sizeof *dt);
1370                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1371                                       VCPU_SREG_LDTR))
1372                         return;
1373
1374                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1375                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1376         } else
1377                 ops->get_gdt(ctxt, dt);
1378 }
1379
1380 /* allowed just for 8 bytes segments */
1381 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1382                                    u16 selector, struct desc_struct *desc,
1383                                    ulong *desc_addr_p)
1384 {
1385         struct desc_ptr dt;
1386         u16 index = selector >> 3;
1387         ulong addr;
1388
1389         get_descriptor_table_ptr(ctxt, selector, &dt);
1390
1391         if (dt.size < index * 8 + 7)
1392                 return emulate_gp(ctxt, selector & 0xfffc);
1393
1394         *desc_addr_p = addr = dt.address + index * 8;
1395         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1396                                    &ctxt->exception);
1397 }
1398
1399 /* allowed just for 8 bytes segments */
1400 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1401                                     u16 selector, struct desc_struct *desc)
1402 {
1403         struct desc_ptr dt;
1404         u16 index = selector >> 3;
1405         ulong addr;
1406
1407         get_descriptor_table_ptr(ctxt, selector, &dt);
1408
1409         if (dt.size < index * 8 + 7)
1410                 return emulate_gp(ctxt, selector & 0xfffc);
1411
1412         addr = dt.address + index * 8;
1413         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1414                                     &ctxt->exception);
1415 }
1416
1417 /* Does not support long mode */
1418 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1419                                      u16 selector, int seg, u8 cpl, bool in_task_switch)
1420 {
1421         struct desc_struct seg_desc, old_desc;
1422         u8 dpl, rpl;
1423         unsigned err_vec = GP_VECTOR;
1424         u32 err_code = 0;
1425         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1426         ulong desc_addr;
1427         int ret;
1428         u16 dummy;
1429         u32 base3 = 0;
1430
1431         memset(&seg_desc, 0, sizeof seg_desc);
1432
1433         if (ctxt->mode == X86EMUL_MODE_REAL) {
1434                 /* set real mode segment descriptor (keep limit etc. for
1435                  * unreal mode) */
1436                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1437                 set_desc_base(&seg_desc, selector << 4);
1438                 goto load;
1439         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1440                 /* VM86 needs a clean new segment descriptor */
1441                 set_desc_base(&seg_desc, selector << 4);
1442                 set_desc_limit(&seg_desc, 0xffff);
1443                 seg_desc.type = 3;
1444                 seg_desc.p = 1;
1445                 seg_desc.s = 1;
1446                 seg_desc.dpl = 3;
1447                 goto load;
1448         }
1449
1450         rpl = selector & 3;
1451
1452         /* NULL selector is not valid for TR, CS and SS (except for long mode) */
1453         if ((seg == VCPU_SREG_CS
1454              || (seg == VCPU_SREG_SS
1455                  && (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl))
1456              || seg == VCPU_SREG_TR)
1457             && null_selector)
1458                 goto exception;
1459
1460         /* TR should be in GDT only */
1461         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1462                 goto exception;
1463
1464         if (null_selector) /* for NULL selector skip all following checks */
1465                 goto load;
1466
1467         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1468         if (ret != X86EMUL_CONTINUE)
1469                 return ret;
1470
1471         err_code = selector & 0xfffc;
1472         err_vec = in_task_switch ? TS_VECTOR : GP_VECTOR;
1473
1474         /* can't load system descriptor into segment selector */
1475         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1476                 goto exception;
1477
1478         if (!seg_desc.p) {
1479                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1480                 goto exception;
1481         }
1482
1483         dpl = seg_desc.dpl;
1484
1485         switch (seg) {
1486         case VCPU_SREG_SS:
1487                 /*
1488                  * segment is not a writable data segment or segment
1489                  * selector's RPL != CPL or segment selector's RPL != CPL
1490                  */
1491                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1492                         goto exception;
1493                 break;
1494         case VCPU_SREG_CS:
1495                 if (!(seg_desc.type & 8))
1496                         goto exception;
1497
1498                 if (seg_desc.type & 4) {
1499                         /* conforming */
1500                         if (dpl > cpl)
1501                                 goto exception;
1502                 } else {
1503                         /* nonconforming */
1504                         if (rpl > cpl || dpl != cpl)
1505                                 goto exception;
1506                 }
1507                 /* CS(RPL) <- CPL */
1508                 selector = (selector & 0xfffc) | cpl;
1509                 break;
1510         case VCPU_SREG_TR:
1511                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1512                         goto exception;
1513                 old_desc = seg_desc;
1514                 seg_desc.type |= 2; /* busy */
1515                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1516                                                   sizeof(seg_desc), &ctxt->exception);
1517                 if (ret != X86EMUL_CONTINUE)
1518                         return ret;
1519                 break;
1520         case VCPU_SREG_LDTR:
1521                 if (seg_desc.s || seg_desc.type != 2)
1522                         goto exception;
1523                 break;
1524         default: /*  DS, ES, FS, or GS */
1525                 /*
1526                  * segment is not a data or readable code segment or
1527                  * ((segment is a data or nonconforming code segment)
1528                  * and (both RPL and CPL > DPL))
1529                  */
1530                 if ((seg_desc.type & 0xa) == 0x8 ||
1531                     (((seg_desc.type & 0xc) != 0xc) &&
1532                      (rpl > dpl && cpl > dpl)))
1533                         goto exception;
1534                 break;
1535         }
1536
1537         if (seg_desc.s) {
1538                 /* mark segment as accessed */
1539                 seg_desc.type |= 1;
1540                 ret = write_segment_descriptor(ctxt, selector, &seg_desc);
1541                 if (ret != X86EMUL_CONTINUE)
1542                         return ret;
1543         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1544                 ret = ctxt->ops->read_std(ctxt, desc_addr+8, &base3,
1545                                 sizeof(base3), &ctxt->exception);
1546                 if (ret != X86EMUL_CONTINUE)
1547                         return ret;
1548         }
1549 load:
1550         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1551         return X86EMUL_CONTINUE;
1552 exception:
1553         return emulate_exception(ctxt, err_vec, err_code, true);
1554 }
1555
1556 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1557                                    u16 selector, int seg)
1558 {
1559         u8 cpl = ctxt->ops->cpl(ctxt);
1560         return __load_segment_descriptor(ctxt, selector, seg, cpl, false);
1561 }
1562
1563 static void write_register_operand(struct operand *op)
1564 {
1565         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1566         switch (op->bytes) {
1567         case 1:
1568                 *(u8 *)op->addr.reg = (u8)op->val;
1569                 break;
1570         case 2:
1571                 *(u16 *)op->addr.reg = (u16)op->val;
1572                 break;
1573         case 4:
1574                 *op->addr.reg = (u32)op->val;
1575                 break;  /* 64b: zero-extend */
1576         case 8:
1577                 *op->addr.reg = op->val;
1578                 break;
1579         }
1580 }
1581
1582 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1583 {
1584         switch (op->type) {
1585         case OP_REG:
1586                 write_register_operand(op);
1587                 break;
1588         case OP_MEM:
1589                 if (ctxt->lock_prefix)
1590                         return segmented_cmpxchg(ctxt,
1591                                                  op->addr.mem,
1592                                                  &op->orig_val,
1593                                                  &op->val,
1594                                                  op->bytes);
1595                 else
1596                         return segmented_write(ctxt,
1597                                                op->addr.mem,
1598                                                &op->val,
1599                                                op->bytes);
1600                 break;
1601         case OP_MEM_STR:
1602                 return segmented_write(ctxt,
1603                                        op->addr.mem,
1604                                        op->data,
1605                                        op->bytes * op->count);
1606                 break;
1607         case OP_XMM:
1608                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1609                 break;
1610         case OP_MM:
1611                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1612                 break;
1613         case OP_NONE:
1614                 /* no writeback */
1615                 break;
1616         default:
1617                 break;
1618         }
1619         return X86EMUL_CONTINUE;
1620 }
1621
1622 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1623 {
1624         struct segmented_address addr;
1625
1626         rsp_increment(ctxt, -bytes);
1627         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1628         addr.seg = VCPU_SREG_SS;
1629
1630         return segmented_write(ctxt, addr, data, bytes);
1631 }
1632
1633 static int em_push(struct x86_emulate_ctxt *ctxt)
1634 {
1635         /* Disable writeback. */
1636         ctxt->dst.type = OP_NONE;
1637         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1638 }
1639
1640 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1641                        void *dest, int len)
1642 {
1643         int rc;
1644         struct segmented_address addr;
1645
1646         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1647         addr.seg = VCPU_SREG_SS;
1648         rc = segmented_read(ctxt, addr, dest, len);
1649         if (rc != X86EMUL_CONTINUE)
1650                 return rc;
1651
1652         rsp_increment(ctxt, len);
1653         return rc;
1654 }
1655
1656 static int em_pop(struct x86_emulate_ctxt *ctxt)
1657 {
1658         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1659 }
1660
1661 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1662                         void *dest, int len)
1663 {
1664         int rc;
1665         unsigned long val, change_mask;
1666         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1667         int cpl = ctxt->ops->cpl(ctxt);
1668
1669         rc = emulate_pop(ctxt, &val, len);
1670         if (rc != X86EMUL_CONTINUE)
1671                 return rc;
1672
1673         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1674                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_AC | EFLG_ID;
1675
1676         switch(ctxt->mode) {
1677         case X86EMUL_MODE_PROT64:
1678         case X86EMUL_MODE_PROT32:
1679         case X86EMUL_MODE_PROT16:
1680                 if (cpl == 0)
1681                         change_mask |= EFLG_IOPL;
1682                 if (cpl <= iopl)
1683                         change_mask |= EFLG_IF;
1684                 break;
1685         case X86EMUL_MODE_VM86:
1686                 if (iopl < 3)
1687                         return emulate_gp(ctxt, 0);
1688                 change_mask |= EFLG_IF;
1689                 break;
1690         default: /* real mode */
1691                 change_mask |= (EFLG_IOPL | EFLG_IF);
1692                 break;
1693         }
1694
1695         *(unsigned long *)dest =
1696                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1697
1698         return rc;
1699 }
1700
1701 static int em_popf(struct x86_emulate_ctxt *ctxt)
1702 {
1703         ctxt->dst.type = OP_REG;
1704         ctxt->dst.addr.reg = &ctxt->eflags;
1705         ctxt->dst.bytes = ctxt->op_bytes;
1706         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1707 }
1708
1709 static int em_enter(struct x86_emulate_ctxt *ctxt)
1710 {
1711         int rc;
1712         unsigned frame_size = ctxt->src.val;
1713         unsigned nesting_level = ctxt->src2.val & 31;
1714         ulong rbp;
1715
1716         if (nesting_level)
1717                 return X86EMUL_UNHANDLEABLE;
1718
1719         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1720         rc = push(ctxt, &rbp, stack_size(ctxt));
1721         if (rc != X86EMUL_CONTINUE)
1722                 return rc;
1723         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1724                       stack_mask(ctxt));
1725         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1726                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1727                       stack_mask(ctxt));
1728         return X86EMUL_CONTINUE;
1729 }
1730
1731 static int em_leave(struct x86_emulate_ctxt *ctxt)
1732 {
1733         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1734                       stack_mask(ctxt));
1735         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1736 }
1737
1738 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1739 {
1740         int seg = ctxt->src2.val;
1741
1742         ctxt->src.val = get_segment_selector(ctxt, seg);
1743
1744         return em_push(ctxt);
1745 }
1746
1747 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1748 {
1749         int seg = ctxt->src2.val;
1750         unsigned long selector;
1751         int rc;
1752
1753         rc = emulate_pop(ctxt, &selector, ctxt->op_bytes);
1754         if (rc != X86EMUL_CONTINUE)
1755                 return rc;
1756
1757         if (ctxt->modrm_reg == VCPU_SREG_SS)
1758                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
1759
1760         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1761         return rc;
1762 }
1763
1764 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1765 {
1766         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1767         int rc = X86EMUL_CONTINUE;
1768         int reg = VCPU_REGS_RAX;
1769
1770         while (reg <= VCPU_REGS_RDI) {
1771                 (reg == VCPU_REGS_RSP) ?
1772                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
1773
1774                 rc = em_push(ctxt);
1775                 if (rc != X86EMUL_CONTINUE)
1776                         return rc;
1777
1778                 ++reg;
1779         }
1780
1781         return rc;
1782 }
1783
1784 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1785 {
1786         ctxt->src.val =  (unsigned long)ctxt->eflags;
1787         return em_push(ctxt);
1788 }
1789
1790 static int em_popa(struct x86_emulate_ctxt *ctxt)
1791 {
1792         int rc = X86EMUL_CONTINUE;
1793         int reg = VCPU_REGS_RDI;
1794
1795         while (reg >= VCPU_REGS_RAX) {
1796                 if (reg == VCPU_REGS_RSP) {
1797                         rsp_increment(ctxt, ctxt->op_bytes);
1798                         --reg;
1799                 }
1800
1801                 rc = emulate_pop(ctxt, reg_rmw(ctxt, reg), ctxt->op_bytes);
1802                 if (rc != X86EMUL_CONTINUE)
1803                         break;
1804                 --reg;
1805         }
1806         return rc;
1807 }
1808
1809 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1810 {
1811         const struct x86_emulate_ops *ops = ctxt->ops;
1812         int rc;
1813         struct desc_ptr dt;
1814         gva_t cs_addr;
1815         gva_t eip_addr;
1816         u16 cs, eip;
1817
1818         /* TODO: Add limit checks */
1819         ctxt->src.val = ctxt->eflags;
1820         rc = em_push(ctxt);
1821         if (rc != X86EMUL_CONTINUE)
1822                 return rc;
1823
1824         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1825
1826         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
1827         rc = em_push(ctxt);
1828         if (rc != X86EMUL_CONTINUE)
1829                 return rc;
1830
1831         ctxt->src.val = ctxt->_eip;
1832         rc = em_push(ctxt);
1833         if (rc != X86EMUL_CONTINUE)
1834                 return rc;
1835
1836         ops->get_idt(ctxt, &dt);
1837
1838         eip_addr = dt.address + (irq << 2);
1839         cs_addr = dt.address + (irq << 2) + 2;
1840
1841         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
1842         if (rc != X86EMUL_CONTINUE)
1843                 return rc;
1844
1845         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
1846         if (rc != X86EMUL_CONTINUE)
1847                 return rc;
1848
1849         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
1850         if (rc != X86EMUL_CONTINUE)
1851                 return rc;
1852
1853         ctxt->_eip = eip;
1854
1855         return rc;
1856 }
1857
1858 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1859 {
1860         int rc;
1861
1862         invalidate_registers(ctxt);
1863         rc = __emulate_int_real(ctxt, irq);
1864         if (rc == X86EMUL_CONTINUE)
1865                 writeback_registers(ctxt);
1866         return rc;
1867 }
1868
1869 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
1870 {
1871         switch(ctxt->mode) {
1872         case X86EMUL_MODE_REAL:
1873                 return __emulate_int_real(ctxt, irq);
1874         case X86EMUL_MODE_VM86:
1875         case X86EMUL_MODE_PROT16:
1876         case X86EMUL_MODE_PROT32:
1877         case X86EMUL_MODE_PROT64:
1878         default:
1879                 /* Protected mode interrupts unimplemented yet */
1880                 return X86EMUL_UNHANDLEABLE;
1881         }
1882 }
1883
1884 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
1885 {
1886         int rc = X86EMUL_CONTINUE;
1887         unsigned long temp_eip = 0;
1888         unsigned long temp_eflags = 0;
1889         unsigned long cs = 0;
1890         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1891                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1892                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1893         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1894
1895         /* TODO: Add stack limit check */
1896
1897         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
1898
1899         if (rc != X86EMUL_CONTINUE)
1900                 return rc;
1901
1902         if (temp_eip & ~0xffff)
1903                 return emulate_gp(ctxt, 0);
1904
1905         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
1906
1907         if (rc != X86EMUL_CONTINUE)
1908                 return rc;
1909
1910         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
1911
1912         if (rc != X86EMUL_CONTINUE)
1913                 return rc;
1914
1915         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
1916
1917         if (rc != X86EMUL_CONTINUE)
1918                 return rc;
1919
1920         ctxt->_eip = temp_eip;
1921
1922
1923         if (ctxt->op_bytes == 4)
1924                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
1925         else if (ctxt->op_bytes == 2) {
1926                 ctxt->eflags &= ~0xffff;
1927                 ctxt->eflags |= temp_eflags;
1928         }
1929
1930         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
1931         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
1932
1933         return rc;
1934 }
1935
1936 static int em_iret(struct x86_emulate_ctxt *ctxt)
1937 {
1938         switch(ctxt->mode) {
1939         case X86EMUL_MODE_REAL:
1940                 return emulate_iret_real(ctxt);
1941         case X86EMUL_MODE_VM86:
1942         case X86EMUL_MODE_PROT16:
1943         case X86EMUL_MODE_PROT32:
1944         case X86EMUL_MODE_PROT64:
1945         default:
1946                 /* iret from protected mode unimplemented yet */
1947                 return X86EMUL_UNHANDLEABLE;
1948         }
1949 }
1950
1951 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
1952 {
1953         int rc;
1954         unsigned short sel;
1955
1956         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
1957
1958         rc = load_segment_descriptor(ctxt, sel, VCPU_SREG_CS);
1959         if (rc != X86EMUL_CONTINUE)
1960                 return rc;
1961
1962         ctxt->_eip = 0;
1963         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
1964         return X86EMUL_CONTINUE;
1965 }
1966
1967 static int em_grp45(struct x86_emulate_ctxt *ctxt)
1968 {
1969         int rc = X86EMUL_CONTINUE;
1970
1971         switch (ctxt->modrm_reg) {
1972         case 2: /* call near abs */ {
1973                 long int old_eip;
1974                 old_eip = ctxt->_eip;
1975                 ctxt->_eip = ctxt->src.val;
1976                 ctxt->src.val = old_eip;
1977                 rc = em_push(ctxt);
1978                 break;
1979         }
1980         case 4: /* jmp abs */
1981                 ctxt->_eip = ctxt->src.val;
1982                 break;
1983         case 5: /* jmp far */
1984                 rc = em_jmp_far(ctxt);
1985                 break;
1986         case 6: /* push */
1987                 rc = em_push(ctxt);
1988                 break;
1989         }
1990         return rc;
1991 }
1992
1993 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
1994 {
1995         u64 old = ctxt->dst.orig_val64;
1996
1997         if (ctxt->dst.bytes == 16)
1998                 return X86EMUL_UNHANDLEABLE;
1999
2000         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2001             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2002                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2003                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2004                 ctxt->eflags &= ~EFLG_ZF;
2005         } else {
2006                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2007                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2008
2009                 ctxt->eflags |= EFLG_ZF;
2010         }
2011         return X86EMUL_CONTINUE;
2012 }
2013
2014 static int em_ret(struct x86_emulate_ctxt *ctxt)
2015 {
2016         ctxt->dst.type = OP_REG;
2017         ctxt->dst.addr.reg = &ctxt->_eip;
2018         ctxt->dst.bytes = ctxt->op_bytes;
2019         return em_pop(ctxt);
2020 }
2021
2022 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2023 {
2024         int rc;
2025         unsigned long cs;
2026         int cpl = ctxt->ops->cpl(ctxt);
2027
2028         rc = emulate_pop(ctxt, &ctxt->_eip, ctxt->op_bytes);
2029         if (rc != X86EMUL_CONTINUE)
2030                 return rc;
2031         if (ctxt->op_bytes == 4)
2032                 ctxt->_eip = (u32)ctxt->_eip;
2033         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2034         if (rc != X86EMUL_CONTINUE)
2035                 return rc;
2036         /* Outer-privilege level return is not implemented */
2037         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
2038                 return X86EMUL_UNHANDLEABLE;
2039         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2040         return rc;
2041 }
2042
2043 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2044 {
2045         int rc;
2046
2047         rc = em_ret_far(ctxt);
2048         if (rc != X86EMUL_CONTINUE)
2049                 return rc;
2050         rsp_increment(ctxt, ctxt->src.val);
2051         return X86EMUL_CONTINUE;
2052 }
2053
2054 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2055 {
2056         /* Save real source value, then compare EAX against destination. */
2057         ctxt->dst.orig_val = ctxt->dst.val;
2058         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2059         ctxt->src.orig_val = ctxt->src.val;
2060         ctxt->src.val = ctxt->dst.orig_val;
2061         fastop(ctxt, em_cmp);
2062
2063         if (ctxt->eflags & EFLG_ZF) {
2064                 /* Success: write back to memory. */
2065                 ctxt->dst.val = ctxt->src.orig_val;
2066         } else {
2067                 /* Failure: write the value we saw to EAX. */
2068                 ctxt->dst.type = OP_REG;
2069                 ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2070                 ctxt->dst.val = ctxt->dst.orig_val;
2071         }
2072         return X86EMUL_CONTINUE;
2073 }
2074
2075 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2076 {
2077         int seg = ctxt->src2.val;
2078         unsigned short sel;
2079         int rc;
2080
2081         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2082
2083         rc = load_segment_descriptor(ctxt, sel, seg);
2084         if (rc != X86EMUL_CONTINUE)
2085                 return rc;
2086
2087         ctxt->dst.val = ctxt->src.val;
2088         return rc;
2089 }
2090
2091 static void
2092 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2093                         struct desc_struct *cs, struct desc_struct *ss)
2094 {
2095         cs->l = 0;              /* will be adjusted later */
2096         set_desc_base(cs, 0);   /* flat segment */
2097         cs->g = 1;              /* 4kb granularity */
2098         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2099         cs->type = 0x0b;        /* Read, Execute, Accessed */
2100         cs->s = 1;
2101         cs->dpl = 0;            /* will be adjusted later */
2102         cs->p = 1;
2103         cs->d = 1;
2104         cs->avl = 0;
2105
2106         set_desc_base(ss, 0);   /* flat segment */
2107         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2108         ss->g = 1;              /* 4kb granularity */
2109         ss->s = 1;
2110         ss->type = 0x03;        /* Read/Write, Accessed */
2111         ss->d = 1;              /* 32bit stack segment */
2112         ss->dpl = 0;
2113         ss->p = 1;
2114         ss->l = 0;
2115         ss->avl = 0;
2116 }
2117
2118 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2119 {
2120         u32 eax, ebx, ecx, edx;
2121
2122         eax = ecx = 0;
2123         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2124         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2125                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2126                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2127 }
2128
2129 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2130 {
2131         const struct x86_emulate_ops *ops = ctxt->ops;
2132         u32 eax, ebx, ecx, edx;
2133
2134         /*
2135          * syscall should always be enabled in longmode - so only become
2136          * vendor specific (cpuid) if other modes are active...
2137          */
2138         if (ctxt->mode == X86EMUL_MODE_PROT64)
2139                 return true;
2140
2141         eax = 0x00000000;
2142         ecx = 0x00000000;
2143         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2144         /*
2145          * Intel ("GenuineIntel")
2146          * remark: Intel CPUs only support "syscall" in 64bit
2147          * longmode. Also an 64bit guest with a
2148          * 32bit compat-app running will #UD !! While this
2149          * behaviour can be fixed (by emulating) into AMD
2150          * response - CPUs of AMD can't behave like Intel.
2151          */
2152         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2153             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2154             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2155                 return false;
2156
2157         /* AMD ("AuthenticAMD") */
2158         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2159             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2160             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2161                 return true;
2162
2163         /* AMD ("AMDisbetter!") */
2164         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2165             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2166             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2167                 return true;
2168
2169         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2170         return false;
2171 }
2172
2173 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2174 {
2175         const struct x86_emulate_ops *ops = ctxt->ops;
2176         struct desc_struct cs, ss;
2177         u64 msr_data;
2178         u16 cs_sel, ss_sel;
2179         u64 efer = 0;
2180
2181         /* syscall is not available in real mode */
2182         if (ctxt->mode == X86EMUL_MODE_REAL ||
2183             ctxt->mode == X86EMUL_MODE_VM86)
2184                 return emulate_ud(ctxt);
2185
2186         if (!(em_syscall_is_enabled(ctxt)))
2187                 return emulate_ud(ctxt);
2188
2189         ops->get_msr(ctxt, MSR_EFER, &efer);
2190         setup_syscalls_segments(ctxt, &cs, &ss);
2191
2192         if (!(efer & EFER_SCE))
2193                 return emulate_ud(ctxt);
2194
2195         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2196         msr_data >>= 32;
2197         cs_sel = (u16)(msr_data & 0xfffc);
2198         ss_sel = (u16)(msr_data + 8);
2199
2200         if (efer & EFER_LMA) {
2201                 cs.d = 0;
2202                 cs.l = 1;
2203         }
2204         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2205         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2206
2207         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2208         if (efer & EFER_LMA) {
2209 #ifdef CONFIG_X86_64
2210                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags;
2211
2212                 ops->get_msr(ctxt,
2213                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2214                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2215                 ctxt->_eip = msr_data;
2216
2217                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2218                 ctxt->eflags &= ~msr_data;
2219 #endif
2220         } else {
2221                 /* legacy mode */
2222                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2223                 ctxt->_eip = (u32)msr_data;
2224
2225                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF);
2226         }
2227
2228         return X86EMUL_CONTINUE;
2229 }
2230
2231 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2232 {
2233         const struct x86_emulate_ops *ops = ctxt->ops;
2234         struct desc_struct cs, ss;
2235         u64 msr_data;
2236         u16 cs_sel, ss_sel;
2237         u64 efer = 0;
2238
2239         ops->get_msr(ctxt, MSR_EFER, &efer);
2240         /* inject #GP if in real mode */
2241         if (ctxt->mode == X86EMUL_MODE_REAL)
2242                 return emulate_gp(ctxt, 0);
2243
2244         /*
2245          * Not recognized on AMD in compat mode (but is recognized in legacy
2246          * mode).
2247          */
2248         if ((ctxt->mode == X86EMUL_MODE_PROT32) && (efer & EFER_LMA)
2249             && !vendor_intel(ctxt))
2250                 return emulate_ud(ctxt);
2251
2252         /* XXX sysenter/sysexit have not been tested in 64bit mode.
2253         * Therefore, we inject an #UD.
2254         */
2255         if (ctxt->mode == X86EMUL_MODE_PROT64)
2256                 return emulate_ud(ctxt);
2257
2258         setup_syscalls_segments(ctxt, &cs, &ss);
2259
2260         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2261         switch (ctxt->mode) {
2262         case X86EMUL_MODE_PROT32:
2263                 if ((msr_data & 0xfffc) == 0x0)
2264                         return emulate_gp(ctxt, 0);
2265                 break;
2266         case X86EMUL_MODE_PROT64:
2267                 if (msr_data == 0x0)
2268                         return emulate_gp(ctxt, 0);
2269                 break;
2270         default:
2271                 break;
2272         }
2273
2274         ctxt->eflags &= ~(EFLG_VM | EFLG_IF);
2275         cs_sel = (u16)msr_data;
2276         cs_sel &= ~SELECTOR_RPL_MASK;
2277         ss_sel = cs_sel + 8;
2278         ss_sel &= ~SELECTOR_RPL_MASK;
2279         if (ctxt->mode == X86EMUL_MODE_PROT64 || (efer & EFER_LMA)) {
2280                 cs.d = 0;
2281                 cs.l = 1;
2282         }
2283
2284         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2285         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2286
2287         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2288         ctxt->_eip = msr_data;
2289
2290         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2291         *reg_write(ctxt, VCPU_REGS_RSP) = msr_data;
2292
2293         return X86EMUL_CONTINUE;
2294 }
2295
2296 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2297 {
2298         const struct x86_emulate_ops *ops = ctxt->ops;
2299         struct desc_struct cs, ss;
2300         u64 msr_data;
2301         int usermode;
2302         u16 cs_sel = 0, ss_sel = 0;
2303
2304         /* inject #GP if in real mode or Virtual 8086 mode */
2305         if (ctxt->mode == X86EMUL_MODE_REAL ||
2306             ctxt->mode == X86EMUL_MODE_VM86)
2307                 return emulate_gp(ctxt, 0);
2308
2309         setup_syscalls_segments(ctxt, &cs, &ss);
2310
2311         if ((ctxt->rex_prefix & 0x8) != 0x0)
2312                 usermode = X86EMUL_MODE_PROT64;
2313         else
2314                 usermode = X86EMUL_MODE_PROT32;
2315
2316         cs.dpl = 3;
2317         ss.dpl = 3;
2318         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2319         switch (usermode) {
2320         case X86EMUL_MODE_PROT32:
2321                 cs_sel = (u16)(msr_data + 16);
2322                 if ((msr_data & 0xfffc) == 0x0)
2323                         return emulate_gp(ctxt, 0);
2324                 ss_sel = (u16)(msr_data + 24);
2325                 break;
2326         case X86EMUL_MODE_PROT64:
2327                 cs_sel = (u16)(msr_data + 32);
2328                 if (msr_data == 0x0)
2329                         return emulate_gp(ctxt, 0);
2330                 ss_sel = cs_sel + 8;
2331                 cs.d = 0;
2332                 cs.l = 1;
2333                 break;
2334         }
2335         cs_sel |= SELECTOR_RPL_MASK;
2336         ss_sel |= SELECTOR_RPL_MASK;
2337
2338         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2339         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2340
2341         ctxt->_eip = reg_read(ctxt, VCPU_REGS_RDX);
2342         *reg_write(ctxt, VCPU_REGS_RSP) = reg_read(ctxt, VCPU_REGS_RCX);
2343
2344         return X86EMUL_CONTINUE;
2345 }
2346
2347 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2348 {
2349         int iopl;
2350         if (ctxt->mode == X86EMUL_MODE_REAL)
2351                 return false;
2352         if (ctxt->mode == X86EMUL_MODE_VM86)
2353                 return true;
2354         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2355         return ctxt->ops->cpl(ctxt) > iopl;
2356 }
2357
2358 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2359                                             u16 port, u16 len)
2360 {
2361         const struct x86_emulate_ops *ops = ctxt->ops;
2362         struct desc_struct tr_seg;
2363         u32 base3;
2364         int r;
2365         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2366         unsigned mask = (1 << len) - 1;
2367         unsigned long base;
2368
2369         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2370         if (!tr_seg.p)
2371                 return false;
2372         if (desc_limit_scaled(&tr_seg) < 103)
2373                 return false;
2374         base = get_desc_base(&tr_seg);
2375 #ifdef CONFIG_X86_64
2376         base |= ((u64)base3) << 32;
2377 #endif
2378         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2379         if (r != X86EMUL_CONTINUE)
2380                 return false;
2381         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2382                 return false;
2383         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2384         if (r != X86EMUL_CONTINUE)
2385                 return false;
2386         if ((perm >> bit_idx) & mask)
2387                 return false;
2388         return true;
2389 }
2390
2391 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2392                                  u16 port, u16 len)
2393 {
2394         if (ctxt->perm_ok)
2395                 return true;
2396
2397         if (emulator_bad_iopl(ctxt))
2398                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2399                         return false;
2400
2401         ctxt->perm_ok = true;
2402
2403         return true;
2404 }
2405
2406 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2407                                 struct tss_segment_16 *tss)
2408 {
2409         tss->ip = ctxt->_eip;
2410         tss->flag = ctxt->eflags;
2411         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2412         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2413         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2414         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2415         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2416         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2417         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2418         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2419
2420         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2421         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2422         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2423         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2424         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2425 }
2426
2427 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2428                                  struct tss_segment_16 *tss)
2429 {
2430         int ret;
2431         u8 cpl;
2432
2433         ctxt->_eip = tss->ip;
2434         ctxt->eflags = tss->flag | 2;
2435         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
2436         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
2437         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
2438         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
2439         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
2440         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
2441         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
2442         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
2443
2444         /*
2445          * SDM says that segment selectors are loaded before segment
2446          * descriptors
2447          */
2448         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2449         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2450         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2451         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2452         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2453
2454         cpl = tss->cs & 3;
2455
2456         /*
2457          * Now load segment descriptors. If fault happens at this stage
2458          * it is handled in a context of new task
2459          */
2460         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl, true);
2461         if (ret != X86EMUL_CONTINUE)
2462                 return ret;
2463         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl, true);
2464         if (ret != X86EMUL_CONTINUE)
2465                 return ret;
2466         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl, true);
2467         if (ret != X86EMUL_CONTINUE)
2468                 return ret;
2469         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl, true);
2470         if (ret != X86EMUL_CONTINUE)
2471                 return ret;
2472         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl, true);
2473         if (ret != X86EMUL_CONTINUE)
2474                 return ret;
2475
2476         return X86EMUL_CONTINUE;
2477 }
2478
2479 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2480                           u16 tss_selector, u16 old_tss_sel,
2481                           ulong old_tss_base, struct desc_struct *new_desc)
2482 {
2483         const struct x86_emulate_ops *ops = ctxt->ops;
2484         struct tss_segment_16 tss_seg;
2485         int ret;
2486         u32 new_tss_base = get_desc_base(new_desc);
2487
2488         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2489                             &ctxt->exception);
2490         if (ret != X86EMUL_CONTINUE)
2491                 /* FIXME: need to provide precise fault address */
2492                 return ret;
2493
2494         save_state_to_tss16(ctxt, &tss_seg);
2495
2496         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2497                              &ctxt->exception);
2498         if (ret != X86EMUL_CONTINUE)
2499                 /* FIXME: need to provide precise fault address */
2500                 return ret;
2501
2502         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2503                             &ctxt->exception);
2504         if (ret != X86EMUL_CONTINUE)
2505                 /* FIXME: need to provide precise fault address */
2506                 return ret;
2507
2508         if (old_tss_sel != 0xffff) {
2509                 tss_seg.prev_task_link = old_tss_sel;
2510
2511                 ret = ops->write_std(ctxt, new_tss_base,
2512                                      &tss_seg.prev_task_link,
2513                                      sizeof tss_seg.prev_task_link,
2514                                      &ctxt->exception);
2515                 if (ret != X86EMUL_CONTINUE)
2516                         /* FIXME: need to provide precise fault address */
2517                         return ret;
2518         }
2519
2520         return load_state_from_tss16(ctxt, &tss_seg);
2521 }
2522
2523 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2524                                 struct tss_segment_32 *tss)
2525 {
2526         /* CR3 and ldt selector are not saved intentionally */
2527         tss->eip = ctxt->_eip;
2528         tss->eflags = ctxt->eflags;
2529         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
2530         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
2531         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
2532         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
2533         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
2534         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
2535         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
2536         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
2537
2538         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2539         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2540         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2541         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2542         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
2543         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
2544 }
2545
2546 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2547                                  struct tss_segment_32 *tss)
2548 {
2549         int ret;
2550         u8 cpl;
2551
2552         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
2553                 return emulate_gp(ctxt, 0);
2554         ctxt->_eip = tss->eip;
2555         ctxt->eflags = tss->eflags | 2;
2556
2557         /* General purpose registers */
2558         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
2559         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
2560         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
2561         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
2562         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
2563         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
2564         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
2565         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
2566
2567         /*
2568          * SDM says that segment selectors are loaded before segment
2569          * descriptors.  This is important because CPL checks will
2570          * use CS.RPL.
2571          */
2572         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2573         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2574         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2575         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2576         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2577         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
2578         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
2579
2580         /*
2581          * If we're switching between Protected Mode and VM86, we need to make
2582          * sure to update the mode before loading the segment descriptors so
2583          * that the selectors are interpreted correctly.
2584          */
2585         if (ctxt->eflags & X86_EFLAGS_VM) {
2586                 ctxt->mode = X86EMUL_MODE_VM86;
2587                 cpl = 3;
2588         } else {
2589                 ctxt->mode = X86EMUL_MODE_PROT32;
2590                 cpl = tss->cs & 3;
2591         }
2592
2593         /*
2594          * Now load segment descriptors. If fault happenes at this stage
2595          * it is handled in a context of new task
2596          */
2597         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR, cpl, true);
2598         if (ret != X86EMUL_CONTINUE)
2599                 return ret;
2600         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl, true);
2601         if (ret != X86EMUL_CONTINUE)
2602                 return ret;
2603         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl, true);
2604         if (ret != X86EMUL_CONTINUE)
2605                 return ret;
2606         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl, true);
2607         if (ret != X86EMUL_CONTINUE)
2608                 return ret;
2609         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl, true);
2610         if (ret != X86EMUL_CONTINUE)
2611                 return ret;
2612         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl, true);
2613         if (ret != X86EMUL_CONTINUE)
2614                 return ret;
2615         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl, true);
2616         if (ret != X86EMUL_CONTINUE)
2617                 return ret;
2618
2619         return X86EMUL_CONTINUE;
2620 }
2621
2622 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2623                           u16 tss_selector, u16 old_tss_sel,
2624                           ulong old_tss_base, struct desc_struct *new_desc)
2625 {
2626         const struct x86_emulate_ops *ops = ctxt->ops;
2627         struct tss_segment_32 tss_seg;
2628         int ret;
2629         u32 new_tss_base = get_desc_base(new_desc);
2630         u32 eip_offset = offsetof(struct tss_segment_32, eip);
2631         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
2632
2633         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2634                             &ctxt->exception);
2635         if (ret != X86EMUL_CONTINUE)
2636                 /* FIXME: need to provide precise fault address */
2637                 return ret;
2638
2639         save_state_to_tss32(ctxt, &tss_seg);
2640
2641         /* Only GP registers and segment selectors are saved */
2642         ret = ops->write_std(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
2643                              ldt_sel_offset - eip_offset, &ctxt->exception);
2644         if (ret != X86EMUL_CONTINUE)
2645                 /* FIXME: need to provide precise fault address */
2646                 return ret;
2647
2648         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2649                             &ctxt->exception);
2650         if (ret != X86EMUL_CONTINUE)
2651                 /* FIXME: need to provide precise fault address */
2652                 return ret;
2653
2654         if (old_tss_sel != 0xffff) {
2655                 tss_seg.prev_task_link = old_tss_sel;
2656
2657                 ret = ops->write_std(ctxt, new_tss_base,
2658                                      &tss_seg.prev_task_link,
2659                                      sizeof tss_seg.prev_task_link,
2660                                      &ctxt->exception);
2661                 if (ret != X86EMUL_CONTINUE)
2662                         /* FIXME: need to provide precise fault address */
2663                         return ret;
2664         }
2665
2666         return load_state_from_tss32(ctxt, &tss_seg);
2667 }
2668
2669 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2670                                    u16 tss_selector, int idt_index, int reason,
2671                                    bool has_error_code, u32 error_code)
2672 {
2673         const struct x86_emulate_ops *ops = ctxt->ops;
2674         struct desc_struct curr_tss_desc, next_tss_desc;
2675         int ret;
2676         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
2677         ulong old_tss_base =
2678                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
2679         u32 desc_limit;
2680         ulong desc_addr;
2681
2682         /* FIXME: old_tss_base == ~0 ? */
2683
2684         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
2685         if (ret != X86EMUL_CONTINUE)
2686                 return ret;
2687         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
2688         if (ret != X86EMUL_CONTINUE)
2689                 return ret;
2690
2691         /* FIXME: check that next_tss_desc is tss */
2692
2693         /*
2694          * Check privileges. The three cases are task switch caused by...
2695          *
2696          * 1. jmp/call/int to task gate: Check against DPL of the task gate
2697          * 2. Exception/IRQ/iret: No check is performed
2698          * 3. jmp/call to TSS: Check against DPL of the TSS
2699          */
2700         if (reason == TASK_SWITCH_GATE) {
2701                 if (idt_index != -1) {
2702                         /* Software interrupts */
2703                         struct desc_struct task_gate_desc;
2704                         int dpl;
2705
2706                         ret = read_interrupt_descriptor(ctxt, idt_index,
2707                                                         &task_gate_desc);
2708                         if (ret != X86EMUL_CONTINUE)
2709                                 return ret;
2710
2711                         dpl = task_gate_desc.dpl;
2712                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2713                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
2714                 }
2715         } else if (reason != TASK_SWITCH_IRET) {
2716                 int dpl = next_tss_desc.dpl;
2717                 if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2718                         return emulate_gp(ctxt, tss_selector);
2719         }
2720
2721
2722         desc_limit = desc_limit_scaled(&next_tss_desc);
2723         if (!next_tss_desc.p ||
2724             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2725              desc_limit < 0x2b)) {
2726                 return emulate_ts(ctxt, tss_selector & 0xfffc);
2727         }
2728
2729         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2730                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2731                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2732         }
2733
2734         if (reason == TASK_SWITCH_IRET)
2735                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2736
2737         /* set back link to prev task only if NT bit is set in eflags
2738            note that old_tss_sel is not used after this point */
2739         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2740                 old_tss_sel = 0xffff;
2741
2742         if (next_tss_desc.type & 8)
2743                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
2744                                      old_tss_base, &next_tss_desc);
2745         else
2746                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
2747                                      old_tss_base, &next_tss_desc);
2748         if (ret != X86EMUL_CONTINUE)
2749                 return ret;
2750
2751         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2752                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2753
2754         if (reason != TASK_SWITCH_IRET) {
2755                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2756                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2757         }
2758
2759         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
2760         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
2761
2762         if (has_error_code) {
2763                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2764                 ctxt->lock_prefix = 0;
2765                 ctxt->src.val = (unsigned long) error_code;
2766                 ret = em_push(ctxt);
2767         }
2768
2769         return ret;
2770 }
2771
2772 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2773                          u16 tss_selector, int idt_index, int reason,
2774                          bool has_error_code, u32 error_code)
2775 {
2776         int rc;
2777
2778         invalidate_registers(ctxt);
2779         ctxt->_eip = ctxt->eip;
2780         ctxt->dst.type = OP_NONE;
2781
2782         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
2783                                      has_error_code, error_code);
2784
2785         if (rc == X86EMUL_CONTINUE) {
2786                 ctxt->eip = ctxt->_eip;
2787                 writeback_registers(ctxt);
2788         }
2789
2790         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
2791 }
2792
2793 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
2794                 struct operand *op)
2795 {
2796         int df = (ctxt->eflags & EFLG_DF) ? -op->count : op->count;
2797
2798         register_address_increment(ctxt, reg_rmw(ctxt, reg), df * op->bytes);
2799         op->addr.mem.ea = register_address(ctxt, reg_read(ctxt, reg));
2800 }
2801
2802 static int em_das(struct x86_emulate_ctxt *ctxt)
2803 {
2804         u8 al, old_al;
2805         bool af, cf, old_cf;
2806
2807         cf = ctxt->eflags & X86_EFLAGS_CF;
2808         al = ctxt->dst.val;
2809
2810         old_al = al;
2811         old_cf = cf;
2812         cf = false;
2813         af = ctxt->eflags & X86_EFLAGS_AF;
2814         if ((al & 0x0f) > 9 || af) {
2815                 al -= 6;
2816                 cf = old_cf | (al >= 250);
2817                 af = true;
2818         } else {
2819                 af = false;
2820         }
2821         if (old_al > 0x99 || old_cf) {
2822                 al -= 0x60;
2823                 cf = true;
2824         }
2825
2826         ctxt->dst.val = al;
2827         /* Set PF, ZF, SF */
2828         ctxt->src.type = OP_IMM;
2829         ctxt->src.val = 0;
2830         ctxt->src.bytes = 1;
2831         fastop(ctxt, em_or);
2832         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2833         if (cf)
2834                 ctxt->eflags |= X86_EFLAGS_CF;
2835         if (af)
2836                 ctxt->eflags |= X86_EFLAGS_AF;
2837         return X86EMUL_CONTINUE;
2838 }
2839
2840 static int em_aam(struct x86_emulate_ctxt *ctxt)
2841 {
2842         u8 al, ah;
2843
2844         if (ctxt->src.val == 0)
2845                 return emulate_de(ctxt);
2846
2847         al = ctxt->dst.val & 0xff;
2848         ah = al / ctxt->src.val;
2849         al %= ctxt->src.val;
2850
2851         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
2852
2853         /* Set PF, ZF, SF */
2854         ctxt->src.type = OP_IMM;
2855         ctxt->src.val = 0;
2856         ctxt->src.bytes = 1;
2857         fastop(ctxt, em_or);
2858
2859         return X86EMUL_CONTINUE;
2860 }
2861
2862 static int em_aad(struct x86_emulate_ctxt *ctxt)
2863 {
2864         u8 al = ctxt->dst.val & 0xff;
2865         u8 ah = (ctxt->dst.val >> 8) & 0xff;
2866
2867         al = (al + (ah * ctxt->src.val)) & 0xff;
2868
2869         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
2870
2871         /* Set PF, ZF, SF */
2872         ctxt->src.type = OP_IMM;
2873         ctxt->src.val = 0;
2874         ctxt->src.bytes = 1;
2875         fastop(ctxt, em_or);
2876
2877         return X86EMUL_CONTINUE;
2878 }
2879
2880 static int em_call(struct x86_emulate_ctxt *ctxt)
2881 {
2882         long rel = ctxt->src.val;
2883
2884         ctxt->src.val = (unsigned long)ctxt->_eip;
2885         jmp_rel(ctxt, rel);
2886         return em_push(ctxt);
2887 }
2888
2889 static int em_call_far(struct x86_emulate_ctxt *ctxt)
2890 {
2891         u16 sel, old_cs;
2892         ulong old_eip;
2893         int rc;
2894
2895         old_cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2896         old_eip = ctxt->_eip;
2897
2898         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2899         if (load_segment_descriptor(ctxt, sel, VCPU_SREG_CS))
2900                 return X86EMUL_CONTINUE;
2901
2902         ctxt->_eip = 0;
2903         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
2904
2905         ctxt->src.val = old_cs;
2906         rc = em_push(ctxt);
2907         if (rc != X86EMUL_CONTINUE)
2908                 return rc;
2909
2910         ctxt->src.val = old_eip;
2911         return em_push(ctxt);
2912 }
2913
2914 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
2915 {
2916         int rc;
2917
2918         ctxt->dst.type = OP_REG;
2919         ctxt->dst.addr.reg = &ctxt->_eip;
2920         ctxt->dst.bytes = ctxt->op_bytes;
2921         rc = emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
2922         if (rc != X86EMUL_CONTINUE)
2923                 return rc;
2924         rsp_increment(ctxt, ctxt->src.val);
2925         return X86EMUL_CONTINUE;
2926 }
2927
2928 static int em_xchg(struct x86_emulate_ctxt *ctxt)
2929 {
2930         /* Write back the register source. */
2931         ctxt->src.val = ctxt->dst.val;
2932         write_register_operand(&ctxt->src);
2933
2934         /* Write back the memory destination with implicit LOCK prefix. */
2935         ctxt->dst.val = ctxt->src.orig_val;
2936         ctxt->lock_prefix = 1;
2937         return X86EMUL_CONTINUE;
2938 }
2939
2940 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
2941 {
2942         ctxt->dst.val = ctxt->src2.val;
2943         return fastop(ctxt, em_imul);
2944 }
2945
2946 static int em_cwd(struct x86_emulate_ctxt *ctxt)
2947 {
2948         ctxt->dst.type = OP_REG;
2949         ctxt->dst.bytes = ctxt->src.bytes;
2950         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
2951         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
2952
2953         return X86EMUL_CONTINUE;
2954 }
2955
2956 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
2957 {
2958         u64 tsc = 0;
2959
2960         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
2961         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
2962         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
2963         return X86EMUL_CONTINUE;
2964 }
2965
2966 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
2967 {
2968         u64 pmc;
2969
2970         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
2971                 return emulate_gp(ctxt, 0);
2972         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
2973         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
2974         return X86EMUL_CONTINUE;
2975 }
2976
2977 static int em_mov(struct x86_emulate_ctxt *ctxt)
2978 {
2979         memcpy(ctxt->dst.valptr, ctxt->src.valptr, sizeof(ctxt->src.valptr));
2980         return X86EMUL_CONTINUE;
2981 }
2982
2983 #define FFL(x) bit(X86_FEATURE_##x)
2984
2985 static int em_movbe(struct x86_emulate_ctxt *ctxt)
2986 {
2987         u32 ebx, ecx, edx, eax = 1;
2988         u16 tmp;
2989
2990         /*
2991          * Check MOVBE is set in the guest-visible CPUID leaf.
2992          */
2993         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2994         if (!(ecx & FFL(MOVBE)))
2995                 return emulate_ud(ctxt);
2996
2997         switch (ctxt->op_bytes) {
2998         case 2:
2999                 /*
3000                  * From MOVBE definition: "...When the operand size is 16 bits,
3001                  * the upper word of the destination register remains unchanged
3002                  * ..."
3003                  *
3004                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
3005                  * rules so we have to do the operation almost per hand.
3006                  */
3007                 tmp = (u16)ctxt->src.val;
3008                 ctxt->dst.val &= ~0xffffUL;
3009                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3010                 break;
3011         case 4:
3012                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3013                 break;
3014         case 8:
3015                 ctxt->dst.val = swab64(ctxt->src.val);
3016                 break;
3017         default:
3018                 BUG();
3019         }
3020         return X86EMUL_CONTINUE;
3021 }
3022
3023 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3024 {
3025         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3026                 return emulate_gp(ctxt, 0);
3027
3028         /* Disable writeback. */
3029         ctxt->dst.type = OP_NONE;
3030         return X86EMUL_CONTINUE;
3031 }
3032
3033 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3034 {
3035         unsigned long val;
3036
3037         if (ctxt->mode == X86EMUL_MODE_PROT64)
3038                 val = ctxt->src.val & ~0ULL;
3039         else
3040                 val = ctxt->src.val & ~0U;
3041
3042         /* #UD condition is already handled. */
3043         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3044                 return emulate_gp(ctxt, 0);
3045
3046         /* Disable writeback. */
3047         ctxt->dst.type = OP_NONE;
3048         return X86EMUL_CONTINUE;
3049 }
3050
3051 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3052 {
3053         u64 msr_data;
3054
3055         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3056                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3057         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3058                 return emulate_gp(ctxt, 0);
3059
3060         return X86EMUL_CONTINUE;
3061 }
3062
3063 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3064 {
3065         u64 msr_data;
3066
3067         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3068                 return emulate_gp(ctxt, 0);
3069
3070         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3071         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3072         return X86EMUL_CONTINUE;
3073 }
3074
3075 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3076 {
3077         if (ctxt->modrm_reg > VCPU_SREG_GS)
3078                 return emulate_ud(ctxt);
3079
3080         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3081         return X86EMUL_CONTINUE;
3082 }
3083
3084 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3085 {
3086         u16 sel = ctxt->src.val;
3087
3088         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3089                 return emulate_ud(ctxt);
3090
3091         if (ctxt->modrm_reg == VCPU_SREG_SS)
3092                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3093
3094         /* Disable writeback. */
3095         ctxt->dst.type = OP_NONE;
3096         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3097 }
3098
3099 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3100 {
3101         u16 sel = ctxt->src.val;
3102
3103         /* Disable writeback. */
3104         ctxt->dst.type = OP_NONE;
3105         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3106 }
3107
3108 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3109 {
3110         u16 sel = ctxt->src.val;
3111
3112         /* Disable writeback. */
3113         ctxt->dst.type = OP_NONE;
3114         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3115 }
3116
3117 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3118 {
3119         int rc;
3120         ulong linear;
3121
3122         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3123         if (rc == X86EMUL_CONTINUE)
3124                 ctxt->ops->invlpg(ctxt, linear);
3125         /* Disable writeback. */
3126         ctxt->dst.type = OP_NONE;
3127         return X86EMUL_CONTINUE;
3128 }
3129
3130 static int em_clts(struct x86_emulate_ctxt *ctxt)
3131 {
3132         ulong cr0;
3133
3134         cr0 = ctxt->ops->get_cr(ctxt, 0);
3135         cr0 &= ~X86_CR0_TS;
3136         ctxt->ops->set_cr(ctxt, 0, cr0);
3137         return X86EMUL_CONTINUE;
3138 }
3139
3140 static int em_vmcall(struct x86_emulate_ctxt *ctxt)
3141 {
3142         int rc;
3143
3144         if (ctxt->modrm_mod != 3 || ctxt->modrm_rm != 1)
3145                 return X86EMUL_UNHANDLEABLE;
3146
3147         rc = ctxt->ops->fix_hypercall(ctxt);
3148         if (rc != X86EMUL_CONTINUE)
3149                 return rc;
3150
3151         /* Let the processor re-execute the fixed hypercall */
3152         ctxt->_eip = ctxt->eip;
3153         /* Disable writeback. */
3154         ctxt->dst.type = OP_NONE;
3155         return X86EMUL_CONTINUE;
3156 }
3157
3158 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3159                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3160                                               struct desc_ptr *ptr))
3161 {
3162         struct desc_ptr desc_ptr;
3163
3164         if (ctxt->mode == X86EMUL_MODE_PROT64)
3165                 ctxt->op_bytes = 8;
3166         get(ctxt, &desc_ptr);
3167         if (ctxt->op_bytes == 2) {
3168                 ctxt->op_bytes = 4;
3169                 desc_ptr.address &= 0x00ffffff;
3170         }
3171         /* Disable writeback. */
3172         ctxt->dst.type = OP_NONE;
3173         return segmented_write(ctxt, ctxt->dst.addr.mem,
3174                                &desc_ptr, 2 + ctxt->op_bytes);
3175 }
3176
3177 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3178 {
3179         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3180 }
3181
3182 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3183 {
3184         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3185 }
3186
3187 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3188 {
3189         struct desc_ptr desc_ptr;
3190         int rc;
3191
3192         if (ctxt->mode == X86EMUL_MODE_PROT64)
3193                 ctxt->op_bytes = 8;
3194         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3195                              &desc_ptr.size, &desc_ptr.address,
3196                              ctxt->op_bytes);
3197         if (rc != X86EMUL_CONTINUE)
3198                 return rc;
3199         ctxt->ops->set_gdt(ctxt, &desc_ptr);
3200         /* Disable writeback. */
3201         ctxt->dst.type = OP_NONE;
3202         return X86EMUL_CONTINUE;
3203 }
3204
3205 static int em_vmmcall(struct x86_emulate_ctxt *ctxt)
3206 {
3207         int rc;
3208
3209         rc = ctxt->ops->fix_hypercall(ctxt);
3210
3211         /* Disable writeback. */
3212         ctxt->dst.type = OP_NONE;
3213         return rc;
3214 }
3215
3216 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3217 {
3218         struct desc_ptr desc_ptr;
3219         int rc;
3220
3221         if (ctxt->mode == X86EMUL_MODE_PROT64)
3222                 ctxt->op_bytes = 8;
3223         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3224                              &desc_ptr.size, &desc_ptr.address,
3225                              ctxt->op_bytes);
3226         if (rc != X86EMUL_CONTINUE)
3227                 return rc;
3228         ctxt->ops->set_idt(ctxt, &desc_ptr);
3229         /* Disable writeback. */
3230         ctxt->dst.type = OP_NONE;
3231         return X86EMUL_CONTINUE;
3232 }
3233
3234 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3235 {
3236         if (ctxt->dst.type == OP_MEM)
3237                 ctxt->dst.bytes = 2;
3238         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3239         return X86EMUL_CONTINUE;
3240 }
3241
3242 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3243 {
3244         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3245                           | (ctxt->src.val & 0x0f));
3246         ctxt->dst.type = OP_NONE;
3247         return X86EMUL_CONTINUE;
3248 }
3249
3250 static int em_loop(struct x86_emulate_ctxt *ctxt)
3251 {
3252         register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX), -1);
3253         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3254             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3255                 jmp_rel(ctxt, ctxt->src.val);
3256
3257         return X86EMUL_CONTINUE;
3258 }
3259
3260 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3261 {
3262         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3263                 jmp_rel(ctxt, ctxt->src.val);
3264
3265         return X86EMUL_CONTINUE;
3266 }
3267
3268 static int em_in(struct x86_emulate_ctxt *ctxt)
3269 {
3270         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3271                              &ctxt->dst.val))
3272                 return X86EMUL_IO_NEEDED;
3273
3274         return X86EMUL_CONTINUE;
3275 }
3276
3277 static int em_out(struct x86_emulate_ctxt *ctxt)
3278 {
3279         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3280                                     &ctxt->src.val, 1);
3281         /* Disable writeback. */
3282         ctxt->dst.type = OP_NONE;
3283         return X86EMUL_CONTINUE;
3284 }
3285
3286 static int em_cli(struct x86_emulate_ctxt *ctxt)
3287 {
3288         if (emulator_bad_iopl(ctxt))
3289                 return emulate_gp(ctxt, 0);
3290
3291         ctxt->eflags &= ~X86_EFLAGS_IF;
3292         return X86EMUL_CONTINUE;
3293 }
3294
3295 static int em_sti(struct x86_emulate_ctxt *ctxt)
3296 {
3297         if (emulator_bad_iopl(ctxt))
3298                 return emulate_gp(ctxt, 0);
3299
3300         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3301         ctxt->eflags |= X86_EFLAGS_IF;
3302         return X86EMUL_CONTINUE;
3303 }
3304
3305 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3306 {
3307         u32 eax, ebx, ecx, edx;
3308
3309         eax = reg_read(ctxt, VCPU_REGS_RAX);
3310         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3311         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3312         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3313         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3314         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3315         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3316         return X86EMUL_CONTINUE;
3317 }
3318
3319 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3320 {
3321         u32 flags;
3322
3323         flags = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF;
3324         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3325
3326         ctxt->eflags &= ~0xffUL;
3327         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3328         return X86EMUL_CONTINUE;
3329 }
3330
3331 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3332 {
3333         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3334         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3335         return X86EMUL_CONTINUE;
3336 }
3337
3338 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3339 {
3340         switch (ctxt->op_bytes) {
3341 #ifdef CONFIG_X86_64
3342         case 8:
3343                 asm("bswap %0" : "+r"(ctxt->dst.val));
3344                 break;
3345 #endif
3346         default:
3347                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3348                 break;
3349         }
3350         return X86EMUL_CONTINUE;
3351 }
3352
3353 static bool valid_cr(int nr)
3354 {
3355         switch (nr) {
3356         case 0:
3357         case 2 ... 4:
3358         case 8:
3359                 return true;
3360         default:
3361                 return false;
3362         }
3363 }
3364
3365 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
3366 {
3367         if (!valid_cr(ctxt->modrm_reg))
3368                 return emulate_ud(ctxt);
3369
3370         return X86EMUL_CONTINUE;
3371 }
3372
3373 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
3374 {
3375         u64 new_val = ctxt->src.val64;
3376         int cr = ctxt->modrm_reg;
3377         u64 efer = 0;
3378
3379         static u64 cr_reserved_bits[] = {
3380                 0xffffffff00000000ULL,
3381                 0, 0, 0, /* CR3 checked later */
3382                 CR4_RESERVED_BITS,
3383                 0, 0, 0,
3384                 CR8_RESERVED_BITS,
3385         };
3386
3387         if (!valid_cr(cr))
3388                 return emulate_ud(ctxt);
3389
3390         if (new_val & cr_reserved_bits[cr])
3391                 return emulate_gp(ctxt, 0);
3392
3393         switch (cr) {
3394         case 0: {
3395                 u64 cr4;
3396                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
3397                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
3398                         return emulate_gp(ctxt, 0);
3399
3400                 cr4 = ctxt->ops->get_cr(ctxt, 4);
3401                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3402
3403                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
3404                     !(cr4 & X86_CR4_PAE))
3405                         return emulate_gp(ctxt, 0);
3406
3407                 break;
3408                 }
3409         case 3: {
3410                 u64 rsvd = 0;
3411
3412                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3413                 if (efer & EFER_LMA)
3414                         rsvd = CR3_L_MODE_RESERVED_BITS;
3415
3416                 if (new_val & rsvd)
3417                         return emulate_gp(ctxt, 0);
3418
3419                 break;
3420                 }
3421         case 4: {
3422                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3423
3424                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
3425                         return emulate_gp(ctxt, 0);
3426
3427                 break;
3428                 }
3429         }
3430
3431         return X86EMUL_CONTINUE;
3432 }
3433
3434 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
3435 {
3436         unsigned long dr7;
3437
3438         ctxt->ops->get_dr(ctxt, 7, &dr7);
3439
3440         /* Check if DR7.Global_Enable is set */
3441         return dr7 & (1 << 13);
3442 }
3443
3444 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
3445 {
3446         int dr = ctxt->modrm_reg;
3447         u64 cr4;
3448
3449         if (dr > 7)
3450                 return emulate_ud(ctxt);
3451
3452         cr4 = ctxt->ops->get_cr(ctxt, 4);
3453         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
3454                 return emulate_ud(ctxt);
3455
3456         if (check_dr7_gd(ctxt))
3457                 return emulate_db(ctxt);
3458
3459         return X86EMUL_CONTINUE;
3460 }
3461
3462 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
3463 {
3464         u64 new_val = ctxt->src.val64;
3465         int dr = ctxt->modrm_reg;
3466
3467         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
3468                 return emulate_gp(ctxt, 0);
3469
3470         return check_dr_read(ctxt);
3471 }
3472
3473 static int check_svme(struct x86_emulate_ctxt *ctxt)
3474 {
3475         u64 efer;
3476
3477         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3478
3479         if (!(efer & EFER_SVME))
3480                 return emulate_ud(ctxt);
3481
3482         return X86EMUL_CONTINUE;
3483 }
3484
3485 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
3486 {
3487         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
3488
3489         /* Valid physical address? */
3490         if (rax & 0xffff000000000000ULL)
3491                 return emulate_gp(ctxt, 0);
3492
3493         return check_svme(ctxt);
3494 }
3495
3496 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
3497 {
3498         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3499
3500         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
3501                 return emulate_ud(ctxt);
3502
3503         return X86EMUL_CONTINUE;
3504 }
3505
3506 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
3507 {
3508         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3509         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
3510
3511         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
3512             ctxt->ops->check_pmc(ctxt, rcx))
3513                 return emulate_gp(ctxt, 0);
3514
3515         return X86EMUL_CONTINUE;
3516 }
3517
3518 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
3519 {
3520         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
3521         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
3522                 return emulate_gp(ctxt, 0);
3523
3524         return X86EMUL_CONTINUE;
3525 }
3526
3527 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
3528 {
3529         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
3530         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
3531                 return emulate_gp(ctxt, 0);
3532
3533         return X86EMUL_CONTINUE;
3534 }
3535
3536 #define D(_y) { .flags = (_y) }
3537 #define DI(_y, _i) { .flags = (_y)|Intercept, .intercept = x86_intercept_##_i }
3538 #define DIP(_y, _i, _p) { .flags = (_y)|Intercept|CheckPerm, \
3539                       .intercept = x86_intercept_##_i, .check_perm = (_p) }
3540 #define N    D(NotImpl)
3541 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
3542 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
3543 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
3544 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
3545 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
3546 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
3547 #define II(_f, _e, _i) \
3548         { .flags = (_f)|Intercept, .u.execute = (_e), .intercept = x86_intercept_##_i }
3549 #define IIP(_f, _e, _i, _p) \
3550         { .flags = (_f)|Intercept|CheckPerm, .u.execute = (_e), \
3551           .intercept = x86_intercept_##_i, .check_perm = (_p) }
3552 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
3553
3554 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
3555 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
3556 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
3557 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
3558 #define I2bvIP(_f, _e, _i, _p) \
3559         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
3560
3561 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
3562                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
3563                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
3564
3565 static const struct opcode group7_rm1[] = {
3566         DI(SrcNone | Priv, monitor),
3567         DI(SrcNone | Priv, mwait),
3568         N, N, N, N, N, N,
3569 };
3570
3571 static const struct opcode group7_rm3[] = {
3572         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
3573         II(SrcNone  | Prot | EmulateOnUD,       em_vmmcall,     vmmcall),
3574         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
3575         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
3576         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
3577         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
3578         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
3579         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
3580 };
3581
3582 static const struct opcode group7_rm7[] = {
3583         N,
3584         DIP(SrcNone, rdtscp, check_rdtsc),
3585         N, N, N, N, N, N,
3586 };
3587
3588 static const struct opcode group1[] = {
3589         F(Lock, em_add),
3590         F(Lock | PageTable, em_or),
3591         F(Lock, em_adc),
3592         F(Lock, em_sbb),
3593         F(Lock | PageTable, em_and),
3594         F(Lock, em_sub),
3595         F(Lock, em_xor),
3596         F(NoWrite, em_cmp),
3597 };
3598
3599 static const struct opcode group1A[] = {
3600         I(DstMem | SrcNone | Mov | Stack, em_pop), N, N, N, N, N, N, N,
3601 };
3602
3603 static const struct opcode group2[] = {
3604         F(DstMem | ModRM, em_rol),
3605         F(DstMem | ModRM, em_ror),
3606         F(DstMem | ModRM, em_rcl),
3607         F(DstMem | ModRM, em_rcr),
3608         F(DstMem | ModRM, em_shl),
3609         F(DstMem | ModRM, em_shr),
3610         F(DstMem | ModRM, em_shl),
3611         F(DstMem | ModRM, em_sar),
3612 };
3613
3614 static const struct opcode group3[] = {
3615         F(DstMem | SrcImm | NoWrite, em_test),
3616         F(DstMem | SrcImm | NoWrite, em_test),
3617         F(DstMem | SrcNone | Lock, em_not),
3618         F(DstMem | SrcNone | Lock, em_neg),
3619         F(DstXacc | Src2Mem, em_mul_ex),
3620         F(DstXacc | Src2Mem, em_imul_ex),
3621         F(DstXacc | Src2Mem, em_div_ex),
3622         F(DstXacc | Src2Mem, em_idiv_ex),
3623 };
3624
3625 static const struct opcode group4[] = {
3626         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
3627         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
3628         N, N, N, N, N, N,
3629 };
3630
3631 static const struct opcode group5[] = {
3632         F(DstMem | SrcNone | Lock,              em_inc),
3633         F(DstMem | SrcNone | Lock,              em_dec),
3634         I(SrcMem | Stack,                       em_grp45),
3635         I(SrcMemFAddr | ImplicitOps | Stack,    em_call_far),
3636         I(SrcMem | Stack,                       em_grp45),
3637         I(SrcMemFAddr | ImplicitOps,            em_grp45),
3638         I(SrcMem | Stack,                       em_grp45), D(Undefined),
3639 };
3640
3641 static const struct opcode group6[] = {
3642         DI(Prot,        sldt),
3643         DI(Prot,        str),
3644         II(Prot | Priv | SrcMem16, em_lldt, lldt),
3645         II(Prot | Priv | SrcMem16, em_ltr, ltr),
3646         N, N, N, N,
3647 };
3648
3649 static const struct group_dual group7 = { {
3650         II(Mov | DstMem,                        em_sgdt, sgdt),
3651         II(Mov | DstMem,                        em_sidt, sidt),
3652         II(SrcMem | Priv,                       em_lgdt, lgdt),
3653         II(SrcMem | Priv,                       em_lidt, lidt),
3654         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3655         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3656         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
3657 }, {
3658         I(SrcNone | Priv | EmulateOnUD, em_vmcall),
3659         EXT(0, group7_rm1),
3660         N, EXT(0, group7_rm3),
3661         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3662         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3663         EXT(0, group7_rm7),
3664 } };
3665
3666 static const struct opcode group8[] = {
3667         N, N, N, N,
3668         F(DstMem | SrcImmByte | NoWrite,                em_bt),
3669         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
3670         F(DstMem | SrcImmByte | Lock,                   em_btr),
3671         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
3672 };
3673
3674 static const struct group_dual group9 = { {
3675         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
3676 }, {
3677         N, N, N, N, N, N, N, N,
3678 } };
3679
3680 static const struct opcode group11[] = {
3681         I(DstMem | SrcImm | Mov | PageTable, em_mov),
3682         X7(D(Undefined)),
3683 };
3684
3685 static const struct gprefix pfx_0f_6f_0f_7f = {
3686         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
3687 };
3688
3689 static const struct gprefix pfx_vmovntpx = {
3690         I(0, em_mov), N, N, N,
3691 };
3692
3693 static const struct gprefix pfx_0f_28_0f_29 = {
3694         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
3695 };
3696
3697 static const struct escape escape_d9 = { {
3698         N, N, N, N, N, N, N, I(DstMem, em_fnstcw),
3699 }, {
3700         /* 0xC0 - 0xC7 */
3701         N, N, N, N, N, N, N, N,
3702         /* 0xC8 - 0xCF */
3703         N, N, N, N, N, N, N, N,
3704         /* 0xD0 - 0xC7 */
3705         N, N, N, N, N, N, N, N,
3706         /* 0xD8 - 0xDF */
3707         N, N, N, N, N, N, N, N,
3708         /* 0xE0 - 0xE7 */
3709         N, N, N, N, N, N, N, N,
3710         /* 0xE8 - 0xEF */
3711         N, N, N, N, N, N, N, N,
3712         /* 0xF0 - 0xF7 */
3713         N, N, N, N, N, N, N, N,
3714         /* 0xF8 - 0xFF */
3715         N, N, N, N, N, N, N, N,
3716 } };
3717
3718 static const struct escape escape_db = { {
3719         N, N, N, N, N, N, N, N,
3720 }, {
3721         /* 0xC0 - 0xC7 */
3722         N, N, N, N, N, N, N, N,
3723         /* 0xC8 - 0xCF */
3724         N, N, N, N, N, N, N, N,
3725         /* 0xD0 - 0xC7 */
3726         N, N, N, N, N, N, N, N,
3727         /* 0xD8 - 0xDF */
3728         N, N, N, N, N, N, N, N,
3729         /* 0xE0 - 0xE7 */
3730         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
3731         /* 0xE8 - 0xEF */
3732         N, N, N, N, N, N, N, N,
3733         /* 0xF0 - 0xF7 */
3734         N, N, N, N, N, N, N, N,
3735         /* 0xF8 - 0xFF */
3736         N, N, N, N, N, N, N, N,
3737 } };
3738
3739 static const struct escape escape_dd = { {
3740         N, N, N, N, N, N, N, I(DstMem, em_fnstsw),
3741 }, {
3742         /* 0xC0 - 0xC7 */
3743         N, N, N, N, N, N, N, N,
3744         /* 0xC8 - 0xCF */
3745         N, N, N, N, N, N, N, N,
3746         /* 0xD0 - 0xC7 */
3747         N, N, N, N, N, N, N, N,
3748         /* 0xD8 - 0xDF */
3749         N, N, N, N, N, N, N, N,
3750         /* 0xE0 - 0xE7 */
3751         N, N, N, N, N, N, N, N,
3752         /* 0xE8 - 0xEF */
3753         N, N, N, N, N, N, N, N,
3754         /* 0xF0 - 0xF7 */
3755         N, N, N, N, N, N, N, N,
3756         /* 0xF8 - 0xFF */
3757         N, N, N, N, N, N, N, N,
3758 } };
3759
3760 static const struct opcode opcode_table[256] = {
3761         /* 0x00 - 0x07 */
3762         F6ALU(Lock, em_add),
3763         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
3764         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
3765         /* 0x08 - 0x0F */
3766         F6ALU(Lock | PageTable, em_or),
3767         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
3768         N,
3769         /* 0x10 - 0x17 */
3770         F6ALU(Lock, em_adc),
3771         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
3772         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
3773         /* 0x18 - 0x1F */
3774         F6ALU(Lock, em_sbb),
3775         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
3776         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
3777         /* 0x20 - 0x27 */
3778         F6ALU(Lock | PageTable, em_and), N, N,
3779         /* 0x28 - 0x2F */
3780         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
3781         /* 0x30 - 0x37 */
3782         F6ALU(Lock, em_xor), N, N,
3783         /* 0x38 - 0x3F */
3784         F6ALU(NoWrite, em_cmp), N, N,
3785         /* 0x40 - 0x4F */
3786         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
3787         /* 0x50 - 0x57 */
3788         X8(I(SrcReg | Stack, em_push)),
3789         /* 0x58 - 0x5F */
3790         X8(I(DstReg | Stack, em_pop)),
3791         /* 0x60 - 0x67 */
3792         I(ImplicitOps | Stack | No64, em_pusha),
3793         I(ImplicitOps | Stack | No64, em_popa),
3794         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
3795         N, N, N, N,
3796         /* 0x68 - 0x6F */
3797         I(SrcImm | Mov | Stack, em_push),
3798         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
3799         I(SrcImmByte | Mov | Stack, em_push),
3800         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
3801         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
3802         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
3803         /* 0x70 - 0x7F */
3804         X16(D(SrcImmByte)),
3805         /* 0x80 - 0x87 */
3806         G(ByteOp | DstMem | SrcImm, group1),
3807         G(DstMem | SrcImm, group1),
3808         G(ByteOp | DstMem | SrcImm | No64, group1),
3809         G(DstMem | SrcImmByte, group1),
3810         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
3811         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
3812         /* 0x88 - 0x8F */
3813         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
3814         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
3815         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
3816         D(ModRM | SrcMem | NoAccess | DstReg),
3817         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
3818         G(0, group1A),
3819         /* 0x90 - 0x97 */
3820         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
3821         /* 0x98 - 0x9F */
3822         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
3823         I(SrcImmFAddr | No64, em_call_far), N,
3824         II(ImplicitOps | Stack, em_pushf, pushf),
3825         II(ImplicitOps | Stack, em_popf, popf),
3826         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
3827         /* 0xA0 - 0xA7 */
3828         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
3829         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
3830         I2bv(SrcSI | DstDI | Mov | String, em_mov),
3831         F2bv(SrcSI | DstDI | String | NoWrite, em_cmp),
3832         /* 0xA8 - 0xAF */
3833         F2bv(DstAcc | SrcImm | NoWrite, em_test),
3834         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
3835         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
3836         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp),
3837         /* 0xB0 - 0xB7 */
3838         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
3839         /* 0xB8 - 0xBF */
3840         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
3841         /* 0xC0 - 0xC7 */
3842         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
3843         I(ImplicitOps | Stack | SrcImmU16, em_ret_near_imm),
3844         I(ImplicitOps | Stack, em_ret),
3845         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
3846         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
3847         G(ByteOp, group11), G(0, group11),
3848         /* 0xC8 - 0xCF */
3849         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
3850         I(ImplicitOps | Stack | SrcImmU16, em_ret_far_imm),
3851         I(ImplicitOps | Stack, em_ret_far),
3852         D(ImplicitOps), DI(SrcImmByte, intn),