04769897479951b7c2f7157f1a1792340d15f9a4
[sfrench/cifs-2.6.git] / arch / x86 / kvm / emulate.c
1 /******************************************************************************
2  * emulate.c
3  *
4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
5  *
6  * Copyright (c) 2005 Keir Fraser
7  *
8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
9  * privileged instructions:
10  *
11  * Copyright (C) 2006 Qumranet
12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
13  *
14  *   Avi Kivity <avi@qumranet.com>
15  *   Yaniv Kamay <yaniv@qumranet.com>
16  *
17  * This work is licensed under the terms of the GNU GPL, version 2.  See
18  * the COPYING file in the top-level directory.
19  *
20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
21  */
22
23 #include <linux/kvm_host.h>
24 #include "kvm_cache_regs.h"
25 #include <linux/module.h>
26 #include <asm/kvm_emulate.h>
27 #include <linux/stringify.h>
28
29 #include "x86.h"
30 #include "tss.h"
31
32 /*
33  * Operand types
34  */
35 #define OpNone             0ull
36 #define OpImplicit         1ull  /* No generic decode */
37 #define OpReg              2ull  /* Register */
38 #define OpMem              3ull  /* Memory */
39 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
40 #define OpDI               5ull  /* ES:DI/EDI/RDI */
41 #define OpMem64            6ull  /* Memory, 64-bit */
42 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
43 #define OpDX               8ull  /* DX register */
44 #define OpCL               9ull  /* CL register (for shifts) */
45 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
46 #define OpOne             11ull  /* Implied 1 */
47 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
48 #define OpMem16           13ull  /* Memory operand (16-bit). */
49 #define OpMem32           14ull  /* Memory operand (32-bit). */
50 #define OpImmU            15ull  /* Immediate operand, zero extended */
51 #define OpSI              16ull  /* SI/ESI/RSI */
52 #define OpImmFAddr        17ull  /* Immediate far address */
53 #define OpMemFAddr        18ull  /* Far address in memory */
54 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
55 #define OpES              20ull  /* ES */
56 #define OpCS              21ull  /* CS */
57 #define OpSS              22ull  /* SS */
58 #define OpDS              23ull  /* DS */
59 #define OpFS              24ull  /* FS */
60 #define OpGS              25ull  /* GS */
61 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
62 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
63 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
64 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
65 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
66
67 #define OpBits             5  /* Width of operand field */
68 #define OpMask             ((1ull << OpBits) - 1)
69
70 /*
71  * Opcode effective-address decode tables.
72  * Note that we only emulate instructions that have at least one memory
73  * operand (excluding implicit stack references). We assume that stack
74  * references and instruction fetches will never occur in special memory
75  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
76  * not be handled.
77  */
78
79 /* Operand sizes: 8-bit operands or specified/overridden size. */
80 #define ByteOp      (1<<0)      /* 8-bit operands. */
81 /* Destination operand type. */
82 #define DstShift    1
83 #define ImplicitOps (OpImplicit << DstShift)
84 #define DstReg      (OpReg << DstShift)
85 #define DstMem      (OpMem << DstShift)
86 #define DstAcc      (OpAcc << DstShift)
87 #define DstDI       (OpDI << DstShift)
88 #define DstMem64    (OpMem64 << DstShift)
89 #define DstImmUByte (OpImmUByte << DstShift)
90 #define DstDX       (OpDX << DstShift)
91 #define DstAccLo    (OpAccLo << DstShift)
92 #define DstMask     (OpMask << DstShift)
93 /* Source operand type. */
94 #define SrcShift    6
95 #define SrcNone     (OpNone << SrcShift)
96 #define SrcReg      (OpReg << SrcShift)
97 #define SrcMem      (OpMem << SrcShift)
98 #define SrcMem16    (OpMem16 << SrcShift)
99 #define SrcMem32    (OpMem32 << SrcShift)
100 #define SrcImm      (OpImm << SrcShift)
101 #define SrcImmByte  (OpImmByte << SrcShift)
102 #define SrcOne      (OpOne << SrcShift)
103 #define SrcImmUByte (OpImmUByte << SrcShift)
104 #define SrcImmU     (OpImmU << SrcShift)
105 #define SrcSI       (OpSI << SrcShift)
106 #define SrcXLat     (OpXLat << SrcShift)
107 #define SrcImmFAddr (OpImmFAddr << SrcShift)
108 #define SrcMemFAddr (OpMemFAddr << SrcShift)
109 #define SrcAcc      (OpAcc << SrcShift)
110 #define SrcImmU16   (OpImmU16 << SrcShift)
111 #define SrcImm64    (OpImm64 << SrcShift)
112 #define SrcDX       (OpDX << SrcShift)
113 #define SrcMem8     (OpMem8 << SrcShift)
114 #define SrcAccHi    (OpAccHi << SrcShift)
115 #define SrcMask     (OpMask << SrcShift)
116 #define BitOp       (1<<11)
117 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
118 #define String      (1<<13)     /* String instruction (rep capable) */
119 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
120 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
121 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
122 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
123 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
124 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
125 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
126 #define Sse         (1<<18)     /* SSE Vector instruction */
127 /* Generic ModRM decode. */
128 #define ModRM       (1<<19)
129 /* Destination is only written; never read. */
130 #define Mov         (1<<20)
131 /* Misc flags */
132 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
133 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
134 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
135 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
136 #define Undefined   (1<<25) /* No Such Instruction */
137 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
138 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
139 #define No64        (1<<28)
140 #define PageTable   (1 << 29)   /* instruction used to write page table */
141 #define NotImpl     (1 << 30)   /* instruction is not implemented */
142 /* Source 2 operand type */
143 #define Src2Shift   (31)
144 #define Src2None    (OpNone << Src2Shift)
145 #define Src2Mem     (OpMem << Src2Shift)
146 #define Src2CL      (OpCL << Src2Shift)
147 #define Src2ImmByte (OpImmByte << Src2Shift)
148 #define Src2One     (OpOne << Src2Shift)
149 #define Src2Imm     (OpImm << Src2Shift)
150 #define Src2ES      (OpES << Src2Shift)
151 #define Src2CS      (OpCS << Src2Shift)
152 #define Src2SS      (OpSS << Src2Shift)
153 #define Src2DS      (OpDS << Src2Shift)
154 #define Src2FS      (OpFS << Src2Shift)
155 #define Src2GS      (OpGS << Src2Shift)
156 #define Src2Mask    (OpMask << Src2Shift)
157 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
158 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
159 #define Unaligned   ((u64)1 << 42)  /* Explicitly unaligned (e.g. MOVDQU) */
160 #define Avx         ((u64)1 << 43)  /* Advanced Vector Extensions */
161 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
162 #define NoWrite     ((u64)1 << 45)  /* No writeback */
163 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
164 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
165 #define Intercept   ((u64)1 << 48)  /* Has valid intercept field */
166 #define CheckPerm   ((u64)1 << 49)  /* Has valid check_perm field */
167 #define NoBigReal   ((u64)1 << 50)  /* No big real mode */
168 #define PrivUD      ((u64)1 << 51)  /* #UD instead of #GP on CPL > 0 */
169
170 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
171
172 #define X2(x...) x, x
173 #define X3(x...) X2(x), x
174 #define X4(x...) X2(x), X2(x)
175 #define X5(x...) X4(x), x
176 #define X6(x...) X4(x), X2(x)
177 #define X7(x...) X4(x), X3(x)
178 #define X8(x...) X4(x), X4(x)
179 #define X16(x...) X8(x), X8(x)
180
181 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
182 #define FASTOP_SIZE 8
183
184 /*
185  * fastop functions have a special calling convention:
186  *
187  * dst:    rax        (in/out)
188  * src:    rdx        (in/out)
189  * src2:   rcx        (in)
190  * flags:  rflags     (in/out)
191  * ex:     rsi        (in:fastop pointer, out:zero if exception)
192  *
193  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
194  * different operand sizes can be reached by calculation, rather than a jump
195  * table (which would be bigger than the code).
196  *
197  * fastop functions are declared as taking a never-defined fastop parameter,
198  * so they can't be called from C directly.
199  */
200
201 struct fastop;
202
203 struct opcode {
204         u64 flags : 56;
205         u64 intercept : 8;
206         union {
207                 int (*execute)(struct x86_emulate_ctxt *ctxt);
208                 const struct opcode *group;
209                 const struct group_dual *gdual;
210                 const struct gprefix *gprefix;
211                 const struct escape *esc;
212                 void (*fastop)(struct fastop *fake);
213         } u;
214         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
215 };
216
217 struct group_dual {
218         struct opcode mod012[8];
219         struct opcode mod3[8];
220 };
221
222 struct gprefix {
223         struct opcode pfx_no;
224         struct opcode pfx_66;
225         struct opcode pfx_f2;
226         struct opcode pfx_f3;
227 };
228
229 struct escape {
230         struct opcode op[8];
231         struct opcode high[64];
232 };
233
234 /* EFLAGS bit definitions. */
235 #define EFLG_ID (1<<21)
236 #define EFLG_VIP (1<<20)
237 #define EFLG_VIF (1<<19)
238 #define EFLG_AC (1<<18)
239 #define EFLG_VM (1<<17)
240 #define EFLG_RF (1<<16)
241 #define EFLG_IOPL (3<<12)
242 #define EFLG_NT (1<<14)
243 #define EFLG_OF (1<<11)
244 #define EFLG_DF (1<<10)
245 #define EFLG_IF (1<<9)
246 #define EFLG_TF (1<<8)
247 #define EFLG_SF (1<<7)
248 #define EFLG_ZF (1<<6)
249 #define EFLG_AF (1<<4)
250 #define EFLG_PF (1<<2)
251 #define EFLG_CF (1<<0)
252
253 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
254 #define EFLG_RESERVED_ONE_MASK 2
255
256 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
257 {
258         if (!(ctxt->regs_valid & (1 << nr))) {
259                 ctxt->regs_valid |= 1 << nr;
260                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
261         }
262         return ctxt->_regs[nr];
263 }
264
265 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
266 {
267         ctxt->regs_valid |= 1 << nr;
268         ctxt->regs_dirty |= 1 << nr;
269         return &ctxt->_regs[nr];
270 }
271
272 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
273 {
274         reg_read(ctxt, nr);
275         return reg_write(ctxt, nr);
276 }
277
278 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
279 {
280         unsigned reg;
281
282         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
283                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
284 }
285
286 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
287 {
288         ctxt->regs_dirty = 0;
289         ctxt->regs_valid = 0;
290 }
291
292 /*
293  * These EFLAGS bits are restored from saved value during emulation, and
294  * any changes are written back to the saved value after emulation.
295  */
296 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
297
298 #ifdef CONFIG_X86_64
299 #define ON64(x) x
300 #else
301 #define ON64(x)
302 #endif
303
304 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
305
306 #define FOP_ALIGN ".align " __stringify(FASTOP_SIZE) " \n\t"
307 #define FOP_RET   "ret \n\t"
308
309 #define FOP_START(op) \
310         extern void em_##op(struct fastop *fake); \
311         asm(".pushsection .text, \"ax\" \n\t" \
312             ".global em_" #op " \n\t" \
313             FOP_ALIGN \
314             "em_" #op ": \n\t"
315
316 #define FOP_END \
317             ".popsection")
318
319 #define FOPNOP() FOP_ALIGN FOP_RET
320
321 #define FOP1E(op,  dst) \
322         FOP_ALIGN "10: " #op " %" #dst " \n\t" FOP_RET
323
324 #define FOP1EEX(op,  dst) \
325         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
326
327 #define FASTOP1(op) \
328         FOP_START(op) \
329         FOP1E(op##b, al) \
330         FOP1E(op##w, ax) \
331         FOP1E(op##l, eax) \
332         ON64(FOP1E(op##q, rax)) \
333         FOP_END
334
335 /* 1-operand, using src2 (for MUL/DIV r/m) */
336 #define FASTOP1SRC2(op, name) \
337         FOP_START(name) \
338         FOP1E(op, cl) \
339         FOP1E(op, cx) \
340         FOP1E(op, ecx) \
341         ON64(FOP1E(op, rcx)) \
342         FOP_END
343
344 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
345 #define FASTOP1SRC2EX(op, name) \
346         FOP_START(name) \
347         FOP1EEX(op, cl) \
348         FOP1EEX(op, cx) \
349         FOP1EEX(op, ecx) \
350         ON64(FOP1EEX(op, rcx)) \
351         FOP_END
352
353 #define FOP2E(op,  dst, src)       \
354         FOP_ALIGN #op " %" #src ", %" #dst " \n\t" FOP_RET
355
356 #define FASTOP2(op) \
357         FOP_START(op) \
358         FOP2E(op##b, al, dl) \
359         FOP2E(op##w, ax, dx) \
360         FOP2E(op##l, eax, edx) \
361         ON64(FOP2E(op##q, rax, rdx)) \
362         FOP_END
363
364 /* 2 operand, word only */
365 #define FASTOP2W(op) \
366         FOP_START(op) \
367         FOPNOP() \
368         FOP2E(op##w, ax, dx) \
369         FOP2E(op##l, eax, edx) \
370         ON64(FOP2E(op##q, rax, rdx)) \
371         FOP_END
372
373 /* 2 operand, src is CL */
374 #define FASTOP2CL(op) \
375         FOP_START(op) \
376         FOP2E(op##b, al, cl) \
377         FOP2E(op##w, ax, cl) \
378         FOP2E(op##l, eax, cl) \
379         ON64(FOP2E(op##q, rax, cl)) \
380         FOP_END
381
382 #define FOP3E(op,  dst, src, src2) \
383         FOP_ALIGN #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
384
385 /* 3-operand, word-only, src2=cl */
386 #define FASTOP3WCL(op) \
387         FOP_START(op) \
388         FOPNOP() \
389         FOP3E(op##w, ax, dx, cl) \
390         FOP3E(op##l, eax, edx, cl) \
391         ON64(FOP3E(op##q, rax, rdx, cl)) \
392         FOP_END
393
394 /* Special case for SETcc - 1 instruction per cc */
395 #define FOP_SETCC(op) ".align 4; " #op " %al; ret \n\t"
396
397 asm(".global kvm_fastop_exception \n"
398     "kvm_fastop_exception: xor %esi, %esi; ret");
399
400 FOP_START(setcc)
401 FOP_SETCC(seto)
402 FOP_SETCC(setno)
403 FOP_SETCC(setc)
404 FOP_SETCC(setnc)
405 FOP_SETCC(setz)
406 FOP_SETCC(setnz)
407 FOP_SETCC(setbe)
408 FOP_SETCC(setnbe)
409 FOP_SETCC(sets)
410 FOP_SETCC(setns)
411 FOP_SETCC(setp)
412 FOP_SETCC(setnp)
413 FOP_SETCC(setl)
414 FOP_SETCC(setnl)
415 FOP_SETCC(setle)
416 FOP_SETCC(setnle)
417 FOP_END;
418
419 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
420 FOP_END;
421
422 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
423                                     enum x86_intercept intercept,
424                                     enum x86_intercept_stage stage)
425 {
426         struct x86_instruction_info info = {
427                 .intercept  = intercept,
428                 .rep_prefix = ctxt->rep_prefix,
429                 .modrm_mod  = ctxt->modrm_mod,
430                 .modrm_reg  = ctxt->modrm_reg,
431                 .modrm_rm   = ctxt->modrm_rm,
432                 .src_val    = ctxt->src.val64,
433                 .dst_val    = ctxt->dst.val64,
434                 .src_bytes  = ctxt->src.bytes,
435                 .dst_bytes  = ctxt->dst.bytes,
436                 .ad_bytes   = ctxt->ad_bytes,
437                 .next_rip   = ctxt->eip,
438         };
439
440         return ctxt->ops->intercept(ctxt, &info, stage);
441 }
442
443 static void assign_masked(ulong *dest, ulong src, ulong mask)
444 {
445         *dest = (*dest & ~mask) | (src & mask);
446 }
447
448 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
449 {
450         return (1UL << (ctxt->ad_bytes << 3)) - 1;
451 }
452
453 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
454 {
455         u16 sel;
456         struct desc_struct ss;
457
458         if (ctxt->mode == X86EMUL_MODE_PROT64)
459                 return ~0UL;
460         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
461         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
462 }
463
464 static int stack_size(struct x86_emulate_ctxt *ctxt)
465 {
466         return (__fls(stack_mask(ctxt)) + 1) >> 3;
467 }
468
469 /* Access/update address held in a register, based on addressing mode. */
470 static inline unsigned long
471 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
472 {
473         if (ctxt->ad_bytes == sizeof(unsigned long))
474                 return reg;
475         else
476                 return reg & ad_mask(ctxt);
477 }
478
479 static inline unsigned long
480 register_address(struct x86_emulate_ctxt *ctxt, unsigned long reg)
481 {
482         return address_mask(ctxt, reg);
483 }
484
485 static void masked_increment(ulong *reg, ulong mask, int inc)
486 {
487         assign_masked(reg, *reg + inc, mask);
488 }
489
490 static inline void
491 register_address_increment(struct x86_emulate_ctxt *ctxt, unsigned long *reg, int inc)
492 {
493         ulong mask;
494
495         if (ctxt->ad_bytes == sizeof(unsigned long))
496                 mask = ~0UL;
497         else
498                 mask = ad_mask(ctxt);
499         masked_increment(reg, mask, inc);
500 }
501
502 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
503 {
504         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
505 }
506
507 static u32 desc_limit_scaled(struct desc_struct *desc)
508 {
509         u32 limit = get_desc_limit(desc);
510
511         return desc->g ? (limit << 12) | 0xfff : limit;
512 }
513
514 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
515 {
516         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
517                 return 0;
518
519         return ctxt->ops->get_cached_segment_base(ctxt, seg);
520 }
521
522 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
523                              u32 error, bool valid)
524 {
525         WARN_ON(vec > 0x1f);
526         ctxt->exception.vector = vec;
527         ctxt->exception.error_code = error;
528         ctxt->exception.error_code_valid = valid;
529         return X86EMUL_PROPAGATE_FAULT;
530 }
531
532 static int emulate_db(struct x86_emulate_ctxt *ctxt)
533 {
534         return emulate_exception(ctxt, DB_VECTOR, 0, false);
535 }
536
537 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
538 {
539         return emulate_exception(ctxt, GP_VECTOR, err, true);
540 }
541
542 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
543 {
544         return emulate_exception(ctxt, SS_VECTOR, err, true);
545 }
546
547 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
548 {
549         return emulate_exception(ctxt, UD_VECTOR, 0, false);
550 }
551
552 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
553 {
554         return emulate_exception(ctxt, TS_VECTOR, err, true);
555 }
556
557 static int emulate_de(struct x86_emulate_ctxt *ctxt)
558 {
559         return emulate_exception(ctxt, DE_VECTOR, 0, false);
560 }
561
562 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
563 {
564         return emulate_exception(ctxt, NM_VECTOR, 0, false);
565 }
566
567 static inline void assign_eip_near(struct x86_emulate_ctxt *ctxt, ulong dst)
568 {
569         switch (ctxt->op_bytes) {
570         case 2:
571                 ctxt->_eip = (u16)dst;
572                 break;
573         case 4:
574                 ctxt->_eip = (u32)dst;
575                 break;
576         case 8:
577                 ctxt->_eip = dst;
578                 break;
579         default:
580                 WARN(1, "unsupported eip assignment size\n");
581         }
582 }
583
584 static inline void jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
585 {
586         assign_eip_near(ctxt, ctxt->_eip + rel);
587 }
588
589 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
590 {
591         u16 selector;
592         struct desc_struct desc;
593
594         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
595         return selector;
596 }
597
598 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
599                                  unsigned seg)
600 {
601         u16 dummy;
602         u32 base3;
603         struct desc_struct desc;
604
605         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
606         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
607 }
608
609 /*
610  * x86 defines three classes of vector instructions: explicitly
611  * aligned, explicitly unaligned, and the rest, which change behaviour
612  * depending on whether they're AVX encoded or not.
613  *
614  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
615  * subject to the same check.
616  */
617 static bool insn_aligned(struct x86_emulate_ctxt *ctxt, unsigned size)
618 {
619         if (likely(size < 16))
620                 return false;
621
622         if (ctxt->d & Aligned)
623                 return true;
624         else if (ctxt->d & Unaligned)
625                 return false;
626         else if (ctxt->d & Avx)
627                 return false;
628         else
629                 return true;
630 }
631
632 static int __linearize(struct x86_emulate_ctxt *ctxt,
633                      struct segmented_address addr,
634                      unsigned size, bool write, bool fetch,
635                      ulong *linear)
636 {
637         struct desc_struct desc;
638         bool usable;
639         ulong la;
640         u32 lim;
641         u16 sel;
642         unsigned cpl;
643
644         la = seg_base(ctxt, addr.seg) + addr.ea;
645         switch (ctxt->mode) {
646         case X86EMUL_MODE_PROT64:
647                 if (((signed long)la << 16) >> 16 != la)
648                         return emulate_gp(ctxt, 0);
649                 break;
650         default:
651                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
652                                                 addr.seg);
653                 if (!usable)
654                         goto bad;
655                 /* code segment in protected mode or read-only data segment */
656                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
657                                         || !(desc.type & 2)) && write)
658                         goto bad;
659                 /* unreadable code segment */
660                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
661                         goto bad;
662                 lim = desc_limit_scaled(&desc);
663                 if ((ctxt->mode == X86EMUL_MODE_REAL) && !fetch &&
664                     (ctxt->d & NoBigReal)) {
665                         /* la is between zero and 0xffff */
666                         if (la > 0xffff || (u32)(la + size - 1) > 0xffff)
667                                 goto bad;
668                 } else if ((desc.type & 8) || !(desc.type & 4)) {
669                         /* expand-up segment */
670                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
671                                 goto bad;
672                 } else {
673                         /* expand-down segment */
674                         if (addr.ea <= lim || (u32)(addr.ea + size - 1) <= lim)
675                                 goto bad;
676                         lim = desc.d ? 0xffffffff : 0xffff;
677                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
678                                 goto bad;
679                 }
680                 cpl = ctxt->ops->cpl(ctxt);
681                 if (!(desc.type & 8)) {
682                         /* data segment */
683                         if (cpl > desc.dpl)
684                                 goto bad;
685                 } else if ((desc.type & 8) && !(desc.type & 4)) {
686                         /* nonconforming code segment */
687                         if (cpl != desc.dpl)
688                                 goto bad;
689                 } else if ((desc.type & 8) && (desc.type & 4)) {
690                         /* conforming code segment */
691                         if (cpl < desc.dpl)
692                                 goto bad;
693                 }
694                 break;
695         }
696         if (fetch ? ctxt->mode != X86EMUL_MODE_PROT64 : ctxt->ad_bytes != 8)
697                 la &= (u32)-1;
698         if (insn_aligned(ctxt, size) && ((la & (size - 1)) != 0))
699                 return emulate_gp(ctxt, 0);
700         *linear = la;
701         return X86EMUL_CONTINUE;
702 bad:
703         if (addr.seg == VCPU_SREG_SS)
704                 return emulate_ss(ctxt, sel);
705         else
706                 return emulate_gp(ctxt, sel);
707 }
708
709 static int linearize(struct x86_emulate_ctxt *ctxt,
710                      struct segmented_address addr,
711                      unsigned size, bool write,
712                      ulong *linear)
713 {
714         return __linearize(ctxt, addr, size, write, false, linear);
715 }
716
717
718 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
719                               struct segmented_address addr,
720                               void *data,
721                               unsigned size)
722 {
723         int rc;
724         ulong linear;
725
726         rc = linearize(ctxt, addr, size, false, &linear);
727         if (rc != X86EMUL_CONTINUE)
728                 return rc;
729         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
730 }
731
732 /*
733  * Prefetch the remaining bytes of the instruction without crossing page
734  * boundary if they are not in fetch_cache yet.
735  */
736 static int __do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt, int op_size)
737 {
738         int rc;
739         unsigned size;
740         unsigned long linear;
741         int cur_size = ctxt->fetch.end - ctxt->fetch.data;
742         struct segmented_address addr = { .seg = VCPU_SREG_CS,
743                                            .ea = ctxt->eip + cur_size };
744
745         size = 15UL ^ cur_size;
746         rc = __linearize(ctxt, addr, size, false, true, &linear);
747         if (unlikely(rc != X86EMUL_CONTINUE))
748                 return rc;
749
750         size = min_t(unsigned, size, PAGE_SIZE - offset_in_page(linear));
751
752         /*
753          * One instruction can only straddle two pages,
754          * and one has been loaded at the beginning of
755          * x86_decode_insn.  So, if not enough bytes
756          * still, we must have hit the 15-byte boundary.
757          */
758         if (unlikely(size < op_size))
759                 return X86EMUL_UNHANDLEABLE;
760         rc = ctxt->ops->fetch(ctxt, linear, ctxt->fetch.end,
761                               size, &ctxt->exception);
762         if (unlikely(rc != X86EMUL_CONTINUE))
763                 return rc;
764         ctxt->fetch.end += size;
765         return X86EMUL_CONTINUE;
766 }
767
768 static __always_inline int do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt,
769                                                unsigned size)
770 {
771         if (unlikely(ctxt->fetch.end - ctxt->fetch.ptr < size))
772                 return __do_insn_fetch_bytes(ctxt, size);
773         else
774                 return X86EMUL_CONTINUE;
775 }
776
777 /* Fetch next part of the instruction being emulated. */
778 #define insn_fetch(_type, _ctxt)                                        \
779 ({      _type _x;                                                       \
780                                                                         \
781         rc = do_insn_fetch_bytes(_ctxt, sizeof(_type));                 \
782         if (rc != X86EMUL_CONTINUE)                                     \
783                 goto done;                                              \
784         ctxt->_eip += sizeof(_type);                                    \
785         _x = *(_type __aligned(1) *) ctxt->fetch.ptr;                   \
786         ctxt->fetch.ptr += sizeof(_type);                               \
787         _x;                                                             \
788 })
789
790 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
791 ({                                                                      \
792         rc = do_insn_fetch_bytes(_ctxt, _size);                         \
793         if (rc != X86EMUL_CONTINUE)                                     \
794                 goto done;                                              \
795         ctxt->_eip += (_size);                                          \
796         memcpy(_arr, ctxt->fetch.ptr, _size);                           \
797         ctxt->fetch.ptr += (_size);                                     \
798 })
799
800 /*
801  * Given the 'reg' portion of a ModRM byte, and a register block, return a
802  * pointer into the block that addresses the relevant register.
803  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
804  */
805 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
806                              int byteop)
807 {
808         void *p;
809         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
810
811         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
812                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
813         else
814                 p = reg_rmw(ctxt, modrm_reg);
815         return p;
816 }
817
818 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
819                            struct segmented_address addr,
820                            u16 *size, unsigned long *address, int op_bytes)
821 {
822         int rc;
823
824         if (op_bytes == 2)
825                 op_bytes = 3;
826         *address = 0;
827         rc = segmented_read_std(ctxt, addr, size, 2);
828         if (rc != X86EMUL_CONTINUE)
829                 return rc;
830         addr.ea += 2;
831         rc = segmented_read_std(ctxt, addr, address, op_bytes);
832         return rc;
833 }
834
835 FASTOP2(add);
836 FASTOP2(or);
837 FASTOP2(adc);
838 FASTOP2(sbb);
839 FASTOP2(and);
840 FASTOP2(sub);
841 FASTOP2(xor);
842 FASTOP2(cmp);
843 FASTOP2(test);
844
845 FASTOP1SRC2(mul, mul_ex);
846 FASTOP1SRC2(imul, imul_ex);
847 FASTOP1SRC2EX(div, div_ex);
848 FASTOP1SRC2EX(idiv, idiv_ex);
849
850 FASTOP3WCL(shld);
851 FASTOP3WCL(shrd);
852
853 FASTOP2W(imul);
854
855 FASTOP1(not);
856 FASTOP1(neg);
857 FASTOP1(inc);
858 FASTOP1(dec);
859
860 FASTOP2CL(rol);
861 FASTOP2CL(ror);
862 FASTOP2CL(rcl);
863 FASTOP2CL(rcr);
864 FASTOP2CL(shl);
865 FASTOP2CL(shr);
866 FASTOP2CL(sar);
867
868 FASTOP2W(bsf);
869 FASTOP2W(bsr);
870 FASTOP2W(bt);
871 FASTOP2W(bts);
872 FASTOP2W(btr);
873 FASTOP2W(btc);
874
875 FASTOP2(xadd);
876
877 static u8 test_cc(unsigned int condition, unsigned long flags)
878 {
879         u8 rc;
880         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
881
882         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
883         asm("push %[flags]; popf; call *%[fastop]"
884             : "=a"(rc) : [fastop]"r"(fop), [flags]"r"(flags));
885         return rc;
886 }
887
888 static void fetch_register_operand(struct operand *op)
889 {
890         switch (op->bytes) {
891         case 1:
892                 op->val = *(u8 *)op->addr.reg;
893                 break;
894         case 2:
895                 op->val = *(u16 *)op->addr.reg;
896                 break;
897         case 4:
898                 op->val = *(u32 *)op->addr.reg;
899                 break;
900         case 8:
901                 op->val = *(u64 *)op->addr.reg;
902                 break;
903         }
904 }
905
906 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
907 {
908         ctxt->ops->get_fpu(ctxt);
909         switch (reg) {
910         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
911         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
912         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
913         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
914         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
915         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
916         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
917         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
918 #ifdef CONFIG_X86_64
919         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
920         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
921         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
922         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
923         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
924         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
925         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
926         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
927 #endif
928         default: BUG();
929         }
930         ctxt->ops->put_fpu(ctxt);
931 }
932
933 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
934                           int reg)
935 {
936         ctxt->ops->get_fpu(ctxt);
937         switch (reg) {
938         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
939         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
940         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
941         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
942         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
943         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
944         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
945         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
946 #ifdef CONFIG_X86_64
947         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
948         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
949         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
950         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
951         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
952         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
953         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
954         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
955 #endif
956         default: BUG();
957         }
958         ctxt->ops->put_fpu(ctxt);
959 }
960
961 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
962 {
963         ctxt->ops->get_fpu(ctxt);
964         switch (reg) {
965         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
966         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
967         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
968         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
969         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
970         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
971         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
972         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
973         default: BUG();
974         }
975         ctxt->ops->put_fpu(ctxt);
976 }
977
978 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
979 {
980         ctxt->ops->get_fpu(ctxt);
981         switch (reg) {
982         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
983         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
984         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
985         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
986         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
987         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
988         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
989         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
990         default: BUG();
991         }
992         ctxt->ops->put_fpu(ctxt);
993 }
994
995 static int em_fninit(struct x86_emulate_ctxt *ctxt)
996 {
997         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
998                 return emulate_nm(ctxt);
999
1000         ctxt->ops->get_fpu(ctxt);
1001         asm volatile("fninit");
1002         ctxt->ops->put_fpu(ctxt);
1003         return X86EMUL_CONTINUE;
1004 }
1005
1006 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
1007 {
1008         u16 fcw;
1009
1010         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1011                 return emulate_nm(ctxt);
1012
1013         ctxt->ops->get_fpu(ctxt);
1014         asm volatile("fnstcw %0": "+m"(fcw));
1015         ctxt->ops->put_fpu(ctxt);
1016
1017         /* force 2 byte destination */
1018         ctxt->dst.bytes = 2;
1019         ctxt->dst.val = fcw;
1020
1021         return X86EMUL_CONTINUE;
1022 }
1023
1024 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1025 {
1026         u16 fsw;
1027
1028         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1029                 return emulate_nm(ctxt);
1030
1031         ctxt->ops->get_fpu(ctxt);
1032         asm volatile("fnstsw %0": "+m"(fsw));
1033         ctxt->ops->put_fpu(ctxt);
1034
1035         /* force 2 byte destination */
1036         ctxt->dst.bytes = 2;
1037         ctxt->dst.val = fsw;
1038
1039         return X86EMUL_CONTINUE;
1040 }
1041
1042 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1043                                     struct operand *op)
1044 {
1045         unsigned reg = ctxt->modrm_reg;
1046
1047         if (!(ctxt->d & ModRM))
1048                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1049
1050         if (ctxt->d & Sse) {
1051                 op->type = OP_XMM;
1052                 op->bytes = 16;
1053                 op->addr.xmm = reg;
1054                 read_sse_reg(ctxt, &op->vec_val, reg);
1055                 return;
1056         }
1057         if (ctxt->d & Mmx) {
1058                 reg &= 7;
1059                 op->type = OP_MM;
1060                 op->bytes = 8;
1061                 op->addr.mm = reg;
1062                 return;
1063         }
1064
1065         op->type = OP_REG;
1066         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1067         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1068
1069         fetch_register_operand(op);
1070         op->orig_val = op->val;
1071 }
1072
1073 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1074 {
1075         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1076                 ctxt->modrm_seg = VCPU_SREG_SS;
1077 }
1078
1079 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1080                         struct operand *op)
1081 {
1082         u8 sib;
1083         int index_reg, base_reg, scale;
1084         int rc = X86EMUL_CONTINUE;
1085         ulong modrm_ea = 0;
1086
1087         ctxt->modrm_reg = ((ctxt->rex_prefix << 1) & 8); /* REX.R */
1088         index_reg = (ctxt->rex_prefix << 2) & 8; /* REX.X */
1089         base_reg = (ctxt->rex_prefix << 3) & 8; /* REX.B */
1090
1091         ctxt->modrm_mod = (ctxt->modrm & 0xc0) >> 6;
1092         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1093         ctxt->modrm_rm = base_reg | (ctxt->modrm & 0x07);
1094         ctxt->modrm_seg = VCPU_SREG_DS;
1095
1096         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1097                 op->type = OP_REG;
1098                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1099                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1100                                 ctxt->d & ByteOp);
1101                 if (ctxt->d & Sse) {
1102                         op->type = OP_XMM;
1103                         op->bytes = 16;
1104                         op->addr.xmm = ctxt->modrm_rm;
1105                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1106                         return rc;
1107                 }
1108                 if (ctxt->d & Mmx) {
1109                         op->type = OP_MM;
1110                         op->bytes = 8;
1111                         op->addr.mm = ctxt->modrm_rm & 7;
1112                         return rc;
1113                 }
1114                 fetch_register_operand(op);
1115                 return rc;
1116         }
1117
1118         op->type = OP_MEM;
1119
1120         if (ctxt->ad_bytes == 2) {
1121                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1122                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1123                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1124                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1125
1126                 /* 16-bit ModR/M decode. */
1127                 switch (ctxt->modrm_mod) {
1128                 case 0:
1129                         if (ctxt->modrm_rm == 6)
1130                                 modrm_ea += insn_fetch(u16, ctxt);
1131                         break;
1132                 case 1:
1133                         modrm_ea += insn_fetch(s8, ctxt);
1134                         break;
1135                 case 2:
1136                         modrm_ea += insn_fetch(u16, ctxt);
1137                         break;
1138                 }
1139                 switch (ctxt->modrm_rm) {
1140                 case 0:
1141                         modrm_ea += bx + si;
1142                         break;
1143                 case 1:
1144                         modrm_ea += bx + di;
1145                         break;
1146                 case 2:
1147                         modrm_ea += bp + si;
1148                         break;
1149                 case 3:
1150                         modrm_ea += bp + di;
1151                         break;
1152                 case 4:
1153                         modrm_ea += si;
1154                         break;
1155                 case 5:
1156                         modrm_ea += di;
1157                         break;
1158                 case 6:
1159                         if (ctxt->modrm_mod != 0)
1160                                 modrm_ea += bp;
1161                         break;
1162                 case 7:
1163                         modrm_ea += bx;
1164                         break;
1165                 }
1166                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1167                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1168                         ctxt->modrm_seg = VCPU_SREG_SS;
1169                 modrm_ea = (u16)modrm_ea;
1170         } else {
1171                 /* 32/64-bit ModR/M decode. */
1172                 if ((ctxt->modrm_rm & 7) == 4) {
1173                         sib = insn_fetch(u8, ctxt);
1174                         index_reg |= (sib >> 3) & 7;
1175                         base_reg |= sib & 7;
1176                         scale = sib >> 6;
1177
1178                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1179                                 modrm_ea += insn_fetch(s32, ctxt);
1180                         else {
1181                                 modrm_ea += reg_read(ctxt, base_reg);
1182                                 adjust_modrm_seg(ctxt, base_reg);
1183                         }
1184                         if (index_reg != 4)
1185                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1186                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1187                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1188                                 ctxt->rip_relative = 1;
1189                 } else {
1190                         base_reg = ctxt->modrm_rm;
1191                         modrm_ea += reg_read(ctxt, base_reg);
1192                         adjust_modrm_seg(ctxt, base_reg);
1193                 }
1194                 switch (ctxt->modrm_mod) {
1195                 case 0:
1196                         if (ctxt->modrm_rm == 5)
1197                                 modrm_ea += insn_fetch(s32, ctxt);
1198                         break;
1199                 case 1:
1200                         modrm_ea += insn_fetch(s8, ctxt);
1201                         break;
1202                 case 2:
1203                         modrm_ea += insn_fetch(s32, ctxt);
1204                         break;
1205                 }
1206         }
1207         op->addr.mem.ea = modrm_ea;
1208         if (ctxt->ad_bytes != 8)
1209                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
1210
1211 done:
1212         return rc;
1213 }
1214
1215 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1216                       struct operand *op)
1217 {
1218         int rc = X86EMUL_CONTINUE;
1219
1220         op->type = OP_MEM;
1221         switch (ctxt->ad_bytes) {
1222         case 2:
1223                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1224                 break;
1225         case 4:
1226                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1227                 break;
1228         case 8:
1229                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1230                 break;
1231         }
1232 done:
1233         return rc;
1234 }
1235
1236 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1237 {
1238         long sv = 0, mask;
1239
1240         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1241                 mask = ~((long)ctxt->dst.bytes * 8 - 1);
1242
1243                 if (ctxt->src.bytes == 2)
1244                         sv = (s16)ctxt->src.val & (s16)mask;
1245                 else if (ctxt->src.bytes == 4)
1246                         sv = (s32)ctxt->src.val & (s32)mask;
1247                 else
1248                         sv = (s64)ctxt->src.val & (s64)mask;
1249
1250                 ctxt->dst.addr.mem.ea += (sv >> 3);
1251         }
1252
1253         /* only subword offset */
1254         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1255 }
1256
1257 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1258                          unsigned long addr, void *dest, unsigned size)
1259 {
1260         int rc;
1261         struct read_cache *mc = &ctxt->mem_read;
1262
1263         if (mc->pos < mc->end)
1264                 goto read_cached;
1265
1266         WARN_ON((mc->end + size) >= sizeof(mc->data));
1267
1268         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1269                                       &ctxt->exception);
1270         if (rc != X86EMUL_CONTINUE)
1271                 return rc;
1272
1273         mc->end += size;
1274
1275 read_cached:
1276         memcpy(dest, mc->data + mc->pos, size);
1277         mc->pos += size;
1278         return X86EMUL_CONTINUE;
1279 }
1280
1281 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1282                           struct segmented_address addr,
1283                           void *data,
1284                           unsigned size)
1285 {
1286         int rc;
1287         ulong linear;
1288
1289         rc = linearize(ctxt, addr, size, false, &linear);
1290         if (rc != X86EMUL_CONTINUE)
1291                 return rc;
1292         return read_emulated(ctxt, linear, data, size);
1293 }
1294
1295 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1296                            struct segmented_address addr,
1297                            const void *data,
1298                            unsigned size)
1299 {
1300         int rc;
1301         ulong linear;
1302
1303         rc = linearize(ctxt, addr, size, true, &linear);
1304         if (rc != X86EMUL_CONTINUE)
1305                 return rc;
1306         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1307                                          &ctxt->exception);
1308 }
1309
1310 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1311                              struct segmented_address addr,
1312                              const void *orig_data, const void *data,
1313                              unsigned size)
1314 {
1315         int rc;
1316         ulong linear;
1317
1318         rc = linearize(ctxt, addr, size, true, &linear);
1319         if (rc != X86EMUL_CONTINUE)
1320                 return rc;
1321         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1322                                            size, &ctxt->exception);
1323 }
1324
1325 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1326                            unsigned int size, unsigned short port,
1327                            void *dest)
1328 {
1329         struct read_cache *rc = &ctxt->io_read;
1330
1331         if (rc->pos == rc->end) { /* refill pio read ahead */
1332                 unsigned int in_page, n;
1333                 unsigned int count = ctxt->rep_prefix ?
1334                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1335                 in_page = (ctxt->eflags & EFLG_DF) ?
1336                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1337                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1338                 n = min3(in_page, (unsigned int)sizeof(rc->data) / size, count);
1339                 if (n == 0)
1340                         n = 1;
1341                 rc->pos = rc->end = 0;
1342                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1343                         return 0;
1344                 rc->end = n * size;
1345         }
1346
1347         if (ctxt->rep_prefix && (ctxt->d & String) &&
1348             !(ctxt->eflags & EFLG_DF)) {
1349                 ctxt->dst.data = rc->data + rc->pos;
1350                 ctxt->dst.type = OP_MEM_STR;
1351                 ctxt->dst.count = (rc->end - rc->pos) / size;
1352                 rc->pos = rc->end;
1353         } else {
1354                 memcpy(dest, rc->data + rc->pos, size);
1355                 rc->pos += size;
1356         }
1357         return 1;
1358 }
1359
1360 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1361                                      u16 index, struct desc_struct *desc)
1362 {
1363         struct desc_ptr dt;
1364         ulong addr;
1365
1366         ctxt->ops->get_idt(ctxt, &dt);
1367
1368         if (dt.size < index * 8 + 7)
1369                 return emulate_gp(ctxt, index << 3 | 0x2);
1370
1371         addr = dt.address + index * 8;
1372         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1373                                    &ctxt->exception);
1374 }
1375
1376 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1377                                      u16 selector, struct desc_ptr *dt)
1378 {
1379         const struct x86_emulate_ops *ops = ctxt->ops;
1380         u32 base3 = 0;
1381
1382         if (selector & 1 << 2) {
1383                 struct desc_struct desc;
1384                 u16 sel;
1385
1386                 memset (dt, 0, sizeof *dt);
1387                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1388                                       VCPU_SREG_LDTR))
1389                         return;
1390
1391                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1392                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1393         } else
1394                 ops->get_gdt(ctxt, dt);
1395 }
1396
1397 /* allowed just for 8 bytes segments */
1398 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1399                                    u16 selector, struct desc_struct *desc,
1400                                    ulong *desc_addr_p)
1401 {
1402         struct desc_ptr dt;
1403         u16 index = selector >> 3;
1404         ulong addr;
1405
1406         get_descriptor_table_ptr(ctxt, selector, &dt);
1407
1408         if (dt.size < index * 8 + 7)
1409                 return emulate_gp(ctxt, selector & 0xfffc);
1410
1411         *desc_addr_p = addr = dt.address + index * 8;
1412         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1413                                    &ctxt->exception);
1414 }
1415
1416 /* allowed just for 8 bytes segments */
1417 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1418                                     u16 selector, struct desc_struct *desc)
1419 {
1420         struct desc_ptr dt;
1421         u16 index = selector >> 3;
1422         ulong addr;
1423
1424         get_descriptor_table_ptr(ctxt, selector, &dt);
1425
1426         if (dt.size < index * 8 + 7)
1427                 return emulate_gp(ctxt, selector & 0xfffc);
1428
1429         addr = dt.address + index * 8;
1430         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1431                                     &ctxt->exception);
1432 }
1433
1434 /* Does not support long mode */
1435 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1436                                      u16 selector, int seg, u8 cpl, bool in_task_switch)
1437 {
1438         struct desc_struct seg_desc, old_desc;
1439         u8 dpl, rpl;
1440         unsigned err_vec = GP_VECTOR;
1441         u32 err_code = 0;
1442         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1443         ulong desc_addr;
1444         int ret;
1445         u16 dummy;
1446         u32 base3 = 0;
1447
1448         memset(&seg_desc, 0, sizeof seg_desc);
1449
1450         if (ctxt->mode == X86EMUL_MODE_REAL) {
1451                 /* set real mode segment descriptor (keep limit etc. for
1452                  * unreal mode) */
1453                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1454                 set_desc_base(&seg_desc, selector << 4);
1455                 goto load;
1456         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1457                 /* VM86 needs a clean new segment descriptor */
1458                 set_desc_base(&seg_desc, selector << 4);
1459                 set_desc_limit(&seg_desc, 0xffff);
1460                 seg_desc.type = 3;
1461                 seg_desc.p = 1;
1462                 seg_desc.s = 1;
1463                 seg_desc.dpl = 3;
1464                 goto load;
1465         }
1466
1467         rpl = selector & 3;
1468
1469         /* NULL selector is not valid for TR, CS and SS (except for long mode) */
1470         if ((seg == VCPU_SREG_CS
1471              || (seg == VCPU_SREG_SS
1472                  && (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl))
1473              || seg == VCPU_SREG_TR)
1474             && null_selector)
1475                 goto exception;
1476
1477         /* TR should be in GDT only */
1478         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1479                 goto exception;
1480
1481         if (null_selector) /* for NULL selector skip all following checks */
1482                 goto load;
1483
1484         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1485         if (ret != X86EMUL_CONTINUE)
1486                 return ret;
1487
1488         err_code = selector & 0xfffc;
1489         err_vec = in_task_switch ? TS_VECTOR : GP_VECTOR;
1490
1491         /* can't load system descriptor into segment selector */
1492         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1493                 goto exception;
1494
1495         if (!seg_desc.p) {
1496                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1497                 goto exception;
1498         }
1499
1500         dpl = seg_desc.dpl;
1501
1502         switch (seg) {
1503         case VCPU_SREG_SS:
1504                 /*
1505                  * segment is not a writable data segment or segment
1506                  * selector's RPL != CPL or segment selector's RPL != CPL
1507                  */
1508                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1509                         goto exception;
1510                 break;
1511         case VCPU_SREG_CS:
1512                 if (!(seg_desc.type & 8))
1513                         goto exception;
1514
1515                 if (seg_desc.type & 4) {
1516                         /* conforming */
1517                         if (dpl > cpl)
1518                                 goto exception;
1519                 } else {
1520                         /* nonconforming */
1521                         if (rpl > cpl || dpl != cpl)
1522                                 goto exception;
1523                 }
1524                 /* in long-mode d/b must be clear if l is set */
1525                 if (seg_desc.d && seg_desc.l) {
1526                         u64 efer = 0;
1527
1528                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1529                         if (efer & EFER_LMA)
1530                                 goto exception;
1531                 }
1532
1533                 /* CS(RPL) <- CPL */
1534                 selector = (selector & 0xfffc) | cpl;
1535                 break;
1536         case VCPU_SREG_TR:
1537                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1538                         goto exception;
1539                 old_desc = seg_desc;
1540                 seg_desc.type |= 2; /* busy */
1541                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1542                                                   sizeof(seg_desc), &ctxt->exception);
1543                 if (ret != X86EMUL_CONTINUE)
1544                         return ret;
1545                 break;
1546         case VCPU_SREG_LDTR:
1547                 if (seg_desc.s || seg_desc.type != 2)
1548                         goto exception;
1549                 break;
1550         default: /*  DS, ES, FS, or GS */
1551                 /*
1552                  * segment is not a data or readable code segment or
1553                  * ((segment is a data or nonconforming code segment)
1554                  * and (both RPL and CPL > DPL))
1555                  */
1556                 if ((seg_desc.type & 0xa) == 0x8 ||
1557                     (((seg_desc.type & 0xc) != 0xc) &&
1558                      (rpl > dpl && cpl > dpl)))
1559                         goto exception;
1560                 break;
1561         }
1562
1563         if (seg_desc.s) {
1564                 /* mark segment as accessed */
1565                 seg_desc.type |= 1;
1566                 ret = write_segment_descriptor(ctxt, selector, &seg_desc);
1567                 if (ret != X86EMUL_CONTINUE)
1568                         return ret;
1569         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1570                 ret = ctxt->ops->read_std(ctxt, desc_addr+8, &base3,
1571                                 sizeof(base3), &ctxt->exception);
1572                 if (ret != X86EMUL_CONTINUE)
1573                         return ret;
1574         }
1575 load:
1576         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1577         return X86EMUL_CONTINUE;
1578 exception:
1579         return emulate_exception(ctxt, err_vec, err_code, true);
1580 }
1581
1582 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1583                                    u16 selector, int seg)
1584 {
1585         u8 cpl = ctxt->ops->cpl(ctxt);
1586         return __load_segment_descriptor(ctxt, selector, seg, cpl, false);
1587 }
1588
1589 static void write_register_operand(struct operand *op)
1590 {
1591         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1592         switch (op->bytes) {
1593         case 1:
1594                 *(u8 *)op->addr.reg = (u8)op->val;
1595                 break;
1596         case 2:
1597                 *(u16 *)op->addr.reg = (u16)op->val;
1598                 break;
1599         case 4:
1600                 *op->addr.reg = (u32)op->val;
1601                 break;  /* 64b: zero-extend */
1602         case 8:
1603                 *op->addr.reg = op->val;
1604                 break;
1605         }
1606 }
1607
1608 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1609 {
1610         switch (op->type) {
1611         case OP_REG:
1612                 write_register_operand(op);
1613                 break;
1614         case OP_MEM:
1615                 if (ctxt->lock_prefix)
1616                         return segmented_cmpxchg(ctxt,
1617                                                  op->addr.mem,
1618                                                  &op->orig_val,
1619                                                  &op->val,
1620                                                  op->bytes);
1621                 else
1622                         return segmented_write(ctxt,
1623                                                op->addr.mem,
1624                                                &op->val,
1625                                                op->bytes);
1626                 break;
1627         case OP_MEM_STR:
1628                 return segmented_write(ctxt,
1629                                        op->addr.mem,
1630                                        op->data,
1631                                        op->bytes * op->count);
1632                 break;
1633         case OP_XMM:
1634                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1635                 break;
1636         case OP_MM:
1637                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1638                 break;
1639         case OP_NONE:
1640                 /* no writeback */
1641                 break;
1642         default:
1643                 break;
1644         }
1645         return X86EMUL_CONTINUE;
1646 }
1647
1648 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1649 {
1650         struct segmented_address addr;
1651
1652         rsp_increment(ctxt, -bytes);
1653         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1654         addr.seg = VCPU_SREG_SS;
1655
1656         return segmented_write(ctxt, addr, data, bytes);
1657 }
1658
1659 static int em_push(struct x86_emulate_ctxt *ctxt)
1660 {
1661         /* Disable writeback. */
1662         ctxt->dst.type = OP_NONE;
1663         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1664 }
1665
1666 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1667                        void *dest, int len)
1668 {
1669         int rc;
1670         struct segmented_address addr;
1671
1672         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1673         addr.seg = VCPU_SREG_SS;
1674         rc = segmented_read(ctxt, addr, dest, len);
1675         if (rc != X86EMUL_CONTINUE)
1676                 return rc;
1677
1678         rsp_increment(ctxt, len);
1679         return rc;
1680 }
1681
1682 static int em_pop(struct x86_emulate_ctxt *ctxt)
1683 {
1684         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1685 }
1686
1687 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1688                         void *dest, int len)
1689 {
1690         int rc;
1691         unsigned long val, change_mask;
1692         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1693         int cpl = ctxt->ops->cpl(ctxt);
1694
1695         rc = emulate_pop(ctxt, &val, len);
1696         if (rc != X86EMUL_CONTINUE)
1697                 return rc;
1698
1699         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1700                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_AC | EFLG_ID;
1701
1702         switch(ctxt->mode) {
1703         case X86EMUL_MODE_PROT64:
1704         case X86EMUL_MODE_PROT32:
1705         case X86EMUL_MODE_PROT16:
1706                 if (cpl == 0)
1707                         change_mask |= EFLG_IOPL;
1708                 if (cpl <= iopl)
1709                         change_mask |= EFLG_IF;
1710                 break;
1711         case X86EMUL_MODE_VM86:
1712                 if (iopl < 3)
1713                         return emulate_gp(ctxt, 0);
1714                 change_mask |= EFLG_IF;
1715                 break;
1716         default: /* real mode */
1717                 change_mask |= (EFLG_IOPL | EFLG_IF);
1718                 break;
1719         }
1720
1721         *(unsigned long *)dest =
1722                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1723
1724         return rc;
1725 }
1726
1727 static int em_popf(struct x86_emulate_ctxt *ctxt)
1728 {
1729         ctxt->dst.type = OP_REG;
1730         ctxt->dst.addr.reg = &ctxt->eflags;
1731         ctxt->dst.bytes = ctxt->op_bytes;
1732         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1733 }
1734
1735 static int em_enter(struct x86_emulate_ctxt *ctxt)
1736 {
1737         int rc;
1738         unsigned frame_size = ctxt->src.val;
1739         unsigned nesting_level = ctxt->src2.val & 31;
1740         ulong rbp;
1741
1742         if (nesting_level)
1743                 return X86EMUL_UNHANDLEABLE;
1744
1745         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1746         rc = push(ctxt, &rbp, stack_size(ctxt));
1747         if (rc != X86EMUL_CONTINUE)
1748                 return rc;
1749         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1750                       stack_mask(ctxt));
1751         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1752                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1753                       stack_mask(ctxt));
1754         return X86EMUL_CONTINUE;
1755 }
1756
1757 static int em_leave(struct x86_emulate_ctxt *ctxt)
1758 {
1759         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1760                       stack_mask(ctxt));
1761         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1762 }
1763
1764 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1765 {
1766         int seg = ctxt->src2.val;
1767
1768         ctxt->src.val = get_segment_selector(ctxt, seg);
1769
1770         return em_push(ctxt);
1771 }
1772
1773 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1774 {
1775         int seg = ctxt->src2.val;
1776         unsigned long selector;
1777         int rc;
1778
1779         rc = emulate_pop(ctxt, &selector, ctxt->op_bytes);
1780         if (rc != X86EMUL_CONTINUE)
1781                 return rc;
1782
1783         if (ctxt->modrm_reg == VCPU_SREG_SS)
1784                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
1785
1786         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1787         return rc;
1788 }
1789
1790 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1791 {
1792         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1793         int rc = X86EMUL_CONTINUE;
1794         int reg = VCPU_REGS_RAX;
1795
1796         while (reg <= VCPU_REGS_RDI) {
1797                 (reg == VCPU_REGS_RSP) ?
1798                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
1799
1800                 rc = em_push(ctxt);
1801                 if (rc != X86EMUL_CONTINUE)
1802                         return rc;
1803
1804                 ++reg;
1805         }
1806
1807         return rc;
1808 }
1809
1810 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1811 {
1812         ctxt->src.val =  (unsigned long)ctxt->eflags;
1813         return em_push(ctxt);
1814 }
1815
1816 static int em_popa(struct x86_emulate_ctxt *ctxt)
1817 {
1818         int rc = X86EMUL_CONTINUE;
1819         int reg = VCPU_REGS_RDI;
1820
1821         while (reg >= VCPU_REGS_RAX) {
1822                 if (reg == VCPU_REGS_RSP) {
1823                         rsp_increment(ctxt, ctxt->op_bytes);
1824                         --reg;
1825                 }
1826
1827                 rc = emulate_pop(ctxt, reg_rmw(ctxt, reg), ctxt->op_bytes);
1828                 if (rc != X86EMUL_CONTINUE)
1829                         break;
1830                 --reg;
1831         }
1832         return rc;
1833 }
1834
1835 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1836 {
1837         const struct x86_emulate_ops *ops = ctxt->ops;
1838         int rc;
1839         struct desc_ptr dt;
1840         gva_t cs_addr;
1841         gva_t eip_addr;
1842         u16 cs, eip;
1843
1844         /* TODO: Add limit checks */
1845         ctxt->src.val = ctxt->eflags;
1846         rc = em_push(ctxt);
1847         if (rc != X86EMUL_CONTINUE)
1848                 return rc;
1849
1850         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1851
1852         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
1853         rc = em_push(ctxt);
1854         if (rc != X86EMUL_CONTINUE)
1855                 return rc;
1856
1857         ctxt->src.val = ctxt->_eip;
1858         rc = em_push(ctxt);
1859         if (rc != X86EMUL_CONTINUE)
1860                 return rc;
1861
1862         ops->get_idt(ctxt, &dt);
1863
1864         eip_addr = dt.address + (irq << 2);
1865         cs_addr = dt.address + (irq << 2) + 2;
1866
1867         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
1868         if (rc != X86EMUL_CONTINUE)
1869                 return rc;
1870
1871         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
1872         if (rc != X86EMUL_CONTINUE)
1873                 return rc;
1874
1875         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
1876         if (rc != X86EMUL_CONTINUE)
1877                 return rc;
1878
1879         ctxt->_eip = eip;
1880
1881         return rc;
1882 }
1883
1884 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1885 {
1886         int rc;
1887
1888         invalidate_registers(ctxt);
1889         rc = __emulate_int_real(ctxt, irq);
1890         if (rc == X86EMUL_CONTINUE)
1891                 writeback_registers(ctxt);
1892         return rc;
1893 }
1894
1895 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
1896 {
1897         switch(ctxt->mode) {
1898         case X86EMUL_MODE_REAL:
1899                 return __emulate_int_real(ctxt, irq);
1900         case X86EMUL_MODE_VM86:
1901         case X86EMUL_MODE_PROT16:
1902         case X86EMUL_MODE_PROT32:
1903         case X86EMUL_MODE_PROT64:
1904         default:
1905                 /* Protected mode interrupts unimplemented yet */
1906                 return X86EMUL_UNHANDLEABLE;
1907         }
1908 }
1909
1910 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
1911 {
1912         int rc = X86EMUL_CONTINUE;
1913         unsigned long temp_eip = 0;
1914         unsigned long temp_eflags = 0;
1915         unsigned long cs = 0;
1916         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1917                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1918                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1919         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1920
1921         /* TODO: Add stack limit check */
1922
1923         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
1924
1925         if (rc != X86EMUL_CONTINUE)
1926                 return rc;
1927
1928         if (temp_eip & ~0xffff)
1929                 return emulate_gp(ctxt, 0);
1930
1931         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
1932
1933         if (rc != X86EMUL_CONTINUE)
1934                 return rc;
1935
1936         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
1937
1938         if (rc != X86EMUL_CONTINUE)
1939                 return rc;
1940
1941         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
1942
1943         if (rc != X86EMUL_CONTINUE)
1944                 return rc;
1945
1946         ctxt->_eip = temp_eip;
1947
1948
1949         if (ctxt->op_bytes == 4)
1950                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
1951         else if (ctxt->op_bytes == 2) {
1952                 ctxt->eflags &= ~0xffff;
1953                 ctxt->eflags |= temp_eflags;
1954         }
1955
1956         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
1957         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
1958
1959         return rc;
1960 }
1961
1962 static int em_iret(struct x86_emulate_ctxt *ctxt)
1963 {
1964         switch(ctxt->mode) {
1965         case X86EMUL_MODE_REAL:
1966                 return emulate_iret_real(ctxt);
1967         case X86EMUL_MODE_VM86:
1968         case X86EMUL_MODE_PROT16:
1969         case X86EMUL_MODE_PROT32:
1970         case X86EMUL_MODE_PROT64:
1971         default:
1972                 /* iret from protected mode unimplemented yet */
1973                 return X86EMUL_UNHANDLEABLE;
1974         }
1975 }
1976
1977 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
1978 {
1979         int rc;
1980         unsigned short sel;
1981
1982         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
1983
1984         rc = load_segment_descriptor(ctxt, sel, VCPU_SREG_CS);
1985         if (rc != X86EMUL_CONTINUE)
1986                 return rc;
1987
1988         ctxt->_eip = 0;
1989         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
1990         return X86EMUL_CONTINUE;
1991 }
1992
1993 static int em_grp45(struct x86_emulate_ctxt *ctxt)
1994 {
1995         int rc = X86EMUL_CONTINUE;
1996
1997         switch (ctxt->modrm_reg) {
1998         case 2: /* call near abs */ {
1999                 long int old_eip;
2000                 old_eip = ctxt->_eip;
2001                 ctxt->_eip = ctxt->src.val;
2002                 ctxt->src.val = old_eip;
2003                 rc = em_push(ctxt);
2004                 break;
2005         }
2006         case 4: /* jmp abs */
2007                 ctxt->_eip = ctxt->src.val;
2008                 break;
2009         case 5: /* jmp far */
2010                 rc = em_jmp_far(ctxt);
2011                 break;
2012         case 6: /* push */
2013                 rc = em_push(ctxt);
2014                 break;
2015         }
2016         return rc;
2017 }
2018
2019 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
2020 {
2021         u64 old = ctxt->dst.orig_val64;
2022
2023         if (ctxt->dst.bytes == 16)
2024                 return X86EMUL_UNHANDLEABLE;
2025
2026         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2027             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2028                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2029                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2030                 ctxt->eflags &= ~EFLG_ZF;
2031         } else {
2032                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2033                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2034
2035                 ctxt->eflags |= EFLG_ZF;
2036         }
2037         return X86EMUL_CONTINUE;
2038 }
2039
2040 static int em_ret(struct x86_emulate_ctxt *ctxt)
2041 {
2042         ctxt->dst.type = OP_REG;
2043         ctxt->dst.addr.reg = &ctxt->_eip;
2044         ctxt->dst.bytes = ctxt->op_bytes;
2045         return em_pop(ctxt);
2046 }
2047
2048 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2049 {
2050         int rc;
2051         unsigned long cs;
2052         int cpl = ctxt->ops->cpl(ctxt);
2053
2054         rc = emulate_pop(ctxt, &ctxt->_eip, ctxt->op_bytes);
2055         if (rc != X86EMUL_CONTINUE)
2056                 return rc;
2057         if (ctxt->op_bytes == 4)
2058                 ctxt->_eip = (u32)ctxt->_eip;
2059         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2060         if (rc != X86EMUL_CONTINUE)
2061                 return rc;
2062         /* Outer-privilege level return is not implemented */
2063         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
2064                 return X86EMUL_UNHANDLEABLE;
2065         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2066         return rc;
2067 }
2068
2069 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2070 {
2071         int rc;
2072
2073         rc = em_ret_far(ctxt);
2074         if (rc != X86EMUL_CONTINUE)
2075                 return rc;
2076         rsp_increment(ctxt, ctxt->src.val);
2077         return X86EMUL_CONTINUE;
2078 }
2079
2080 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2081 {
2082         /* Save real source value, then compare EAX against destination. */
2083         ctxt->dst.orig_val = ctxt->dst.val;
2084         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2085         ctxt->src.orig_val = ctxt->src.val;
2086         ctxt->src.val = ctxt->dst.orig_val;
2087         fastop(ctxt, em_cmp);
2088
2089         if (ctxt->eflags & EFLG_ZF) {
2090                 /* Success: write back to memory. */
2091                 ctxt->dst.val = ctxt->src.orig_val;
2092         } else {
2093                 /* Failure: write the value we saw to EAX. */
2094                 ctxt->dst.type = OP_REG;
2095                 ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2096                 ctxt->dst.val = ctxt->dst.orig_val;
2097         }
2098         return X86EMUL_CONTINUE;
2099 }
2100
2101 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2102 {
2103         int seg = ctxt->src2.val;
2104         unsigned short sel;
2105         int rc;
2106
2107         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2108
2109         rc = load_segment_descriptor(ctxt, sel, seg);
2110         if (rc != X86EMUL_CONTINUE)
2111                 return rc;
2112
2113         ctxt->dst.val = ctxt->src.val;
2114         return rc;
2115 }
2116
2117 static void
2118 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2119                         struct desc_struct *cs, struct desc_struct *ss)
2120 {
2121         cs->l = 0;              /* will be adjusted later */
2122         set_desc_base(cs, 0);   /* flat segment */
2123         cs->g = 1;              /* 4kb granularity */
2124         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2125         cs->type = 0x0b;        /* Read, Execute, Accessed */
2126         cs->s = 1;
2127         cs->dpl = 0;            /* will be adjusted later */
2128         cs->p = 1;
2129         cs->d = 1;
2130         cs->avl = 0;
2131
2132         set_desc_base(ss, 0);   /* flat segment */
2133         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2134         ss->g = 1;              /* 4kb granularity */
2135         ss->s = 1;
2136         ss->type = 0x03;        /* Read/Write, Accessed */
2137         ss->d = 1;              /* 32bit stack segment */
2138         ss->dpl = 0;
2139         ss->p = 1;
2140         ss->l = 0;
2141         ss->avl = 0;
2142 }
2143
2144 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2145 {
2146         u32 eax, ebx, ecx, edx;
2147
2148         eax = ecx = 0;
2149         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2150         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2151                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2152                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2153 }
2154
2155 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2156 {
2157         const struct x86_emulate_ops *ops = ctxt->ops;
2158         u32 eax, ebx, ecx, edx;
2159
2160         /*
2161          * syscall should always be enabled in longmode - so only become
2162          * vendor specific (cpuid) if other modes are active...
2163          */
2164         if (ctxt->mode == X86EMUL_MODE_PROT64)
2165                 return true;
2166
2167         eax = 0x00000000;
2168         ecx = 0x00000000;
2169         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2170         /*
2171          * Intel ("GenuineIntel")
2172          * remark: Intel CPUs only support "syscall" in 64bit
2173          * longmode. Also an 64bit guest with a
2174          * 32bit compat-app running will #UD !! While this
2175          * behaviour can be fixed (by emulating) into AMD
2176          * response - CPUs of AMD can't behave like Intel.
2177          */
2178         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2179             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2180             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2181                 return false;
2182
2183         /* AMD ("AuthenticAMD") */
2184         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2185             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2186             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2187                 return true;
2188
2189         /* AMD ("AMDisbetter!") */
2190         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2191             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2192             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2193                 return true;
2194
2195         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2196         return false;
2197 }
2198
2199 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2200 {
2201         const struct x86_emulate_ops *ops = ctxt->ops;
2202         struct desc_struct cs, ss;
2203         u64 msr_data;
2204         u16 cs_sel, ss_sel;
2205         u64 efer = 0;
2206
2207         /* syscall is not available in real mode */
2208         if (ctxt->mode == X86EMUL_MODE_REAL ||
2209             ctxt->mode == X86EMUL_MODE_VM86)
2210                 return emulate_ud(ctxt);
2211
2212         if (!(em_syscall_is_enabled(ctxt)))
2213                 return emulate_ud(ctxt);
2214
2215         ops->get_msr(ctxt, MSR_EFER, &efer);
2216         setup_syscalls_segments(ctxt, &cs, &ss);
2217
2218         if (!(efer & EFER_SCE))
2219                 return emulate_ud(ctxt);
2220
2221         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2222         msr_data >>= 32;
2223         cs_sel = (u16)(msr_data & 0xfffc);
2224         ss_sel = (u16)(msr_data + 8);
2225
2226         if (efer & EFER_LMA) {
2227                 cs.d = 0;
2228                 cs.l = 1;
2229         }
2230         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2231         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2232
2233         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2234         if (efer & EFER_LMA) {
2235 #ifdef CONFIG_X86_64
2236                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags;
2237
2238                 ops->get_msr(ctxt,
2239                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2240                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2241                 ctxt->_eip = msr_data;
2242
2243                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2244                 ctxt->eflags &= ~msr_data;
2245 #endif
2246         } else {
2247                 /* legacy mode */
2248                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2249                 ctxt->_eip = (u32)msr_data;
2250
2251                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF);
2252         }
2253
2254         return X86EMUL_CONTINUE;
2255 }
2256
2257 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2258 {
2259         const struct x86_emulate_ops *ops = ctxt->ops;
2260         struct desc_struct cs, ss;
2261         u64 msr_data;
2262         u16 cs_sel, ss_sel;
2263         u64 efer = 0;
2264
2265         ops->get_msr(ctxt, MSR_EFER, &efer);
2266         /* inject #GP if in real mode */
2267         if (ctxt->mode == X86EMUL_MODE_REAL)
2268                 return emulate_gp(ctxt, 0);
2269
2270         /*
2271          * Not recognized on AMD in compat mode (but is recognized in legacy
2272          * mode).
2273          */
2274         if ((ctxt->mode == X86EMUL_MODE_PROT32) && (efer & EFER_LMA)
2275             && !vendor_intel(ctxt))
2276                 return emulate_ud(ctxt);
2277
2278         /* XXX sysenter/sysexit have not been tested in 64bit mode.
2279         * Therefore, we inject an #UD.
2280         */
2281         if (ctxt->mode == X86EMUL_MODE_PROT64)
2282                 return emulate_ud(ctxt);
2283
2284         setup_syscalls_segments(ctxt, &cs, &ss);
2285
2286         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2287         switch (ctxt->mode) {
2288         case X86EMUL_MODE_PROT32:
2289                 if ((msr_data & 0xfffc) == 0x0)
2290                         return emulate_gp(ctxt, 0);
2291                 break;
2292         case X86EMUL_MODE_PROT64:
2293                 if (msr_data == 0x0)
2294                         return emulate_gp(ctxt, 0);
2295                 break;
2296         default:
2297                 break;
2298         }
2299
2300         ctxt->eflags &= ~(EFLG_VM | EFLG_IF);
2301         cs_sel = (u16)msr_data;
2302         cs_sel &= ~SELECTOR_RPL_MASK;
2303         ss_sel = cs_sel + 8;
2304         ss_sel &= ~SELECTOR_RPL_MASK;
2305         if (ctxt->mode == X86EMUL_MODE_PROT64 || (efer & EFER_LMA)) {
2306                 cs.d = 0;
2307                 cs.l = 1;
2308         }
2309
2310         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2311         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2312
2313         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2314         ctxt->_eip = msr_data;
2315
2316         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2317         *reg_write(ctxt, VCPU_REGS_RSP) = msr_data;
2318
2319         return X86EMUL_CONTINUE;
2320 }
2321
2322 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2323 {
2324         const struct x86_emulate_ops *ops = ctxt->ops;
2325         struct desc_struct cs, ss;
2326         u64 msr_data;
2327         int usermode;
2328         u16 cs_sel = 0, ss_sel = 0;
2329
2330         /* inject #GP if in real mode or Virtual 8086 mode */
2331         if (ctxt->mode == X86EMUL_MODE_REAL ||
2332             ctxt->mode == X86EMUL_MODE_VM86)
2333                 return emulate_gp(ctxt, 0);
2334
2335         setup_syscalls_segments(ctxt, &cs, &ss);
2336
2337         if ((ctxt->rex_prefix & 0x8) != 0x0)
2338                 usermode = X86EMUL_MODE_PROT64;
2339         else
2340                 usermode = X86EMUL_MODE_PROT32;
2341
2342         cs.dpl = 3;
2343         ss.dpl = 3;
2344         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2345         switch (usermode) {
2346         case X86EMUL_MODE_PROT32:
2347                 cs_sel = (u16)(msr_data + 16);
2348                 if ((msr_data & 0xfffc) == 0x0)
2349                         return emulate_gp(ctxt, 0);
2350                 ss_sel = (u16)(msr_data + 24);
2351                 break;
2352         case X86EMUL_MODE_PROT64:
2353                 cs_sel = (u16)(msr_data + 32);
2354                 if (msr_data == 0x0)
2355                         return emulate_gp(ctxt, 0);
2356                 ss_sel = cs_sel + 8;
2357                 cs.d = 0;
2358                 cs.l = 1;
2359                 break;
2360         }
2361         cs_sel |= SELECTOR_RPL_MASK;
2362         ss_sel |= SELECTOR_RPL_MASK;
2363
2364         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2365         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2366
2367         ctxt->_eip = reg_read(ctxt, VCPU_REGS_RDX);
2368         *reg_write(ctxt, VCPU_REGS_RSP) = reg_read(ctxt, VCPU_REGS_RCX);
2369
2370         return X86EMUL_CONTINUE;
2371 }
2372
2373 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2374 {
2375         int iopl;
2376         if (ctxt->mode == X86EMUL_MODE_REAL)
2377                 return false;
2378         if (ctxt->mode == X86EMUL_MODE_VM86)
2379                 return true;
2380         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2381         return ctxt->ops->cpl(ctxt) > iopl;
2382 }
2383
2384 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2385                                             u16 port, u16 len)
2386 {
2387         const struct x86_emulate_ops *ops = ctxt->ops;
2388         struct desc_struct tr_seg;
2389         u32 base3;
2390         int r;
2391         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2392         unsigned mask = (1 << len) - 1;
2393         unsigned long base;
2394
2395         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2396         if (!tr_seg.p)
2397                 return false;
2398         if (desc_limit_scaled(&tr_seg) < 103)
2399                 return false;
2400         base = get_desc_base(&tr_seg);
2401 #ifdef CONFIG_X86_64
2402         base |= ((u64)base3) << 32;
2403 #endif
2404         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2405         if (r != X86EMUL_CONTINUE)
2406                 return false;
2407         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2408                 return false;
2409         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2410         if (r != X86EMUL_CONTINUE)
2411                 return false;
2412         if ((perm >> bit_idx) & mask)
2413                 return false;
2414         return true;
2415 }
2416
2417 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2418                                  u16 port, u16 len)
2419 {
2420         if (ctxt->perm_ok)
2421                 return true;
2422
2423         if (emulator_bad_iopl(ctxt))
2424                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2425                         return false;
2426
2427         ctxt->perm_ok = true;
2428
2429         return true;
2430 }
2431
2432 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2433                                 struct tss_segment_16 *tss)
2434 {
2435         tss->ip = ctxt->_eip;
2436         tss->flag = ctxt->eflags;
2437         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2438         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2439         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2440         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2441         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2442         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2443         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2444         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2445
2446         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2447         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2448         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2449         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2450         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2451 }
2452
2453 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2454                                  struct tss_segment_16 *tss)
2455 {
2456         int ret;
2457         u8 cpl;
2458
2459         ctxt->_eip = tss->ip;
2460         ctxt->eflags = tss->flag | 2;
2461         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
2462         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
2463         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
2464         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
2465         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
2466         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
2467         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
2468         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
2469
2470         /*
2471          * SDM says that segment selectors are loaded before segment
2472          * descriptors
2473          */
2474         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2475         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2476         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2477         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2478         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2479
2480         cpl = tss->cs & 3;
2481
2482         /*
2483          * Now load segment descriptors. If fault happens at this stage
2484          * it is handled in a context of new task
2485          */
2486         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl, true);
2487         if (ret != X86EMUL_CONTINUE)
2488                 return ret;
2489         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl, true);
2490         if (ret != X86EMUL_CONTINUE)
2491                 return ret;
2492         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl, true);
2493         if (ret != X86EMUL_CONTINUE)
2494                 return ret;
2495         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl, true);
2496         if (ret != X86EMUL_CONTINUE)
2497                 return ret;
2498         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl, true);
2499         if (ret != X86EMUL_CONTINUE)
2500                 return ret;
2501
2502         return X86EMUL_CONTINUE;
2503 }
2504
2505 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2506                           u16 tss_selector, u16 old_tss_sel,
2507                           ulong old_tss_base, struct desc_struct *new_desc)
2508 {
2509         const struct x86_emulate_ops *ops = ctxt->ops;
2510         struct tss_segment_16 tss_seg;
2511         int ret;
2512         u32 new_tss_base = get_desc_base(new_desc);
2513
2514         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2515                             &ctxt->exception);
2516         if (ret != X86EMUL_CONTINUE)
2517                 /* FIXME: need to provide precise fault address */
2518                 return ret;
2519
2520         save_state_to_tss16(ctxt, &tss_seg);
2521
2522         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2523                              &ctxt->exception);
2524         if (ret != X86EMUL_CONTINUE)
2525                 /* FIXME: need to provide precise fault address */
2526                 return ret;
2527
2528         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2529                             &ctxt->exception);
2530         if (ret != X86EMUL_CONTINUE)
2531                 /* FIXME: need to provide precise fault address */
2532                 return ret;
2533
2534         if (old_tss_sel != 0xffff) {
2535                 tss_seg.prev_task_link = old_tss_sel;
2536
2537                 ret = ops->write_std(ctxt, new_tss_base,
2538                                      &tss_seg.prev_task_link,
2539                                      sizeof tss_seg.prev_task_link,
2540                                      &ctxt->exception);
2541                 if (ret != X86EMUL_CONTINUE)
2542                         /* FIXME: need to provide precise fault address */
2543                         return ret;
2544         }
2545
2546         return load_state_from_tss16(ctxt, &tss_seg);
2547 }
2548
2549 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2550                                 struct tss_segment_32 *tss)
2551 {
2552         /* CR3 and ldt selector are not saved intentionally */
2553         tss->eip = ctxt->_eip;
2554         tss->eflags = ctxt->eflags;
2555         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
2556         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
2557         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
2558         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
2559         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
2560         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
2561         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
2562         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
2563
2564         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2565         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2566         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2567         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2568         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
2569         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
2570 }
2571
2572 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2573                                  struct tss_segment_32 *tss)
2574 {
2575         int ret;
2576         u8 cpl;
2577
2578         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
2579                 return emulate_gp(ctxt, 0);
2580         ctxt->_eip = tss->eip;
2581         ctxt->eflags = tss->eflags | 2;
2582
2583         /* General purpose registers */
2584         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
2585         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
2586         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
2587         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
2588         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
2589         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
2590         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
2591         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
2592
2593         /*
2594          * SDM says that segment selectors are loaded before segment
2595          * descriptors.  This is important because CPL checks will
2596          * use CS.RPL.
2597          */
2598         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2599         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2600         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2601         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2602         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2603         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
2604         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
2605
2606         /*
2607          * If we're switching between Protected Mode and VM86, we need to make
2608          * sure to update the mode before loading the segment descriptors so
2609          * that the selectors are interpreted correctly.
2610          */
2611         if (ctxt->eflags & X86_EFLAGS_VM) {
2612                 ctxt->mode = X86EMUL_MODE_VM86;
2613                 cpl = 3;
2614         } else {
2615                 ctxt->mode = X86EMUL_MODE_PROT32;
2616                 cpl = tss->cs & 3;
2617         }
2618
2619         /*
2620          * Now load segment descriptors. If fault happenes at this stage
2621          * it is handled in a context of new task
2622          */
2623         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR, cpl, true);
2624         if (ret != X86EMUL_CONTINUE)
2625                 return ret;
2626         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl, true);
2627         if (ret != X86EMUL_CONTINUE)
2628                 return ret;
2629         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl, true);
2630         if (ret != X86EMUL_CONTINUE)
2631                 return ret;
2632         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl, true);
2633         if (ret != X86EMUL_CONTINUE)
2634                 return ret;
2635         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl, true);
2636         if (ret != X86EMUL_CONTINUE)
2637                 return ret;
2638         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl, true);
2639         if (ret != X86EMUL_CONTINUE)
2640                 return ret;
2641         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl, true);
2642         if (ret != X86EMUL_CONTINUE)
2643                 return ret;
2644
2645         return X86EMUL_CONTINUE;
2646 }
2647
2648 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2649                           u16 tss_selector, u16 old_tss_sel,
2650                           ulong old_tss_base, struct desc_struct *new_desc)
2651 {
2652         const struct x86_emulate_ops *ops = ctxt->ops;
2653         struct tss_segment_32 tss_seg;
2654         int ret;
2655         u32 new_tss_base = get_desc_base(new_desc);
2656         u32 eip_offset = offsetof(struct tss_segment_32, eip);
2657         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
2658
2659         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2660                             &ctxt->exception);
2661         if (ret != X86EMUL_CONTINUE)
2662                 /* FIXME: need to provide precise fault address */
2663                 return ret;
2664
2665         save_state_to_tss32(ctxt, &tss_seg);
2666
2667         /* Only GP registers and segment selectors are saved */
2668         ret = ops->write_std(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
2669                              ldt_sel_offset - eip_offset, &ctxt->exception);
2670         if (ret != X86EMUL_CONTINUE)
2671                 /* FIXME: need to provide precise fault address */
2672                 return ret;
2673
2674         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2675                             &ctxt->exception);
2676         if (ret != X86EMUL_CONTINUE)
2677                 /* FIXME: need to provide precise fault address */
2678                 return ret;
2679
2680         if (old_tss_sel != 0xffff) {
2681                 tss_seg.prev_task_link = old_tss_sel;
2682
2683                 ret = ops->write_std(ctxt, new_tss_base,
2684                                      &tss_seg.prev_task_link,
2685                                      sizeof tss_seg.prev_task_link,
2686                                      &ctxt->exception);
2687                 if (ret != X86EMUL_CONTINUE)
2688                         /* FIXME: need to provide precise fault address */
2689                         return ret;
2690         }
2691
2692         return load_state_from_tss32(ctxt, &tss_seg);
2693 }
2694
2695 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2696                                    u16 tss_selector, int idt_index, int reason,
2697                                    bool has_error_code, u32 error_code)
2698 {
2699         const struct x86_emulate_ops *ops = ctxt->ops;
2700         struct desc_struct curr_tss_desc, next_tss_desc;
2701         int ret;
2702         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
2703         ulong old_tss_base =
2704                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
2705         u32 desc_limit;
2706         ulong desc_addr;
2707
2708         /* FIXME: old_tss_base == ~0 ? */
2709
2710         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
2711         if (ret != X86EMUL_CONTINUE)
2712                 return ret;
2713         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
2714         if (ret != X86EMUL_CONTINUE)
2715                 return ret;
2716
2717         /* FIXME: check that next_tss_desc is tss */
2718
2719         /*
2720          * Check privileges. The three cases are task switch caused by...
2721          *
2722          * 1. jmp/call/int to task gate: Check against DPL of the task gate
2723          * 2. Exception/IRQ/iret: No check is performed
2724          * 3. jmp/call to TSS: Check against DPL of the TSS
2725          */
2726         if (reason == TASK_SWITCH_GATE) {
2727                 if (idt_index != -1) {
2728                         /* Software interrupts */
2729                         struct desc_struct task_gate_desc;
2730                         int dpl;
2731
2732                         ret = read_interrupt_descriptor(ctxt, idt_index,
2733                                                         &task_gate_desc);
2734                         if (ret != X86EMUL_CONTINUE)
2735                                 return ret;
2736
2737                         dpl = task_gate_desc.dpl;
2738                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2739                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
2740                 }
2741         } else if (reason != TASK_SWITCH_IRET) {
2742                 int dpl = next_tss_desc.dpl;
2743                 if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2744                         return emulate_gp(ctxt, tss_selector);
2745         }
2746
2747
2748         desc_limit = desc_limit_scaled(&next_tss_desc);
2749         if (!next_tss_desc.p ||
2750             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2751              desc_limit < 0x2b)) {
2752                 return emulate_ts(ctxt, tss_selector & 0xfffc);
2753         }
2754
2755         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2756                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2757                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2758         }
2759
2760         if (reason == TASK_SWITCH_IRET)
2761                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2762
2763         /* set back link to prev task only if NT bit is set in eflags
2764            note that old_tss_sel is not used after this point */
2765         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2766                 old_tss_sel = 0xffff;
2767
2768         if (next_tss_desc.type & 8)
2769                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
2770                                      old_tss_base, &next_tss_desc);
2771         else
2772                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
2773                                      old_tss_base, &next_tss_desc);
2774         if (ret != X86EMUL_CONTINUE)
2775                 return ret;
2776
2777         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2778                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2779
2780         if (reason != TASK_SWITCH_IRET) {
2781                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2782                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2783         }
2784
2785         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
2786         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
2787
2788         if (has_error_code) {
2789                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2790                 ctxt->lock_prefix = 0;
2791                 ctxt->src.val = (unsigned long) error_code;
2792                 ret = em_push(ctxt);
2793         }
2794
2795         return ret;
2796 }
2797
2798 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2799                          u16 tss_selector, int idt_index, int reason,
2800                          bool has_error_code, u32 error_code)
2801 {
2802         int rc;
2803
2804         invalidate_registers(ctxt);
2805         ctxt->_eip = ctxt->eip;
2806         ctxt->dst.type = OP_NONE;
2807
2808         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
2809                                      has_error_code, error_code);
2810
2811         if (rc == X86EMUL_CONTINUE) {
2812                 ctxt->eip = ctxt->_eip;
2813                 writeback_registers(ctxt);
2814         }
2815
2816         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
2817 }
2818
2819 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
2820                 struct operand *op)
2821 {
2822         int df = (ctxt->eflags & EFLG_DF) ? -op->count : op->count;
2823
2824         register_address_increment(ctxt, reg_rmw(ctxt, reg), df * op->bytes);
2825         op->addr.mem.ea = register_address(ctxt, reg_read(ctxt, reg));
2826 }
2827
2828 static int em_das(struct x86_emulate_ctxt *ctxt)
2829 {
2830         u8 al, old_al;
2831         bool af, cf, old_cf;
2832
2833         cf = ctxt->eflags & X86_EFLAGS_CF;
2834         al = ctxt->dst.val;
2835
2836         old_al = al;
2837         old_cf = cf;
2838         cf = false;
2839         af = ctxt->eflags & X86_EFLAGS_AF;
2840         if ((al & 0x0f) > 9 || af) {
2841                 al -= 6;
2842                 cf = old_cf | (al >= 250);
2843                 af = true;
2844         } else {
2845                 af = false;
2846         }
2847         if (old_al > 0x99 || old_cf) {
2848                 al -= 0x60;
2849                 cf = true;
2850         }
2851
2852         ctxt->dst.val = al;
2853         /* Set PF, ZF, SF */
2854         ctxt->src.type = OP_IMM;
2855         ctxt->src.val = 0;
2856         ctxt->src.bytes = 1;
2857         fastop(ctxt, em_or);
2858         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2859         if (cf)
2860                 ctxt->eflags |= X86_EFLAGS_CF;
2861         if (af)
2862                 ctxt->eflags |= X86_EFLAGS_AF;
2863         return X86EMUL_CONTINUE;
2864 }
2865
2866 static int em_aam(struct x86_emulate_ctxt *ctxt)
2867 {
2868         u8 al, ah;
2869
2870         if (ctxt->src.val == 0)
2871                 return emulate_de(ctxt);
2872
2873         al = ctxt->dst.val & 0xff;
2874         ah = al / ctxt->src.val;
2875         al %= ctxt->src.val;
2876
2877         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
2878
2879         /* Set PF, ZF, SF */
2880         ctxt->src.type = OP_IMM;
2881         ctxt->src.val = 0;
2882         ctxt->src.bytes = 1;
2883         fastop(ctxt, em_or);
2884
2885         return X86EMUL_CONTINUE;
2886 }
2887
2888 static int em_aad(struct x86_emulate_ctxt *ctxt)
2889 {
2890         u8 al = ctxt->dst.val & 0xff;
2891         u8 ah = (ctxt->dst.val >> 8) & 0xff;
2892
2893         al = (al + (ah * ctxt->src.val)) & 0xff;
2894
2895         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
2896
2897         /* Set PF, ZF, SF */
2898         ctxt->src.type = OP_IMM;
2899         ctxt->src.val = 0;
2900         ctxt->src.bytes = 1;
2901         fastop(ctxt, em_or);
2902
2903         return X86EMUL_CONTINUE;
2904 }
2905
2906 static int em_call(struct x86_emulate_ctxt *ctxt)
2907 {
2908         long rel = ctxt->src.val;
2909
2910         ctxt->src.val = (unsigned long)ctxt->_eip;
2911         jmp_rel(ctxt, rel);
2912         return em_push(ctxt);
2913 }
2914
2915 static int em_call_far(struct x86_emulate_ctxt *ctxt)
2916 {
2917         u16 sel, old_cs;
2918         ulong old_eip;
2919         int rc;
2920
2921         old_cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2922         old_eip = ctxt->_eip;
2923
2924         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2925         if (load_segment_descriptor(ctxt, sel, VCPU_SREG_CS))
2926                 return X86EMUL_CONTINUE;
2927
2928         ctxt->_eip = 0;
2929         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
2930
2931         ctxt->src.val = old_cs;
2932         rc = em_push(ctxt);
2933         if (rc != X86EMUL_CONTINUE)
2934                 return rc;
2935
2936         ctxt->src.val = old_eip;
2937         return em_push(ctxt);
2938 }
2939
2940 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
2941 {
2942         int rc;
2943
2944         ctxt->dst.type = OP_REG;
2945         ctxt->dst.addr.reg = &ctxt->_eip;
2946         ctxt->dst.bytes = ctxt->op_bytes;
2947         rc = emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
2948         if (rc != X86EMUL_CONTINUE)
2949                 return rc;
2950         rsp_increment(ctxt, ctxt->src.val);
2951         return X86EMUL_CONTINUE;
2952 }
2953
2954 static int em_xchg(struct x86_emulate_ctxt *ctxt)
2955 {
2956         /* Write back the register source. */
2957         ctxt->src.val = ctxt->dst.val;
2958         write_register_operand(&ctxt->src);
2959
2960         /* Write back the memory destination with implicit LOCK prefix. */
2961         ctxt->dst.val = ctxt->src.orig_val;
2962         ctxt->lock_prefix = 1;
2963         return X86EMUL_CONTINUE;
2964 }
2965
2966 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
2967 {
2968         ctxt->dst.val = ctxt->src2.val;
2969         return fastop(ctxt, em_imul);
2970 }
2971
2972 static int em_cwd(struct x86_emulate_ctxt *ctxt)
2973 {
2974         ctxt->dst.type = OP_REG;
2975         ctxt->dst.bytes = ctxt->src.bytes;
2976         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
2977         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
2978
2979         return X86EMUL_CONTINUE;
2980 }
2981
2982 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
2983 {
2984         u64 tsc = 0;
2985
2986         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
2987         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
2988         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
2989         return X86EMUL_CONTINUE;
2990 }
2991
2992 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
2993 {
2994         u64 pmc;
2995
2996         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
2997                 return emulate_gp(ctxt, 0);
2998         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
2999         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
3000         return X86EMUL_CONTINUE;
3001 }
3002
3003 static int em_mov(struct x86_emulate_ctxt *ctxt)
3004 {
3005         memcpy(ctxt->dst.valptr, ctxt->src.valptr, sizeof(ctxt->src.valptr));
3006         return X86EMUL_CONTINUE;
3007 }
3008
3009 #define FFL(x) bit(X86_FEATURE_##x)
3010
3011 static int em_movbe(struct x86_emulate_ctxt *ctxt)
3012 {
3013         u32 ebx, ecx, edx, eax = 1;
3014         u16 tmp;
3015
3016         /*
3017          * Check MOVBE is set in the guest-visible CPUID leaf.
3018          */
3019         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3020         if (!(ecx & FFL(MOVBE)))
3021                 return emulate_ud(ctxt);
3022
3023         switch (ctxt->op_bytes) {
3024         case 2:
3025                 /*
3026                  * From MOVBE definition: "...When the operand size is 16 bits,
3027                  * the upper word of the destination register remains unchanged
3028                  * ..."
3029                  *
3030                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
3031                  * rules so we have to do the operation almost per hand.
3032                  */
3033                 tmp = (u16)ctxt->src.val;
3034                 ctxt->dst.val &= ~0xffffUL;
3035                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3036                 break;
3037         case 4:
3038                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3039                 break;
3040         case 8:
3041                 ctxt->dst.val = swab64(ctxt->src.val);
3042                 break;
3043         default:
3044                 BUG();
3045         }
3046         return X86EMUL_CONTINUE;
3047 }
3048
3049 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3050 {
3051         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3052                 return emulate_gp(ctxt, 0);
3053
3054         /* Disable writeback. */
3055         ctxt->dst.type = OP_NONE;
3056         return X86EMUL_CONTINUE;
3057 }
3058
3059 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3060 {
3061         unsigned long val;
3062
3063         if (ctxt->mode == X86EMUL_MODE_PROT64)
3064                 val = ctxt->src.val & ~0ULL;
3065         else
3066                 val = ctxt->src.val & ~0U;
3067
3068         /* #UD condition is already handled. */
3069         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3070                 return emulate_gp(ctxt, 0);
3071
3072         /* Disable writeback. */
3073         ctxt->dst.type = OP_NONE;
3074         return X86EMUL_CONTINUE;
3075 }
3076
3077 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3078 {
3079         u64 msr_data;
3080
3081         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3082                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3083         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3084                 return emulate_gp(ctxt, 0);
3085
3086         return X86EMUL_CONTINUE;
3087 }
3088
3089 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3090 {
3091         u64 msr_data;
3092
3093         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3094                 return emulate_gp(ctxt, 0);
3095
3096         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3097         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3098         return X86EMUL_CONTINUE;
3099 }
3100
3101 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3102 {
3103         if (ctxt->modrm_reg > VCPU_SREG_GS)
3104                 return emulate_ud(ctxt);
3105
3106         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3107         return X86EMUL_CONTINUE;
3108 }
3109
3110 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3111 {
3112         u16 sel = ctxt->src.val;
3113
3114         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3115                 return emulate_ud(ctxt);
3116
3117         if (ctxt->modrm_reg == VCPU_SREG_SS)
3118                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3119
3120         /* Disable writeback. */
3121         ctxt->dst.type = OP_NONE;
3122         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3123 }
3124
3125 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3126 {
3127         u16 sel = ctxt->src.val;
3128
3129         /* Disable writeback. */
3130         ctxt->dst.type = OP_NONE;
3131         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3132 }
3133
3134 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3135 {
3136         u16 sel = ctxt->src.val;
3137
3138         /* Disable writeback. */
3139         ctxt->dst.type = OP_NONE;
3140         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3141 }
3142
3143 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3144 {
3145         int rc;
3146         ulong linear;
3147
3148         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3149         if (rc == X86EMUL_CONTINUE)
3150                 ctxt->ops->invlpg(ctxt, linear);
3151         /* Disable writeback. */
3152         ctxt->dst.type = OP_NONE;
3153         return X86EMUL_CONTINUE;
3154 }
3155
3156 static int em_clts(struct x86_emulate_ctxt *ctxt)
3157 {
3158         ulong cr0;
3159
3160         cr0 = ctxt->ops->get_cr(ctxt, 0);
3161         cr0 &= ~X86_CR0_TS;
3162         ctxt->ops->set_cr(ctxt, 0, cr0);
3163         return X86EMUL_CONTINUE;
3164 }
3165
3166 static int em_vmcall(struct x86_emulate_ctxt *ctxt)
3167 {
3168         int rc = ctxt->ops->fix_hypercall(ctxt);
3169
3170         if (rc != X86EMUL_CONTINUE)
3171                 return rc;
3172
3173         /* Let the processor re-execute the fixed hypercall */
3174         ctxt->_eip = ctxt->eip;
3175         /* Disable writeback. */
3176         ctxt->dst.type = OP_NONE;
3177         return X86EMUL_CONTINUE;
3178 }
3179
3180 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3181                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3182                                               struct desc_ptr *ptr))
3183 {
3184         struct desc_ptr desc_ptr;
3185
3186         if (ctxt->mode == X86EMUL_MODE_PROT64)
3187                 ctxt->op_bytes = 8;
3188         get(ctxt, &desc_ptr);
3189         if (ctxt->op_bytes == 2) {
3190                 ctxt->op_bytes = 4;
3191                 desc_ptr.address &= 0x00ffffff;
3192         }
3193         /* Disable writeback. */
3194         ctxt->dst.type = OP_NONE;
3195         return segmented_write(ctxt, ctxt->dst.addr.mem,
3196                                &desc_ptr, 2 + ctxt->op_bytes);
3197 }
3198
3199 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3200 {
3201         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3202 }
3203
3204 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3205 {
3206         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3207 }
3208
3209 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3210 {
3211         struct desc_ptr desc_ptr;
3212         int rc;
3213
3214         if (ctxt->mode == X86EMUL_MODE_PROT64)
3215                 ctxt->op_bytes = 8;
3216         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3217                              &desc_ptr.size, &desc_ptr.address,
3218                              ctxt->op_bytes);
3219         if (rc != X86EMUL_CONTINUE)
3220                 return rc;
3221         ctxt->ops->set_gdt(ctxt, &desc_ptr);
3222         /* Disable writeback. */
3223         ctxt->dst.type = OP_NONE;
3224         return X86EMUL_CONTINUE;
3225 }
3226
3227 static int em_vmmcall(struct x86_emulate_ctxt *ctxt)
3228 {
3229         int rc;
3230
3231         rc = ctxt->ops->fix_hypercall(ctxt);
3232
3233         /* Disable writeback. */
3234         ctxt->dst.type = OP_NONE;
3235         return rc;
3236 }
3237
3238 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3239 {
3240         struct desc_ptr desc_ptr;
3241         int rc;
3242
3243         if (ctxt->mode == X86EMUL_MODE_PROT64)
3244                 ctxt->op_bytes = 8;
3245         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3246                              &desc_ptr.size, &desc_ptr.address,
3247                              ctxt->op_bytes);
3248         if (rc != X86EMUL_CONTINUE)
3249                 return rc;
3250         ctxt->ops->set_idt(ctxt, &desc_ptr);
3251         /* Disable writeback. */
3252         ctxt->dst.type = OP_NONE;
3253         return X86EMUL_CONTINUE;
3254 }
3255
3256 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3257 {
3258         if (ctxt->dst.type == OP_MEM)
3259                 ctxt->dst.bytes = 2;
3260         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3261         return X86EMUL_CONTINUE;
3262 }
3263
3264 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3265 {
3266         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3267                           | (ctxt->src.val & 0x0f));
3268         ctxt->dst.type = OP_NONE;
3269         return X86EMUL_CONTINUE;
3270 }
3271
3272 static int em_loop(struct x86_emulate_ctxt *ctxt)
3273 {
3274         register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX), -1);
3275         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3276             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3277                 jmp_rel(ctxt, ctxt->src.val);
3278
3279         return X86EMUL_CONTINUE;
3280 }
3281
3282 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3283 {
3284         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3285                 jmp_rel(ctxt, ctxt->src.val);
3286
3287         return X86EMUL_CONTINUE;
3288 }
3289
3290 static int em_in(struct x86_emulate_ctxt *ctxt)
3291 {
3292         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3293                              &ctxt->dst.val))
3294                 return X86EMUL_IO_NEEDED;
3295
3296         return X86EMUL_CONTINUE;
3297 }
3298
3299 static int em_out(struct x86_emulate_ctxt *ctxt)
3300 {
3301         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3302                                     &ctxt->src.val, 1);
3303         /* Disable writeback. */
3304         ctxt->dst.type = OP_NONE;
3305         return X86EMUL_CONTINUE;
3306 }
3307
3308 static int em_cli(struct x86_emulate_ctxt *ctxt)
3309 {
3310         if (emulator_bad_iopl(ctxt))
3311                 return emulate_gp(ctxt, 0);
3312
3313         ctxt->eflags &= ~X86_EFLAGS_IF;
3314         return X86EMUL_CONTINUE;
3315 }
3316
3317 static int em_sti(struct x86_emulate_ctxt *ctxt)
3318 {
3319         if (emulator_bad_iopl(ctxt))
3320                 return emulate_gp(ctxt, 0);
3321
3322         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3323         ctxt->eflags |= X86_EFLAGS_IF;
3324         return X86EMUL_CONTINUE;
3325 }
3326
3327 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3328 {
3329         u32 eax, ebx, ecx, edx;
3330
3331         eax = reg_read(ctxt, VCPU_REGS_RAX);
3332         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3333         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3334         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3335         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3336         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3337         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3338         return X86EMUL_CONTINUE;
3339 }
3340
3341 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3342 {
3343         u32 flags;
3344
3345         flags = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF;
3346         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3347
3348         ctxt->eflags &= ~0xffUL;
3349         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3350         return X86EMUL_CONTINUE;
3351 }
3352
3353 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3354 {
3355         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3356         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3357         return X86EMUL_CONTINUE;
3358 }
3359
3360 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3361 {
3362         switch (ctxt->op_bytes) {
3363 #ifdef CONFIG_X86_64
3364         case 8:
3365                 asm("bswap %0" : "+r"(ctxt->dst.val));
3366                 break;
3367 #endif
3368         default:
3369                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3370                 break;
3371         }
3372         return X86EMUL_CONTINUE;
3373 }
3374
3375 static bool valid_cr(int nr)
3376 {
3377         switch (nr) {
3378         case 0:
3379         case 2 ... 4:
3380         case 8:
3381                 return true;
3382         default:
3383                 return false;
3384         }
3385 }
3386
3387 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
3388 {
3389         if (!valid_cr(ctxt->modrm_reg))
3390                 return emulate_ud(ctxt);
3391
3392         return X86EMUL_CONTINUE;
3393 }
3394
3395 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
3396 {
3397         u64 new_val = ctxt->src.val64;
3398         int cr = ctxt->modrm_reg;
3399         u64 efer = 0;
3400
3401         static u64 cr_reserved_bits[] = {
3402                 0xffffffff00000000ULL,
3403                 0, 0, 0, /* CR3 checked later */
3404                 CR4_RESERVED_BITS,
3405                 0, 0, 0,
3406                 CR8_RESERVED_BITS,
3407         };
3408
3409         if (!valid_cr(cr))
3410                 return emulate_ud(ctxt);
3411
3412         if (new_val & cr_reserved_bits[cr])
3413                 return emulate_gp(ctxt, 0);
3414
3415         switch (cr) {
3416         case 0: {
3417                 u64 cr4;
3418                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
3419                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
3420                         return emulate_gp(ctxt, 0);
3421
3422                 cr4 = ctxt->ops->get_cr(ctxt, 4);
3423                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3424
3425                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
3426                     !(cr4 & X86_CR4_PAE))
3427                         return emulate_gp(ctxt, 0);
3428
3429                 break;
3430                 }
3431         case 3: {
3432                 u64 rsvd = 0;
3433
3434                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3435                 if (efer & EFER_LMA)
3436                         rsvd = CR3_L_MODE_RESERVED_BITS;
3437
3438                 if (new_val & rsvd)
3439                         return emulate_gp(ctxt, 0);
3440
3441                 break;
3442                 }
3443         case 4: {
3444                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3445
3446                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
3447                         return emulate_gp(ctxt, 0);
3448
3449                 break;
3450                 }
3451         }
3452
3453         return X86EMUL_CONTINUE;
3454 }
3455
3456 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
3457 {
3458         unsigned long dr7;
3459
3460         ctxt->ops->get_dr(ctxt, 7, &dr7);
3461
3462         /* Check if DR7.Global_Enable is set */
3463         return dr7 & (1 << 13);
3464 }
3465
3466 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
3467 {
3468         int dr = ctxt->modrm_reg;
3469         u64 cr4;
3470
3471         if (dr > 7)
3472                 return emulate_ud(ctxt);
3473
3474         cr4 = ctxt->ops->get_cr(ctxt, 4);
3475         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
3476                 return emulate_ud(ctxt);
3477
3478         if (check_dr7_gd(ctxt))
3479                 return emulate_db(ctxt);
3480
3481         return X86EMUL_CONTINUE;
3482 }
3483
3484 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
3485 {
3486         u64 new_val = ctxt->src.val64;
3487         int dr = ctxt->modrm_reg;
3488
3489         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
3490                 return emulate_gp(ctxt, 0);
3491
3492         return check_dr_read(ctxt);
3493 }
3494
3495 static int check_svme(struct x86_emulate_ctxt *ctxt)
3496 {
3497         u64 efer;
3498
3499         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3500
3501         if (!(efer & EFER_SVME))
3502                 return emulate_ud(ctxt);
3503
3504         return X86EMUL_CONTINUE;
3505 }
3506
3507 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
3508 {
3509         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
3510
3511         /* Valid physical address? */
3512         if (rax & 0xffff000000000000ULL)
3513                 return emulate_gp(ctxt, 0);
3514
3515         return check_svme(ctxt);
3516 }
3517
3518 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
3519 {
3520         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3521
3522         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
3523                 return emulate_ud(ctxt);
3524
3525         return X86EMUL_CONTINUE;
3526 }
3527
3528 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
3529 {
3530         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3531         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
3532
3533         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
3534             ctxt->ops->check_pmc(ctxt, rcx))
3535                 return emulate_gp(ctxt, 0);
3536
3537         return X86EMUL_CONTINUE;
3538 }
3539
3540 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
3541 {
3542         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
3543         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
3544                 return emulate_gp(ctxt, 0);
3545
3546         return X86EMUL_CONTINUE;
3547 }
3548
3549 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
3550 {
3551         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
3552         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
3553                 return emulate_gp(ctxt, 0);
3554
3555         return X86EMUL_CONTINUE;
3556 }
3557
3558 #define D(_y) { .flags = (_y) }
3559 #define DI(_y, _i) { .flags = (_y)|Intercept, .intercept = x86_intercept_##_i }
3560 #define DIP(_y, _i, _p) { .flags = (_y)|Intercept|CheckPerm, \
3561                       .intercept = x86_intercept_##_i, .check_perm = (_p) }
3562 #define N    D(NotImpl)
3563 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
3564 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
3565 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
3566 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
3567 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
3568 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
3569 #define II(_f, _e, _i) \
3570         { .flags = (_f)|Intercept, .u.execute = (_e), .intercept = x86_intercept_##_i }
3571 #define IIP(_f, _e, _i, _p) \
3572         { .flags = (_f)|Intercept|CheckPerm, .u.execute = (_e), \
3573           .intercept = x86_intercept_##_i, .check_perm = (_p) }
3574 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
3575
3576 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
3577 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
3578 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
3579 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
3580 #define I2bvIP(_f, _e, _i, _p) \
3581         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
3582
3583 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
3584                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
3585                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
3586
3587 static const struct opcode group7_rm0[] = {
3588         N,
3589         I(SrcNone | Priv | EmulateOnUD, em_vmcall),
3590         N, N, N, N, N, N,
3591 };
3592
3593 static const struct opcode group7_rm1[] = {
3594         DI(SrcNone | Priv, monitor),
3595         DI(SrcNone | Priv, mwait),
3596         N, N, N, N, N, N,
3597 };
3598
3599 static const struct opcode group7_rm3[] = {
3600         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
3601         II(SrcNone  | Prot | EmulateOnUD,       em_vmmcall,     vmmcall),
3602         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
3603         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
3604         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
3605         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
3606         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
3607         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
3608 };
3609
3610 static const struct opcode group7_rm7[] = {
3611         N,
3612         DIP(SrcNone, rdtscp, check_rdtsc),
3613         N, N, N, N, N, N,
3614 };
3615
3616 static const struct opcode group1[] = {
3617         F(Lock, em_add),
3618         F(Lock | PageTable, em_or),
3619         F(Lock, em_adc),
3620         F(Lock, em_sbb),
3621         F(Lock | PageTable, em_and),
3622         F(Lock, em_sub),
3623         F(Lock, em_xor),
3624         F(NoWrite, em_cmp),
3625 };
3626
3627 static const struct opcode group1A[] = {
3628         I(DstMem | SrcNone | Mov | Stack, em_pop), N, N, N, N, N, N, N,
3629 };
3630
3631 static const struct opcode group2[] = {
3632         F(DstMem | ModRM, em_rol),
3633         F(DstMem | ModRM, em_ror),
3634         F(DstMem | ModRM, em_rcl),
3635         F(DstMem | ModRM, em_rcr),
3636         F(DstMem | ModRM, em_shl),
3637         F(DstMem | ModRM, em_shr),
3638         F(DstMem | ModRM, em_shl),
3639         F(DstMem | ModRM, em_sar),
3640 };
3641
3642 static const struct opcode group3[] = {
3643         F(DstMem | SrcImm | NoWrite, em_test),
3644         F(DstMem | SrcImm | NoWrite, em_test),
3645         F(DstMem | SrcNone | Lock, em_not),
3646         F(DstMem | SrcNone | Lock, em_neg),
3647         F(DstXacc | Src2Mem, em_mul_ex),
3648         F(DstXacc | Src2Mem, em_imul_ex),
3649         F(DstXacc | Src2Mem, em_div_ex),
3650         F(DstXacc | Src2Mem, em_idiv_ex),
3651 };
3652
3653 static const struct opcode group4[] = {
3654         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
3655         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
3656         N, N, N, N, N, N,
3657 };
3658
3659 static const struct opcode group5[] = {
3660         F(DstMem | SrcNone | Lock,              em_inc),
3661         F(DstMem | SrcNone | Lock,              em_dec),
3662         I(SrcMem | Stack,                       em_grp45),
3663         I(SrcMemFAddr | ImplicitOps | Stack,    em_call_far),
3664         I(SrcMem | Stack,                       em_grp45),
3665         I(SrcMemFAddr | ImplicitOps,            em_grp45),
3666         I(SrcMem | Stack,                       em_grp45), D(Undefined),
3667 };
3668
3669 static const struct opcode group6[] = {
3670         DI(Prot,        sldt),
3671         DI(Prot,        str),
3672         II(Prot | Priv | SrcMem16, em_lldt, lldt),
3673         II(Prot | Priv | SrcMem16, em_ltr, ltr),
3674         N, N, N, N,
3675 };
3676
3677 static const struct group_dual group7 = { {
3678         II(Mov | DstMem,                        em_sgdt, sgdt),
3679         II(Mov | DstMem,                        em_sidt, sidt),
3680         II(SrcMem | Priv,                       em_lgdt, lgdt),
3681         II(SrcMem | Priv,                       em_lidt, lidt),
3682         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3683         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3684         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
3685 }, {
3686         EXT(0, group7_rm0),
3687         EXT(0, group7_rm1),
3688         N, EXT(0, group7_rm3),
3689         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3690         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3691         EXT(0, group7_rm7),
3692 } };
3693
3694 static const struct opcode group8[] = {
3695         N, N, N, N,
3696         F(DstMem | SrcImmByte | NoWrite,                em_bt),
3697         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
3698         F(DstMem | SrcImmByte | Lock,                   em_btr),
3699         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
3700 };
3701
3702 static const struct group_dual group9 = { {
3703         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
3704 }, {
3705         N, N, N, N, N, N, N, N,
3706 } };
3707
3708 static const struct opcode group11[] = {
3709         I(DstMem | SrcImm | Mov | PageTable, em_mov),
3710         X7(D(Undefined)),
3711 };
3712
3713 static const struct gprefix pfx_0f_6f_0f_7f = {
3714         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
3715 };
3716
3717 static const struct gprefix pfx_0f_2b = {
3718         I(0, em_mov), I(0, em_mov), N, N,
3719 };
3720
3721 static const struct gprefix pfx_0f_28_0f_29 = {
3722         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
3723 };
3724
3725 static const struct gprefix pfx_0f_e7 = {
3726         N, I(Sse, em_mov), N, N,
3727 };
3728
3729 static const struct escape escape_d9 = { {
3730         N, N, N, N, N, N, N, I(DstMem, em_fnstcw),
3731 }, {
3732         /* 0xC0 - 0xC7 */
3733         N, N, N, N, N, N, N, N,
3734         /* 0xC8 - 0xCF */
3735         N, N, N, N, N, N, N, N,
3736         /* 0xD0 - 0xC7 */
3737         N, N, N, N, N, N, N, N,
3738         /* 0xD8 - 0xDF */
3739         N, N, N, N, N, N, N, N,
3740         /* 0xE0 - 0xE7 */
3741         N, N, N, N, N, N, N, N,
3742         /* 0xE8 - 0xEF */
3743         N, N, N, N, N, N, N, N,
3744         /* 0xF0 - 0xF7 */
3745         N, N, N, N, N, N, N, N,
3746         /* 0xF8 - 0xFF */
3747         N, N, N, N, N, N, N, N,
3748 } };
3749
3750 static const struct escape escape_db = { {
3751         N, N, N, N, N, N, N, N,
3752 }, {
3753         /* 0xC0 - 0xC7 */
3754         N, N, N, N, N, N, N, N,
3755         /* 0xC8 - 0xCF */
3756         N, N, N, N, N, N, N, N,
3757         /* 0xD0 - 0xC7 */
3758         N, N, N, N, N, N, N, N,
3759         /* 0xD8 - 0xDF */
3760         N, N, N, N, N, N, N, N,
3761         /* 0xE0 - 0xE7 */
3762         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
3763         /* 0xE8 - 0xEF */
3764         N, N, N, N, N, N, N, N,
3765         /* 0xF0 - 0xF7 */
3766         N, N, N, N, N, N, N, N,
3767         /* 0xF8 - 0xFF */
3768         N, N, N, N, N, N, N, N,
3769 } };
3770
3771 static const struct escape escape_dd = { {
3772         N, N, N, N, N, N, N, I(DstMem, em_fnstsw),
3773 }, {
3774         /* 0xC0 - 0xC7 */
3775         N, N, N, N, N, N, N, N,
3776         /* 0xC8 - 0xCF */
3777         N, N, N, N, N, N, N, N,
3778         /* 0xD0 - 0xC7 */
3779         N, N, N, N, N, N, N, N,
3780         /* 0xD8 - 0xDF */
3781         N, N, N, N, N, N, N, N,
3782         /* 0xE0 - 0xE7 */
3783         N, N, N, N, N, N, N, N,
3784         /* 0xE8 - 0xEF */
3785         N, N, N, N, N, N, N, N,
3786         /* 0xF0 - 0xF7 */
3787         N, N, N, N, N, N, N, N,
3788         /* 0xF8 - 0xFF */
3789         N, N, N, N, N, N, N, N,
3790 } };
3791
3792 static const struct opcode opcode_table[256] = {
3793         /* 0x00 - 0x07 */
3794         F6ALU(Lock, em_add),
3795         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
3796         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
3797         /* 0x08 - 0x0F */
3798         F6ALU(Lock | PageTable, em_or),
3799         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
3800         N,
3801         /* 0x10 - 0x17 */
3802         F6ALU(Lock, em_adc),
3803         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
3804         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
3805         /* 0x18 - 0x1F */
3806         F6ALU(Lock, em_sbb),
3807         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
3808         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
3809         /* 0x20 - 0x27 */
3810         F6ALU(Lock | PageTable, em_and), N, N,
3811         /* 0x28 - 0x2F */
3812         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
3813         /* 0x30 - 0x37 */
3814         F6ALU(Lock, em_xor), N, N,
3815         /* 0x38 - 0x3F */
3816         F6ALU(NoWrite, em_cmp), N, N,
3817         /* 0x40 - 0x4F */
3818         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
3819         /* 0x50 - 0x57 */
3820         X8(I(SrcReg | Stack, em_push)),
3821         /* 0x58 - 0x5F */
3822         X8(I(DstReg | Stack, em_pop)),
3823         /* 0x60 - 0x67 */
3824         I(ImplicitOps | Stack | No64, em_pusha),
3825         I(ImplicitOps | Stack | No64, em_popa),
3826         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
3827         N, N, N, N,
3828         /* 0x68 - 0x6F */
3829         I(SrcImm | Mov | Stack, em_push),
3830         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
3831         I(SrcImmByte | Mov | Stack, em_push),
3832         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
3833         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
3834         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
3835         /* 0x70 - 0x7F */
3836         X16(D(SrcImmByte)),
3837         /* 0x80 - 0x87 */
3838         G(ByteOp | DstMem | SrcImm, group1),
3839         G(DstMem | SrcImm, group1),
3840         G(ByteOp | DstMem | SrcImm | No64, group1),
3841         G(DstMem | SrcImmByte, group1),
3842         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
3843         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
3844         /* 0x88 - 0x8F */
3845         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
3846         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
3847         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
3848         D(ModRM | SrcMem | NoAccess | DstReg),
3849         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
3850         G(0, group1A),
3851         /* 0x90 - 0x97 */
3852         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
3853         /* 0x98 - 0x9F */
3854         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
3855         I(SrcImmFAddr | No64, em_call_far), N,