fdbc5fce8b979d65ddaa78a9d298774feed521af
[sfrench/cifs-2.6.git] / arch / x86 / kernel / smpboot.c
1  /*
2  *      x86 SMP booting functions
3  *
4  *      (c) 1995 Alan Cox, Building #3 <alan@lxorguk.ukuu.org.uk>
5  *      (c) 1998, 1999, 2000, 2009 Ingo Molnar <mingo@redhat.com>
6  *      Copyright 2001 Andi Kleen, SuSE Labs.
7  *
8  *      Much of the core SMP work is based on previous work by Thomas Radke, to
9  *      whom a great many thanks are extended.
10  *
11  *      Thanks to Intel for making available several different Pentium,
12  *      Pentium Pro and Pentium-II/Xeon MP machines.
13  *      Original development of Linux SMP code supported by Caldera.
14  *
15  *      This code is released under the GNU General Public License version 2 or
16  *      later.
17  *
18  *      Fixes
19  *              Felix Koop      :       NR_CPUS used properly
20  *              Jose Renau      :       Handle single CPU case.
21  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
22  *              Greg Wright     :       Fix for kernel stacks panic.
23  *              Erich Boleyn    :       MP v1.4 and additional changes.
24  *      Matthias Sattler        :       Changes for 2.1 kernel map.
25  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
26  *      Michael Chastain        :       Change trampoline.S to gnu as.
27  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
28  *              Ingo Molnar     :       Added APIC timers, based on code
29  *                                      from Jose Renau
30  *              Ingo Molnar     :       various cleanups and rewrites
31  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
32  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
33  *      Andi Kleen              :       Changed for SMP boot into long mode.
34  *              Martin J. Bligh :       Added support for multi-quad systems
35  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
36  *              Rusty Russell   :       Hacked into shape for new "hotplug" boot process.
37  *      Andi Kleen              :       Converted to new state machine.
38  *      Ashok Raj               :       CPU hotplug support
39  *      Glauber Costa           :       i386 and x86_64 integration
40  */
41
42 #define pr_fmt(fmt) KBUILD_MODNAME ": " fmt
43
44 #include <linux/init.h>
45 #include <linux/smp.h>
46 #include <linux/module.h>
47 #include <linux/sched.h>
48 #include <linux/percpu.h>
49 #include <linux/bootmem.h>
50 #include <linux/err.h>
51 #include <linux/nmi.h>
52 #include <linux/tboot.h>
53 #include <linux/stackprotector.h>
54 #include <linux/gfp.h>
55 #include <linux/cpuidle.h>
56
57 #include <asm/acpi.h>
58 #include <asm/desc.h>
59 #include <asm/nmi.h>
60 #include <asm/irq.h>
61 #include <asm/idle.h>
62 #include <asm/realmode.h>
63 #include <asm/cpu.h>
64 #include <asm/numa.h>
65 #include <asm/pgtable.h>
66 #include <asm/tlbflush.h>
67 #include <asm/mtrr.h>
68 #include <asm/mwait.h>
69 #include <asm/apic.h>
70 #include <asm/io_apic.h>
71 #include <asm/i387.h>
72 #include <asm/fpu-internal.h>
73 #include <asm/setup.h>
74 #include <asm/uv/uv.h>
75 #include <linux/mc146818rtc.h>
76 #include <asm/smpboot_hooks.h>
77 #include <asm/i8259.h>
78 #include <asm/realmode.h>
79 #include <asm/misc.h>
80
81 /* State of each CPU */
82 DEFINE_PER_CPU(int, cpu_state) = { 0 };
83
84 /* Number of siblings per CPU package */
85 int smp_num_siblings = 1;
86 EXPORT_SYMBOL(smp_num_siblings);
87
88 /* Last level cache ID of each logical CPU */
89 DEFINE_PER_CPU_READ_MOSTLY(u16, cpu_llc_id) = BAD_APICID;
90
91 /* representing HT siblings of each logical CPU */
92 DEFINE_PER_CPU_READ_MOSTLY(cpumask_var_t, cpu_sibling_map);
93 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
94
95 /* representing HT and core siblings of each logical CPU */
96 DEFINE_PER_CPU_READ_MOSTLY(cpumask_var_t, cpu_core_map);
97 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
98
99 DEFINE_PER_CPU_READ_MOSTLY(cpumask_var_t, cpu_llc_shared_map);
100
101 /* Per CPU bogomips and other parameters */
102 DEFINE_PER_CPU_SHARED_ALIGNED(struct cpuinfo_x86, cpu_info);
103 EXPORT_PER_CPU_SYMBOL(cpu_info);
104
105 static DEFINE_PER_CPU(struct completion, die_complete);
106
107 atomic_t init_deasserted;
108
109 /*
110  * Report back to the Boot Processor during boot time or to the caller processor
111  * during CPU online.
112  */
113 static void smp_callin(void)
114 {
115         int cpuid, phys_id;
116         unsigned long timeout;
117
118         /*
119          * If waken up by an INIT in an 82489DX configuration
120          * we may get here before an INIT-deassert IPI reaches
121          * our local APIC.  We have to wait for the IPI or we'll
122          * lock up on an APIC access.
123          *
124          * Since CPU0 is not wakened up by INIT, it doesn't wait for the IPI.
125          */
126         cpuid = smp_processor_id();
127         if (apic->wait_for_init_deassert && cpuid)
128                 while (!atomic_read(&init_deasserted))
129                         cpu_relax();
130
131         /*
132          * (This works even if the APIC is not enabled.)
133          */
134         phys_id = read_apic_id();
135         if (cpumask_test_cpu(cpuid, cpu_callin_mask)) {
136                 panic("%s: phys CPU#%d, CPU#%d already present??\n", __func__,
137                                         phys_id, cpuid);
138         }
139         pr_debug("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
140
141         /*
142          * STARTUP IPIs are fragile beasts as they might sometimes
143          * trigger some glue motherboard logic. Complete APIC bus
144          * silence for 1 second, this overestimates the time the
145          * boot CPU is spending to send the up to 2 STARTUP IPIs
146          * by a factor of two. This should be enough.
147          */
148
149         /*
150          * Waiting 2s total for startup (udelay is not yet working)
151          */
152         timeout = jiffies + 2*HZ;
153         while (time_before(jiffies, timeout)) {
154                 /*
155                  * Has the boot CPU finished it's STARTUP sequence?
156                  */
157                 if (cpumask_test_cpu(cpuid, cpu_callout_mask))
158                         break;
159                 cpu_relax();
160         }
161
162         if (!time_before(jiffies, timeout)) {
163                 panic("%s: CPU%d started up but did not get a callout!\n",
164                       __func__, cpuid);
165         }
166
167         /*
168          * the boot CPU has finished the init stage and is spinning
169          * on callin_map until we finish. We are free to set up this
170          * CPU, first the APIC. (this is probably redundant on most
171          * boards)
172          */
173         setup_local_APIC();
174         end_local_APIC_setup();
175
176         /*
177          * Need to setup vector mappings before we enable interrupts.
178          */
179         setup_vector_irq(smp_processor_id());
180
181         /*
182          * Save our processor parameters. Note: this information
183          * is needed for clock calibration.
184          */
185         smp_store_cpu_info(cpuid);
186
187         /*
188          * Get our bogomips.
189          * Update loops_per_jiffy in cpu_data. Previous call to
190          * smp_store_cpu_info() stored a value that is close but not as
191          * accurate as the value just calculated.
192          */
193         calibrate_delay();
194         cpu_data(cpuid).loops_per_jiffy = loops_per_jiffy;
195         pr_debug("Stack at about %p\n", &cpuid);
196
197         /*
198          * This must be done before setting cpu_online_mask
199          * or calling notify_cpu_starting.
200          */
201         set_cpu_sibling_map(raw_smp_processor_id());
202         wmb();
203
204         notify_cpu_starting(cpuid);
205
206         /*
207          * Allow the master to continue.
208          */
209         cpumask_set_cpu(cpuid, cpu_callin_mask);
210 }
211
212 static int cpu0_logical_apicid;
213 static int enable_start_cpu0;
214 /*
215  * Activate a secondary processor.
216  */
217 static void notrace start_secondary(void *unused)
218 {
219         /*
220          * Don't put *anything* before cpu_init(), SMP booting is too
221          * fragile that we want to limit the things done here to the
222          * most necessary things.
223          */
224         cpu_init();
225         x86_cpuinit.early_percpu_clock_init();
226         preempt_disable();
227         smp_callin();
228
229         enable_start_cpu0 = 0;
230
231 #ifdef CONFIG_X86_32
232         /* switch away from the initial page table */
233         load_cr3(swapper_pg_dir);
234         __flush_tlb_all();
235 #endif
236
237         /* otherwise gcc will move up smp_processor_id before the cpu_init */
238         barrier();
239         /*
240          * Check TSC synchronization with the BP:
241          */
242         check_tsc_sync_target();
243
244         /*
245          * Enable the espfix hack for this CPU
246          */
247 #ifdef CONFIG_X86_ESPFIX64
248         init_espfix_ap();
249 #endif
250
251         /*
252          * We need to hold vector_lock so there the set of online cpus
253          * does not change while we are assigning vectors to cpus.  Holding
254          * this lock ensures we don't half assign or remove an irq from a cpu.
255          */
256         lock_vector_lock();
257         set_cpu_online(smp_processor_id(), true);
258         unlock_vector_lock();
259         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
260         x86_platform.nmi_init();
261
262         /* enable local interrupts */
263         local_irq_enable();
264
265         /* to prevent fake stack check failure in clock setup */
266         boot_init_stack_canary();
267
268         x86_cpuinit.setup_percpu_clockev();
269
270         wmb();
271         cpu_startup_entry(CPUHP_ONLINE);
272 }
273
274 void __init smp_store_boot_cpu_info(void)
275 {
276         int id = 0; /* CPU 0 */
277         struct cpuinfo_x86 *c = &cpu_data(id);
278
279         *c = boot_cpu_data;
280         c->cpu_index = id;
281 }
282
283 /*
284  * The bootstrap kernel entry code has set these up. Save them for
285  * a given CPU
286  */
287 void smp_store_cpu_info(int id)
288 {
289         struct cpuinfo_x86 *c = &cpu_data(id);
290
291         *c = boot_cpu_data;
292         c->cpu_index = id;
293         /*
294          * During boot time, CPU0 has this setup already. Save the info when
295          * bringing up AP or offlined CPU0.
296          */
297         identify_secondary_cpu(c);
298 }
299
300 static bool
301 topology_sane(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o, const char *name)
302 {
303         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
304
305         return !WARN_ONCE(cpu_to_node(cpu1) != cpu_to_node(cpu2),
306                 "sched: CPU #%d's %s-sibling CPU #%d is not on the same node! "
307                 "[node: %d != %d]. Ignoring dependency.\n",
308                 cpu1, name, cpu2, cpu_to_node(cpu1), cpu_to_node(cpu2));
309 }
310
311 #define link_mask(_m, c1, c2)                                           \
312 do {                                                                    \
313         cpumask_set_cpu((c1), cpu_##_m##_mask(c2));                     \
314         cpumask_set_cpu((c2), cpu_##_m##_mask(c1));                     \
315 } while (0)
316
317 static bool match_smt(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
318 {
319         if (cpu_has_topoext) {
320                 int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
321
322                 if (c->phys_proc_id == o->phys_proc_id &&
323                     per_cpu(cpu_llc_id, cpu1) == per_cpu(cpu_llc_id, cpu2) &&
324                     c->compute_unit_id == o->compute_unit_id)
325                         return topology_sane(c, o, "smt");
326
327         } else if (c->phys_proc_id == o->phys_proc_id &&
328                    c->cpu_core_id == o->cpu_core_id) {
329                 return topology_sane(c, o, "smt");
330         }
331
332         return false;
333 }
334
335 static bool match_llc(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
336 {
337         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
338
339         if (per_cpu(cpu_llc_id, cpu1) != BAD_APICID &&
340             per_cpu(cpu_llc_id, cpu1) == per_cpu(cpu_llc_id, cpu2))
341                 return topology_sane(c, o, "llc");
342
343         return false;
344 }
345
346 static bool match_mc(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
347 {
348         if (c->phys_proc_id == o->phys_proc_id) {
349                 if (cpu_has(c, X86_FEATURE_AMD_DCM))
350                         return true;
351
352                 return topology_sane(c, o, "mc");
353         }
354         return false;
355 }
356
357 void set_cpu_sibling_map(int cpu)
358 {
359         bool has_smt = smp_num_siblings > 1;
360         bool has_mp = has_smt || boot_cpu_data.x86_max_cores > 1;
361         struct cpuinfo_x86 *c = &cpu_data(cpu);
362         struct cpuinfo_x86 *o;
363         int i;
364
365         cpumask_set_cpu(cpu, cpu_sibling_setup_mask);
366
367         if (!has_mp) {
368                 cpumask_set_cpu(cpu, cpu_sibling_mask(cpu));
369                 cpumask_set_cpu(cpu, cpu_llc_shared_mask(cpu));
370                 cpumask_set_cpu(cpu, cpu_core_mask(cpu));
371                 c->booted_cores = 1;
372                 return;
373         }
374
375         for_each_cpu(i, cpu_sibling_setup_mask) {
376                 o = &cpu_data(i);
377
378                 if ((i == cpu) || (has_smt && match_smt(c, o)))
379                         link_mask(sibling, cpu, i);
380
381                 if ((i == cpu) || (has_mp && match_llc(c, o)))
382                         link_mask(llc_shared, cpu, i);
383
384         }
385
386         /*
387          * This needs a separate iteration over the cpus because we rely on all
388          * cpu_sibling_mask links to be set-up.
389          */
390         for_each_cpu(i, cpu_sibling_setup_mask) {
391                 o = &cpu_data(i);
392
393                 if ((i == cpu) || (has_mp && match_mc(c, o))) {
394                         link_mask(core, cpu, i);
395
396                         /*
397                          *  Does this new cpu bringup a new core?
398                          */
399                         if (cpumask_weight(cpu_sibling_mask(cpu)) == 1) {
400                                 /*
401                                  * for each core in package, increment
402                                  * the booted_cores for this new cpu
403                                  */
404                                 if (cpumask_first(cpu_sibling_mask(i)) == i)
405                                         c->booted_cores++;
406                                 /*
407                                  * increment the core count for all
408                                  * the other cpus in this package
409                                  */
410                                 if (i != cpu)
411                                         cpu_data(i).booted_cores++;
412                         } else if (i != cpu && !c->booted_cores)
413                                 c->booted_cores = cpu_data(i).booted_cores;
414                 }
415         }
416 }
417
418 /* maps the cpu to the sched domain representing multi-core */
419 const struct cpumask *cpu_coregroup_mask(int cpu)
420 {
421         return cpu_llc_shared_mask(cpu);
422 }
423
424 static void impress_friends(void)
425 {
426         int cpu;
427         unsigned long bogosum = 0;
428         /*
429          * Allow the user to impress friends.
430          */
431         pr_debug("Before bogomips\n");
432         for_each_possible_cpu(cpu)
433                 if (cpumask_test_cpu(cpu, cpu_callout_mask))
434                         bogosum += cpu_data(cpu).loops_per_jiffy;
435         pr_info("Total of %d processors activated (%lu.%02lu BogoMIPS)\n",
436                 num_online_cpus(),
437                 bogosum/(500000/HZ),
438                 (bogosum/(5000/HZ))%100);
439
440         pr_debug("Before bogocount - setting activated=1\n");
441 }
442
443 void __inquire_remote_apic(int apicid)
444 {
445         unsigned i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
446         const char * const names[] = { "ID", "VERSION", "SPIV" };
447         int timeout;
448         u32 status;
449
450         pr_info("Inquiring remote APIC 0x%x...\n", apicid);
451
452         for (i = 0; i < ARRAY_SIZE(regs); i++) {
453                 pr_info("... APIC 0x%x %s: ", apicid, names[i]);
454
455                 /*
456                  * Wait for idle.
457                  */
458                 status = safe_apic_wait_icr_idle();
459                 if (status)
460                         pr_cont("a previous APIC delivery may have failed\n");
461
462                 apic_icr_write(APIC_DM_REMRD | regs[i], apicid);
463
464                 timeout = 0;
465                 do {
466                         udelay(100);
467                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
468                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
469
470                 switch (status) {
471                 case APIC_ICR_RR_VALID:
472                         status = apic_read(APIC_RRR);
473                         pr_cont("%08x\n", status);
474                         break;
475                 default:
476                         pr_cont("failed\n");
477                 }
478         }
479 }
480
481 /*
482  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
483  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
484  * won't ... remember to clear down the APIC, etc later.
485  */
486 int
487 wakeup_secondary_cpu_via_nmi(int apicid, unsigned long start_eip)
488 {
489         unsigned long send_status, accept_status = 0;
490         int maxlvt;
491
492         /* Target chip */
493         /* Boot on the stack */
494         /* Kick the second */
495         apic_icr_write(APIC_DM_NMI | apic->dest_logical, apicid);
496
497         pr_debug("Waiting for send to finish...\n");
498         send_status = safe_apic_wait_icr_idle();
499
500         /*
501          * Give the other CPU some time to accept the IPI.
502          */
503         udelay(200);
504         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
505                 maxlvt = lapic_get_maxlvt();
506                 if (maxlvt > 3)                 /* Due to the Pentium erratum 3AP.  */
507                         apic_write(APIC_ESR, 0);
508                 accept_status = (apic_read(APIC_ESR) & 0xEF);
509         }
510         pr_debug("NMI sent\n");
511
512         if (send_status)
513                 pr_err("APIC never delivered???\n");
514         if (accept_status)
515                 pr_err("APIC delivery error (%lx)\n", accept_status);
516
517         return (send_status | accept_status);
518 }
519
520 static int
521 wakeup_secondary_cpu_via_init(int phys_apicid, unsigned long start_eip)
522 {
523         unsigned long send_status, accept_status = 0;
524         int maxlvt, num_starts, j;
525
526         maxlvt = lapic_get_maxlvt();
527
528         /*
529          * Be paranoid about clearing APIC errors.
530          */
531         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
532                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
533                         apic_write(APIC_ESR, 0);
534                 apic_read(APIC_ESR);
535         }
536
537         pr_debug("Asserting INIT\n");
538
539         /*
540          * Turn INIT on target chip
541          */
542         /*
543          * Send IPI
544          */
545         apic_icr_write(APIC_INT_LEVELTRIG | APIC_INT_ASSERT | APIC_DM_INIT,
546                        phys_apicid);
547
548         pr_debug("Waiting for send to finish...\n");
549         send_status = safe_apic_wait_icr_idle();
550
551         mdelay(10);
552
553         pr_debug("Deasserting INIT\n");
554
555         /* Target chip */
556         /* Send IPI */
557         apic_icr_write(APIC_INT_LEVELTRIG | APIC_DM_INIT, phys_apicid);
558
559         pr_debug("Waiting for send to finish...\n");
560         send_status = safe_apic_wait_icr_idle();
561
562         mb();
563         atomic_set(&init_deasserted, 1);
564
565         /*
566          * Should we send STARTUP IPIs ?
567          *
568          * Determine this based on the APIC version.
569          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
570          */
571         if (APIC_INTEGRATED(apic_version[phys_apicid]))
572                 num_starts = 2;
573         else
574                 num_starts = 0;
575
576         /*
577          * Paravirt / VMI wants a startup IPI hook here to set up the
578          * target processor state.
579          */
580         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
581                          stack_start);
582
583         /*
584          * Run STARTUP IPI loop.
585          */
586         pr_debug("#startup loops: %d\n", num_starts);
587
588         for (j = 1; j <= num_starts; j++) {
589                 pr_debug("Sending STARTUP #%d\n", j);
590                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
591                         apic_write(APIC_ESR, 0);
592                 apic_read(APIC_ESR);
593                 pr_debug("After apic_write\n");
594
595                 /*
596                  * STARTUP IPI
597                  */
598
599                 /* Target chip */
600                 /* Boot on the stack */
601                 /* Kick the second */
602                 apic_icr_write(APIC_DM_STARTUP | (start_eip >> 12),
603                                phys_apicid);
604
605                 /*
606                  * Give the other CPU some time to accept the IPI.
607                  */
608                 udelay(300);
609
610                 pr_debug("Startup point 1\n");
611
612                 pr_debug("Waiting for send to finish...\n");
613                 send_status = safe_apic_wait_icr_idle();
614
615                 /*
616                  * Give the other CPU some time to accept the IPI.
617                  */
618                 udelay(200);
619                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
620                         apic_write(APIC_ESR, 0);
621                 accept_status = (apic_read(APIC_ESR) & 0xEF);
622                 if (send_status || accept_status)
623                         break;
624         }
625         pr_debug("After Startup\n");
626
627         if (send_status)
628                 pr_err("APIC never delivered???\n");
629         if (accept_status)
630                 pr_err("APIC delivery error (%lx)\n", accept_status);
631
632         return (send_status | accept_status);
633 }
634
635 void smp_announce(void)
636 {
637         int num_nodes = num_online_nodes();
638
639         printk(KERN_INFO "x86: Booted up %d node%s, %d CPUs\n",
640                num_nodes, (num_nodes > 1 ? "s" : ""), num_online_cpus());
641 }
642
643 /* reduce the number of lines printed when booting a large cpu count system */
644 static void announce_cpu(int cpu, int apicid)
645 {
646         static int current_node = -1;
647         int node = early_cpu_to_node(cpu);
648         static int width, node_width;
649
650         if (!width)
651                 width = num_digits(num_possible_cpus()) + 1; /* + '#' sign */
652
653         if (!node_width)
654                 node_width = num_digits(num_possible_nodes()) + 1; /* + '#' */
655
656         if (cpu == 1)
657                 printk(KERN_INFO "x86: Booting SMP configuration:\n");
658
659         if (system_state == SYSTEM_BOOTING) {
660                 if (node != current_node) {
661                         if (current_node > (-1))
662                                 pr_cont("\n");
663                         current_node = node;
664
665                         printk(KERN_INFO ".... node %*s#%d, CPUs:  ",
666                                node_width - num_digits(node), " ", node);
667                 }
668
669                 /* Add padding for the BSP */
670                 if (cpu == 1)
671                         pr_cont("%*s", width + 1, " ");
672
673                 pr_cont("%*s#%d", width - num_digits(cpu), " ", cpu);
674
675         } else
676                 pr_info("Booting Node %d Processor %d APIC 0x%x\n",
677                         node, cpu, apicid);
678 }
679
680 static int wakeup_cpu0_nmi(unsigned int cmd, struct pt_regs *regs)
681 {
682         int cpu;
683
684         cpu = smp_processor_id();
685         if (cpu == 0 && !cpu_online(cpu) && enable_start_cpu0)
686                 return NMI_HANDLED;
687
688         return NMI_DONE;
689 }
690
691 /*
692  * Wake up AP by INIT, INIT, STARTUP sequence.
693  *
694  * Instead of waiting for STARTUP after INITs, BSP will execute the BIOS
695  * boot-strap code which is not a desired behavior for waking up BSP. To
696  * void the boot-strap code, wake up CPU0 by NMI instead.
697  *
698  * This works to wake up soft offlined CPU0 only. If CPU0 is hard offlined
699  * (i.e. physically hot removed and then hot added), NMI won't wake it up.
700  * We'll change this code in the future to wake up hard offlined CPU0 if
701  * real platform and request are available.
702  */
703 static int
704 wakeup_cpu_via_init_nmi(int cpu, unsigned long start_ip, int apicid,
705                int *cpu0_nmi_registered)
706 {
707         int id;
708         int boot_error;
709
710         preempt_disable();
711
712         /*
713          * Wake up AP by INIT, INIT, STARTUP sequence.
714          */
715         if (cpu) {
716                 boot_error = wakeup_secondary_cpu_via_init(apicid, start_ip);
717                 goto out;
718         }
719
720         /*
721          * Wake up BSP by nmi.
722          *
723          * Register a NMI handler to help wake up CPU0.
724          */
725         boot_error = register_nmi_handler(NMI_LOCAL,
726                                           wakeup_cpu0_nmi, 0, "wake_cpu0");
727
728         if (!boot_error) {
729                 enable_start_cpu0 = 1;
730                 *cpu0_nmi_registered = 1;
731                 if (apic->dest_logical == APIC_DEST_LOGICAL)
732                         id = cpu0_logical_apicid;
733                 else
734                         id = apicid;
735                 boot_error = wakeup_secondary_cpu_via_nmi(id, start_ip);
736         }
737
738 out:
739         preempt_enable();
740
741         return boot_error;
742 }
743
744 /*
745  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
746  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
747  * Returns zero if CPU booted OK, else error code from
748  * ->wakeup_secondary_cpu.
749  */
750 static int do_boot_cpu(int apicid, int cpu, struct task_struct *idle)
751 {
752         volatile u32 *trampoline_status =
753                 (volatile u32 *) __va(real_mode_header->trampoline_status);
754         /* start_ip had better be page-aligned! */
755         unsigned long start_ip = real_mode_header->trampoline_start;
756
757         unsigned long boot_error = 0;
758         int timeout;
759         int cpu0_nmi_registered = 0;
760
761         /* Just in case we booted with a single CPU. */
762         alternatives_enable_smp();
763
764         idle->thread.sp = (unsigned long) (((struct pt_regs *)
765                           (THREAD_SIZE +  task_stack_page(idle))) - 1);
766         per_cpu(current_task, cpu) = idle;
767
768 #ifdef CONFIG_X86_32
769         /* Stack for startup_32 can be just as for start_secondary onwards */
770         irq_ctx_init(cpu);
771 #else
772         clear_tsk_thread_flag(idle, TIF_FORK);
773         initial_gs = per_cpu_offset(cpu);
774 #endif
775         per_cpu(kernel_stack, cpu) =
776                 (unsigned long)task_stack_page(idle) -
777                 KERNEL_STACK_OFFSET + THREAD_SIZE;
778         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
779         initial_code = (unsigned long)start_secondary;
780         stack_start  = idle->thread.sp;
781
782         /* So we see what's up */
783         announce_cpu(cpu, apicid);
784
785         /*
786          * This grunge runs the startup process for
787          * the targeted processor.
788          */
789
790         atomic_set(&init_deasserted, 0);
791
792         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
793
794                 pr_debug("Setting warm reset code and vector.\n");
795
796                 smpboot_setup_warm_reset_vector(start_ip);
797                 /*
798                  * Be paranoid about clearing APIC errors.
799                 */
800                 if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
801                         apic_write(APIC_ESR, 0);
802                         apic_read(APIC_ESR);
803                 }
804         }
805
806         /*
807          * Wake up a CPU in difference cases:
808          * - Use the method in the APIC driver if it's defined
809          * Otherwise,
810          * - Use an INIT boot APIC message for APs or NMI for BSP.
811          */
812         if (apic->wakeup_secondary_cpu)
813                 boot_error = apic->wakeup_secondary_cpu(apicid, start_ip);
814         else
815                 boot_error = wakeup_cpu_via_init_nmi(cpu, start_ip, apicid,
816                                                      &cpu0_nmi_registered);
817
818         if (!boot_error) {
819                 /*
820                  * allow APs to start initializing.
821                  */
822                 pr_debug("Before Callout %d\n", cpu);
823                 cpumask_set_cpu(cpu, cpu_callout_mask);
824                 pr_debug("After Callout %d\n", cpu);
825
826                 /*
827                  * Wait 5s total for a response
828                  */
829                 for (timeout = 0; timeout < 50000; timeout++) {
830                         if (cpumask_test_cpu(cpu, cpu_callin_mask))
831                                 break;  /* It has booted */
832                         udelay(100);
833                         /*
834                          * Allow other tasks to run while we wait for the
835                          * AP to come online. This also gives a chance
836                          * for the MTRR work(triggered by the AP coming online)
837                          * to be completed in the stop machine context.
838                          */
839                         schedule();
840                 }
841
842                 if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
843                         print_cpu_msr(&cpu_data(cpu));
844                         pr_debug("CPU%d: has booted.\n", cpu);
845                 } else {
846                         boot_error = 1;
847                         if (*trampoline_status == 0xA5A5A5A5)
848                                 /* trampoline started but...? */
849                                 pr_err("CPU%d: Stuck ??\n", cpu);
850                         else
851                                 /* trampoline code not run */
852                                 pr_err("CPU%d: Not responding\n", cpu);
853                         if (apic->inquire_remote_apic)
854                                 apic->inquire_remote_apic(apicid);
855                 }
856         }
857
858         if (boot_error) {
859                 /* Try to put things back the way they were before ... */
860                 numa_remove_cpu(cpu); /* was set by numa_add_cpu */
861
862                 /* was set by do_boot_cpu() */
863                 cpumask_clear_cpu(cpu, cpu_callout_mask);
864
865                 /* was set by cpu_init() */
866                 cpumask_clear_cpu(cpu, cpu_initialized_mask);
867         }
868
869         /* mark "stuck" area as not stuck */
870         *trampoline_status = 0;
871
872         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
873                 /*
874                  * Cleanup possible dangling ends...
875                  */
876                 smpboot_restore_warm_reset_vector();
877         }
878         /*
879          * Clean up the nmi handler. Do this after the callin and callout sync
880          * to avoid impact of possible long unregister time.
881          */
882         if (cpu0_nmi_registered)
883                 unregister_nmi_handler(NMI_LOCAL, "wake_cpu0");
884
885         return boot_error;
886 }
887
888 int native_cpu_up(unsigned int cpu, struct task_struct *tidle)
889 {
890         int apicid = apic->cpu_present_to_apicid(cpu);
891         unsigned long flags;
892         int err;
893
894         WARN_ON(irqs_disabled());
895
896         pr_debug("++++++++++++++++++++=_---CPU UP  %u\n", cpu);
897
898         if (apicid == BAD_APICID ||
899             !physid_isset(apicid, phys_cpu_present_map) ||
900             !apic->apic_id_valid(apicid)) {
901                 pr_err("%s: bad cpu %d\n", __func__, cpu);
902                 return -EINVAL;
903         }
904
905         /*
906          * Already booted CPU?
907          */
908         if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
909                 pr_debug("do_boot_cpu %d Already started\n", cpu);
910                 return -ENOSYS;
911         }
912
913         /*
914          * Save current MTRR state in case it was changed since early boot
915          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
916          */
917         mtrr_save_state();
918
919         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
920
921         /* the FPU context is blank, nobody can own it */
922         __cpu_disable_lazy_restore(cpu);
923
924         err = do_boot_cpu(apicid, cpu, tidle);
925         if (err) {
926                 pr_err("do_boot_cpu failed(%d) to wakeup CPU#%u\n", err, cpu);
927                 return -EIO;
928         }
929
930         /*
931          * Check TSC synchronization with the AP (keep irqs disabled
932          * while doing so):
933          */
934         local_irq_save(flags);
935         check_tsc_sync_source(cpu);
936         local_irq_restore(flags);
937
938         while (!cpu_online(cpu)) {
939                 cpu_relax();
940                 touch_nmi_watchdog();
941         }
942
943         return 0;
944 }
945
946 /**
947  * arch_disable_smp_support() - disables SMP support for x86 at runtime
948  */
949 void arch_disable_smp_support(void)
950 {
951         disable_ioapic_support();
952 }
953
954 /*
955  * Fall back to non SMP mode after errors.
956  *
957  * RED-PEN audit/test this more. I bet there is more state messed up here.
958  */
959 static __init void disable_smp(void)
960 {
961         init_cpu_present(cpumask_of(0));
962         init_cpu_possible(cpumask_of(0));
963         smpboot_clear_io_apic_irqs();
964
965         if (smp_found_config)
966                 physid_set_mask_of_physid(boot_cpu_physical_apicid, &phys_cpu_present_map);
967         else
968                 physid_set_mask_of_physid(0, &phys_cpu_present_map);
969         cpumask_set_cpu(0, cpu_sibling_mask(0));
970         cpumask_set_cpu(0, cpu_core_mask(0));
971 }
972
973 /*
974  * Various sanity checks.
975  */
976 static int __init smp_sanity_check(unsigned max_cpus)
977 {
978         preempt_disable();
979
980 #if !defined(CONFIG_X86_BIGSMP) && defined(CONFIG_X86_32)
981         if (def_to_bigsmp && nr_cpu_ids > 8) {
982                 unsigned int cpu;
983                 unsigned nr;
984
985                 pr_warn("More than 8 CPUs detected - skipping them\n"
986                         "Use CONFIG_X86_BIGSMP\n");
987
988                 nr = 0;
989                 for_each_present_cpu(cpu) {
990                         if (nr >= 8)
991                                 set_cpu_present(cpu, false);
992                         nr++;
993                 }
994
995                 nr = 0;
996                 for_each_possible_cpu(cpu) {
997                         if (nr >= 8)
998                                 set_cpu_possible(cpu, false);
999                         nr++;
1000                 }
1001
1002                 nr_cpu_ids = 8;
1003         }
1004 #endif
1005
1006         if (!physid_isset(hard_smp_processor_id(), phys_cpu_present_map)) {
1007                 pr_warn("weird, boot CPU (#%d) not listed by the BIOS\n",
1008                         hard_smp_processor_id());
1009
1010                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1011         }
1012
1013         /*
1014          * If we couldn't find an SMP configuration at boot time,
1015          * get out of here now!
1016          */
1017         if (!smp_found_config && !acpi_lapic) {
1018                 preempt_enable();
1019                 pr_notice("SMP motherboard not detected\n");
1020                 disable_smp();
1021                 if (APIC_init_uniprocessor())
1022                         pr_notice("Local APIC not detected. Using dummy APIC emulation.\n");
1023                 return -1;
1024         }
1025
1026         /*
1027          * Should not be necessary because the MP table should list the boot
1028          * CPU too, but we do it for the sake of robustness anyway.
1029          */
1030         if (!apic->check_phys_apicid_present(boot_cpu_physical_apicid)) {
1031                 pr_notice("weird, boot CPU (#%d) not listed by the BIOS\n",
1032                           boot_cpu_physical_apicid);
1033                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1034         }
1035         preempt_enable();
1036
1037         /*
1038          * If we couldn't find a local APIC, then get out of here now!
1039          */
1040         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) &&
1041             !cpu_has_apic) {
1042                 if (!disable_apic) {
1043                         pr_err("BIOS bug, local APIC #%d not detected!...\n",
1044                                 boot_cpu_physical_apicid);
1045                         pr_err("... forcing use of dummy APIC emulation (tell your hw vendor)\n");
1046                 }
1047                 smpboot_clear_io_apic();
1048                 disable_ioapic_support();
1049                 return -1;
1050         }
1051
1052         verify_local_APIC();
1053
1054         /*
1055          * If SMP should be disabled, then really disable it!
1056          */
1057         if (!max_cpus) {
1058                 pr_info("SMP mode deactivated\n");
1059                 smpboot_clear_io_apic();
1060
1061                 connect_bsp_APIC();
1062                 setup_local_APIC();
1063                 bsp_end_local_APIC_setup();
1064                 return -1;
1065         }
1066
1067         return 0;
1068 }
1069
1070 static void __init smp_cpu_index_default(void)
1071 {
1072         int i;
1073         struct cpuinfo_x86 *c;
1074
1075         for_each_possible_cpu(i) {
1076                 c = &cpu_data(i);
1077                 /* mark all to hotplug */
1078                 c->cpu_index = nr_cpu_ids;
1079         }
1080 }
1081
1082 /*
1083  * Prepare for SMP bootup.  The MP table or ACPI has been read
1084  * earlier.  Just do some sanity checking here and enable APIC mode.
1085  */
1086 void __init native_smp_prepare_cpus(unsigned int max_cpus)
1087 {
1088         unsigned int i;
1089
1090         preempt_disable();
1091         smp_cpu_index_default();
1092
1093         /*
1094          * Setup boot CPU information
1095          */
1096         smp_store_boot_cpu_info(); /* Final full version of the data */
1097         cpumask_copy(cpu_callin_mask, cpumask_of(0));
1098         mb();
1099
1100         current_thread_info()->cpu = 0;  /* needed? */
1101         for_each_possible_cpu(i) {
1102                 zalloc_cpumask_var(&per_cpu(cpu_sibling_map, i), GFP_KERNEL);
1103                 zalloc_cpumask_var(&per_cpu(cpu_core_map, i), GFP_KERNEL);
1104                 zalloc_cpumask_var(&per_cpu(cpu_llc_shared_map, i), GFP_KERNEL);
1105         }
1106         set_cpu_sibling_map(0);
1107
1108
1109         if (smp_sanity_check(max_cpus) < 0) {
1110                 pr_info("SMP disabled\n");
1111                 disable_smp();
1112                 goto out;
1113         }
1114
1115         default_setup_apic_routing();
1116
1117         preempt_disable();
1118         if (read_apic_id() != boot_cpu_physical_apicid) {
1119                 panic("Boot APIC ID in local APIC unexpected (%d vs %d)",
1120                      read_apic_id(), boot_cpu_physical_apicid);
1121                 /* Or can we switch back to PIC here? */
1122         }
1123         preempt_enable();
1124
1125         connect_bsp_APIC();
1126
1127         /*
1128          * Switch from PIC to APIC mode.
1129          */
1130         setup_local_APIC();
1131
1132         if (x2apic_mode)
1133                 cpu0_logical_apicid = apic_read(APIC_LDR);
1134         else
1135                 cpu0_logical_apicid = GET_APIC_LOGICAL_ID(apic_read(APIC_LDR));
1136
1137         /*
1138          * Enable IO APIC before setting up error vector
1139          */
1140         if (!skip_ioapic_setup && nr_ioapics)
1141                 enable_IO_APIC();
1142
1143         bsp_end_local_APIC_setup();
1144         smpboot_setup_io_apic();
1145         /*
1146          * Set up local APIC timer on boot CPU.
1147          */
1148
1149         pr_info("CPU%d: ", 0);
1150         print_cpu_info(&cpu_data(0));
1151         x86_init.timers.setup_percpu_clockev();
1152
1153         if (is_uv_system())
1154                 uv_system_init();
1155
1156         set_mtrr_aps_delayed_init();
1157 out:
1158         preempt_enable();
1159 }
1160
1161 void arch_enable_nonboot_cpus_begin(void)
1162 {
1163         set_mtrr_aps_delayed_init();
1164 }
1165
1166 void arch_enable_nonboot_cpus_end(void)
1167 {
1168         mtrr_aps_init();
1169 }
1170
1171 /*
1172  * Early setup to make printk work.
1173  */
1174 void __init native_smp_prepare_boot_cpu(void)
1175 {
1176         int me = smp_processor_id();
1177         switch_to_new_gdt(me);
1178         /* already set me in cpu_online_mask in boot_cpu_init() */
1179         cpumask_set_cpu(me, cpu_callout_mask);
1180         per_cpu(cpu_state, me) = CPU_ONLINE;
1181 }
1182
1183 void __init native_smp_cpus_done(unsigned int max_cpus)
1184 {
1185         pr_debug("Boot done\n");
1186
1187         nmi_selftest();
1188         impress_friends();
1189 #ifdef CONFIG_X86_IO_APIC
1190         setup_ioapic_dest();
1191 #endif
1192         mtrr_aps_init();
1193 }
1194
1195 static int __initdata setup_possible_cpus = -1;
1196 static int __init _setup_possible_cpus(char *str)
1197 {
1198         get_option(&str, &setup_possible_cpus);
1199         return 0;
1200 }
1201 early_param("possible_cpus", _setup_possible_cpus);
1202
1203
1204 /*
1205  * cpu_possible_mask should be static, it cannot change as cpu's
1206  * are onlined, or offlined. The reason is per-cpu data-structures
1207  * are allocated by some modules at init time, and dont expect to
1208  * do this dynamically on cpu arrival/departure.
1209  * cpu_present_mask on the other hand can change dynamically.
1210  * In case when cpu_hotplug is not compiled, then we resort to current
1211  * behaviour, which is cpu_possible == cpu_present.
1212  * - Ashok Raj
1213  *
1214  * Three ways to find out the number of additional hotplug CPUs:
1215  * - If the BIOS specified disabled CPUs in ACPI/mptables use that.
1216  * - The user can overwrite it with possible_cpus=NUM
1217  * - Otherwise don't reserve additional CPUs.
1218  * We do this because additional CPUs waste a lot of memory.
1219  * -AK
1220  */
1221 __init void prefill_possible_map(void)
1222 {
1223         int i, possible;
1224
1225         /* no processor from mptable or madt */
1226         if (!num_processors)
1227                 num_processors = 1;
1228
1229         i = setup_max_cpus ?: 1;
1230         if (setup_possible_cpus == -1) {
1231                 possible = num_processors;
1232 #ifdef CONFIG_HOTPLUG_CPU
1233                 if (setup_max_cpus)
1234                         possible += disabled_cpus;
1235 #else
1236                 if (possible > i)
1237                         possible = i;
1238 #endif
1239         } else
1240                 possible = setup_possible_cpus;
1241
1242         total_cpus = max_t(int, possible, num_processors + disabled_cpus);
1243
1244         /* nr_cpu_ids could be reduced via nr_cpus= */
1245         if (possible > nr_cpu_ids) {
1246                 pr_warn("%d Processors exceeds NR_CPUS limit of %d\n",
1247                         possible, nr_cpu_ids);
1248                 possible = nr_cpu_ids;
1249         }
1250
1251 #ifdef CONFIG_HOTPLUG_CPU
1252         if (!setup_max_cpus)
1253 #endif
1254         if (possible > i) {
1255                 pr_warn("%d Processors exceeds max_cpus limit of %u\n",
1256                         possible, setup_max_cpus);
1257                 possible = i;
1258         }
1259
1260         pr_info("Allowing %d CPUs, %d hotplug CPUs\n",
1261                 possible, max_t(int, possible - num_processors, 0));
1262
1263         for (i = 0; i < possible; i++)
1264                 set_cpu_possible(i, true);
1265         for (; i < NR_CPUS; i++)
1266                 set_cpu_possible(i, false);
1267
1268         nr_cpu_ids = possible;
1269 }
1270
1271 #ifdef CONFIG_HOTPLUG_CPU
1272
1273 static void remove_siblinginfo(int cpu)
1274 {
1275         int sibling;
1276         struct cpuinfo_x86 *c = &cpu_data(cpu);
1277
1278         for_each_cpu(sibling, cpu_core_mask(cpu)) {
1279                 cpumask_clear_cpu(cpu, cpu_core_mask(sibling));
1280                 /*/
1281                  * last thread sibling in this cpu core going down
1282                  */
1283                 if (cpumask_weight(cpu_sibling_mask(cpu)) == 1)
1284                         cpu_data(sibling).booted_cores--;
1285         }
1286
1287         for_each_cpu(sibling, cpu_sibling_mask(cpu))
1288                 cpumask_clear_cpu(cpu, cpu_sibling_mask(sibling));
1289         cpumask_clear(cpu_sibling_mask(cpu));
1290         cpumask_clear(cpu_core_mask(cpu));
1291         c->phys_proc_id = 0;
1292         c->cpu_core_id = 0;
1293         cpumask_clear_cpu(cpu, cpu_sibling_setup_mask);
1294 }
1295
1296 static void __ref remove_cpu_from_maps(int cpu)
1297 {
1298         set_cpu_online(cpu, false);
1299         cpumask_clear_cpu(cpu, cpu_callout_mask);
1300         cpumask_clear_cpu(cpu, cpu_callin_mask);
1301         /* was set by cpu_init() */
1302         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1303         numa_remove_cpu(cpu);
1304 }
1305
1306 void cpu_disable_common(void)
1307 {
1308         int cpu = smp_processor_id();
1309
1310         remove_siblinginfo(cpu);
1311
1312         /* It's now safe to remove this processor from the online map */
1313         lock_vector_lock();
1314         remove_cpu_from_maps(cpu);
1315         unlock_vector_lock();
1316         fixup_irqs();
1317 }
1318
1319 int native_cpu_disable(void)
1320 {
1321         int ret;
1322
1323         ret = check_irq_vectors_for_cpu_disable();
1324         if (ret)
1325                 return ret;
1326
1327         clear_local_APIC();
1328         init_completion(&per_cpu(die_complete, smp_processor_id()));
1329         cpu_disable_common();
1330
1331         return 0;
1332 }
1333
1334 void native_cpu_die(unsigned int cpu)
1335 {
1336         /* We don't do anything here: idle task is faking death itself. */
1337         wait_for_completion_timeout(&per_cpu(die_complete, cpu), HZ);
1338
1339         /* They ack this in play_dead() by setting CPU_DEAD */
1340         if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1341                 if (system_state == SYSTEM_RUNNING)
1342                         pr_info("CPU %u is now offline\n", cpu);
1343         } else {
1344                 pr_err("CPU %u didn't die...\n", cpu);
1345         }
1346 }
1347
1348 void play_dead_common(void)
1349 {
1350         idle_task_exit();
1351         reset_lazy_tlbstate();
1352         amd_e400_remove_cpu(raw_smp_processor_id());
1353
1354         mb();
1355         /* Ack it */
1356         __this_cpu_write(cpu_state, CPU_DEAD);
1357         complete(&per_cpu(die_complete, smp_processor_id()));
1358
1359         /*
1360          * With physical CPU hotplug, we should halt the cpu
1361          */
1362         local_irq_disable();
1363 }
1364
1365 static bool wakeup_cpu0(void)
1366 {
1367         if (smp_processor_id() == 0 && enable_start_cpu0)
1368                 return true;
1369
1370         return false;
1371 }
1372
1373 /*
1374  * We need to flush the caches before going to sleep, lest we have
1375  * dirty data in our caches when we come back up.
1376  */
1377 static inline void mwait_play_dead(void)
1378 {
1379         unsigned int eax, ebx, ecx, edx;
1380         unsigned int highest_cstate = 0;
1381         unsigned int highest_subcstate = 0;
1382         void *mwait_ptr;
1383         int i;
1384
1385         if (!this_cpu_has(X86_FEATURE_MWAIT))
1386                 return;
1387         if (!this_cpu_has(X86_FEATURE_CLFLUSH))
1388                 return;
1389         if (__this_cpu_read(cpu_info.cpuid_level) < CPUID_MWAIT_LEAF)
1390                 return;
1391
1392         eax = CPUID_MWAIT_LEAF;
1393         ecx = 0;
1394         native_cpuid(&eax, &ebx, &ecx, &edx);
1395
1396         /*
1397          * eax will be 0 if EDX enumeration is not valid.
1398          * Initialized below to cstate, sub_cstate value when EDX is valid.
1399          */
1400         if (!(ecx & CPUID5_ECX_EXTENSIONS_SUPPORTED)) {
1401                 eax = 0;
1402         } else {
1403                 edx >>= MWAIT_SUBSTATE_SIZE;
1404                 for (i = 0; i < 7 && edx; i++, edx >>= MWAIT_SUBSTATE_SIZE) {
1405                         if (edx & MWAIT_SUBSTATE_MASK) {
1406                                 highest_cstate = i;
1407                                 highest_subcstate = edx & MWAIT_SUBSTATE_MASK;
1408                         }
1409                 }
1410                 eax = (highest_cstate << MWAIT_SUBSTATE_SIZE) |
1411                         (highest_subcstate - 1);
1412         }
1413
1414         /*
1415          * This should be a memory location in a cache line which is
1416          * unlikely to be touched by other processors.  The actual
1417          * content is immaterial as it is not actually modified in any way.
1418          */
1419         mwait_ptr = &current_thread_info()->flags;
1420
1421         wbinvd();
1422
1423         while (1) {
1424                 /*
1425                  * The CLFLUSH is a workaround for erratum AAI65 for
1426                  * the Xeon 7400 series.  It's not clear it is actually
1427                  * needed, but it should be harmless in either case.
1428                  * The WBINVD is insufficient due to the spurious-wakeup
1429                  * case where we return around the loop.
1430                  */
1431                 mb();
1432                 clflush(mwait_ptr);
1433                 mb();
1434                 __monitor(mwait_ptr, 0, 0);
1435                 mb();
1436                 __mwait(eax, 0);
1437                 /*
1438                  * If NMI wants to wake up CPU0, start CPU0.
1439                  */
1440                 if (wakeup_cpu0())
1441                         start_cpu0();
1442         }
1443 }
1444
1445 static inline void hlt_play_dead(void)
1446 {
1447         if (__this_cpu_read(cpu_info.x86) >= 4)
1448                 wbinvd();
1449
1450         while (1) {
1451                 native_halt();
1452                 /*
1453                  * If NMI wants to wake up CPU0, start CPU0.
1454                  */
1455                 if (wakeup_cpu0())
1456                         start_cpu0();
1457         }
1458 }
1459
1460 void native_play_dead(void)
1461 {
1462         play_dead_common();
1463         tboot_shutdown(TB_SHUTDOWN_WFS);
1464
1465         mwait_play_dead();      /* Only returns on failure */
1466         if (cpuidle_play_dead())
1467                 hlt_play_dead();
1468 }
1469
1470 #else /* ... !CONFIG_HOTPLUG_CPU */
1471 int native_cpu_disable(void)
1472 {
1473         return -ENOSYS;
1474 }
1475
1476 void native_cpu_die(unsigned int cpu)
1477 {
1478         /* We said "no" in __cpu_disable */
1479         BUG();
1480 }
1481
1482 void native_play_dead(void)
1483 {
1484         BUG();
1485 }
1486
1487 #endif