x86: remove mpc_apic_id()
[sfrench/cifs-2.6.git] / arch / x86 / kernel / mpparse_32.c
1 /*
2  *      Intel Multiprocessor Specification 1.1 and 1.4
3  *      compliant MP-table parsing routines.
4  *
5  *      (c) 1995 Alan Cox, Building #3 <alan@redhat.com>
6  *      (c) 1998, 1999, 2000 Ingo Molnar <mingo@redhat.com>
7  *
8  *      Fixes
9  *              Erich Boleyn    :       MP v1.4 and additional changes.
10  *              Alan Cox        :       Added EBDA scanning
11  *              Ingo Molnar     :       various cleanups and rewrites
12  *              Maciej W. Rozycki:      Bits for default MP configurations
13  *              Paul Diefenbaugh:       Added full ACPI support
14  */
15
16 #include <linux/mm.h>
17 #include <linux/init.h>
18 #include <linux/acpi.h>
19 #include <linux/delay.h>
20 #include <linux/bootmem.h>
21 #include <linux/kernel_stat.h>
22 #include <linux/mc146818rtc.h>
23 #include <linux/bitops.h>
24
25 #include <asm/smp.h>
26 #include <asm/acpi.h>
27 #include <asm/mtrr.h>
28 #include <asm/mpspec.h>
29 #include <asm/io_apic.h>
30 #include <asm/bios_ebda.h>
31
32 #include <mach_apic.h>
33 #include <mach_apicdef.h>
34 #include <mach_mpparse.h>
35
36 /* Have we found an MP table */
37 int smp_found_config;
38 unsigned int __cpuinitdata maxcpus = NR_CPUS;
39
40 /*
41  * Various Linux-internal data structures created from the
42  * MP-table.
43  */
44 int apic_version [MAX_APICS];
45 #if defined (CONFIG_MCA) || defined (CONFIG_EISA)
46 int mp_bus_id_to_type [MAX_MP_BUSSES];
47 #endif
48 DECLARE_BITMAP(mp_bus_not_pci, MAX_MP_BUSSES);
49 int mp_bus_id_to_pci_bus [MAX_MP_BUSSES] = { [0 ... MAX_MP_BUSSES-1] = -1 };
50 static int mp_current_pci_id;
51
52 /* I/O APIC entries */
53 struct mpc_config_ioapic mp_ioapics[MAX_IO_APICS];
54
55 /* # of MP IRQ source entries */
56 struct mpc_config_intsrc mp_irqs[MAX_IRQ_SOURCES];
57
58 /* MP IRQ source entries */
59 int mp_irq_entries;
60
61 int nr_ioapics;
62
63 int pic_mode;
64 unsigned long mp_lapic_addr;
65
66 unsigned int def_to_bigsmp = 0;
67
68 /* Processor that is doing the boot up */
69 unsigned int boot_cpu_physical_apicid = -1U;
70 /* Internal processor count */
71 unsigned int num_processors;
72
73 unsigned disabled_cpus __cpuinitdata;
74
75 /* Bitmask of physically existing CPUs */
76 physid_mask_t phys_cpu_present_map;
77
78 #ifndef CONFIG_SMP
79 DEFINE_PER_CPU(u16, x86_bios_cpu_apicid) = BAD_APICID;
80 #endif
81
82 /*
83  * Intel MP BIOS table parsing routines:
84  */
85
86
87 /*
88  * Checksum an MP configuration block.
89  */
90
91 static int __init mpf_checksum(unsigned char *mp, int len)
92 {
93         int sum = 0;
94
95         while (len--)
96                 sum += *mp++;
97
98         return sum & 0xFF;
99 }
100
101 /*
102  * Have to match translation table entries to main table entries by counter
103  * hence the mpc_record variable .... can't see a less disgusting way of
104  * doing this ....
105  */
106
107 static int mpc_record; 
108 static struct mpc_config_translation *translation_table[MAX_MPC_ENTRY] __cpuinitdata;
109
110 static void __cpuinit MP_processor_info (struct mpc_config_processor *m)
111 {
112         int ver, apicid, cpu;
113         cpumask_t tmp_map;
114         physid_mask_t phys_cpu;
115         
116         if (!(m->mpc_cpuflag & CPU_ENABLED)) {
117                 disabled_cpus++;
118                 return;
119         }
120
121 #ifdef CONFIG_X86_NUMAQ
122         apicid = mpc_apic_id(m, translation_table[mpc_record]);
123 #else
124         Dprintk("Processor #%d %u:%u APIC version %d\n",
125                 m->mpc_apicid,
126                 (m->mpc_cpufeature & CPU_FAMILY_MASK) >> 8,
127                 (m->mpc_cpufeature & CPU_MODEL_MASK) >> 4,
128                 m->mpc_apicver);
129         apicid = m->mpc_apicid;
130 #endif
131
132         if (m->mpc_featureflag&(1<<0))
133                 Dprintk("    Floating point unit present.\n");
134         if (m->mpc_featureflag&(1<<7))
135                 Dprintk("    Machine Exception supported.\n");
136         if (m->mpc_featureflag&(1<<8))
137                 Dprintk("    64 bit compare & exchange supported.\n");
138         if (m->mpc_featureflag&(1<<9))
139                 Dprintk("    Internal APIC present.\n");
140         if (m->mpc_featureflag&(1<<11))
141                 Dprintk("    SEP present.\n");
142         if (m->mpc_featureflag&(1<<12))
143                 Dprintk("    MTRR  present.\n");
144         if (m->mpc_featureflag&(1<<13))
145                 Dprintk("    PGE  present.\n");
146         if (m->mpc_featureflag&(1<<14))
147                 Dprintk("    MCA  present.\n");
148         if (m->mpc_featureflag&(1<<15))
149                 Dprintk("    CMOV  present.\n");
150         if (m->mpc_featureflag&(1<<16))
151                 Dprintk("    PAT  present.\n");
152         if (m->mpc_featureflag&(1<<17))
153                 Dprintk("    PSE  present.\n");
154         if (m->mpc_featureflag&(1<<18))
155                 Dprintk("    PSN  present.\n");
156         if (m->mpc_featureflag&(1<<19))
157                 Dprintk("    Cache Line Flush Instruction present.\n");
158         /* 20 Reserved */
159         if (m->mpc_featureflag&(1<<21))
160                 Dprintk("    Debug Trace and EMON Store present.\n");
161         if (m->mpc_featureflag&(1<<22))
162                 Dprintk("    ACPI Thermal Throttle Registers  present.\n");
163         if (m->mpc_featureflag&(1<<23))
164                 Dprintk("    MMX  present.\n");
165         if (m->mpc_featureflag&(1<<24))
166                 Dprintk("    FXSR  present.\n");
167         if (m->mpc_featureflag&(1<<25))
168                 Dprintk("    XMM  present.\n");
169         if (m->mpc_featureflag&(1<<26))
170                 Dprintk("    Willamette New Instructions  present.\n");
171         if (m->mpc_featureflag&(1<<27))
172                 Dprintk("    Self Snoop  present.\n");
173         if (m->mpc_featureflag&(1<<28))
174                 Dprintk("    HT  present.\n");
175         if (m->mpc_featureflag&(1<<29))
176                 Dprintk("    Thermal Monitor present.\n");
177         /* 30, 31 Reserved */
178
179
180         if (m->mpc_cpuflag & CPU_BOOTPROCESSOR) {
181                 Dprintk("    Bootup CPU\n");
182                 boot_cpu_physical_apicid = m->mpc_apicid;
183         }
184
185         ver = m->mpc_apicver;
186
187         /*
188          * Validate version
189          */
190         if (ver == 0x0) {
191                 printk(KERN_WARNING "BIOS bug, APIC version is 0 for CPU#%d! "
192                                 "fixing up to 0x10. (tell your hw vendor)\n",
193                                 m->mpc_apicid);
194                 ver = 0x10;
195         }
196         apic_version[m->mpc_apicid] = ver;
197
198         phys_cpu = apicid_to_cpu_present(apicid);
199         physids_or(phys_cpu_present_map, phys_cpu_present_map, phys_cpu);
200
201         if (num_processors >= NR_CPUS) {
202                 printk(KERN_WARNING "WARNING: NR_CPUS limit of %i reached."
203                         "  Processor ignored.\n", NR_CPUS);
204                 return;
205         }
206
207         if (num_processors >= maxcpus) {
208                 printk(KERN_WARNING "WARNING: maxcpus limit of %i reached."
209                         " Processor ignored.\n", maxcpus);
210                 return;
211         }
212
213         cpu_set(num_processors, cpu_possible_map);
214         num_processors++;
215         cpus_complement(tmp_map, cpu_present_map);
216         cpu = first_cpu(tmp_map);
217
218         if (m->mpc_cpuflag & CPU_BOOTPROCESSOR)
219                 /*
220                  * x86_bios_cpu_apicid is required to have processors listed
221                  * in same order as logical cpu numbers. Hence the first
222                  * entry is BSP, and so on.
223                  */
224                 cpu = 0;
225
226         /*
227          * Would be preferable to switch to bigsmp when CONFIG_HOTPLUG_CPU=y
228          * but we need to work other dependencies like SMP_SUSPEND etc
229          * before this can be done without some confusion.
230          * if (CPU_HOTPLUG_ENABLED || num_processors > 8)
231          *       - Ashok Raj <ashok.raj@intel.com>
232          */
233         if (num_processors > 8) {
234                 switch (boot_cpu_data.x86_vendor) {
235                 case X86_VENDOR_INTEL:
236                         if (!APIC_XAPIC(ver)) {
237                                 def_to_bigsmp = 0;
238                                 break;
239                         }
240                         /* If P4 and above fall through */
241                 case X86_VENDOR_AMD:
242                         def_to_bigsmp = 1;
243                 }
244         }
245 #ifdef CONFIG_SMP
246         /* are we being called early in kernel startup? */
247         if (x86_cpu_to_apicid_early_ptr) {
248                 u16 *cpu_to_apicid = x86_cpu_to_apicid_early_ptr;
249                 u16 *bios_cpu_apicid = x86_bios_cpu_apicid_early_ptr;
250
251                 cpu_to_apicid[cpu] = m->mpc_apicid;
252                 bios_cpu_apicid[num_processors - 1] = m->mpc_apicid;
253         } else {
254                 per_cpu(x86_cpu_to_apicid, cpu) = m->mpc_apicid;
255                 per_cpu(x86_bios_cpu_apicid, cpu) = m->mpc_apicid;
256         }
257 #endif
258         cpu_set(cpu, cpu_present_map);
259 }
260
261 static void __init MP_bus_info (struct mpc_config_bus *m)
262 {
263         char str[7];
264
265         memcpy(str, m->mpc_bustype, 6);
266         str[6] = 0;
267
268         mpc_oem_bus_info(m, str, translation_table[mpc_record]);
269
270 #if MAX_MP_BUSSES < 256
271         if (m->mpc_busid >= MAX_MP_BUSSES) {
272                 printk(KERN_WARNING "MP table busid value (%d) for bustype %s "
273                         " is too large, max. supported is %d\n",
274                         m->mpc_busid, str, MAX_MP_BUSSES - 1);
275                 return;
276         }
277 #endif
278
279         set_bit(m->mpc_busid, mp_bus_not_pci);
280         if (strncmp(str, BUSTYPE_PCI, sizeof(BUSTYPE_PCI)-1) == 0) {
281                 mpc_oem_pci_bus(m, translation_table[mpc_record]);
282                 clear_bit(m->mpc_busid, mp_bus_not_pci);
283                 mp_bus_id_to_pci_bus[m->mpc_busid] = mp_current_pci_id;
284                 mp_current_pci_id++;
285 #if defined(CONFIG_EISA) || defined (CONFIG_MCA)
286                 mp_bus_id_to_type[m->mpc_busid] = MP_BUS_PCI;
287         } else if (strncmp(str, BUSTYPE_ISA, sizeof(BUSTYPE_ISA)-1) == 0) {
288                 mp_bus_id_to_type[m->mpc_busid] = MP_BUS_ISA;
289         } else if (strncmp(str, BUSTYPE_EISA, sizeof(BUSTYPE_EISA)-1) == 0) {
290                 mp_bus_id_to_type[m->mpc_busid] = MP_BUS_EISA;
291         } else if (strncmp(str, BUSTYPE_MCA, sizeof(BUSTYPE_MCA)-1) == 0) {
292                 mp_bus_id_to_type[m->mpc_busid] = MP_BUS_MCA;
293         } else {
294                 printk(KERN_WARNING "Unknown bustype %s - ignoring\n", str);
295 #endif
296         }
297 }
298
299 static int bad_ioapic(unsigned long address)
300 {
301         if (nr_ioapics >= MAX_IO_APICS) {
302                 printk(KERN_ERR "ERROR: Max # of I/O APICs (%d) exceeded "
303                        "(found %d)\n", MAX_IO_APICS, nr_ioapics);
304                 panic("Recompile kernel with bigger MAX_IO_APICS!\n");
305         }
306         if (!address) {
307                 printk(KERN_ERR "WARNING: Bogus (zero) I/O APIC address"
308                        " found in table, skipping!\n");
309                 return 1;
310         }
311         return 0;
312 }
313
314 static void __init MP_ioapic_info (struct mpc_config_ioapic *m)
315 {
316         if (!(m->mpc_flags & MPC_APIC_USABLE))
317                 return;
318
319         printk(KERN_INFO "I/O APIC #%d Version %d at 0x%X.\n",
320                 m->mpc_apicid, m->mpc_apicver, m->mpc_apicaddr);
321
322         if (bad_ioapic(m->mpc_apicaddr))
323                 return;
324
325         mp_ioapics[nr_ioapics] = *m;
326         nr_ioapics++;
327 }
328
329 static void __init MP_intsrc_info (struct mpc_config_intsrc *m)
330 {
331         mp_irqs [mp_irq_entries] = *m;
332         Dprintk("Int: type %d, pol %d, trig %d, bus %d,"
333                 " IRQ %02x, APIC ID %x, APIC INT %02x\n",
334                         m->mpc_irqtype, m->mpc_irqflag & 3,
335                         (m->mpc_irqflag >> 2) & 3, m->mpc_srcbus,
336                         m->mpc_srcbusirq, m->mpc_dstapic, m->mpc_dstirq);
337         if (++mp_irq_entries == MAX_IRQ_SOURCES)
338                 panic("Max # of irq sources exceeded!!\n");
339 }
340
341 static void __init MP_lintsrc_info (struct mpc_config_lintsrc *m)
342 {
343         Dprintk("Lint: type %d, pol %d, trig %d, bus %d,"
344                 " IRQ %02x, APIC ID %x, APIC LINT %02x\n",
345                         m->mpc_irqtype, m->mpc_irqflag & 3,
346                         (m->mpc_irqflag >> 2) &3, m->mpc_srcbusid,
347                         m->mpc_srcbusirq, m->mpc_destapic, m->mpc_destapiclint);
348 }
349
350 #ifdef CONFIG_X86_NUMAQ
351 static void __init MP_translation_info (struct mpc_config_translation *m)
352 {
353         printk(KERN_INFO "Translation: record %d, type %d, quad %d, global %d, local %d\n", mpc_record, m->trans_type, m->trans_quad, m->trans_global, m->trans_local);
354
355         if (mpc_record >= MAX_MPC_ENTRY) 
356                 printk(KERN_ERR "MAX_MPC_ENTRY exceeded!\n");
357         else
358                 translation_table[mpc_record] = m; /* stash this for later */
359         if (m->trans_quad < MAX_NUMNODES && !node_online(m->trans_quad))
360                 node_set_online(m->trans_quad);
361 }
362
363 /*
364  * Read/parse the MPC oem tables
365  */
366
367 static void __init smp_read_mpc_oem(struct mp_config_oemtable *oemtable, \
368         unsigned short oemsize)
369 {
370         int count = sizeof (*oemtable); /* the header size */
371         unsigned char *oemptr = ((unsigned char *)oemtable)+count;
372         
373         mpc_record = 0;
374         printk(KERN_INFO "Found an OEM MPC table at %8p - parsing it ... \n", oemtable);
375         if (memcmp(oemtable->oem_signature,MPC_OEM_SIGNATURE,4))
376         {
377                 printk(KERN_WARNING "SMP mpc oemtable: bad signature [%c%c%c%c]!\n",
378                         oemtable->oem_signature[0],
379                         oemtable->oem_signature[1],
380                         oemtable->oem_signature[2],
381                         oemtable->oem_signature[3]);
382                 return;
383         }
384         if (mpf_checksum((unsigned char *)oemtable,oemtable->oem_length))
385         {
386                 printk(KERN_WARNING "SMP oem mptable: checksum error!\n");
387                 return;
388         }
389         while (count < oemtable->oem_length) {
390                 switch (*oemptr) {
391                         case MP_TRANSLATION:
392                         {
393                                 struct mpc_config_translation *m=
394                                         (struct mpc_config_translation *)oemptr;
395                                 MP_translation_info(m);
396                                 oemptr += sizeof(*m);
397                                 count += sizeof(*m);
398                                 ++mpc_record;
399                                 break;
400                         }
401                         default:
402                         {
403                                 printk(KERN_WARNING "Unrecognised OEM table entry type! - %d\n", (int) *oemptr);
404                                 return;
405                         }
406                 }
407        }
408 }
409
410 static inline void mps_oem_check(struct mp_config_table *mpc, char *oem,
411                 char *productid)
412 {
413         if (strncmp(oem, "IBM NUMA", 8))
414                 printk("Warning!  May not be a NUMA-Q system!\n");
415         if (mpc->mpc_oemptr)
416                 smp_read_mpc_oem((struct mp_config_oemtable *) mpc->mpc_oemptr,
417                                 mpc->mpc_oemsize);
418 }
419 #endif  /* CONFIG_X86_NUMAQ */
420
421 /*
422  * Read/parse the MPC
423  */
424
425 static int __init smp_read_mpc(struct mp_config_table *mpc)
426 {
427         char str[16];
428         char oem[10];
429         int count=sizeof(*mpc);
430         unsigned char *mpt=((unsigned char *)mpc)+count;
431
432         if (memcmp(mpc->mpc_signature,MPC_SIGNATURE,4)) {
433                 printk(KERN_ERR "SMP mptable: bad signature [0x%x]!\n",
434                         *(u32 *)mpc->mpc_signature);
435                 return 0;
436         }
437         if (mpf_checksum((unsigned char *)mpc,mpc->mpc_length)) {
438                 printk(KERN_ERR "SMP mptable: checksum error!\n");
439                 return 0;
440         }
441         if (mpc->mpc_spec!=0x01 && mpc->mpc_spec!=0x04) {
442                 printk(KERN_ERR "SMP mptable: bad table version (%d)!!\n",
443                         mpc->mpc_spec);
444                 return 0;
445         }
446         if (!mpc->mpc_lapic) {
447                 printk(KERN_ERR "SMP mptable: null local APIC address!\n");
448                 return 0;
449         }
450         memcpy(oem,mpc->mpc_oem,8);
451         oem[8]=0;
452         printk(KERN_INFO "OEM ID: %s ",oem);
453
454         memcpy(str,mpc->mpc_productid,12);
455         str[12]=0;
456         printk("Product ID: %s ",str);
457
458         mps_oem_check(mpc, oem, str);
459
460         printk("APIC at: 0x%X\n", mpc->mpc_lapic);
461
462         /*
463          * Save the local APIC address (it might be non-default) -- but only
464          * if we're not using ACPI.
465          */
466         if (!acpi_lapic)
467                 mp_lapic_addr = mpc->mpc_lapic;
468
469         /*
470          *      Now process the configuration blocks.
471          */
472         mpc_record = 0;
473         while (count < mpc->mpc_length) {
474                 switch(*mpt) {
475                         case MP_PROCESSOR:
476                         {
477                                 struct mpc_config_processor *m=
478                                         (struct mpc_config_processor *)mpt;
479                                 /* ACPI may have already provided this data */
480                                 if (!acpi_lapic)
481                                         MP_processor_info(m);
482                                 mpt += sizeof(*m);
483                                 count += sizeof(*m);
484                                 break;
485                         }
486                         case MP_BUS:
487                         {
488                                 struct mpc_config_bus *m=
489                                         (struct mpc_config_bus *)mpt;
490                                 MP_bus_info(m);
491                                 mpt += sizeof(*m);
492                                 count += sizeof(*m);
493                                 break;
494                         }
495                         case MP_IOAPIC:
496                         {
497                                 struct mpc_config_ioapic *m=
498                                         (struct mpc_config_ioapic *)mpt;
499                                 MP_ioapic_info(m);
500                                 mpt+=sizeof(*m);
501                                 count+=sizeof(*m);
502                                 break;
503                         }
504                         case MP_INTSRC:
505                         {
506                                 struct mpc_config_intsrc *m=
507                                         (struct mpc_config_intsrc *)mpt;
508
509                                 MP_intsrc_info(m);
510                                 mpt+=sizeof(*m);
511                                 count+=sizeof(*m);
512                                 break;
513                         }
514                         case MP_LINTSRC:
515                         {
516                                 struct mpc_config_lintsrc *m=
517                                         (struct mpc_config_lintsrc *)mpt;
518                                 MP_lintsrc_info(m);
519                                 mpt+=sizeof(*m);
520                                 count+=sizeof(*m);
521                                 break;
522                         }
523                         default:
524                         {
525                                 count = mpc->mpc_length;
526                                 break;
527                         }
528                 }
529                 ++mpc_record;
530         }
531         setup_apic_routing();
532         if (!num_processors)
533                 printk(KERN_ERR "SMP mptable: no processors registered!\n");
534         return num_processors;
535 }
536
537 static int __init ELCR_trigger(unsigned int irq)
538 {
539         unsigned int port;
540
541         port = 0x4d0 + (irq >> 3);
542         return (inb(port) >> (irq & 7)) & 1;
543 }
544
545 static void __init construct_default_ioirq_mptable(int mpc_default_type)
546 {
547         struct mpc_config_intsrc intsrc;
548         int i;
549         int ELCR_fallback = 0;
550
551         intsrc.mpc_type = MP_INTSRC;
552         intsrc.mpc_irqflag = 0;                 /* conforming */
553         intsrc.mpc_srcbus = 0;
554         intsrc.mpc_dstapic = mp_ioapics[0].mpc_apicid;
555
556         intsrc.mpc_irqtype = mp_INT;
557
558         /*
559          *  If true, we have an ISA/PCI system with no IRQ entries
560          *  in the MP table. To prevent the PCI interrupts from being set up
561          *  incorrectly, we try to use the ELCR. The sanity check to see if
562          *  there is good ELCR data is very simple - IRQ0, 1, 2 and 13 can
563          *  never be level sensitive, so we simply see if the ELCR agrees.
564          *  If it does, we assume it's valid.
565          */
566         if (mpc_default_type == 5) {
567                 printk(KERN_INFO "ISA/PCI bus type with no IRQ information... falling back to ELCR\n");
568
569                 if (ELCR_trigger(0) || ELCR_trigger(1) || ELCR_trigger(2) || ELCR_trigger(13))
570                         printk(KERN_WARNING "ELCR contains invalid data... not using ELCR\n");
571                 else {
572                         printk(KERN_INFO "Using ELCR to identify PCI interrupts\n");
573                         ELCR_fallback = 1;
574                 }
575         }
576
577         for (i = 0; i < 16; i++) {
578                 switch (mpc_default_type) {
579                 case 2:
580                         if (i == 0 || i == 13)
581                                 continue;       /* IRQ0 & IRQ13 not connected */
582                         /* fall through */
583                 default:
584                         if (i == 2)
585                                 continue;       /* IRQ2 is never connected */
586                 }
587
588                 if (ELCR_fallback) {
589                         /*
590                          *  If the ELCR indicates a level-sensitive interrupt, we
591                          *  copy that information over to the MP table in the
592                          *  irqflag field (level sensitive, active high polarity).
593                          */
594                         if (ELCR_trigger(i))
595                                 intsrc.mpc_irqflag = 13;
596                         else
597                                 intsrc.mpc_irqflag = 0;
598                 }
599
600                 intsrc.mpc_srcbusirq = i;
601                 intsrc.mpc_dstirq = i ? i : 2;          /* IRQ0 to INTIN2 */
602                 MP_intsrc_info(&intsrc);
603         }
604
605         intsrc.mpc_irqtype = mp_ExtINT;
606         intsrc.mpc_srcbusirq = 0;
607         intsrc.mpc_dstirq = 0;                          /* 8259A to INTIN0 */
608         MP_intsrc_info(&intsrc);
609 }
610
611 static inline void __init construct_default_ISA_mptable(int mpc_default_type)
612 {
613         struct mpc_config_processor processor;
614         struct mpc_config_bus bus;
615         struct mpc_config_ioapic ioapic;
616         struct mpc_config_lintsrc lintsrc;
617         int linttypes[2] = { mp_ExtINT, mp_NMI };
618         int i;
619
620         /*
621          * local APIC has default address
622          */
623         mp_lapic_addr = APIC_DEFAULT_PHYS_BASE;
624
625         /*
626          * 2 CPUs, numbered 0 & 1.
627          */
628         processor.mpc_type = MP_PROCESSOR;
629         /* Either an integrated APIC or a discrete 82489DX. */
630         processor.mpc_apicver = mpc_default_type > 4 ? 0x10 : 0x01;
631         processor.mpc_cpuflag = CPU_ENABLED;
632         processor.mpc_cpufeature = (boot_cpu_data.x86 << 8) |
633                                    (boot_cpu_data.x86_model << 4) |
634                                    boot_cpu_data.x86_mask;
635         processor.mpc_featureflag = boot_cpu_data.x86_capability[0];
636         processor.mpc_reserved[0] = 0;
637         processor.mpc_reserved[1] = 0;
638         for (i = 0; i < 2; i++) {
639                 processor.mpc_apicid = i;
640                 MP_processor_info(&processor);
641         }
642
643         bus.mpc_type = MP_BUS;
644         bus.mpc_busid = 0;
645         switch (mpc_default_type) {
646                 default:
647                         printk("???\n");
648                         printk(KERN_ERR "Unknown standard configuration %d\n",
649                                 mpc_default_type);
650                         /* fall through */
651                 case 1:
652                 case 5:
653                         memcpy(bus.mpc_bustype, "ISA   ", 6);
654                         break;
655                 case 2:
656                 case 6:
657                 case 3:
658                         memcpy(bus.mpc_bustype, "EISA  ", 6);
659                         break;
660                 case 4:
661                 case 7:
662                         memcpy(bus.mpc_bustype, "MCA   ", 6);
663         }
664         MP_bus_info(&bus);
665         if (mpc_default_type > 4) {
666                 bus.mpc_busid = 1;
667                 memcpy(bus.mpc_bustype, "PCI   ", 6);
668                 MP_bus_info(&bus);
669         }
670
671         ioapic.mpc_type = MP_IOAPIC;
672         ioapic.mpc_apicid = 2;
673         ioapic.mpc_apicver = mpc_default_type > 4 ? 0x10 : 0x01;
674         ioapic.mpc_flags = MPC_APIC_USABLE;
675         ioapic.mpc_apicaddr = 0xFEC00000;
676         MP_ioapic_info(&ioapic);
677
678         /*
679          * We set up most of the low 16 IO-APIC pins according to MPS rules.
680          */
681         construct_default_ioirq_mptable(mpc_default_type);
682
683         lintsrc.mpc_type = MP_LINTSRC;
684         lintsrc.mpc_irqflag = 0;                /* conforming */
685         lintsrc.mpc_srcbusid = 0;
686         lintsrc.mpc_srcbusirq = 0;
687         lintsrc.mpc_destapic = MP_APIC_ALL;
688         for (i = 0; i < 2; i++) {
689                 lintsrc.mpc_irqtype = linttypes[i];
690                 lintsrc.mpc_destapiclint = i;
691                 MP_lintsrc_info(&lintsrc);
692         }
693 }
694
695 static struct intel_mp_floating *mpf_found;
696
697 /*
698  * Scan the memory blocks for an SMP configuration block.
699  */
700 void __init get_smp_config (void)
701 {
702         struct intel_mp_floating *mpf = mpf_found;
703
704         /*
705          * ACPI supports both logical (e.g. Hyper-Threading) and physical 
706          * processors, where MPS only supports physical.
707          */
708         if (acpi_lapic && acpi_ioapic) {
709                 printk(KERN_INFO "Using ACPI (MADT) for SMP configuration information\n");
710                 return;
711         }
712         else if (acpi_lapic)
713                 printk(KERN_INFO "Using ACPI for processor (LAPIC) configuration information\n");
714
715         printk(KERN_INFO "Intel MultiProcessor Specification v1.%d\n", mpf->mpf_specification);
716         if (mpf->mpf_feature2 & (1<<7)) {
717                 printk(KERN_INFO "    IMCR and PIC compatibility mode.\n");
718                 pic_mode = 1;
719         } else {
720                 printk(KERN_INFO "    Virtual Wire compatibility mode.\n");
721                 pic_mode = 0;
722         }
723
724         /*
725          * Now see if we need to read further.
726          */
727         if (mpf->mpf_feature1 != 0) {
728
729                 printk(KERN_INFO "Default MP configuration #%d\n", mpf->mpf_feature1);
730                 construct_default_ISA_mptable(mpf->mpf_feature1);
731
732         } else if (mpf->mpf_physptr) {
733
734                 /*
735                  * Read the physical hardware table.  Anything here will
736                  * override the defaults.
737                  */
738                 if (!smp_read_mpc(phys_to_virt(mpf->mpf_physptr))) {
739                         smp_found_config = 0;
740                         printk(KERN_ERR "BIOS bug, MP table errors detected!...\n");
741                         printk(KERN_ERR "... disabling SMP support. (tell your hw vendor)\n");
742                         return;
743                 }
744                 /*
745                  * If there are no explicit MP IRQ entries, then we are
746                  * broken.  We set up most of the low 16 IO-APIC pins to
747                  * ISA defaults and hope it will work.
748                  */
749                 if (!mp_irq_entries) {
750                         struct mpc_config_bus bus;
751
752                         printk(KERN_ERR "BIOS bug, no explicit IRQ entries, using default mptable. (tell your hw vendor)\n");
753
754                         bus.mpc_type = MP_BUS;
755                         bus.mpc_busid = 0;
756                         memcpy(bus.mpc_bustype, "ISA   ", 6);
757                         MP_bus_info(&bus);
758
759                         construct_default_ioirq_mptable(0);
760                 }
761
762         } else
763                 BUG();
764
765         printk(KERN_INFO "Processors: %d\n", num_processors);
766         /*
767          * Only use the first configuration found.
768          */
769 }
770
771 static int __init smp_scan_config (unsigned long base, unsigned long length)
772 {
773         unsigned long *bp = phys_to_virt(base);
774         struct intel_mp_floating *mpf;
775
776         printk(KERN_INFO "Scan SMP from %p for %ld bytes.\n", bp,length);
777         if (sizeof(*mpf) != 16)
778                 printk("Error: MPF size\n");
779
780         while (length > 0) {
781                 mpf = (struct intel_mp_floating *)bp;
782                 if ((*bp == SMP_MAGIC_IDENT) &&
783                         (mpf->mpf_length == 1) &&
784                         !mpf_checksum((unsigned char *)bp, 16) &&
785                         ((mpf->mpf_specification == 1)
786                                 || (mpf->mpf_specification == 4)) ) {
787
788                         smp_found_config = 1;
789                         printk(KERN_INFO "found SMP MP-table at [%p] %08lx\n",
790                                 mpf, virt_to_phys(mpf));
791                         reserve_bootmem(virt_to_phys(mpf), PAGE_SIZE,
792                                         BOOTMEM_DEFAULT);
793                         if (mpf->mpf_physptr) {
794                                 /*
795                                  * We cannot access to MPC table to compute
796                                  * table size yet, as only few megabytes from
797                                  * the bottom is mapped now.
798                                  * PC-9800's MPC table places on the very last
799                                  * of physical memory; so that simply reserving
800                                  * PAGE_SIZE from mpg->mpf_physptr yields BUG()
801                                  * in reserve_bootmem.
802                                  */
803                                 unsigned long size = PAGE_SIZE;
804                                 unsigned long end = max_low_pfn * PAGE_SIZE;
805                                 if (mpf->mpf_physptr + size > end)
806                                         size = end - mpf->mpf_physptr;
807                                 reserve_bootmem(mpf->mpf_physptr, size,
808                                                 BOOTMEM_DEFAULT);
809                         }
810
811                         mpf_found = mpf;
812                         return 1;
813                 }
814                 bp += 4;
815                 length -= 16;
816         }
817         return 0;
818 }
819
820 void __init find_smp_config (void)
821 {
822         unsigned int address;
823
824         /*
825          * FIXME: Linux assumes you have 640K of base ram..
826          * this continues the error...
827          *
828          * 1) Scan the bottom 1K for a signature
829          * 2) Scan the top 1K of base RAM
830          * 3) Scan the 64K of bios
831          */
832         if (smp_scan_config(0x0,0x400) ||
833                 smp_scan_config(639*0x400,0x400) ||
834                         smp_scan_config(0xF0000,0x10000))
835                 return;
836         /*
837          * If it is an SMP machine we should know now, unless the
838          * configuration is in an EISA/MCA bus machine with an
839          * extended bios data area.
840          *
841          * there is a real-mode segmented pointer pointing to the
842          * 4K EBDA area at 0x40E, calculate and scan it here.
843          *
844          * NOTE! There are Linux loaders that will corrupt the EBDA
845          * area, and as such this kind of SMP config may be less
846          * trustworthy, simply because the SMP table may have been
847          * stomped on during early boot. These loaders are buggy and
848          * should be fixed.
849          *
850          * MP1.4 SPEC states to only scan first 1K of 4K EBDA.
851          */
852
853         address = get_bios_ebda();
854         if (address)
855                 smp_scan_config(address, 0x400);
856 }
857
858 int es7000_plat;
859
860 /* --------------------------------------------------------------------------
861                             ACPI-based MP Configuration
862    -------------------------------------------------------------------------- */
863
864 #ifdef CONFIG_ACPI
865
866 void __init mp_register_lapic_address(u64 address)
867 {
868         mp_lapic_addr = (unsigned long) address;
869
870         set_fixmap_nocache(FIX_APIC_BASE, mp_lapic_addr);
871
872         if (boot_cpu_physical_apicid == -1U)
873                 boot_cpu_physical_apicid = GET_APIC_ID(apic_read(APIC_ID));
874
875         Dprintk("Boot CPU = %d\n", boot_cpu_physical_apicid);
876 }
877
878 void __cpuinit mp_register_lapic (u8 id, u8 enabled)
879 {
880         struct mpc_config_processor processor;
881         int boot_cpu = 0;
882         
883         if (MAX_APICS - id <= 0) {
884                 printk(KERN_WARNING "Processor #%d invalid (max %d)\n",
885                         id, MAX_APICS);
886                 return;
887         }
888
889         if (id == boot_cpu_physical_apicid)
890                 boot_cpu = 1;
891
892         processor.mpc_type = MP_PROCESSOR;
893         processor.mpc_apicid = id;
894         processor.mpc_apicver = GET_APIC_VERSION(apic_read(APIC_LVR));
895         processor.mpc_cpuflag = (enabled ? CPU_ENABLED : 0);
896         processor.mpc_cpuflag |= (boot_cpu ? CPU_BOOTPROCESSOR : 0);
897         processor.mpc_cpufeature = (boot_cpu_data.x86 << 8) | 
898                 (boot_cpu_data.x86_model << 4) | boot_cpu_data.x86_mask;
899         processor.mpc_featureflag = boot_cpu_data.x86_capability[0];
900         processor.mpc_reserved[0] = 0;
901         processor.mpc_reserved[1] = 0;
902
903         MP_processor_info(&processor);
904 }
905
906 #ifdef  CONFIG_X86_IO_APIC
907
908 #define MP_ISA_BUS              0
909 #define MP_MAX_IOAPIC_PIN       127
910
911 static struct mp_ioapic_routing {
912         int                     apic_id;
913         int                     gsi_base;
914         int                     gsi_end;
915         u32                     pin_programmed[4];
916 } mp_ioapic_routing[MAX_IO_APICS];
917
918 static int mp_find_ioapic (int gsi)
919 {
920         int i = 0;
921
922         /* Find the IOAPIC that manages this GSI. */
923         for (i = 0; i < nr_ioapics; i++) {
924                 if ((gsi >= mp_ioapic_routing[i].gsi_base)
925                         && (gsi <= mp_ioapic_routing[i].gsi_end))
926                         return i;
927         }
928
929         printk(KERN_ERR "ERROR: Unable to locate IOAPIC for GSI %d\n", gsi);
930
931         return -1;
932 }
933
934 static u8 uniq_ioapic_id(u8 id)
935 {
936         if ((boot_cpu_data.x86_vendor == X86_VENDOR_INTEL) &&
937             !APIC_XAPIC(apic_version[boot_cpu_physical_apicid]))
938                 return io_apic_get_unique_id(nr_ioapics, id);
939         else
940                 return id;
941 }
942
943 void __init mp_register_ioapic(u8 id, u32 address, u32 gsi_base)
944 {
945         int idx = 0;
946
947         if (bad_ioapic(address))
948                 return;
949
950         idx = nr_ioapics;
951
952         mp_ioapics[idx].mpc_type = MP_IOAPIC;
953         mp_ioapics[idx].mpc_flags = MPC_APIC_USABLE;
954         mp_ioapics[idx].mpc_apicaddr = address;
955
956         set_fixmap_nocache(FIX_IO_APIC_BASE_0 + idx, address);
957         mp_ioapics[idx].mpc_apicid = uniq_ioapic_id(id);
958         mp_ioapics[idx].mpc_apicver = io_apic_get_version(idx);
959         
960         /* 
961          * Build basic GSI lookup table to facilitate gsi->io_apic lookups
962          * and to prevent reprogramming of IOAPIC pins (PCI GSIs).
963          */
964         mp_ioapic_routing[idx].apic_id = mp_ioapics[idx].mpc_apicid;
965         mp_ioapic_routing[idx].gsi_base = gsi_base;
966         mp_ioapic_routing[idx].gsi_end = gsi_base +
967                 io_apic_get_redir_entries(idx);
968
969         printk("IOAPIC[%d]: apic_id %d, version %d, address 0x%x, "
970                "GSI %d-%d\n", idx, mp_ioapics[idx].mpc_apicid,
971                mp_ioapics[idx].mpc_apicver,
972                mp_ioapics[idx].mpc_apicaddr,
973                mp_ioapic_routing[idx].gsi_base,
974                mp_ioapic_routing[idx].gsi_end);
975
976         nr_ioapics++;
977 }
978
979 void __init
980 mp_override_legacy_irq(u8 bus_irq, u8 polarity, u8 trigger, u32 gsi)
981 {
982         struct mpc_config_intsrc intsrc;
983         int                     ioapic = -1;
984         int                     pin = -1;
985
986         /* 
987          * Convert 'gsi' to 'ioapic.pin'.
988          */
989         ioapic = mp_find_ioapic(gsi);
990         if (ioapic < 0)
991                 return;
992         pin = gsi - mp_ioapic_routing[ioapic].gsi_base;
993
994         /*
995          * TBD: This check is for faulty timer entries, where the override
996          *      erroneously sets the trigger to level, resulting in a HUGE 
997          *      increase of timer interrupts!
998          */
999         if ((bus_irq == 0) && (trigger == 3))
1000                 trigger = 1;
1001
1002         intsrc.mpc_type = MP_INTSRC;
1003         intsrc.mpc_irqtype = mp_INT;
1004         intsrc.mpc_irqflag = (trigger << 2) | polarity;
1005         intsrc.mpc_srcbus = MP_ISA_BUS;
1006         intsrc.mpc_srcbusirq = bus_irq;                                /* IRQ */
1007         intsrc.mpc_dstapic = mp_ioapics[ioapic].mpc_apicid;        /* APIC ID */
1008         intsrc.mpc_dstirq = pin;                                    /* INTIN# */
1009
1010         Dprintk("Int: type %d, pol %d, trig %d, bus %d, irq %d, %d-%d\n",
1011                 intsrc.mpc_irqtype, intsrc.mpc_irqflag & 3, 
1012                 (intsrc.mpc_irqflag >> 2) & 3, intsrc.mpc_srcbus, 
1013                 intsrc.mpc_srcbusirq, intsrc.mpc_dstapic, intsrc.mpc_dstirq);
1014
1015         mp_irqs[mp_irq_entries] = intsrc;
1016         if (++mp_irq_entries == MAX_IRQ_SOURCES)
1017                 panic("Max # of irq sources exceeded!\n");
1018 }
1019
1020 void __init mp_config_acpi_legacy_irqs (void)
1021 {
1022         struct mpc_config_intsrc intsrc;
1023         int i = 0;
1024         int ioapic = -1;
1025
1026 #if defined (CONFIG_MCA) || defined (CONFIG_EISA)
1027         /* 
1028          * Fabricate the legacy ISA bus (bus #31).
1029          */
1030         mp_bus_id_to_type[MP_ISA_BUS] = MP_BUS_ISA;
1031 #endif
1032         set_bit(MP_ISA_BUS, mp_bus_not_pci);
1033         Dprintk("Bus #%d is ISA\n", MP_ISA_BUS);
1034
1035         /*
1036          * Older generations of ES7000 have no legacy identity mappings
1037          */
1038         if (es7000_plat == 1)
1039                 return;
1040
1041         /* 
1042          * Locate the IOAPIC that manages the ISA IRQs (0-15). 
1043          */
1044         ioapic = mp_find_ioapic(0);
1045         if (ioapic < 0)
1046                 return;
1047
1048         intsrc.mpc_type = MP_INTSRC;
1049         intsrc.mpc_irqflag = 0;                                 /* Conforming */
1050         intsrc.mpc_srcbus = MP_ISA_BUS;
1051         intsrc.mpc_dstapic = mp_ioapics[ioapic].mpc_apicid;
1052
1053         /* 
1054          * Use the default configuration for the IRQs 0-15.  Unless
1055          * overridden by (MADT) interrupt source override entries.
1056          */
1057         for (i = 0; i < 16; i++) {
1058                 int idx;
1059
1060                 for (idx = 0; idx < mp_irq_entries; idx++) {
1061                         struct mpc_config_intsrc *irq = mp_irqs + idx;
1062
1063                         /* Do we already have a mapping for this ISA IRQ? */
1064                         if (irq->mpc_srcbus == MP_ISA_BUS && irq->mpc_srcbusirq == i)
1065                                 break;
1066
1067                         /* Do we already have a mapping for this IOAPIC pin */
1068                         if ((irq->mpc_dstapic == intsrc.mpc_dstapic) &&
1069                                 (irq->mpc_dstirq == i))
1070                                 break;
1071                 }
1072
1073                 if (idx != mp_irq_entries) {
1074                         printk(KERN_DEBUG "ACPI: IRQ%d used by override.\n", i);
1075                         continue;                       /* IRQ already used */
1076                 }
1077
1078                 intsrc.mpc_irqtype = mp_INT;
1079                 intsrc.mpc_srcbusirq = i;                  /* Identity mapped */
1080                 intsrc.mpc_dstirq = i;
1081
1082                 Dprintk("Int: type %d, pol %d, trig %d, bus %d, irq %d, "
1083                         "%d-%d\n", intsrc.mpc_irqtype, intsrc.mpc_irqflag & 3, 
1084                         (intsrc.mpc_irqflag >> 2) & 3, intsrc.mpc_srcbus, 
1085                         intsrc.mpc_srcbusirq, intsrc.mpc_dstapic, 
1086                         intsrc.mpc_dstirq);
1087
1088                 mp_irqs[mp_irq_entries] = intsrc;
1089                 if (++mp_irq_entries == MAX_IRQ_SOURCES)
1090                         panic("Max # of irq sources exceeded!\n");
1091         }
1092 }
1093
1094 #define MAX_GSI_NUM     4096
1095 #define IRQ_COMPRESSION_START   64
1096
1097 int mp_register_gsi(u32 gsi, int triggering, int polarity)
1098 {
1099         int ioapic = -1;
1100         int ioapic_pin = 0;
1101         int idx, bit = 0;
1102         static int pci_irq = IRQ_COMPRESSION_START;
1103         /*
1104          * Mapping between Global System Interrupts, which
1105          * represent all possible interrupts, and IRQs
1106          * assigned to actual devices.
1107          */
1108         static int              gsi_to_irq[MAX_GSI_NUM];
1109
1110         /* Don't set up the ACPI SCI because it's already set up */
1111         if (acpi_gbl_FADT.sci_interrupt == gsi)
1112                 return gsi;
1113
1114         ioapic = mp_find_ioapic(gsi);
1115         if (ioapic < 0) {
1116                 printk(KERN_WARNING "No IOAPIC for GSI %u\n", gsi);
1117                 return gsi;
1118         }
1119
1120         ioapic_pin = gsi - mp_ioapic_routing[ioapic].gsi_base;
1121
1122         if (ioapic_renumber_irq)
1123                 gsi = ioapic_renumber_irq(ioapic, gsi);
1124
1125         /* 
1126          * Avoid pin reprogramming.  PRTs typically include entries  
1127          * with redundant pin->gsi mappings (but unique PCI devices);
1128          * we only program the IOAPIC on the first.
1129          */
1130         bit = ioapic_pin % 32;
1131         idx = (ioapic_pin < 32) ? 0 : (ioapic_pin / 32);
1132         if (idx > 3) {
1133                 printk(KERN_ERR "Invalid reference to IOAPIC pin "
1134                         "%d-%d\n", mp_ioapic_routing[ioapic].apic_id, 
1135                         ioapic_pin);
1136                 return gsi;
1137         }
1138         if ((1<<bit) & mp_ioapic_routing[ioapic].pin_programmed[idx]) {
1139                 Dprintk(KERN_DEBUG "Pin %d-%d already programmed\n",
1140                         mp_ioapic_routing[ioapic].apic_id, ioapic_pin);
1141                 return (gsi < IRQ_COMPRESSION_START ? gsi : gsi_to_irq[gsi]);
1142         }
1143
1144         mp_ioapic_routing[ioapic].pin_programmed[idx] |= (1<<bit);
1145
1146         /*
1147          * For GSI >= 64, use IRQ compression
1148          */
1149         if ((gsi >= IRQ_COMPRESSION_START)
1150                 && (triggering == ACPI_LEVEL_SENSITIVE)) {
1151                 /*
1152                  * For PCI devices assign IRQs in order, avoiding gaps
1153                  * due to unused I/O APIC pins.
1154                  */
1155                 int irq = gsi;
1156                 if (gsi < MAX_GSI_NUM) {
1157                         /*
1158                          * Retain the VIA chipset work-around (gsi > 15), but
1159                          * avoid a problem where the 8254 timer (IRQ0) is setup
1160                          * via an override (so it's not on pin 0 of the ioapic),
1161                          * and at the same time, the pin 0 interrupt is a PCI
1162                          * type.  The gsi > 15 test could cause these two pins
1163                          * to be shared as IRQ0, and they are not shareable.
1164                          * So test for this condition, and if necessary, avoid
1165                          * the pin collision.
1166                          */
1167                         if (gsi > 15 || (gsi == 0 && !timer_uses_ioapic_pin_0))
1168                                 gsi = pci_irq++;
1169                         /*
1170                          * Don't assign IRQ used by ACPI SCI
1171                          */
1172                         if (gsi == acpi_gbl_FADT.sci_interrupt)
1173                                 gsi = pci_irq++;
1174                         gsi_to_irq[irq] = gsi;
1175                 } else {
1176                         printk(KERN_ERR "GSI %u is too high\n", gsi);
1177                         return gsi;
1178                 }
1179         }
1180
1181         io_apic_set_pci_routing(ioapic, ioapic_pin, gsi,
1182                     triggering == ACPI_EDGE_SENSITIVE ? 0 : 1,
1183                     polarity == ACPI_ACTIVE_HIGH ? 0 : 1);
1184         return gsi;
1185 }
1186
1187 #endif /* CONFIG_X86_IO_APIC */
1188 #endif /* CONFIG_ACPI */