arch/x86/kernel/amd_iommu_init.c

   1 /*
   2  * Copyright (C) 2007-2008 Advanced Micro Devices, Inc.
   3  * Author: Joerg Roedel <joerg.roedel@amd.com>
   4  *         Leo Duran <leo.duran@amd.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms of the GNU General Public License version 2 as published
   8  * by the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  18  */
  19
  20 #include <linux/pci.h>
  21 #include <linux/acpi.h>
  22 #include <linux/gfp.h>
  23 #include <linux/list.h>
  24 #include <linux/sysdev.h>
  25 #include <linux/interrupt.h>
  26 #include <linux/msi.h>
  27 #include <asm/pci-direct.h>
  28 #include <asm/amd_iommu_types.h>
  29 #include <asm/amd_iommu.h>
  30 #include <asm/iommu.h>
  31 #include <asm/gart.h>
  32
  33 /*
  34  * definitions for the ACPI scanning code
  35  */
  36 #define IVRS_HEADER_LENGTH 48
  37
  38 #define ACPI_IVHD_TYPE                  0x10
  39 #define ACPI_IVMD_TYPE_ALL              0x20
  40 #define ACPI_IVMD_TYPE                  0x21
  41 #define ACPI_IVMD_TYPE_RANGE            0x22
  42
  43 #define IVHD_DEV_ALL                    0x01
  44 #define IVHD_DEV_SELECT                 0x02
  45 #define IVHD_DEV_SELECT_RANGE_START     0x03
  46 #define IVHD_DEV_RANGE_END              0x04
  47 #define IVHD_DEV_ALIAS                  0x42
  48 #define IVHD_DEV_ALIAS_RANGE            0x43
  49 #define IVHD_DEV_EXT_SELECT             0x46
  50 #define IVHD_DEV_EXT_SELECT_RANGE       0x47
  51
  52 #define IVHD_FLAG_HT_TUN_EN_MASK        0x01
  53 #define IVHD_FLAG_PASSPW_EN_MASK        0x02
  54 #define IVHD_FLAG_RESPASSPW_EN_MASK     0x04
  55 #define IVHD_FLAG_ISOC_EN_MASK          0x08
  56
  57 #define IVMD_FLAG_EXCL_RANGE            0x08
  58 #define IVMD_FLAG_UNITY_MAP             0x01
  59
  60 #define ACPI_DEVFLAG_INITPASS           0x01
  61 #define ACPI_DEVFLAG_EXTINT             0x02
  62 #define ACPI_DEVFLAG_NMI                0x04
  63 #define ACPI_DEVFLAG_SYSMGT1            0x10
  64 #define ACPI_DEVFLAG_SYSMGT2            0x20
  65 #define ACPI_DEVFLAG_LINT0              0x40
  66 #define ACPI_DEVFLAG_LINT1              0x80
  67 #define ACPI_DEVFLAG_ATSDIS             0x10000000
  68
  69 /*
  70  * ACPI table definitions
  71  *
  72  * These data structures are laid over the table to parse the important values
  73  * out of it.
  74  */
  75
  76 /*
  77  * structure describing one IOMMU in the ACPI table. Typically followed by one
  78  * or more ivhd_entrys.
  79  */
  80 struct ivhd_header {
  81         u8 type;
  82         u8 flags;
  83         u16 length;
  84         u16 devid;
  85         u16 cap_ptr;
  86         u64 mmio_phys;
  87         u16 pci_seg;
  88         u16 info;
  89         u32 reserved;
  90 } __attribute__((packed));
  91
  92 /*
  93  * A device entry describing which devices a specific IOMMU translates and
  94  * which requestor ids they use.
  95  */
  96 struct ivhd_entry {
  97         u8 type;
  98         u16 devid;
  99         u8 flags;
 100         u32 ext;
 101 } __attribute__((packed));
 102
 103 /*
 104  * An AMD IOMMU memory definition structure. It defines things like exclusion
 105  * ranges for devices and regions that should be unity mapped.
 106  */
 107 struct ivmd_header {
 108         u8 type;
 109         u8 flags;
 110         u16 length;
 111         u16 devid;
 112         u16 aux;
 113         u64 resv;
 114         u64 range_start;
 115         u64 range_length;
 116 } __attribute__((packed));
 117
 118 bool amd_iommu_dump;
 119
 120 static int __initdata amd_iommu_detected;
 121
 122 u16 amd_iommu_last_bdf;                 /* largest PCI device id we have
 123                                            to handle */
 124 LIST_HEAD(amd_iommu_unity_map);         /* a list of required unity mappings
 125                                            we find in ACPI */
 126 #ifdef CONFIG_IOMMU_STRESS
 127 bool amd_iommu_isolate = false;
 128 #else
 129 bool amd_iommu_isolate = true;          /* if true, device isolation is
 130                                            enabled */
 131 #endif
 132
 133 bool amd_iommu_unmap_flush;             /* if true, flush on every unmap */
 134
 135 LIST_HEAD(amd_iommu_list);              /* list of all AMD IOMMUs in the
 136                                            system */
 137
 138 /*
 139  * Pointer to the device table which is shared by all AMD IOMMUs
 140  * it is indexed by the PCI device id or the HT unit id and contains
 141  * information about the domain the device belongs to as well as the
 142  * page table root pointer.
 143  */
 144 struct dev_table_entry *amd_iommu_dev_table;
 145
 146 /*
 147  * The alias table is a driver specific data structure which contains the
 148  * mappings of the PCI device ids to the actual requestor ids on the IOMMU.
 149  * More than one device can share the same requestor id.
 150  */
 151 u16 *amd_iommu_alias_table;
 152
 153 /*
 154  * The rlookup table is used to find the IOMMU which is responsible
 155  * for a specific device. It is also indexed by the PCI device id.
 156  */
 157 struct amd_iommu **amd_iommu_rlookup_table;
 158
 159 /*
 160  * The pd table (protection domain table) is used to find the protection domain
 161  * data structure a device belongs to. Indexed with the PCI device id too.
 162  */
 163 struct protection_domain **amd_iommu_pd_table;
 164
 165 /*
 166  * AMD IOMMU allows up to 2^16 differend protection domains. This is a bitmap
 167  * to know which ones are already in use.
 168  */
 169 unsigned long *amd_iommu_pd_alloc_bitmap;
 170
 171 static u32 dev_table_size;      /* size of the device table */
 172 static u32 alias_table_size;    /* size of the alias table */
 173 static u32 rlookup_table_size;  /* size if the rlookup table */
 174
 175 static inline void update_last_devid(u16 devid)
 176 {
 177         if (devid > amd_iommu_last_bdf)
 178                 amd_iommu_last_bdf = devid;
 179 }
 180
 181 static inline unsigned long tbl_size(int entry_size)
 182 {
 183         unsigned shift = PAGE_SHIFT +
 184                          get_order(((int)amd_iommu_last_bdf + 1) * entry_size);
 185
 186         return 1UL << shift;
 187 }
 188
 189 /****************************************************************************
 190  *
 191  * AMD IOMMU MMIO register space handling functions
 192  *
 193  * These functions are used to program the IOMMU device registers in
 194  * MMIO space required for that driver.
 195  *
 196  ****************************************************************************/
 197
 198 /*
 199  * This function set the exclusion range in the IOMMU. DMA accesses to the
 200  * exclusion range are passed through untranslated
 201  */
 202 static void iommu_set_exclusion_range(struct amd_iommu *iommu)
 203 {
 204         u64 start = iommu->exclusion_start & PAGE_MASK;
 205         u64 limit = (start + iommu->exclusion_length) & PAGE_MASK;
 206         u64 entry;
 207
 208         if (!iommu->exclusion_start)
 209                 return;
 210
 211         entry = start | MMIO_EXCL_ENABLE_MASK;
 212         memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET,
 213                         &entry, sizeof(entry));
 214
 215         entry = limit;
 216         memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET,
 217                         &entry, sizeof(entry));
 218 }
 219
 220 /* Programs the physical address of the device table into the IOMMU hardware */
 221 static void __init iommu_set_device_table(struct amd_iommu *iommu)
 222 {
 223         u64 entry;
 224
 225         BUG_ON(iommu->mmio_base == NULL);
 226
 227         entry = virt_to_phys(amd_iommu_dev_table);
 228         entry |= (dev_table_size >> 12) - 1;
 229         memcpy_toio(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET,
 230                         &entry, sizeof(entry));
 231 }
 232
 233 /* Generic functions to enable/disable certain features of the IOMMU. */
 234 static void iommu_feature_enable(struct amd_iommu *iommu, u8 bit)
 235 {
 236         u32 ctrl;
 237
 238         ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);
 239         ctrl |= (1 << bit);
 240         writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);
 241 }
 242
 243 static void __init iommu_feature_disable(struct amd_iommu *iommu, u8 bit)
 244 {
 245         u32 ctrl;
 246
 247         ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);
 248         ctrl &= ~(1 << bit);
 249         writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);
 250 }
 251
 252 /* Function to enable the hardware */
 253 static void iommu_enable(struct amd_iommu *iommu)
 254 {
 255         printk(KERN_INFO "AMD IOMMU: Enabling IOMMU at %s cap 0x%hx\n",
 256                dev_name(&iommu->dev->dev), iommu->cap_ptr);
 257
 258         iommu_feature_enable(iommu, CONTROL_IOMMU_EN);
 259 }
 260
 261 static void iommu_disable(struct amd_iommu *iommu)
 262 {
 263         iommu_feature_disable(iommu, CONTROL_IOMMU_EN);
 264 }
 265
 266 /*
 267  * mapping and unmapping functions for the IOMMU MMIO space. Each AMD IOMMU in
 268  * the system has one.
 269  */
 270 static u8 * __init iommu_map_mmio_space(u64 address)
 271 {
 272         u8 *ret;
 273
 274         if (!request_mem_region(address, MMIO_REGION_LENGTH, "amd_iommu"))
 275                 return NULL;
 276
 277         ret = ioremap_nocache(address, MMIO_REGION_LENGTH);
 278         if (ret != NULL)
 279                 return ret;
 280
 281         release_mem_region(address, MMIO_REGION_LENGTH);
 282
 283         return NULL;
 284 }
 285
 286 static void __init iommu_unmap_mmio_space(struct amd_iommu *iommu)
 287 {
 288         if (iommu->mmio_base)
 289                 iounmap(iommu->mmio_base);
 290         release_mem_region(iommu->mmio_phys, MMIO_REGION_LENGTH);
 291 }
 292
 293 /****************************************************************************
 294  *
 295  * The functions below belong to the first pass of AMD IOMMU ACPI table
 296  * parsing. In this pass we try to find out the highest device id this
 297  * code has to handle. Upon this information the size of the shared data
 298  * structures is determined later.
 299  *
 300  ****************************************************************************/
 301
 302 /*
 303  * This function calculates the length of a given IVHD entry
 304  */
 305 static inline int ivhd_entry_length(u8 *ivhd)
 306 {
 307         return 0x04 << (*ivhd >> 6);
 308 }
 309
 310 /*
 311  * This function reads the last device id the IOMMU has to handle from the PCI
 312  * capability header for this IOMMU
 313  */
 314 static int __init find_last_devid_on_pci(int bus, int dev, int fn, int cap_ptr)
 315 {
 316         u32 cap;
 317
 318         cap = read_pci_config(bus, dev, fn, cap_ptr+MMIO_RANGE_OFFSET);
 319         update_last_devid(calc_devid(MMIO_GET_BUS(cap), MMIO_GET_LD(cap)));
 320
 321         return 0;
 322 }
 323
 324 /*
 325  * After reading the highest device id from the IOMMU PCI capability header
 326  * this function looks if there is a higher device id defined in the ACPI table
 327  */
 328 static int __init find_last_devid_from_ivhd(struct ivhd_header *h)
 329 {
 330         u8 *p = (void *)h, *end = (void *)h;
 331         struct ivhd_entry *dev;
 332
 333         p += sizeof(*h);
 334         end += h->length;
 335
 336         find_last_devid_on_pci(PCI_BUS(h->devid),
 337                         PCI_SLOT(h->devid),
 338                         PCI_FUNC(h->devid),
 339                         h->cap_ptr);
 340
 341         while (p < end) {
 342                 dev = (struct ivhd_entry *)p;
 343                 switch (dev->type) {
 344                 case IVHD_DEV_SELECT:
 345                 case IVHD_DEV_RANGE_END:
 346                 case IVHD_DEV_ALIAS:
 347                 case IVHD_DEV_EXT_SELECT:
 348                         /* all the above subfield types refer to device ids */
 349                         update_last_devid(dev->devid);
 350                         break;
 351                 default:
 352                         break;
 353                 }
 354                 p += ivhd_entry_length(p);
 355         }
 356
 357         WARN_ON(p != end);
 358
 359         return 0;
 360 }
 361
 362 /*
 363  * Iterate over all IVHD entries in the ACPI table and find the highest device
 364  * id which we need to handle. This is the first of three functions which parse
 365  * the ACPI table. So we check the checksum here.
 366  */
 367 static int __init find_last_devid_acpi(struct acpi_table_header *table)
 368 {
 369         int i;
 370         u8 checksum = 0, *p = (u8 *)table, *end = (u8 *)table;
 371         struct ivhd_header *h;
 372
 373         /*
 374          * Validate checksum here so we don't need to do it when
 375          * we actually parse the table
 376          */
 377         for (i = 0; i < table->length; ++i)
 378                 checksum += p[i];
 379         if (checksum != 0)
 380                 /* ACPI table corrupt */
 381                 return -ENODEV;
 382
 383         p += IVRS_HEADER_LENGTH;
 384
 385         end += table->length;
 386         while (p < end) {
 387                 h = (struct ivhd_header *)p;
 388                 switch (h->type) {
 389                 case ACPI_IVHD_TYPE:
 390                         find_last_devid_from_ivhd(h);
 391                         break;
 392                 default:
 393                         break;
 394                 }
 395                 p += h->length;
 396         }
 397         WARN_ON(p != end);
 398
 399         return 0;
 400 }
 401
 402 /****************************************************************************
 403  *
 404  * The following functions belong the the code path which parses the ACPI table
 405  * the second time. In this ACPI parsing iteration we allocate IOMMU specific
 406  * data structures, initialize the device/alias/rlookup table and also
 407  * basically initialize the hardware.
 408  *
 409  ****************************************************************************/
 410
 411 /*
 412  * Allocates the command buffer. This buffer is per AMD IOMMU. We can
 413  * write commands to that buffer later and the IOMMU will execute them
 414  * asynchronously
 415  */
 416 static u8 * __init alloc_command_buffer(struct amd_iommu *iommu)
 417 {
 418         u8 *cmd_buf = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
 419                         get_order(CMD_BUFFER_SIZE));
 420
 421         if (cmd_buf == NULL)
 422                 return NULL;
 423
 424         iommu->cmd_buf_size = CMD_BUFFER_SIZE;
 425
 426         return cmd_buf;
 427 }
 428
 429 /*
 430  * This function writes the command buffer address to the hardware and
 431  * enables it.
 432  */
 433 static void iommu_enable_command_buffer(struct amd_iommu *iommu)
 434 {
 435         u64 entry;
 436
 437         BUG_ON(iommu->cmd_buf == NULL);
 438
 439         entry = (u64)virt_to_phys(iommu->cmd_buf);
 440         entry |= MMIO_CMD_SIZE_512;
 441
 442         memcpy_toio(iommu->mmio_base + MMIO_CMD_BUF_OFFSET,
 443                     &entry, sizeof(entry));
 444
 445         /* set head and tail to zero manually */
 446         writel(0x00, iommu->mmio_base + MMIO_CMD_HEAD_OFFSET);
 447         writel(0x00, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
 448
 449         iommu_feature_enable(iommu, CONTROL_CMDBUF_EN);
 450 }
 451
 452 static void __init free_command_buffer(struct amd_iommu *iommu)
 453 {
 454         free_pages((unsigned long)iommu->cmd_buf,
 455                    get_order(iommu->cmd_buf_size));
 456 }
 457
 458 /* allocates the memory where the IOMMU will log its events to */
 459 static u8 * __init alloc_event_buffer(struct amd_iommu *iommu)
 460 {
 461         iommu->evt_buf = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
 462                                                 get_order(EVT_BUFFER_SIZE));
 463
 464         if (iommu->evt_buf == NULL)
 465                 return NULL;
 466
 467         return iommu->evt_buf;
 468 }
 469
 470 static void iommu_enable_event_buffer(struct amd_iommu *iommu)
 471 {
 472         u64 entry;
 473
 474         BUG_ON(iommu->evt_buf == NULL);
 475
 476         entry = (u64)virt_to_phys(iommu->evt_buf) | EVT_LEN_MASK;
 477
 478         memcpy_toio(iommu->mmio_base + MMIO_EVT_BUF_OFFSET,
 479                     &entry, sizeof(entry));
 480
 481         iommu_feature_enable(iommu, CONTROL_EVT_LOG_EN);
 482 }
 483
 484 static void __init free_event_buffer(struct amd_iommu *iommu)
 485 {
 486         free_pages((unsigned long)iommu->evt_buf, get_order(EVT_BUFFER_SIZE));
 487 }
 488
 489 /* sets a specific bit in the device table entry. */
 490 static void set_dev_entry_bit(u16 devid, u8 bit)
 491 {
 492         int i = (bit >> 5) & 0x07;
 493         int _bit = bit & 0x1f;
 494
 495         amd_iommu_dev_table[devid].data[i] |= (1 << _bit);
 496 }
 497
 498 /* Writes the specific IOMMU for a device into the rlookup table */
 499 static void __init set_iommu_for_device(struct amd_iommu *iommu, u16 devid)
 500 {
 501         amd_iommu_rlookup_table[devid] = iommu;
 502 }
 503
 504 /*
 505  * This function takes the device specific flags read from the ACPI
 506  * table and sets up the device table entry with that information
 507  */
 508 static void __init set_dev_entry_from_acpi(struct amd_iommu *iommu,
 509                                            u16 devid, u32 flags, u32 ext_flags)
 510 {
 511         if (flags & ACPI_DEVFLAG_INITPASS)
 512                 set_dev_entry_bit(devid, DEV_ENTRY_INIT_PASS);
 513         if (flags & ACPI_DEVFLAG_EXTINT)
 514                 set_dev_entry_bit(devid, DEV_ENTRY_EINT_PASS);
 515         if (flags & ACPI_DEVFLAG_NMI)
 516                 set_dev_entry_bit(devid, DEV_ENTRY_NMI_PASS);
 517         if (flags & ACPI_DEVFLAG_SYSMGT1)
 518                 set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT1);
 519         if (flags & ACPI_DEVFLAG_SYSMGT2)
 520                 set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT2);
 521         if (flags & ACPI_DEVFLAG_LINT0)
 522                 set_dev_entry_bit(devid, DEV_ENTRY_LINT0_PASS);
 523         if (flags & ACPI_DEVFLAG_LINT1)
 524                 set_dev_entry_bit(devid, DEV_ENTRY_LINT1_PASS);
 525
 526         set_iommu_for_device(iommu, devid);
 527 }
 528
 529 /*
 530  * Reads the device exclusion range from ACPI and initialize IOMMU with
 531  * it
 532  */
 533 static void __init set_device_exclusion_range(u16 devid, struct ivmd_header *m)
 534 {
 535         struct amd_iommu *iommu = amd_iommu_rlookup_table[devid];
 536
 537         if (!(m->flags & IVMD_FLAG_EXCL_RANGE))
 538                 return;
 539
 540         if (iommu) {
 541                 /*
 542                  * We only can configure exclusion ranges per IOMMU, not
 543                  * per device. But we can enable the exclusion range per
 544                  * device. This is done here
 545                  */
 546                 set_dev_entry_bit(m->devid, DEV_ENTRY_EX);
 547                 iommu->exclusion_start = m->range_start;
 548                 iommu->exclusion_length = m->range_length;
 549         }
 550 }
 551
 552 /*
 553  * This function reads some important data from the IOMMU PCI space and
 554  * initializes the driver data structure with it. It reads the hardware
 555  * capabilities and the first/last device entries
 556  */
 557 static void __init init_iommu_from_pci(struct amd_iommu *iommu)
 558 {
 559         int cap_ptr = iommu->cap_ptr;
 560         u32 range, misc;
 561
 562         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_CAP_HDR_OFFSET,
 563                               &iommu->cap);
 564         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_RANGE_OFFSET,
 565                               &range);
 566         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_MISC_OFFSET,
 567                               &misc);
 568
 569         iommu->first_device = calc_devid(MMIO_GET_BUS(range),
 570                                          MMIO_GET_FD(range));
 571         iommu->last_device = calc_devid(MMIO_GET_BUS(range),
 572                                         MMIO_GET_LD(range));
 573         iommu->evt_msi_num = MMIO_MSI_NUM(misc);
 574 }
 575
 576 /*
 577  * Takes a pointer to an AMD IOMMU entry in the ACPI table and
 578  * initializes the hardware and our data structures with it.
 579  */
 580 static void __init init_iommu_from_acpi(struct amd_iommu *iommu,
 581                                         struct ivhd_header *h)
 582 {
 583         u8 *p = (u8 *)h;
 584         u8 *end = p, flags = 0;
 585         u16 dev_i, devid = 0, devid_start = 0, devid_to = 0;
 586         u32 ext_flags = 0;
 587         bool alias = false;
 588         struct ivhd_entry *e;
 589
 590         /*
 591          * First set the recommended feature enable bits from ACPI
 592          * into the IOMMU control registers
 593          */
 594         h->flags & IVHD_FLAG_HT_TUN_EN_MASK ?
 595                 iommu_feature_enable(iommu, CONTROL_HT_TUN_EN) :
 596                 iommu_feature_disable(iommu, CONTROL_HT_TUN_EN);
 597
 598         h->flags & IVHD_FLAG_PASSPW_EN_MASK ?
 599                 iommu_feature_enable(iommu, CONTROL_PASSPW_EN) :
 600                 iommu_feature_disable(iommu, CONTROL_PASSPW_EN);
 601
 602         h->flags & IVHD_FLAG_RESPASSPW_EN_MASK ?
 603                 iommu_feature_enable(iommu, CONTROL_RESPASSPW_EN) :
 604                 iommu_feature_disable(iommu, CONTROL_RESPASSPW_EN);
 605
 606         h->flags & IVHD_FLAG_ISOC_EN_MASK ?
 607                 iommu_feature_enable(iommu, CONTROL_ISOC_EN) :
 608                 iommu_feature_disable(iommu, CONTROL_ISOC_EN);
 609
 610         /*
 611          * make IOMMU memory accesses cache coherent
 612          */
 613         iommu_feature_enable(iommu, CONTROL_COHERENT_EN);
 614
 615         /*
 616          * Done. Now parse the device entries
 617          */
 618         p += sizeof(struct ivhd_header);
 619         end += h->length;
 620
 621
 622         while (p < end) {
 623                 e = (struct ivhd_entry *)p;
 624                 switch (e->type) {
 625                 case IVHD_DEV_ALL:
 626
 627                         DUMP_printk("  DEV_ALL\t\t\t first devid: %02x:%02x.%x"
 628                                     " last device %02x:%02x.%x flags: %02x\n",
 629                                     PCI_BUS(iommu->first_device),
 630                                     PCI_SLOT(iommu->first_device),
 631                                     PCI_FUNC(iommu->first_device),
 632                                     PCI_BUS(iommu->last_device),
 633                                     PCI_SLOT(iommu->last_device),
 634                                     PCI_FUNC(iommu->last_device),
 635                                     e->flags);
 636
 637                         for (dev_i = iommu->first_device;
 638                                         dev_i <= iommu->last_device; ++dev_i)
 639                                 set_dev_entry_from_acpi(iommu, dev_i,
 640                                                         e->flags, 0);
 641                         break;
 642                 case IVHD_DEV_SELECT:
 643
 644                         DUMP_printk("  DEV_SELECT\t\t\t devid: %02x:%02x.%x "
 645                                     "flags: %02x\n",
 646                                     PCI_BUS(e->devid),
 647                                     PCI_SLOT(e->devid),
 648                                     PCI_FUNC(e->devid),
 649                                     e->flags);
 650
 651                         devid = e->devid;
 652                         set_dev_entry_from_acpi(iommu, devid, e->flags, 0);
 653                         break;
 654                 case IVHD_DEV_SELECT_RANGE_START:
 655
 656                         DUMP_printk("  DEV_SELECT_RANGE_START\t "
 657                                     "devid: %02x:%02x.%x flags: %02x\n",
 658                                     PCI_BUS(e->devid),
 659                                     PCI_SLOT(e->devid),
 660                                     PCI_FUNC(e->devid),
 661                                     e->flags);
 662
 663                         devid_start = e->devid;
 664                         flags = e->flags;
 665                         ext_flags = 0;
 666                         alias = false;
 667                         break;
 668                 case IVHD_DEV_ALIAS:
 669
 670                         DUMP_printk("  DEV_ALIAS\t\t\t devid: %02x:%02x.%x "
 671                                     "flags: %02x devid_to: %02x:%02x.%x\n",
 672                                     PCI_BUS(e->devid),
 673                                     PCI_SLOT(e->devid),
 674                                     PCI_FUNC(e->devid),
 675                                     e->flags,
 676                                     PCI_BUS(e->ext >> 8),
 677                                     PCI_SLOT(e->ext >> 8),
 678                                     PCI_FUNC(e->ext >> 8));
 679
 680                         devid = e->devid;
 681                         devid_to = e->ext >> 8;
 682                         set_dev_entry_from_acpi(iommu, devid_to, e->flags, 0);
 683                         amd_iommu_alias_table[devid] = devid_to;
 684                         break;
 685                 case IVHD_DEV_ALIAS_RANGE:
 686
 687                         DUMP_printk("  DEV_ALIAS_RANGE\t\t "
 688                                     "devid: %02x:%02x.%x flags: %02x "
 689                                     "devid_to: %02x:%02x.%x\n",
 690                                     PCI_BUS(e->devid),
 691                                     PCI_SLOT(e->devid),
 692                                     PCI_FUNC(e->devid),
 693                                     e->flags,
 694                                     PCI_BUS(e->ext >> 8),
 695                                     PCI_SLOT(e->ext >> 8),
 696                                     PCI_FUNC(e->ext >> 8));
 697
 698                         devid_start = e->devid;
 699                         flags = e->flags;
 700                         devid_to = e->ext >> 8;
 701                         ext_flags = 0;
 702                         alias = true;
 703                         break;
 704                 case IVHD_DEV_EXT_SELECT:
 705
 706                         DUMP_printk("  DEV_EXT_SELECT\t\t devid: %02x:%02x.%x "
 707                                     "flags: %02x ext: %08x\n",
 708                                     PCI_BUS(e->devid),
 709                                     PCI_SLOT(e->devid),
 710                                     PCI_FUNC(e->devid),
 711                                     e->flags, e->ext);
 712
 713                         devid = e->devid;
 714                         set_dev_entry_from_acpi(iommu, devid, e->flags,
 715                                                 e->ext);
 716                         break;
 717                 case IVHD_DEV_EXT_SELECT_RANGE:
 718
 719                         DUMP_printk("  DEV_EXT_SELECT_RANGE\t devid: "
 720                                     "%02x:%02x.%x flags: %02x ext: %08x\n",
 721                                     PCI_BUS(e->devid),
 722                                     PCI_SLOT(e->devid),
 723                                     PCI_FUNC(e->devid),
 724                                     e->flags, e->ext);
 725
 726                         devid_start = e->devid;
 727                         flags = e->flags;
 728                         ext_flags = e->ext;
 729                         alias = false;
 730                         break;
 731                 case IVHD_DEV_RANGE_END:
 732
 733                         DUMP_printk("  DEV_RANGE_END\t\t devid: %02x:%02x.%x\n",
 734                                     PCI_BUS(e->devid),
 735                                     PCI_SLOT(e->devid),
 736                                     PCI_FUNC(e->devid));
 737
 738                         devid = e->devid;
 739                         for (dev_i = devid_start; dev_i <= devid; ++dev_i) {
 740                                 if (alias)
 741                                         amd_iommu_alias_table[dev_i] = devid_to;
 742                                 set_dev_entry_from_acpi(iommu,
 743                                                 amd_iommu_alias_table[dev_i],
 744                                                 flags, ext_flags);
 745                         }
 746                         break;
 747                 default:
 748                         break;
 749                 }
 750
 751                 p += ivhd_entry_length(p);
 752         }
 753 }
 754
 755 /* Initializes the device->iommu mapping for the driver */
 756 static int __init init_iommu_devices(struct amd_iommu *iommu)
 757 {
 758         u16 i;
 759
 760         for (i = iommu->first_device; i <= iommu->last_device; ++i)
 761                 set_iommu_for_device(iommu, i);
 762
 763         return 0;
 764 }
 765
 766 static void __init free_iommu_one(struct amd_iommu *iommu)
 767 {
 768         free_command_buffer(iommu);
 769         free_event_buffer(iommu);
 770         iommu_unmap_mmio_space(iommu);
 771 }
 772
 773 static void __init free_iommu_all(void)
 774 {
 775         struct amd_iommu *iommu, *next;
 776
 777         for_each_iommu_safe(iommu, next) {
 778                 list_del(&iommu->list);
 779                 free_iommu_one(iommu);
 780                 kfree(iommu);
 781         }
 782 }
 783
 784 /*
 785  * This function clues the initialization function for one IOMMU
 786  * together and also allocates the command buffer and programs the
 787  * hardware. It does NOT enable the IOMMU. This is done afterwards.
 788  */
 789 static int __init init_iommu_one(struct amd_iommu *iommu, struct ivhd_header *h)
 790 {
 791         spin_lock_init(&iommu->lock);
 792         list_add_tail(&iommu->list, &amd_iommu_list);
 793
 794         /*
 795          * Copy data from ACPI table entry to the iommu struct
 796          */
 797         iommu->dev = pci_get_bus_and_slot(PCI_BUS(h->devid), h->devid & 0xff);
 798         if (!iommu->dev)
 799                 return 1;
 800
 801         iommu->cap_ptr = h->cap_ptr;
 802         iommu->pci_seg = h->pci_seg;
 803         iommu->mmio_phys = h->mmio_phys;
 804         iommu->mmio_base = iommu_map_mmio_space(h->mmio_phys);
 805         if (!iommu->mmio_base)
 806                 return -ENOMEM;
 807
 808         iommu->cmd_buf = alloc_command_buffer(iommu);
 809         if (!iommu->cmd_buf)
 810                 return -ENOMEM;
 811
 812         iommu->evt_buf = alloc_event_buffer(iommu);
 813         if (!iommu->evt_buf)
 814                 return -ENOMEM;
 815
 816         iommu->int_enabled = false;
 817
 818         init_iommu_from_pci(iommu);
 819         init_iommu_from_acpi(iommu, h);
 820         init_iommu_devices(iommu);
 821
 822         return pci_enable_device(iommu->dev);
 823 }
 824
 825 /*
 826  * Iterates over all IOMMU entries in the ACPI table, allocates the
 827  * IOMMU structure and initializes it with init_iommu_one()
 828  */
 829 static int __init init_iommu_all(struct acpi_table_header *table)
 830 {
 831         u8 *p = (u8 *)table, *end = (u8 *)table;
 832         struct ivhd_header *h;
 833         struct amd_iommu *iommu;
 834         int ret;
 835
 836         end += table->length;
 837         p += IVRS_HEADER_LENGTH;
 838
 839         while (p < end) {
 840                 h = (struct ivhd_header *)p;
 841                 switch (*p) {
 842                 case ACPI_IVHD_TYPE:
 843
 844                         DUMP_printk("IOMMU: device: %02x:%02x.%01x cap: %04x "
 845                                     "seg: %d flags: %01x info %04x\n",
 846                                     PCI_BUS(h->devid), PCI_SLOT(h->devid),
 847                                     PCI_FUNC(h->devid), h->cap_ptr,
 848                                     h->pci_seg, h->flags, h->info);
 849                         DUMP_printk("       mmio-addr: %016llx\n",
 850                                     h->mmio_phys);
 851
 852                         iommu = kzalloc(sizeof(struct amd_iommu), GFP_KERNEL);
 853                         if (iommu == NULL)
 854                                 return -ENOMEM;
 855                         ret = init_iommu_one(iommu, h);
 856                         if (ret)
 857                                 return ret;
 858                         break;
 859                 default:
 860                         break;
 861                 }
 862                 p += h->length;
 863
 864         }
 865         WARN_ON(p != end);
 866
 867         return 0;
 868 }
 869
 870 /****************************************************************************
 871  *
 872  * The following functions initialize the MSI interrupts for all IOMMUs
 873  * in the system. Its a bit challenging because there could be multiple
 874  * IOMMUs per PCI BDF but we can call pci_enable_msi(x) only once per
 875  * pci_dev.
 876  *
 877  ****************************************************************************/
 878
 879 static int __init iommu_setup_msi(struct amd_iommu *iommu)
 880 {
 881         int r;
 882
 883         if (pci_enable_msi(iommu->dev))
 884                 return 1;
 885
 886         r = request_irq(iommu->dev->irq, amd_iommu_int_handler,
 887                         IRQF_SAMPLE_RANDOM,
 888                         "AMD IOMMU",
 889                         NULL);
 890
 891         if (r) {
 892                 pci_disable_msi(iommu->dev);
 893                 return 1;
 894         }
 895
 896         iommu->int_enabled = true;
 897         iommu_feature_enable(iommu, CONTROL_EVT_INT_EN);
 898
 899         return 0;
 900 }
 901
 902 static int iommu_init_msi(struct amd_iommu *iommu)
 903 {
 904         if (iommu->int_enabled)
 905                 return 0;
 906
 907         if (pci_find_capability(iommu->dev, PCI_CAP_ID_MSI))
 908                 return iommu_setup_msi(iommu);
 909
 910         return 1;
 911 }
 912
 913 /****************************************************************************
 914  *
 915  * The next functions belong to the third pass of parsing the ACPI
 916  * table. In this last pass the memory mapping requirements are
 917  * gathered (like exclusion and unity mapping reanges).
 918  *
 919  ****************************************************************************/
 920
 921 static void __init free_unity_maps(void)
 922 {
 923         struct unity_map_entry *entry, *next;
 924
 925         list_for_each_entry_safe(entry, next, &amd_iommu_unity_map, list) {
 926                 list_del(&entry->list);
 927                 kfree(entry);
 928         }
 929 }
 930
 931 /* called when we find an exclusion range definition in ACPI */
 932 static int __init init_exclusion_range(struct ivmd_header *m)
 933 {
 934         int i;
 935
 936         switch (m->type) {
 937         case ACPI_IVMD_TYPE:
 938                 set_device_exclusion_range(m->devid, m);
 939                 break;
 940         case ACPI_IVMD_TYPE_ALL:
 941                 for (i = 0; i <= amd_iommu_last_bdf; ++i)
 942                         set_device_exclusion_range(i, m);
 943                 break;
 944         case ACPI_IVMD_TYPE_RANGE:
 945                 for (i = m->devid; i <= m->aux; ++i)
 946                         set_device_exclusion_range(i, m);
 947                 break;
 948         default:
 949                 break;
 950         }
 951
 952         return 0;
 953 }
 954
 955 /* called for unity map ACPI definition */
 956 static int __init init_unity_map_range(struct ivmd_header *m)
 957 {
 958         struct unity_map_entry *e = 0;
 959         char *s;
 960
 961         e = kzalloc(sizeof(*e), GFP_KERNEL);
 962         if (e == NULL)
 963                 return -ENOMEM;
 964
 965         switch (m->type) {
 966         default:
 967                 kfree(e);
 968                 return 0;
 969         case ACPI_IVMD_TYPE:
 970                 s = "IVMD_TYPEi\t\t\t";
 971                 e->devid_start = e->devid_end = m->devid;
 972                 break;
 973         case ACPI_IVMD_TYPE_ALL:
 974                 s = "IVMD_TYPE_ALL\t\t";
 975                 e->devid_start = 0;
 976                 e->devid_end = amd_iommu_last_bdf;
 977                 break;
 978         case ACPI_IVMD_TYPE_RANGE:
 979                 s = "IVMD_TYPE_RANGE\t\t";
 980                 e->devid_start = m->devid;
 981                 e->devid_end = m->aux;
 982                 break;
 983         }
 984         e->address_start = PAGE_ALIGN(m->range_start);
 985         e->address_end = e->address_start + PAGE_ALIGN(m->range_length);
 986         e->prot = m->flags >> 1;
 987
 988         DUMP_printk("%s devid_start: %02x:%02x.%x devid_end: %02x:%02x.%x"
 989                     " range_start: %016llx range_end: %016llx flags: %x\n", s,
 990                     PCI_BUS(e->devid_start), PCI_SLOT(e->devid_start),
 991                     PCI_FUNC(e->devid_start), PCI_BUS(e->devid_end),
 992                     PCI_SLOT(e->devid_end), PCI_FUNC(e->devid_end),
 993                     e->address_start, e->address_end, m->flags);
 994
 995         list_add_tail(&e->list, &amd_iommu_unity_map);
 996
 997         return 0;
 998 }
 999
1000 /* iterates over all memory definitions we find in the ACPI table */
1001 static int __init init_memory_definitions(struct acpi_table_header *table)
1002 {
1003         u8 *p = (u8 *)table, *end = (u8 *)table;
1004         struct ivmd_header *m;
1005
1006         end += table->length;
1007         p += IVRS_HEADER_LENGTH;
1008
1009         while (p < end) {
1010                 m = (struct ivmd_header *)p;
1011                 if (m->flags & IVMD_FLAG_EXCL_RANGE)
1012                         init_exclusion_range(m);
1013                 else if (m->flags & IVMD_FLAG_UNITY_MAP)
1014                         init_unity_map_range(m);
1015
1016                 p += m->length;
1017         }
1018
1019         return 0;
1020 }
1021
1022 /*
1023  * Init the device table to not allow DMA access for devices and
1024  * suppress all page faults
1025  */
1026 static void init_device_table(void)
1027 {
1028         u16 devid;
1029
1030         for (devid = 0; devid <= amd_iommu_last_bdf; ++devid) {
1031                 set_dev_entry_bit(devid, DEV_ENTRY_VALID);
1032                 set_dev_entry_bit(devid, DEV_ENTRY_TRANSLATION);
1033         }
1034 }
1035
1036 /*
1037  * This function finally enables all IOMMUs found in the system after
1038  * they have been initialized
1039  */
1040 static void enable_iommus(void)
1041 {
1042         struct amd_iommu *iommu;
1043
1044         for_each_iommu(iommu) {
1045                 iommu_set_device_table(iommu);
1046                 iommu_enable_command_buffer(iommu);
1047                 iommu_enable_event_buffer(iommu);
1048                 iommu_set_exclusion_range(iommu);
1049                 iommu_init_msi(iommu);
1050                 iommu_enable(iommu);
1051         }
1052 }
1053
1054 static void disable_iommus(void)
1055 {
1056         struct amd_iommu *iommu;
1057
1058         for_each_iommu(iommu)
1059                 iommu_disable(iommu);
1060 }
1061
1062 /*
1063  * Suspend/Resume support
1064  * disable suspend until real resume implemented
1065  */
1066
1067 static int amd_iommu_resume(struct sys_device *dev)
1068 {
1069         /*
1070          * Disable IOMMUs before reprogramming the hardware registers.
1071          * IOMMU is still enabled from the resume kernel.
1072          */
1073         disable_iommus();
1074
1075         /* re-load the hardware */
1076         enable_iommus();
1077
1078         /*
1079          * we have to flush after the IOMMUs are enabled because a
1080          * disabled IOMMU will never execute the commands we send
1081          */
1082         amd_iommu_flush_all_domains();
1083         amd_iommu_flush_all_devices();
1084
1085         return 0;
1086 }
1087
1088 static int amd_iommu_suspend(struct sys_device *dev, pm_message_t state)
1089 {
1090         /* disable IOMMUs to go out of the way for BIOS */
1091         disable_iommus();
1092
1093         return 0;
1094 }
1095
1096 static struct sysdev_class amd_iommu_sysdev_class = {
1097         .name = "amd_iommu",
1098         .suspend = amd_iommu_suspend,
1099         .resume = amd_iommu_resume,
1100 };
1101
1102 static struct sys_device device_amd_iommu = {
1103         .id = 0,
1104         .cls = &amd_iommu_sysdev_class,
1105 };
1106
1107 /*
1108  * This is the core init function for AMD IOMMU hardware in the system.
1109  * This function is called from the generic x86 DMA layer initialization
1110  * code.
1111  *
1112  * This function basically parses the ACPI table for AMD IOMMU (IVRS)
1113  * three times:
1114  *
1115  *      1 pass) Find the highest PCI device id the driver has to handle.
1116  *              Upon this information the size of the data structures is
1117  *              determined that needs to be allocated.
1118  *
1119  *      2 pass) Initialize the data structures just allocated with the
1120  *              information in the ACPI table about available AMD IOMMUs
1121  *              in the system. It also maps the PCI devices in the
1122  *              system to specific IOMMUs
1123  *
1124  *      3 pass) After the basic data structures are allocated and
1125  *              initialized we update them with information about memory
1126  *              remapping requirements parsed out of the ACPI table in
1127  *              this last pass.
1128  *
1129  * After that the hardware is initialized and ready to go. In the last
1130  * step we do some Linux specific things like registering the driver in
1131  * the dma_ops interface and initializing the suspend/resume support
1132  * functions. Finally it prints some information about AMD IOMMUs and
1133  * the driver state and enables the hardware.
1134  */
1135 int __init amd_iommu_init(void)
1136 {
1137         int i, ret = 0;
1138
1139
1140         if (no_iommu) {
1141                 printk(KERN_INFO "AMD IOMMU disabled by kernel command line\n");
1142                 return 0;
1143         }
1144
1145         if (!amd_iommu_detected)
1146                 return -ENODEV;
1147
1148         /*
1149          * First parse ACPI tables to find the largest Bus/Dev/Func
1150          * we need to handle. Upon this information the shared data
1151          * structures for the IOMMUs in the system will be allocated
1152          */
1153         if (acpi_table_parse("IVRS", find_last_devid_acpi) != 0)
1154                 return -ENODEV;
1155
1156         dev_table_size     = tbl_size(DEV_TABLE_ENTRY_SIZE);
1157         alias_table_size   = tbl_size(ALIAS_TABLE_ENTRY_SIZE);
1158         rlookup_table_size = tbl_size(RLOOKUP_TABLE_ENTRY_SIZE);
1159
1160         ret = -ENOMEM;
1161
1162         /* Device table - directly used by all IOMMUs */
1163         amd_iommu_dev_table = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
1164                                       get_order(dev_table_size));
1165         if (amd_iommu_dev_table == NULL)
1166                 goto out;
1167
1168         /*
1169          * Alias table - map PCI Bus/Dev/Func to Bus/Dev/Func the
1170          * IOMMU see for that device
1171          */
1172         amd_iommu_alias_table = (void *)__get_free_pages(GFP_KERNEL,
1173                         get_order(alias_table_size));
1174         if (amd_iommu_alias_table == NULL)
1175                 goto free;
1176
1177         /* IOMMU rlookup table - find the IOMMU for a specific device */
1178         amd_iommu_rlookup_table = (void *)__get_free_pages(
1179                         GFP_KERNEL | __GFP_ZERO,
1180                         get_order(rlookup_table_size));
1181         if (amd_iommu_rlookup_table == NULL)
1182                 goto free;
1183
1184         /*
1185          * Protection Domain table - maps devices to protection domains
1186          * This table has the same size as the rlookup_table
1187          */
1188         amd_iommu_pd_table = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
1189                                      get_order(rlookup_table_size));
1190         if (amd_iommu_pd_table == NULL)
1191                 goto free;
1192
1193         amd_iommu_pd_alloc_bitmap = (void *)__get_free_pages(
1194                                             GFP_KERNEL | __GFP_ZERO,
1195                                             get_order(MAX_DOMAIN_ID/8));
1196         if (amd_iommu_pd_alloc_bitmap == NULL)
1197                 goto free;
1198
1199         /* init the device table */
1200         init_device_table();
1201
1202         /*
1203          * let all alias entries point to itself
1204          */
1205         for (i = 0; i <= amd_iommu_last_bdf; ++i)
1206                 amd_iommu_alias_table[i] = i;
1207
1208         /*
1209          * never allocate domain 0 because its used as the non-allocated and
1210          * error value placeholder
1211          */
1212         amd_iommu_pd_alloc_bitmap[0] = 1;
1213
1214         /*
1215          * now the data structures are allocated and basically initialized
1216          * start the real acpi table scan
1217          */
1218         ret = -ENODEV;
1219         if (acpi_table_parse("IVRS", init_iommu_all) != 0)
1220                 goto free;
1221
1222         if (acpi_table_parse("IVRS", init_memory_definitions) != 0)
1223                 goto free;
1224
1225         ret = sysdev_class_register(&amd_iommu_sysdev_class);
1226         if (ret)
1227                 goto free;
1228
1229         ret = sysdev_register(&device_amd_iommu);
1230         if (ret)
1231                 goto free;
1232
1233         ret = amd_iommu_init_dma_ops();
1234         if (ret)
1235                 goto free;
1236
1237         enable_iommus();
1238
1239         printk(KERN_INFO "AMD IOMMU: device isolation ");
1240         if (amd_iommu_isolate)
1241                 printk("enabled\n");
1242         else
1243                 printk("disabled\n");
1244
1245         if (amd_iommu_unmap_flush)
1246                 printk(KERN_INFO "AMD IOMMU: IO/TLB flush on unmap enabled\n");
1247         else
1248                 printk(KERN_INFO "AMD IOMMU: Lazy IO/TLB flushing enabled\n");
1249
1250 out:
1251         return ret;
1252
1253 free:
1254         free_pages((unsigned long)amd_iommu_pd_alloc_bitmap,
1255                    get_order(MAX_DOMAIN_ID/8));
1256
1257         free_pages((unsigned long)amd_iommu_pd_table,
1258                    get_order(rlookup_table_size));
1259
1260         free_pages((unsigned long)amd_iommu_rlookup_table,
1261                    get_order(rlookup_table_size));
1262
1263         free_pages((unsigned long)amd_iommu_alias_table,
1264                    get_order(alias_table_size));
1265
1266         free_pages((unsigned long)amd_iommu_dev_table,
1267                    get_order(dev_table_size));
1268
1269         free_iommu_all();
1270
1271         free_unity_maps();
1272
1273         goto out;
1274 }
1275
1276 /****************************************************************************
1277  *
1278  * Early detect code. This code runs at IOMMU detection time in the DMA
1279  * layer. It just looks if there is an IVRS ACPI table to detect AMD
1280  * IOMMUs
1281  *
1282  ****************************************************************************/
1283 static int __init early_amd_iommu_detect(struct acpi_table_header *table)
1284 {
1285         return 0;
1286 }
1287
1288 void __init amd_iommu_detect(void)
1289 {
1290         if (swiotlb || no_iommu || (iommu_detected && !gart_iommu_aperture))
1291                 return;
1292
1293         if (acpi_table_parse("IVRS", early_amd_iommu_detect) == 0) {
1294                 iommu_detected = 1;
1295                 amd_iommu_detected = 1;
1296 #ifdef CONFIG_GART_IOMMU
1297                 gart_iommu_aperture_disabled = 1;
1298                 gart_iommu_aperture = 0;
1299 #endif
1300         }
1301 }
1302
1303 /****************************************************************************
1304  *
1305  * Parsing functions for the AMD IOMMU specific kernel command line
1306  * options.
1307  *
1308  ****************************************************************************/
1309
1310 static int __init parse_amd_iommu_dump(char *str)
1311 {
1312         amd_iommu_dump = true;
1313
1314         return 1;
1315 }
1316
1317 static int __init parse_amd_iommu_options(char *str)
1318 {
1319         for (; *str; ++str) {
1320                 if (strncmp(str, "isolate", 7) == 0)
1321                         amd_iommu_isolate = true;
1322                 if (strncmp(str, "share", 5) == 0)
1323                         amd_iommu_isolate = false;
1324                 if (strncmp(str, "fullflush", 9) == 0)
1325                         amd_iommu_unmap_flush = true;
1326         }
1327
1328         return 1;
1329 }
1330
1331 __setup("amd_iommu_dump", parse_amd_iommu_dump);
1332 __setup("amd_iommu=", parse_amd_iommu_options);