arch/powerpc/mm/hash_utils_64.c

   1 /*
   2  * PowerPC64 port by Mike Corrigan and Dave Engebretsen
   3  *   {mikejc|engebret}@us.ibm.com
   4  *
   5  *    Copyright (c) 2000 Mike Corrigan <mikejc@us.ibm.com>
   6  *
   7  * SMP scalability work:
   8  *    Copyright (C) 2001 Anton Blanchard <anton@au.ibm.com>, IBM
   9  *
  10  *    Module name: htab.c
  11  *
  12  *    Description:
  13  *      PowerPC Hashed Page Table functions
  14  *
  15  * This program is free software; you can redistribute it and/or
  16  * modify it under the terms of the GNU General Public License
  17  * as published by the Free Software Foundation; either version
  18  * 2 of the License, or (at your option) any later version.
  19  */
  20
  21 #undef DEBUG
  22 #undef DEBUG_LOW
  23
  24 #include <linux/spinlock.h>
  25 #include <linux/errno.h>
  26 #include <linux/sched.h>
  27 #include <linux/proc_fs.h>
  28 #include <linux/stat.h>
  29 #include <linux/sysctl.h>
  30 #include <linux/export.h>
  31 #include <linux/ctype.h>
  32 #include <linux/cache.h>
  33 #include <linux/init.h>
  34 #include <linux/signal.h>
  35 #include <linux/memblock.h>
  36 #include <linux/context_tracking.h>
  37 #include <linux/libfdt.h>
  38
  39 #include <asm/processor.h>
  40 #include <asm/pgtable.h>
  41 #include <asm/mmu.h>
  42 #include <asm/mmu_context.h>
  43 #include <asm/page.h>
  44 #include <asm/types.h>
  45 #include <asm/uaccess.h>
  46 #include <asm/machdep.h>
  47 #include <asm/prom.h>
  48 #include <asm/tlbflush.h>
  49 #include <asm/io.h>
  50 #include <asm/eeh.h>
  51 #include <asm/tlb.h>
  52 #include <asm/cacheflush.h>
  53 #include <asm/cputable.h>
  54 #include <asm/sections.h>
  55 #include <asm/copro.h>
  56 #include <asm/udbg.h>
  57 #include <asm/code-patching.h>
  58 #include <asm/fadump.h>
  59 #include <asm/firmware.h>
  60 #include <asm/tm.h>
  61 #include <asm/trace.h>
  62 #include <asm/ps3.h>
  63
  64 #ifdef DEBUG
  65 #define DBG(fmt...) udbg_printf(fmt)
  66 #else
  67 #define DBG(fmt...)
  68 #endif
  69
  70 #ifdef DEBUG_LOW
  71 #define DBG_LOW(fmt...) udbg_printf(fmt)
  72 #else
  73 #define DBG_LOW(fmt...)
  74 #endif
  75
  76 #define KB (1024)
  77 #define MB (1024*KB)
  78 #define GB (1024L*MB)
  79
  80 /*
  81  * Note:  pte   --> Linux PTE
  82  *        HPTE  --> PowerPC Hashed Page Table Entry
  83  *
  84  * Execution context:
  85  *   htab_initialize is called with the MMU off (of course), but
  86  *   the kernel has been copied down to zero so it can directly
  87  *   reference global data.  At this point it is very difficult
  88  *   to print debug info.
  89  *
  90  */
  91
  92 static unsigned long _SDR1;
  93 struct mmu_psize_def mmu_psize_defs[MMU_PAGE_COUNT];
  94 EXPORT_SYMBOL_GPL(mmu_psize_defs);
  95
  96 struct hash_pte *htab_address;
  97 unsigned long htab_size_bytes;
  98 unsigned long htab_hash_mask;
  99 EXPORT_SYMBOL_GPL(htab_hash_mask);
 100 int mmu_linear_psize = MMU_PAGE_4K;
 101 EXPORT_SYMBOL_GPL(mmu_linear_psize);
 102 int mmu_virtual_psize = MMU_PAGE_4K;
 103 int mmu_vmalloc_psize = MMU_PAGE_4K;
 104 #ifdef CONFIG_SPARSEMEM_VMEMMAP
 105 int mmu_vmemmap_psize = MMU_PAGE_4K;
 106 #endif
 107 int mmu_io_psize = MMU_PAGE_4K;
 108 int mmu_kernel_ssize = MMU_SEGSIZE_256M;
 109 EXPORT_SYMBOL_GPL(mmu_kernel_ssize);
 110 int mmu_highuser_ssize = MMU_SEGSIZE_256M;
 111 u16 mmu_slb_size = 64;
 112 EXPORT_SYMBOL_GPL(mmu_slb_size);
 113 #ifdef CONFIG_PPC_64K_PAGES
 114 int mmu_ci_restrictions;
 115 #endif
 116 #ifdef CONFIG_DEBUG_PAGEALLOC
 117 static u8 *linear_map_hash_slots;
 118 static unsigned long linear_map_hash_count;
 119 static DEFINE_SPINLOCK(linear_map_hash_lock);
 120 #endif /* CONFIG_DEBUG_PAGEALLOC */
 121 struct mmu_hash_ops mmu_hash_ops;
 122 EXPORT_SYMBOL(mmu_hash_ops);
 123
 124 /* There are definitions of page sizes arrays to be used when none
 125  * is provided by the firmware.
 126  */
 127
 128 /* Pre-POWER4 CPUs (4k pages only)
 129  */
 130 static struct mmu_psize_def mmu_psize_defaults_old[] = {
 131         [MMU_PAGE_4K] = {
 132                 .shift  = 12,
 133                 .sllp   = 0,
 134                 .penc   = {[MMU_PAGE_4K] = 0, [1 ... MMU_PAGE_COUNT - 1] = -1},
 135                 .avpnm  = 0,
 136                 .tlbiel = 0,
 137         },
 138 };
 139
 140 /* POWER4, GPUL, POWER5
 141  *
 142  * Support for 16Mb large pages
 143  */
 144 static struct mmu_psize_def mmu_psize_defaults_gp[] = {
 145         [MMU_PAGE_4K] = {
 146                 .shift  = 12,
 147                 .sllp   = 0,
 148                 .penc   = {[MMU_PAGE_4K] = 0, [1 ... MMU_PAGE_COUNT - 1] = -1},
 149                 .avpnm  = 0,
 150                 .tlbiel = 1,
 151         },
 152         [MMU_PAGE_16M] = {
 153                 .shift  = 24,
 154                 .sllp   = SLB_VSID_L,
 155                 .penc   = {[0 ... MMU_PAGE_16M - 1] = -1, [MMU_PAGE_16M] = 0,
 156                             [MMU_PAGE_16M + 1 ... MMU_PAGE_COUNT - 1] = -1 },
 157                 .avpnm  = 0x1UL,
 158                 .tlbiel = 0,
 159         },
 160 };
 161
 162 /*
 163  * 'R' and 'C' update notes:
 164  *  - Under pHyp or KVM, the updatepp path will not set C, thus it *will*
 165  *     create writeable HPTEs without C set, because the hcall H_PROTECT
 166  *     that we use in that case will not update C
 167  *  - The above is however not a problem, because we also don't do that
 168  *     fancy "no flush" variant of eviction and we use H_REMOVE which will
 169  *     do the right thing and thus we don't have the race I described earlier
 170  *
 171  *    - Under bare metal,  we do have the race, so we need R and C set
 172  *    - We make sure R is always set and never lost
 173  *    - C is _PAGE_DIRTY, and *should* always be set for a writeable mapping
 174  */
 175 unsigned long htab_convert_pte_flags(unsigned long pteflags)
 176 {
 177         unsigned long rflags = 0;
 178
 179         /* _PAGE_EXEC -> NOEXEC */
 180         if ((pteflags & _PAGE_EXEC) == 0)
 181                 rflags |= HPTE_R_N;
 182         /*
 183          * PPP bits:
 184          * Linux uses slb key 0 for kernel and 1 for user.
 185          * kernel RW areas are mapped with PPP=0b000
 186          * User area is mapped with PPP=0b010 for read/write
 187          * or PPP=0b011 for read-only (including writeable but clean pages).
 188          */
 189         if (pteflags & _PAGE_PRIVILEGED) {
 190                 /*
 191                  * Kernel read only mapped with ppp bits 0b110
 192                  */
 193                 if (!(pteflags & _PAGE_WRITE))
 194                         rflags |= (HPTE_R_PP0 | 0x2);
 195         } else {
 196                 if (pteflags & _PAGE_RWX)
 197                         rflags |= 0x2;
 198                 if (!((pteflags & _PAGE_WRITE) && (pteflags & _PAGE_DIRTY)))
 199                         rflags |= 0x1;
 200         }
 201         /*
 202          * We can't allow hardware to update hpte bits. Hence always
 203          * set 'R' bit and set 'C' if it is a write fault
 204          */
 205         rflags |=  HPTE_R_R;
 206
 207         if (pteflags & _PAGE_DIRTY)
 208                 rflags |= HPTE_R_C;
 209         /*
 210          * Add in WIG bits
 211          */
 212
 213         if ((pteflags & _PAGE_CACHE_CTL) == _PAGE_TOLERANT)
 214                 rflags |= HPTE_R_I;
 215         else if ((pteflags & _PAGE_CACHE_CTL) == _PAGE_NON_IDEMPOTENT)
 216                 rflags |= (HPTE_R_I | HPTE_R_G);
 217         else if ((pteflags & _PAGE_CACHE_CTL) == _PAGE_SAO)
 218                 rflags |= (HPTE_R_W | HPTE_R_I | HPTE_R_M);
 219         else
 220                 /*
 221                  * Add memory coherence if cache inhibited is not set
 222                  */
 223                 rflags |= HPTE_R_M;
 224
 225         return rflags;
 226 }
 227
 228 int htab_bolt_mapping(unsigned long vstart, unsigned long vend,
 229                       unsigned long pstart, unsigned long prot,
 230                       int psize, int ssize)
 231 {
 232         unsigned long vaddr, paddr;
 233         unsigned int step, shift;
 234         int ret = 0;
 235
 236         shift = mmu_psize_defs[psize].shift;
 237         step = 1 << shift;
 238
 239         prot = htab_convert_pte_flags(prot);
 240
 241         DBG("htab_bolt_mapping(%lx..%lx -> %lx (%lx,%d,%d)\n",
 242             vstart, vend, pstart, prot, psize, ssize);
 243
 244         for (vaddr = vstart, paddr = pstart; vaddr < vend;
 245              vaddr += step, paddr += step) {
 246                 unsigned long hash, hpteg;
 247                 unsigned long vsid = get_kernel_vsid(vaddr, ssize);
 248                 unsigned long vpn  = hpt_vpn(vaddr, vsid, ssize);
 249                 unsigned long tprot = prot;
 250
 251                 /*
 252                  * If we hit a bad address return error.
 253                  */
 254                 if (!vsid)
 255                         return -1;
 256                 /* Make kernel text executable */
 257                 if (overlaps_kernel_text(vaddr, vaddr + step))
 258                         tprot &= ~HPTE_R_N;
 259
 260                 /* Make kvm guest trampolines executable */
 261                 if (overlaps_kvm_tmp(vaddr, vaddr + step))
 262                         tprot &= ~HPTE_R_N;
 263
 264                 /*
 265                  * If relocatable, check if it overlaps interrupt vectors that
 266                  * are copied down to real 0. For relocatable kernel
 267                  * (e.g. kdump case) we copy interrupt vectors down to real
 268                  * address 0. Mark that region as executable. This is
 269                  * because on p8 system with relocation on exception feature
 270                  * enabled, exceptions are raised with MMU (IR=DR=1) ON. Hence
 271                  * in order to execute the interrupt handlers in virtual
 272                  * mode the vector region need to be marked as executable.
 273                  */
 274                 if ((PHYSICAL_START > MEMORY_START) &&
 275                         overlaps_interrupt_vector_text(vaddr, vaddr + step))
 276                                 tprot &= ~HPTE_R_N;
 277
 278                 hash = hpt_hash(vpn, shift, ssize);
 279                 hpteg = ((hash & htab_hash_mask) * HPTES_PER_GROUP);
 280
 281                 BUG_ON(!mmu_hash_ops.hpte_insert);
 282                 ret = mmu_hash_ops.hpte_insert(hpteg, vpn, paddr, tprot,
 283                                                HPTE_V_BOLTED, psize, psize,
 284                                                ssize);
 285
 286                 if (ret < 0)
 287                         break;
 288
 289 #ifdef CONFIG_DEBUG_PAGEALLOC
 290                 if (debug_pagealloc_enabled() &&
 291                         (paddr >> PAGE_SHIFT) < linear_map_hash_count)
 292                         linear_map_hash_slots[paddr >> PAGE_SHIFT] = ret | 0x80;
 293 #endif /* CONFIG_DEBUG_PAGEALLOC */
 294         }
 295         return ret < 0 ? ret : 0;
 296 }
 297
 298 int htab_remove_mapping(unsigned long vstart, unsigned long vend,
 299                       int psize, int ssize)
 300 {
 301         unsigned long vaddr;
 302         unsigned int step, shift;
 303         int rc;
 304         int ret = 0;
 305
 306         shift = mmu_psize_defs[psize].shift;
 307         step = 1 << shift;
 308
 309         if (!mmu_hash_ops.hpte_removebolted)
 310                 return -ENODEV;
 311
 312         for (vaddr = vstart; vaddr < vend; vaddr += step) {
 313                 rc = mmu_hash_ops.hpte_removebolted(vaddr, psize, ssize);
 314                 if (rc == -ENOENT) {
 315                         ret = -ENOENT;
 316                         continue;
 317                 }
 318                 if (rc < 0)
 319                         return rc;
 320         }
 321
 322         return ret;
 323 }
 324
 325 static bool disable_1tb_segments = false;
 326
 327 static int __init parse_disable_1tb_segments(char *p)
 328 {
 329         disable_1tb_segments = true;
 330         return 0;
 331 }
 332 early_param("disable_1tb_segments", parse_disable_1tb_segments);
 333
 334 static int __init htab_dt_scan_seg_sizes(unsigned long node,
 335                                          const char *uname, int depth,
 336                                          void *data)
 337 {
 338         const char *type = of_get_flat_dt_prop(node, "device_type", NULL);
 339         const __be32 *prop;
 340         int size = 0;
 341
 342         /* We are scanning "cpu" nodes only */
 343         if (type == NULL || strcmp(type, "cpu") != 0)
 344                 return 0;
 345
 346         prop = of_get_flat_dt_prop(node, "ibm,processor-segment-sizes", &size);
 347         if (prop == NULL)
 348                 return 0;
 349         for (; size >= 4; size -= 4, ++prop) {
 350                 if (be32_to_cpu(prop[0]) == 40) {
 351                         DBG("1T segment support detected\n");
 352
 353                         if (disable_1tb_segments) {
 354                                 DBG("1T segments disabled by command line\n");
 355                                 break;
 356                         }
 357
 358                         cur_cpu_spec->mmu_features |= MMU_FTR_1T_SEGMENT;
 359                         return 1;
 360                 }
 361         }
 362         cur_cpu_spec->mmu_features &= ~MMU_FTR_NO_SLBIE_B;
 363         return 0;
 364 }
 365
 366 static int __init get_idx_from_shift(unsigned int shift)
 367 {
 368         int idx = -1;
 369
 370         switch (shift) {
 371         case 0xc:
 372                 idx = MMU_PAGE_4K;
 373                 break;
 374         case 0x10:
 375                 idx = MMU_PAGE_64K;
 376                 break;
 377         case 0x14:
 378                 idx = MMU_PAGE_1M;
 379                 break;
 380         case 0x18:
 381                 idx = MMU_PAGE_16M;
 382                 break;
 383         case 0x22:
 384                 idx = MMU_PAGE_16G;
 385                 break;
 386         }
 387         return idx;
 388 }
 389
 390 static int __init htab_dt_scan_page_sizes(unsigned long node,
 391                                           const char *uname, int depth,
 392                                           void *data)
 393 {
 394         const char *type = of_get_flat_dt_prop(node, "device_type", NULL);
 395         const __be32 *prop;
 396         int size = 0;
 397
 398         /* We are scanning "cpu" nodes only */
 399         if (type == NULL || strcmp(type, "cpu") != 0)
 400                 return 0;
 401
 402         prop = of_get_flat_dt_prop(node, "ibm,segment-page-sizes", &size);
 403         if (!prop)
 404                 return 0;
 405
 406         pr_info("Page sizes from device-tree:\n");
 407         size /= 4;
 408         cur_cpu_spec->mmu_features &= ~(MMU_FTR_16M_PAGE);
 409         while(size > 0) {
 410                 unsigned int base_shift = be32_to_cpu(prop[0]);
 411                 unsigned int slbenc = be32_to_cpu(prop[1]);
 412                 unsigned int lpnum = be32_to_cpu(prop[2]);
 413                 struct mmu_psize_def *def;
 414                 int idx, base_idx;
 415
 416                 size -= 3; prop += 3;
 417                 base_idx = get_idx_from_shift(base_shift);
 418                 if (base_idx < 0) {
 419                         /* skip the pte encoding also */
 420                         prop += lpnum * 2; size -= lpnum * 2;
 421                         continue;
 422                 }
 423                 def = &mmu_psize_defs[base_idx];
 424                 if (base_idx == MMU_PAGE_16M)
 425                         cur_cpu_spec->mmu_features |= MMU_FTR_16M_PAGE;
 426
 427                 def->shift = base_shift;
 428                 if (base_shift <= 23)
 429                         def->avpnm = 0;
 430                 else
 431                         def->avpnm = (1 << (base_shift - 23)) - 1;
 432                 def->sllp = slbenc;
 433                 /*
 434                  * We don't know for sure what's up with tlbiel, so
 435                  * for now we only set it for 4K and 64K pages
 436                  */
 437                 if (base_idx == MMU_PAGE_4K || base_idx == MMU_PAGE_64K)
 438                         def->tlbiel = 1;
 439                 else
 440                         def->tlbiel = 0;
 441
 442                 while (size > 0 && lpnum) {
 443                         unsigned int shift = be32_to_cpu(prop[0]);
 444                         int penc  = be32_to_cpu(prop[1]);
 445
 446                         prop += 2; size -= 2;
 447                         lpnum--;
 448
 449                         idx = get_idx_from_shift(shift);
 450                         if (idx < 0)
 451                                 continue;
 452
 453                         if (penc == -1)
 454                                 pr_err("Invalid penc for base_shift=%d "
 455                                        "shift=%d\n", base_shift, shift);
 456
 457                         def->penc[idx] = penc;
 458                         pr_info("base_shift=%d: shift=%d, sllp=0x%04lx,"
 459                                 " avpnm=0x%08lx, tlbiel=%d, penc=%d\n",
 460                                 base_shift, shift, def->sllp,
 461                                 def->avpnm, def->tlbiel, def->penc[idx]);
 462                 }
 463         }
 464
 465         return 1;
 466 }
 467
 468 #ifdef CONFIG_HUGETLB_PAGE
 469 /* Scan for 16G memory blocks that have been set aside for huge pages
 470  * and reserve those blocks for 16G huge pages.
 471  */
 472 static int __init htab_dt_scan_hugepage_blocks(unsigned long node,
 473                                         const char *uname, int depth,
 474                                         void *data) {
 475         const char *type = of_get_flat_dt_prop(node, "device_type", NULL);
 476         const __be64 *addr_prop;
 477         const __be32 *page_count_prop;
 478         unsigned int expected_pages;
 479         long unsigned int phys_addr;
 480         long unsigned int block_size;
 481
 482         /* We are scanning "memory" nodes only */
 483         if (type == NULL || strcmp(type, "memory") != 0)
 484                 return 0;
 485
 486         /* This property is the log base 2 of the number of virtual pages that
 487          * will represent this memory block. */
 488         page_count_prop = of_get_flat_dt_prop(node, "ibm,expected#pages", NULL);
 489         if (page_count_prop == NULL)
 490                 return 0;
 491         expected_pages = (1 << be32_to_cpu(page_count_prop[0]));
 492         addr_prop = of_get_flat_dt_prop(node, "reg", NULL);
 493         if (addr_prop == NULL)
 494                 return 0;
 495         phys_addr = be64_to_cpu(addr_prop[0]);
 496         block_size = be64_to_cpu(addr_prop[1]);
 497         if (block_size != (16 * GB))
 498                 return 0;
 499         printk(KERN_INFO "Huge page(16GB) memory: "
 500                         "addr = 0x%lX size = 0x%lX pages = %d\n",
 501                         phys_addr, block_size, expected_pages);
 502         if (phys_addr + (16 * GB) <= memblock_end_of_DRAM()) {
 503                 memblock_reserve(phys_addr, block_size * expected_pages);
 504                 add_gpage(phys_addr, block_size, expected_pages);
 505         }
 506         return 0;
 507 }
 508 #endif /* CONFIG_HUGETLB_PAGE */
 509
 510 static void mmu_psize_set_default_penc(void)
 511 {
 512         int bpsize, apsize;
 513         for (bpsize = 0; bpsize < MMU_PAGE_COUNT; bpsize++)
 514                 for (apsize = 0; apsize < MMU_PAGE_COUNT; apsize++)
 515                         mmu_psize_defs[bpsize].penc[apsize] = -1;
 516 }
 517
 518 #ifdef CONFIG_PPC_64K_PAGES
 519
 520 static bool might_have_hea(void)
 521 {
 522         /*
 523          * The HEA ethernet adapter requires awareness of the
 524          * GX bus. Without that awareness we can easily assume
 525          * we will never see an HEA ethernet device.
 526          */
 527 #ifdef CONFIG_IBMEBUS
 528         return !cpu_has_feature(CPU_FTR_ARCH_207S) &&
 529                 !firmware_has_feature(FW_FEATURE_SPLPAR);
 530 #else
 531         return false;
 532 #endif
 533 }
 534
 535 #endif /* #ifdef CONFIG_PPC_64K_PAGES */
 536
 537 static void __init htab_scan_page_sizes(void)
 538 {
 539         int rc;
 540
 541         /* se the invalid penc to -1 */
 542         mmu_psize_set_default_penc();
 543
 544         /* Default to 4K pages only */
 545         memcpy(mmu_psize_defs, mmu_psize_defaults_old,
 546                sizeof(mmu_psize_defaults_old));
 547
 548         /*
 549          * Try to find the available page sizes in the device-tree
 550          */
 551         rc = of_scan_flat_dt(htab_dt_scan_page_sizes, NULL);
 552         if (rc == 0 && early_mmu_has_feature(MMU_FTR_16M_PAGE)) {
 553                 /*
 554                  * Nothing in the device-tree, but the CPU supports 16M pages,
 555                  * so let's fallback on a known size list for 16M capable CPUs.
 556                  */
 557                 memcpy(mmu_psize_defs, mmu_psize_defaults_gp,
 558                        sizeof(mmu_psize_defaults_gp));
 559         }
 560
 561 #ifdef CONFIG_HUGETLB_PAGE
 562         /* Reserve 16G huge page memory sections for huge pages */
 563         of_scan_flat_dt(htab_dt_scan_hugepage_blocks, NULL);
 564 #endif /* CONFIG_HUGETLB_PAGE */
 565 }
 566
 567 static void __init htab_init_page_sizes(void)
 568 {
 569         if (!debug_pagealloc_enabled()) {
 570                 /*
 571                  * Pick a size for the linear mapping. Currently, we only
 572                  * support 16M, 1M and 4K which is the default
 573                  */
 574                 if (mmu_psize_defs[MMU_PAGE_16M].shift)
 575                         mmu_linear_psize = MMU_PAGE_16M;
 576                 else if (mmu_psize_defs[MMU_PAGE_1M].shift)
 577                         mmu_linear_psize = MMU_PAGE_1M;
 578         }
 579
 580 #ifdef CONFIG_PPC_64K_PAGES
 581         /*
 582          * Pick a size for the ordinary pages. Default is 4K, we support
 583          * 64K for user mappings and vmalloc if supported by the processor.
 584          * We only use 64k for ioremap if the processor
 585          * (and firmware) support cache-inhibited large pages.
 586          * If not, we use 4k and set mmu_ci_restrictions so that
 587          * hash_page knows to switch processes that use cache-inhibited
 588          * mappings to 4k pages.
 589          */
 590         if (mmu_psize_defs[MMU_PAGE_64K].shift) {
 591                 mmu_virtual_psize = MMU_PAGE_64K;
 592                 mmu_vmalloc_psize = MMU_PAGE_64K;
 593                 if (mmu_linear_psize == MMU_PAGE_4K)
 594                         mmu_linear_psize = MMU_PAGE_64K;
 595                 if (mmu_has_feature(MMU_FTR_CI_LARGE_PAGE)) {
 596                         /*
 597                          * When running on pSeries using 64k pages for ioremap
 598                          * would stop us accessing the HEA ethernet. So if we
 599                          * have the chance of ever seeing one, stay at 4k.
 600                          */
 601                         if (!might_have_hea())
 602                                 mmu_io_psize = MMU_PAGE_64K;
 603                 } else
 604                         mmu_ci_restrictions = 1;
 605         }
 606 #endif /* CONFIG_PPC_64K_PAGES */
 607
 608 #ifdef CONFIG_SPARSEMEM_VMEMMAP
 609         /* We try to use 16M pages for vmemmap if that is supported
 610          * and we have at least 1G of RAM at boot
 611          */
 612         if (mmu_psize_defs[MMU_PAGE_16M].shift &&
 613             memblock_phys_mem_size() >= 0x40000000)
 614                 mmu_vmemmap_psize = MMU_PAGE_16M;
 615         else if (mmu_psize_defs[MMU_PAGE_64K].shift)
 616                 mmu_vmemmap_psize = MMU_PAGE_64K;
 617         else
 618                 mmu_vmemmap_psize = MMU_PAGE_4K;
 619 #endif /* CONFIG_SPARSEMEM_VMEMMAP */
 620
 621         printk(KERN_DEBUG "Page orders: linear mapping = %d, "
 622                "virtual = %d, io = %d"
 623 #ifdef CONFIG_SPARSEMEM_VMEMMAP
 624                ", vmemmap = %d"
 625 #endif
 626                "\n",
 627                mmu_psize_defs[mmu_linear_psize].shift,
 628                mmu_psize_defs[mmu_virtual_psize].shift,
 629                mmu_psize_defs[mmu_io_psize].shift
 630 #ifdef CONFIG_SPARSEMEM_VMEMMAP
 631                ,mmu_psize_defs[mmu_vmemmap_psize].shift
 632 #endif
 633                );
 634 }
 635
 636 static int __init htab_dt_scan_pftsize(unsigned long node,
 637                                        const char *uname, int depth,
 638                                        void *data)
 639 {
 640         const char *type = of_get_flat_dt_prop(node, "device_type", NULL);
 641         const __be32 *prop;
 642
 643         /* We are scanning "cpu" nodes only */
 644         if (type == NULL || strcmp(type, "cpu") != 0)
 645                 return 0;
 646
 647         prop = of_get_flat_dt_prop(node, "ibm,pft-size", NULL);
 648         if (prop != NULL) {
 649                 /* pft_size[0] is the NUMA CEC cookie */
 650                 ppc64_pft_size = be32_to_cpu(prop[1]);
 651                 return 1;
 652         }
 653         return 0;
 654 }
 655
 656 unsigned htab_shift_for_mem_size(unsigned long mem_size)
 657 {
 658         unsigned memshift = __ilog2(mem_size);
 659         unsigned pshift = mmu_psize_defs[mmu_virtual_psize].shift;
 660         unsigned pteg_shift;
 661
 662         /* round mem_size up to next power of 2 */
 663         if ((1UL << memshift) < mem_size)
 664                 memshift += 1;
 665
 666         /* aim for 2 pages / pteg */
 667         pteg_shift = memshift - (pshift + 1);
 668
 669         /*
 670          * 2^11 PTEGS of 128 bytes each, ie. 2^18 bytes is the minimum htab
 671          * size permitted by the architecture.
 672          */
 673         return max(pteg_shift + 7, 18U);
 674 }
 675
 676 static unsigned long __init htab_get_table_size(void)
 677 {
 678         /* If hash size isn't already provided by the platform, we try to
 679          * retrieve it from the device-tree. If it's not there neither, we
 680          * calculate it now based on the total RAM size
 681          */
 682         if (ppc64_pft_size == 0)
 683                 of_scan_flat_dt(htab_dt_scan_pftsize, NULL);
 684         if (ppc64_pft_size)
 685                 return 1UL << ppc64_pft_size;
 686
 687         return 1UL << htab_shift_for_mem_size(memblock_phys_mem_size());
 688 }
 689
 690 #ifdef CONFIG_MEMORY_HOTPLUG
 691 int create_section_mapping(unsigned long start, unsigned long end)
 692 {
 693         int rc = htab_bolt_mapping(start, end, __pa(start),
 694                                    pgprot_val(PAGE_KERNEL), mmu_linear_psize,
 695                                    mmu_kernel_ssize);
 696
 697         if (rc < 0) {
 698                 int rc2 = htab_remove_mapping(start, end, mmu_linear_psize,
 699                                               mmu_kernel_ssize);
 700                 BUG_ON(rc2 && (rc2 != -ENOENT));
 701         }
 702         return rc;
 703 }
 704
 705 int remove_section_mapping(unsigned long start, unsigned long end)
 706 {
 707         int rc = htab_remove_mapping(start, end, mmu_linear_psize,
 708                                      mmu_kernel_ssize);
 709         WARN_ON(rc < 0);
 710         return rc;
 711 }
 712 #endif /* CONFIG_MEMORY_HOTPLUG */
 713
 714 static void __init hash_init_partition_table(phys_addr_t hash_table,
 715                                              unsigned long htab_size)
 716 {
 717         unsigned long ps_field;
 718         unsigned long patb_size = 1UL << PATB_SIZE_SHIFT;
 719
 720         /*
 721          * slb llp encoding for the page size used in VPM real mode.
 722          * We can ignore that for lpid 0
 723          */
 724         ps_field = 0;
 725         htab_size =  __ilog2(htab_size) - 18;
 726
 727         BUILD_BUG_ON_MSG((PATB_SIZE_SHIFT > 24), "Partition table size too large.");
 728         partition_tb = __va(memblock_alloc_base(patb_size, patb_size,
 729                                                 MEMBLOCK_ALLOC_ANYWHERE));
 730
 731         /* Initialize the Partition Table with no entries */
 732         memset((void *)partition_tb, 0, patb_size);
 733         partition_tb->patb0 = cpu_to_be64(ps_field | hash_table | htab_size);
 734         /*
 735          * FIXME!! This should be done via update_partition table
 736          * For now UPRT is 0 for us.
 737          */
 738         partition_tb->patb1 = 0;
 739         pr_info("Partition table %p\n", partition_tb);
 740         /*
 741          * update partition table control register,
 742          * 64 K size.
 743          */
 744         mtspr(SPRN_PTCR, __pa(partition_tb) | (PATB_SIZE_SHIFT - 12));
 745
 746 }
 747
 748 static void __init htab_initialize(void)
 749 {
 750         unsigned long table;
 751         unsigned long pteg_count;
 752         unsigned long prot;
 753         unsigned long base = 0, size = 0;
 754         struct memblock_region *reg;
 755
 756         DBG(" -> htab_initialize()\n");
 757
 758         if (mmu_has_feature(MMU_FTR_1T_SEGMENT)) {
 759                 mmu_kernel_ssize = MMU_SEGSIZE_1T;
 760                 mmu_highuser_ssize = MMU_SEGSIZE_1T;
 761                 printk(KERN_INFO "Using 1TB segments\n");
 762         }
 763
 764         /*
 765          * Calculate the required size of the htab.  We want the number of
 766          * PTEGs to equal one half the number of real pages.
 767          */
 768         htab_size_bytes = htab_get_table_size();
 769         pteg_count = htab_size_bytes >> 7;
 770
 771         htab_hash_mask = pteg_count - 1;
 772
 773         if (firmware_has_feature(FW_FEATURE_LPAR) ||
 774             firmware_has_feature(FW_FEATURE_PS3_LV1)) {
 775                 /* Using a hypervisor which owns the htab */
 776                 htab_address = NULL;
 777                 _SDR1 = 0;
 778 #ifdef CONFIG_FA_DUMP
 779                 /*
 780                  * If firmware assisted dump is active firmware preserves
 781                  * the contents of htab along with entire partition memory.
 782                  * Clear the htab if firmware assisted dump is active so
 783                  * that we dont end up using old mappings.
 784                  */
 785                 if (is_fadump_active() && mmu_hash_ops.hpte_clear_all)
 786                         mmu_hash_ops.hpte_clear_all();
 787 #endif
 788         } else {
 789                 unsigned long limit = MEMBLOCK_ALLOC_ANYWHERE;
 790
 791 #ifdef CONFIG_PPC_CELL
 792                 /*
 793                  * Cell may require the hash table down low when using the
 794                  * Axon IOMMU in order to fit the dynamic region over it, see
 795                  * comments in cell/iommu.c
 796                  */
 797                 if (fdt_subnode_offset(initial_boot_params, 0, "axon") > 0) {
 798                         limit = 0x80000000;
 799                         pr_info("Hash table forced below 2G for Axon IOMMU\n");
 800                 }
 801 #endif /* CONFIG_PPC_CELL */
 802
 803                 table = memblock_alloc_base(htab_size_bytes, htab_size_bytes,
 804                                             limit);
 805
 806                 DBG("Hash table allocated at %lx, size: %lx\n", table,
 807                     htab_size_bytes);
 808
 809                 htab_address = __va(table);
 810
 811                 /* htab absolute addr + encoded htabsize */
 812                 _SDR1 = table + __ilog2(htab_size_bytes) - 18;
 813
 814                 /* Initialize the HPT with no entries */
 815                 memset((void *)table, 0, htab_size_bytes);
 816
 817                 if (!cpu_has_feature(CPU_FTR_ARCH_300))
 818                         /* Set SDR1 */
 819                         mtspr(SPRN_SDR1, _SDR1);
 820                 else
 821                         hash_init_partition_table(table, htab_size_bytes);
 822         }
 823
 824         prot = pgprot_val(PAGE_KERNEL);
 825
 826 #ifdef CONFIG_DEBUG_PAGEALLOC
 827         if (debug_pagealloc_enabled()) {
 828                 linear_map_hash_count = memblock_end_of_DRAM() >> PAGE_SHIFT;
 829                 linear_map_hash_slots = __va(memblock_alloc_base(
 830                                 linear_map_hash_count, 1, ppc64_rma_size));
 831                 memset(linear_map_hash_slots, 0, linear_map_hash_count);
 832         }
 833 #endif /* CONFIG_DEBUG_PAGEALLOC */
 834
 835         /* On U3 based machines, we need to reserve the DART area and
 836          * _NOT_ map it to avoid cache paradoxes as it's remapped non
 837          * cacheable later on
 838          */
 839
 840         /* create bolted the linear mapping in the hash table */
 841         for_each_memblock(memory, reg) {
 842                 base = (unsigned long)__va(reg->base);
 843                 size = reg->size;
 844
 845                 DBG("creating mapping for region: %lx..%lx (prot: %lx)\n",
 846                     base, size, prot);
 847
 848                 BUG_ON(htab_bolt_mapping(base, base + size, __pa(base),
 849                                 prot, mmu_linear_psize, mmu_kernel_ssize));
 850         }
 851         memblock_set_current_limit(MEMBLOCK_ALLOC_ANYWHERE);
 852
 853         /*
 854          * If we have a memory_limit and we've allocated TCEs then we need to
 855          * explicitly map the TCE area at the top of RAM. We also cope with the
 856          * case that the TCEs start below memory_limit.
 857          * tce_alloc_start/end are 16MB aligned so the mapping should work
 858          * for either 4K or 16MB pages.
 859          */
 860         if (tce_alloc_start) {
 861                 tce_alloc_start = (unsigned long)__va(tce_alloc_start);
 862                 tce_alloc_end = (unsigned long)__va(tce_alloc_end);
 863
 864                 if (base + size >= tce_alloc_start)
 865                         tce_alloc_start = base + size + 1;
 866
 867                 BUG_ON(htab_bolt_mapping(tce_alloc_start, tce_alloc_end,
 868                                          __pa(tce_alloc_start), prot,
 869                                          mmu_linear_psize, mmu_kernel_ssize));
 870         }
 871
 872
 873         DBG(" <- htab_initialize()\n");
 874 }
 875 #undef KB
 876 #undef MB
 877
 878 void __init hash__early_init_devtree(void)
 879 {
 880         /* Initialize segment sizes */
 881         of_scan_flat_dt(htab_dt_scan_seg_sizes, NULL);
 882
 883         /* Initialize page sizes */
 884         htab_scan_page_sizes();
 885 }
 886
 887 void __init hash__early_init_mmu(void)
 888 {
 889         htab_init_page_sizes();
 890
 891         /*
 892          * initialize page table size
 893          */
 894         __pte_frag_nr = H_PTE_FRAG_NR;
 895         __pte_frag_size_shift = H_PTE_FRAG_SIZE_SHIFT;
 896
 897         __pte_index_size = H_PTE_INDEX_SIZE;
 898         __pmd_index_size = H_PMD_INDEX_SIZE;
 899         __pud_index_size = H_PUD_INDEX_SIZE;
 900         __pgd_index_size = H_PGD_INDEX_SIZE;
 901         __pmd_cache_index = H_PMD_CACHE_INDEX;
 902         __pte_table_size = H_PTE_TABLE_SIZE;
 903         __pmd_table_size = H_PMD_TABLE_SIZE;
 904         __pud_table_size = H_PUD_TABLE_SIZE;
 905         __pgd_table_size = H_PGD_TABLE_SIZE;
 906         /*
 907          * 4k use hugepd format, so for hash set then to
 908          * zero
 909          */
 910         __pmd_val_bits = 0;
 911         __pud_val_bits = 0;
 912         __pgd_val_bits = 0;
 913
 914         __kernel_virt_start = H_KERN_VIRT_START;
 915         __kernel_virt_size = H_KERN_VIRT_SIZE;
 916         __vmalloc_start = H_VMALLOC_START;
 917         __vmalloc_end = H_VMALLOC_END;
 918         vmemmap = (struct page *)H_VMEMMAP_BASE;
 919         ioremap_bot = IOREMAP_BASE;
 920
 921 #ifdef CONFIG_PCI
 922         pci_io_base = ISA_IO_BASE;
 923 #endif
 924
 925         /* Select appropriate backend */
 926         if (firmware_has_feature(FW_FEATURE_PS3_LV1))
 927                 ps3_early_mm_init();
 928         else if (firmware_has_feature(FW_FEATURE_LPAR))
 929                 hpte_init_pseries();
 930         else if (IS_ENABLED(CONFIG_PPC_NATIVE))
 931                 hpte_init_native();
 932
 933         if (!mmu_hash_ops.hpte_insert)
 934                 panic("hash__early_init_mmu: No MMU hash ops defined!\n");
 935
 936         /* Initialize the MMU Hash table and create the linear mapping
 937          * of memory. Has to be done before SLB initialization as this is
 938          * currently where the page size encoding is obtained.
 939          */
 940         htab_initialize();
 941
 942         pr_info("Initializing hash mmu with SLB\n");
 943         /* Initialize SLB management */
 944         slb_initialize();
 945 }
 946
 947 #ifdef CONFIG_SMP
 948 void hash__early_init_mmu_secondary(void)
 949 {
 950         /* Initialize hash table for that CPU */
 951         if (!firmware_has_feature(FW_FEATURE_LPAR)) {
 952                 if (!cpu_has_feature(CPU_FTR_ARCH_300))
 953                         mtspr(SPRN_SDR1, _SDR1);
 954                 else
 955                         mtspr(SPRN_PTCR,
 956                               __pa(partition_tb) | (PATB_SIZE_SHIFT - 12));
 957         }
 958         /* Initialize SLB */
 959         slb_initialize();
 960 }
 961 #endif /* CONFIG_SMP */
 962
 963 /*
 964  * Called by asm hashtable.S for doing lazy icache flush
 965  */
 966 unsigned int hash_page_do_lazy_icache(unsigned int pp, pte_t pte, int trap)
 967 {
 968         struct page *page;
 969
 970         if (!pfn_valid(pte_pfn(pte)))
 971                 return pp;
 972
 973         page = pte_page(pte);
 974
 975         /* page is dirty */
 976         if (!test_bit(PG_arch_1, &page->flags) && !PageReserved(page)) {
 977                 if (trap == 0x400) {
 978                         flush_dcache_icache_page(page);
 979                         set_bit(PG_arch_1, &page->flags);
 980                 } else
 981                         pp |= HPTE_R_N;
 982         }
 983         return pp;
 984 }
 985
 986 #ifdef CONFIG_PPC_MM_SLICES
 987 static unsigned int get_paca_psize(unsigned long addr)
 988 {
 989         u64 lpsizes;
 990         unsigned char *hpsizes;
 991         unsigned long index, mask_index;
 992
 993         if (addr < SLICE_LOW_TOP) {
 994                 lpsizes = get_paca()->mm_ctx_low_slices_psize;
 995                 index = GET_LOW_SLICE_INDEX(addr);
 996                 return (lpsizes >> (index * 4)) & 0xF;
 997         }
 998         hpsizes = get_paca()->mm_ctx_high_slices_psize;
 999         index = GET_HIGH_SLICE_INDEX(addr);
1000         mask_index = index & 0x1;
1001         return (hpsizes[index >> 1] >> (mask_index * 4)) & 0xF;
1002 }
1003
1004 #else
1005 unsigned int get_paca_psize(unsigned long addr)
1006 {
1007         return get_paca()->mm_ctx_user_psize;
1008 }
1009 #endif
1010
1011 /*
1012  * Demote a segment to using 4k pages.
1013  * For now this makes the whole process use 4k pages.
1014  */
1015 #ifdef CONFIG_PPC_64K_PAGES
1016 void demote_segment_4k(struct mm_struct *mm, unsigned long addr)
1017 {
1018         if (get_slice_psize(mm, addr) == MMU_PAGE_4K)
1019                 return;
1020         slice_set_range_psize(mm, addr, 1, MMU_PAGE_4K);
1021         copro_flush_all_slbs(mm);
1022         if ((get_paca_psize(addr) != MMU_PAGE_4K) && (current->mm == mm)) {
1023
1024                 copy_mm_to_paca(&mm->context);
1025                 slb_flush_and_rebolt();
1026         }
1027 }
1028 #endif /* CONFIG_PPC_64K_PAGES */
1029
1030 #ifdef CONFIG_PPC_SUBPAGE_PROT
1031 /*
1032  * This looks up a 2-bit protection code for a 4k subpage of a 64k page.
1033  * Userspace sets the subpage permissions using the subpage_prot system call.
1034  *
1035  * Result is 0: full permissions, _PAGE_RW: read-only,
1036  * _PAGE_RWX: no access.
1037  */
1038 static int subpage_protection(struct mm_struct *mm, unsigned long ea)
1039 {
1040         struct subpage_prot_table *spt = &mm->context.spt;
1041         u32 spp = 0;
1042         u32 **sbpm, *sbpp;
1043
1044         if (ea >= spt->maxaddr)
1045                 return 0;
1046         if (ea < 0x100000000UL) {
1047                 /* addresses below 4GB use spt->low_prot */
1048                 sbpm = spt->low_prot;
1049         } else {
1050                 sbpm = spt->protptrs[ea >> SBP_L3_SHIFT];
1051                 if (!sbpm)
1052                         return 0;
1053         }
1054         sbpp = sbpm[(ea >> SBP_L2_SHIFT) & (SBP_L2_COUNT - 1)];
1055         if (!sbpp)
1056                 return 0;
1057         spp = sbpp[(ea >> PAGE_SHIFT) & (SBP_L1_COUNT - 1)];
1058
1059         /* extract 2-bit bitfield for this 4k subpage */
1060         spp >>= 30 - 2 * ((ea >> 12) & 0xf);
1061
1062         /*
1063          * 0 -> full premission
1064          * 1 -> Read only
1065          * 2 -> no access.
1066          * We return the flag that need to be cleared.
1067          */
1068         spp = ((spp & 2) ? _PAGE_RWX : 0) | ((spp & 1) ? _PAGE_WRITE : 0);
1069         return spp;
1070 }
1071
1072 #else /* CONFIG_PPC_SUBPAGE_PROT */
1073 static inline int subpage_protection(struct mm_struct *mm, unsigned long ea)
1074 {
1075         return 0;
1076 }
1077 #endif
1078
1079 void hash_failure_debug(unsigned long ea, unsigned long access,
1080                         unsigned long vsid, unsigned long trap,
1081                         int ssize, int psize, int lpsize, unsigned long pte)
1082 {
1083         if (!printk_ratelimit())
1084                 return;
1085         pr_info("mm: Hashing failure ! EA=0x%lx access=0x%lx current=%s\n",
1086                 ea, access, current->comm);
1087         pr_info("    trap=0x%lx vsid=0x%lx ssize=%d base psize=%d psize %d pte=0x%lx\n",
1088                 trap, vsid, ssize, psize, lpsize, pte);
1089 }
1090
1091 static void check_paca_psize(unsigned long ea, struct mm_struct *mm,
1092                              int psize, bool user_region)
1093 {
1094         if (user_region) {
1095                 if (psize != get_paca_psize(ea)) {
1096                         copy_mm_to_paca(&mm->context);
1097                         slb_flush_and_rebolt();
1098                 }
1099         } else if (get_paca()->vmalloc_sllp !=
1100                    mmu_psize_defs[mmu_vmalloc_psize].sllp) {
1101                 get_paca()->vmalloc_sllp =
1102                         mmu_psize_defs[mmu_vmalloc_psize].sllp;
1103                 slb_vmalloc_update();
1104         }
1105 }
1106
1107 /* Result code is:
1108  *  0 - handled
1109  *  1 - normal page fault
1110  * -1 - critical hash insertion error
1111  * -2 - access not permitted by subpage protection mechanism
1112  */
1113 int hash_page_mm(struct mm_struct *mm, unsigned long ea,
1114                  unsigned long access, unsigned long trap,
1115                  unsigned long flags)
1116 {
1117         bool is_thp;
1118         enum ctx_state prev_state = exception_enter();
1119         pgd_t *pgdir;
1120         unsigned long vsid;
1121         pte_t *ptep;
1122         unsigned hugeshift;
1123         const struct cpumask *tmp;
1124         int rc, user_region = 0;
1125         int psize, ssize;
1126
1127         DBG_LOW("hash_page(ea=%016lx, access=%lx, trap=%lx\n",
1128                 ea, access, trap);
1129         trace_hash_fault(ea, access, trap);
1130
1131         /* Get region & vsid */
1132         switch (REGION_ID(ea)) {
1133         case USER_REGION_ID:
1134                 user_region = 1;
1135                 if (! mm) {
1136                         DBG_LOW(" user region with no mm !\n");
1137                         rc = 1;
1138                         goto bail;
1139                 }
1140                 psize = get_slice_psize(mm, ea);
1141                 ssize = user_segment_size(ea);
1142                 vsid = get_vsid(mm->context.id, ea, ssize);
1143                 break;
1144         case VMALLOC_REGION_ID:
1145                 vsid = get_kernel_vsid(ea, mmu_kernel_ssize);
1146                 if (ea < VMALLOC_END)
1147                         psize = mmu_vmalloc_psize;
1148                 else
1149                         psize = mmu_io_psize;
1150                 ssize = mmu_kernel_ssize;
1151                 break;
1152         default:
1153                 /* Not a valid range
1154                  * Send the problem up to do_page_fault
1155                  */
1156                 rc = 1;
1157                 goto bail;
1158         }
1159         DBG_LOW(" mm=%p, mm->pgdir=%p, vsid=%016lx\n", mm, mm->pgd, vsid);
1160
1161         /* Bad address. */
1162         if (!vsid) {
1163                 DBG_LOW("Bad address!\n");
1164                 rc = 1;
1165                 goto bail;
1166         }
1167         /* Get pgdir */
1168         pgdir = mm->pgd;
1169         if (pgdir == NULL) {
1170                 rc = 1;
1171                 goto bail;
1172         }
1173
1174         /* Check CPU locality */
1175         tmp = cpumask_of(smp_processor_id());
1176         if (user_region && cpumask_equal(mm_cpumask(mm), tmp))
1177                 flags |= HPTE_LOCAL_UPDATE;
1178
1179 #ifndef CONFIG_PPC_64K_PAGES
1180         /* If we use 4K pages and our psize is not 4K, then we might
1181          * be hitting a special driver mapping, and need to align the
1182          * address before we fetch the PTE.
1183          *
1184          * It could also be a hugepage mapping, in which case this is
1185          * not necessary, but it's not harmful, either.
1186          */
1187         if (psize != MMU_PAGE_4K)
1188                 ea &= ~((1ul << mmu_psize_defs[psize].shift) - 1);
1189 #endif /* CONFIG_PPC_64K_PAGES */
1190
1191         /* Get PTE and page size from page tables */
1192         ptep = __find_linux_pte_or_hugepte(pgdir, ea, &is_thp, &hugeshift);
1193         if (ptep == NULL || !pte_present(*ptep)) {
1194                 DBG_LOW(" no PTE !\n");
1195                 rc = 1;
1196                 goto bail;
1197         }
1198
1199         /* Add _PAGE_PRESENT to the required access perm */
1200         access |= _PAGE_PRESENT;
1201
1202         /* Pre-check access permissions (will be re-checked atomically
1203          * in __hash_page_XX but this pre-check is a fast path
1204          */
1205         if (!check_pte_access(access, pte_val(*ptep))) {
1206                 DBG_LOW(" no access !\n");
1207                 rc = 1;
1208                 goto bail;
1209         }
1210
1211         if (hugeshift) {
1212                 if (is_thp)
1213                         rc = __hash_page_thp(ea, access, vsid, (pmd_t *)ptep,
1214                                              trap, flags, ssize, psize);
1215 #ifdef CONFIG_HUGETLB_PAGE
1216                 else
1217                         rc = __hash_page_huge(ea, access, vsid, ptep, trap,
1218                                               flags, ssize, hugeshift, psize);
1219 #else
1220                 else {
1221                         /*
1222                          * if we have hugeshift, and is not transhuge with
1223                          * hugetlb disabled, something is really wrong.
1224                          */
1225                         rc = 1;
1226                         WARN_ON(1);
1227                 }
1228 #endif
1229                 if (current->mm == mm)
1230                         check_paca_psize(ea, mm, psize, user_region);
1231
1232                 goto bail;
1233         }
1234
1235 #ifndef CONFIG_PPC_64K_PAGES
1236         DBG_LOW(" i-pte: %016lx\n", pte_val(*ptep));
1237 #else
1238         DBG_LOW(" i-pte: %016lx %016lx\n", pte_val(*ptep),
1239                 pte_val(*(ptep + PTRS_PER_PTE)));
1240 #endif
1241         /* Do actual hashing */
1242 #ifdef CONFIG_PPC_64K_PAGES
1243         /* If H_PAGE_4K_PFN is set, make sure this is a 4k segment */
1244         if ((pte_val(*ptep) & H_PAGE_4K_PFN) && psize == MMU_PAGE_64K) {
1245                 demote_segment_4k(mm, ea);
1246                 psize = MMU_PAGE_4K;
1247         }
1248
1249         /* If this PTE is non-cacheable and we have restrictions on
1250          * using non cacheable large pages, then we switch to 4k
1251          */
1252         if (mmu_ci_restrictions && psize == MMU_PAGE_64K && pte_ci(*ptep)) {
1253                 if (user_region) {
1254                         demote_segment_4k(mm, ea);
1255                         psize = MMU_PAGE_4K;
1256                 } else if (ea < VMALLOC_END) {
1257                         /*
1258                          * some driver did a non-cacheable mapping
1259                          * in vmalloc space, so switch vmalloc
1260                          * to 4k pages
1261                          */
1262                         printk(KERN_ALERT "Reducing vmalloc segment "
1263                                "to 4kB pages because of "
1264                                "non-cacheable mapping\n");
1265                         psize = mmu_vmalloc_psize = MMU_PAGE_4K;
1266                         copro_flush_all_slbs(mm);
1267                 }
1268         }
1269
1270 #endif /* CONFIG_PPC_64K_PAGES */
1271
1272         if (current->mm == mm)
1273                 check_paca_psize(ea, mm, psize, user_region);
1274
1275 #ifdef CONFIG_PPC_64K_PAGES
1276         if (psize == MMU_PAGE_64K)
1277                 rc = __hash_page_64K(ea, access, vsid, ptep, trap,
1278                                      flags, ssize);
1279         else
1280 #endif /* CONFIG_PPC_64K_PAGES */
1281         {
1282                 int spp = subpage_protection(mm, ea);
1283                 if (access & spp)
1284                         rc = -2;
1285                 else
1286                         rc = __hash_page_4K(ea, access, vsid, ptep, trap,
1287                                             flags, ssize, spp);
1288         }
1289
1290         /* Dump some info in case of hash insertion failure, they should
1291          * never happen so it is really useful to know if/when they do
1292          */
1293         if (rc == -1)
1294                 hash_failure_debug(ea, access, vsid, trap, ssize, psize,
1295                                    psize, pte_val(*ptep));
1296 #ifndef CONFIG_PPC_64K_PAGES
1297         DBG_LOW(" o-pte: %016lx\n", pte_val(*ptep));
1298 #else
1299         DBG_LOW(" o-pte: %016lx %016lx\n", pte_val(*ptep),
1300                 pte_val(*(ptep + PTRS_PER_PTE)));
1301 #endif
1302         DBG_LOW(" -> rc=%d\n", rc);
1303
1304 bail:
1305         exception_exit(prev_state);
1306         return rc;
1307 }
1308 EXPORT_SYMBOL_GPL(hash_page_mm);
1309
1310 int hash_page(unsigned long ea, unsigned long access, unsigned long trap,
1311               unsigned long dsisr)
1312 {
1313         unsigned long flags = 0;
1314         struct mm_struct *mm = current->mm;
1315
1316         if (REGION_ID(ea) == VMALLOC_REGION_ID)
1317                 mm = &init_mm;
1318
1319         if (dsisr & DSISR_NOHPTE)
1320                 flags |= HPTE_NOHPTE_UPDATE;
1321
1322         return hash_page_mm(mm, ea, access, trap, flags);
1323 }
1324 EXPORT_SYMBOL_GPL(hash_page);
1325
1326 int __hash_page(unsigned long ea, unsigned long msr, unsigned long trap,
1327                 unsigned long dsisr)
1328 {
1329         unsigned long access = _PAGE_PRESENT | _PAGE_READ;
1330         unsigned long flags = 0;
1331         struct mm_struct *mm = current->mm;
1332
1333         if (REGION_ID(ea) == VMALLOC_REGION_ID)
1334                 mm = &init_mm;
1335
1336         if (dsisr & DSISR_NOHPTE)
1337                 flags |= HPTE_NOHPTE_UPDATE;
1338
1339         if (dsisr & DSISR_ISSTORE)
1340                 access |= _PAGE_WRITE;
1341         /*
1342          * We set _PAGE_PRIVILEGED only when
1343          * kernel mode access kernel space.
1344          *
1345          * _PAGE_PRIVILEGED is NOT set
1346          * 1) when kernel mode access user space
1347          * 2) user space access kernel space.
1348          */
1349         access |= _PAGE_PRIVILEGED;
1350         if ((msr & MSR_PR) || (REGION_ID(ea) == USER_REGION_ID))
1351                 access &= ~_PAGE_PRIVILEGED;
1352
1353         if (trap == 0x400)
1354                 access |= _PAGE_EXEC;
1355
1356         return hash_page_mm(mm, ea, access, trap, flags);
1357 }
1358
1359 #ifdef CONFIG_PPC_MM_SLICES
1360 static bool should_hash_preload(struct mm_struct *mm, unsigned long ea)
1361 {
1362         int psize = get_slice_psize(mm, ea);
1363
1364         /* We only prefault standard pages for now */
1365         if (unlikely(psize != mm->context.user_psize))
1366                 return false;
1367
1368         /*
1369          * Don't prefault if subpage protection is enabled for the EA.
1370          */
1371         if (unlikely((psize == MMU_PAGE_4K) && subpage_protection(mm, ea)))
1372                 return false;
1373
1374         return true;
1375 }
1376 #else
1377 static bool should_hash_preload(struct mm_struct *mm, unsigned long ea)
1378 {
1379         return true;
1380 }
1381 #endif
1382
1383 void hash_preload(struct mm_struct *mm, unsigned long ea,
1384                   unsigned long access, unsigned long trap)
1385 {
1386         int hugepage_shift;
1387         unsigned long vsid;
1388         pgd_t *pgdir;
1389         pte_t *ptep;
1390         unsigned long flags;
1391         int rc, ssize, update_flags = 0;
1392
1393         BUG_ON(REGION_ID(ea) != USER_REGION_ID);
1394
1395         if (!should_hash_preload(mm, ea))
1396                 return;
1397
1398         DBG_LOW("hash_preload(mm=%p, mm->pgdir=%p, ea=%016lx, access=%lx,"
1399                 " trap=%lx\n", mm, mm->pgd, ea, access, trap);
1400
1401         /* Get Linux PTE if available */
1402         pgdir = mm->pgd;
1403         if (pgdir == NULL)
1404                 return;
1405
1406         /* Get VSID */
1407         ssize = user_segment_size(ea);
1408         vsid = get_vsid(mm->context.id, ea, ssize);
1409         if (!vsid)
1410                 return;
1411         /*
1412          * Hash doesn't like irqs. Walking linux page table with irq disabled
1413          * saves us from holding multiple locks.
1414          */
1415         local_irq_save(flags);
1416
1417         /*
1418          * THP pages use update_mmu_cache_pmd. We don't do
1419          * hash preload there. Hence can ignore THP here
1420          */
1421         ptep = find_linux_pte_or_hugepte(pgdir, ea, NULL, &hugepage_shift);
1422         if (!ptep)
1423                 goto out_exit;
1424
1425         WARN_ON(hugepage_shift);
1426 #ifdef CONFIG_PPC_64K_PAGES
1427         /* If either H_PAGE_4K_PFN or cache inhibited is set (and we are on
1428          * a 64K kernel), then we don't preload, hash_page() will take
1429          * care of it once we actually try to access the page.
1430          * That way we don't have to duplicate all of the logic for segment
1431          * page size demotion here
1432          */
1433         if ((pte_val(*ptep) & H_PAGE_4K_PFN) || pte_ci(*ptep))
1434                 goto out_exit;
1435 #endif /* CONFIG_PPC_64K_PAGES */
1436
1437         /* Is that local to this CPU ? */
1438         if (cpumask_equal(mm_cpumask(mm), cpumask_of(smp_processor_id())))
1439                 update_flags |= HPTE_LOCAL_UPDATE;
1440
1441         /* Hash it in */
1442 #ifdef CONFIG_PPC_64K_PAGES
1443         if (mm->context.user_psize == MMU_PAGE_64K)
1444                 rc = __hash_page_64K(ea, access, vsid, ptep, trap,
1445                                      update_flags, ssize);
1446         else
1447 #endif /* CONFIG_PPC_64K_PAGES */
1448                 rc = __hash_page_4K(ea, access, vsid, ptep, trap, update_flags,
1449                                     ssize, subpage_protection(mm, ea));
1450
1451         /* Dump some info in case of hash insertion failure, they should
1452          * never happen so it is really useful to know if/when they do
1453          */
1454         if (rc == -1)
1455                 hash_failure_debug(ea, access, vsid, trap, ssize,
1456                                    mm->context.user_psize,
1457                                    mm->context.user_psize,
1458                                    pte_val(*ptep));
1459 out_exit:
1460         local_irq_restore(flags);
1461 }
1462
1463 /* WARNING: This is called from hash_low_64.S, if you change this prototype,
1464  *          do not forget to update the assembly call site !
1465  */
1466 void flush_hash_page(unsigned long vpn, real_pte_t pte, int psize, int ssize,
1467                      unsigned long flags)
1468 {
1469         unsigned long hash, index, shift, hidx, slot;
1470         int local = flags & HPTE_LOCAL_UPDATE;
1471
1472         DBG_LOW("flush_hash_page(vpn=%016lx)\n", vpn);
1473         pte_iterate_hashed_subpages(pte, psize, vpn, index, shift) {
1474                 hash = hpt_hash(vpn, shift, ssize);
1475                 hidx = __rpte_to_hidx(pte, index);
1476                 if (hidx & _PTEIDX_SECONDARY)
1477                         hash = ~hash;
1478                 slot = (hash & htab_hash_mask) * HPTES_PER_GROUP;
1479                 slot += hidx & _PTEIDX_GROUP_IX;
1480                 DBG_LOW(" sub %ld: hash=%lx, hidx=%lx\n", index, slot, hidx);
1481                 /*
1482                  * We use same base page size and actual psize, because we don't
1483                  * use these functions for hugepage
1484                  */
1485                 mmu_hash_ops.hpte_invalidate(slot, vpn, psize, psize,
1486                                              ssize, local);
1487         } pte_iterate_hashed_end();
1488
1489 #ifdef CONFIG_PPC_TRANSACTIONAL_MEM
1490         /* Transactions are not aborted by tlbiel, only tlbie.
1491          * Without, syncing a page back to a block device w/ PIO could pick up
1492          * transactional data (bad!) so we force an abort here.  Before the
1493          * sync the page will be made read-only, which will flush_hash_page.
1494          * BIG ISSUE here: if the kernel uses a page from userspace without
1495          * unmapping it first, it may see the speculated version.
1496          */
1497         if (local && cpu_has_feature(CPU_FTR_TM) &&
1498             current->thread.regs &&
1499             MSR_TM_ACTIVE(current->thread.regs->msr)) {
1500                 tm_enable();
1501                 tm_abort(TM_CAUSE_TLBI);
1502         }
1503 #endif
1504 }
1505
1506 #ifdef CONFIG_TRANSPARENT_HUGEPAGE
1507 void flush_hash_hugepage(unsigned long vsid, unsigned long addr,
1508                          pmd_t *pmdp, unsigned int psize, int ssize,
1509                          unsigned long flags)
1510 {
1511         int i, max_hpte_count, valid;
1512         unsigned long s_addr;
1513         unsigned char *hpte_slot_array;
1514         unsigned long hidx, shift, vpn, hash, slot;
1515         int local = flags & HPTE_LOCAL_UPDATE;
1516
1517         s_addr = addr & HPAGE_PMD_MASK;
1518         hpte_slot_array = get_hpte_slot_array(pmdp);
1519         /*
1520          * IF we try to do a HUGE PTE update after a withdraw is done.
1521          * we will find the below NULL. This happens when we do
1522          * split_huge_page_pmd
1523          */
1524         if (!hpte_slot_array)
1525                 return;
1526
1527         if (mmu_hash_ops.hugepage_invalidate) {
1528                 mmu_hash_ops.hugepage_invalidate(vsid, s_addr, hpte_slot_array,
1529                                                  psize, ssize, local);
1530                 goto tm_abort;
1531         }
1532         /*
1533          * No bluk hpte removal support, invalidate each entry
1534          */
1535         shift = mmu_psize_defs[psize].shift;
1536         max_hpte_count = HPAGE_PMD_SIZE >> shift;
1537         for (i = 0; i < max_hpte_count; i++) {
1538                 /*
1539                  * 8 bits per each hpte entries
1540                  * 000| [ secondary group (one bit) | hidx (3 bits) | valid bit]
1541                  */
1542                 valid = hpte_valid(hpte_slot_array, i);
1543                 if (!valid)
1544                         continue;
1545                 hidx =  hpte_hash_index(hpte_slot_array, i);
1546
1547                 /* get the vpn */
1548                 addr = s_addr + (i * (1ul << shift));
1549                 vpn = hpt_vpn(addr, vsid, ssize);
1550                 hash = hpt_hash(vpn, shift, ssize);
1551                 if (hidx & _PTEIDX_SECONDARY)
1552                         hash = ~hash;
1553
1554                 slot = (hash & htab_hash_mask) * HPTES_PER_GROUP;
1555                 slot += hidx & _PTEIDX_GROUP_IX;
1556                 mmu_hash_ops.hpte_invalidate(slot, vpn, psize,
1557                                              MMU_PAGE_16M, ssize, local);
1558         }
1559 tm_abort:
1560 #ifdef CONFIG_PPC_TRANSACTIONAL_MEM
1561         /* Transactions are not aborted by tlbiel, only tlbie.
1562          * Without, syncing a page back to a block device w/ PIO could pick up
1563          * transactional data (bad!) so we force an abort here.  Before the
1564          * sync the page will be made read-only, which will flush_hash_page.
1565          * BIG ISSUE here: if the kernel uses a page from userspace without
1566          * unmapping it first, it may see the speculated version.
1567          */
1568         if (local && cpu_has_feature(CPU_FTR_TM) &&
1569             current->thread.regs &&
1570             MSR_TM_ACTIVE(current->thread.regs->msr)) {
1571                 tm_enable();
1572                 tm_abort(TM_CAUSE_TLBI);
1573         }
1574 #endif
1575         return;
1576 }
1577 #endif /* CONFIG_TRANSPARENT_HUGEPAGE */
1578
1579 void flush_hash_range(unsigned long number, int local)
1580 {
1581         if (mmu_hash_ops.flush_hash_range)
1582                 mmu_hash_ops.flush_hash_range(number, local);
1583         else {
1584                 int i;
1585                 struct ppc64_tlb_batch *batch =
1586                         this_cpu_ptr(&ppc64_tlb_batch);
1587
1588                 for (i = 0; i < number; i++)
1589                         flush_hash_page(batch->vpn[i], batch->pte[i],
1590                                         batch->psize, batch->ssize, local);
1591         }
1592 }
1593
1594 /*
1595  * low_hash_fault is called when we the low level hash code failed
1596  * to instert a PTE due to an hypervisor error
1597  */
1598 void low_hash_fault(struct pt_regs *regs, unsigned long address, int rc)
1599 {
1600         enum ctx_state prev_state = exception_enter();
1601
1602         if (user_mode(regs)) {
1603 #ifdef CONFIG_PPC_SUBPAGE_PROT
1604                 if (rc == -2)
1605                         _exception(SIGSEGV, regs, SEGV_ACCERR, address);
1606                 else
1607 #endif
1608                         _exception(SIGBUS, regs, BUS_ADRERR, address);
1609         } else
1610                 bad_page_fault(regs, address, SIGBUS);
1611
1612         exception_exit(prev_state);
1613 }
1614
1615 long hpte_insert_repeating(unsigned long hash, unsigned long vpn,
1616                            unsigned long pa, unsigned long rflags,
1617                            unsigned long vflags, int psize, int ssize)
1618 {
1619         unsigned long hpte_group;
1620         long slot;
1621
1622 repeat:
1623         hpte_group = ((hash & htab_hash_mask) *
1624                        HPTES_PER_GROUP) & ~0x7UL;
1625
1626         /* Insert into the hash table, primary slot */
1627         slot = mmu_hash_ops.hpte_insert(hpte_group, vpn, pa, rflags, vflags,
1628                                         psize, psize, ssize);
1629
1630         /* Primary is full, try the secondary */
1631         if (unlikely(slot == -1)) {
1632                 hpte_group = ((~hash & htab_hash_mask) *
1633                               HPTES_PER_GROUP) & ~0x7UL;
1634                 slot = mmu_hash_ops.hpte_insert(hpte_group, vpn, pa, rflags,
1635                                                 vflags | HPTE_V_SECONDARY,
1636                                                 psize, psize, ssize);
1637                 if (slot == -1) {
1638                         if (mftb() & 0x1)
1639                                 hpte_group = ((hash & htab_hash_mask) *
1640                                               HPTES_PER_GROUP)&~0x7UL;
1641
1642                         mmu_hash_ops.hpte_remove(hpte_group);
1643                         goto repeat;
1644                 }
1645         }
1646
1647         return slot;
1648 }
1649
1650 #ifdef CONFIG_DEBUG_PAGEALLOC
1651 static void kernel_map_linear_page(unsigned long vaddr, unsigned long lmi)
1652 {
1653         unsigned long hash;
1654         unsigned long vsid = get_kernel_vsid(vaddr, mmu_kernel_ssize);
1655         unsigned long vpn = hpt_vpn(vaddr, vsid, mmu_kernel_ssize);
1656         unsigned long mode = htab_convert_pte_flags(pgprot_val(PAGE_KERNEL));
1657         long ret;
1658
1659         hash = hpt_hash(vpn, PAGE_SHIFT, mmu_kernel_ssize);
1660
1661         /* Don't create HPTE entries for bad address */
1662         if (!vsid)
1663                 return;
1664
1665         ret = hpte_insert_repeating(hash, vpn, __pa(vaddr), mode,
1666                                     HPTE_V_BOLTED,
1667                                     mmu_linear_psize, mmu_kernel_ssize);
1668
1669         BUG_ON (ret < 0);
1670         spin_lock(&linear_map_hash_lock);
1671         BUG_ON(linear_map_hash_slots[lmi] & 0x80);
1672         linear_map_hash_slots[lmi] = ret | 0x80;
1673         spin_unlock(&linear_map_hash_lock);
1674 }
1675
1676 static void kernel_unmap_linear_page(unsigned long vaddr, unsigned long lmi)
1677 {
1678         unsigned long hash, hidx, slot;
1679         unsigned long vsid = get_kernel_vsid(vaddr, mmu_kernel_ssize);
1680         unsigned long vpn = hpt_vpn(vaddr, vsid, mmu_kernel_ssize);
1681
1682         hash = hpt_hash(vpn, PAGE_SHIFT, mmu_kernel_ssize);
1683         spin_lock(&linear_map_hash_lock);
1684         BUG_ON(!(linear_map_hash_slots[lmi] & 0x80));
1685         hidx = linear_map_hash_slots[lmi] & 0x7f;
1686         linear_map_hash_slots[lmi] = 0;
1687         spin_unlock(&linear_map_hash_lock);
1688         if (hidx & _PTEIDX_SECONDARY)
1689                 hash = ~hash;
1690         slot = (hash & htab_hash_mask) * HPTES_PER_GROUP;
1691         slot += hidx & _PTEIDX_GROUP_IX;
1692         mmu_hash_ops.hpte_invalidate(slot, vpn, mmu_linear_psize,
1693                                      mmu_linear_psize,
1694                                      mmu_kernel_ssize, 0);
1695 }
1696
1697 void __kernel_map_pages(struct page *page, int numpages, int enable)
1698 {
1699         unsigned long flags, vaddr, lmi;
1700         int i;
1701
1702         local_irq_save(flags);
1703         for (i = 0; i < numpages; i++, page++) {
1704                 vaddr = (unsigned long)page_address(page);
1705                 lmi = __pa(vaddr) >> PAGE_SHIFT;
1706                 if (lmi >= linear_map_hash_count)
1707                         continue;
1708                 if (enable)
1709                         kernel_map_linear_page(vaddr, lmi);
1710                 else
1711                         kernel_unmap_linear_page(vaddr, lmi);
1712         }
1713         local_irq_restore(flags);
1714 }
1715 #endif /* CONFIG_DEBUG_PAGEALLOC */
1716
1717 void hash__setup_initial_memory_limit(phys_addr_t first_memblock_base,
1718                                 phys_addr_t first_memblock_size)
1719 {
1720         /* We don't currently support the first MEMBLOCK not mapping 0
1721          * physical on those processors
1722          */
1723         BUG_ON(first_memblock_base != 0);
1724
1725         /* On LPAR systems, the first entry is our RMA region,
1726          * non-LPAR 64-bit hash MMU systems don't have a limitation
1727          * on real mode access, but using the first entry works well
1728          * enough. We also clamp it to 1G to avoid some funky things
1729          * such as RTAS bugs etc...
1730          */
1731         ppc64_rma_size = min_t(u64, first_memblock_size, 0x40000000);
1732
1733         /* Finally limit subsequent allocations */
1734         memblock_set_current_limit(ppc64_rma_size);
1735 }