arch/powerpc/kernel/pci-common.c

   1 /*
   2  * Contains common pci routines for ALL ppc platform
   3  * (based on pci_32.c and pci_64.c)
   4  *
   5  * Port for PPC64 David Engebretsen, IBM Corp.
   6  * Contains common pci routines for ppc64 platform, pSeries and iSeries brands.
   7  *
   8  * Copyright (C) 2003 Anton Blanchard <anton@au.ibm.com>, IBM
   9  *   Rework, based on alpha PCI code.
  10  *
  11  * Common pmac/prep/chrp pci routines. -- Cort
  12  *
  13  * This program is free software; you can redistribute it and/or
  14  * modify it under the terms of the GNU General Public License
  15  * as published by the Free Software Foundation; either version
  16  * 2 of the License, or (at your option) any later version.
  17  */
  18
  19 #include <linux/kernel.h>
  20 #include <linux/pci.h>
  21 #include <linux/string.h>
  22 #include <linux/init.h>
  23 #include <linux/delay.h>
  24 #include <linux/export.h>
  25 #include <linux/of_address.h>
  26 #include <linux/of_pci.h>
  27 #include <linux/mm.h>
  28 #include <linux/shmem_fs.h>
  29 #include <linux/list.h>
  30 #include <linux/syscalls.h>
  31 #include <linux/irq.h>
  32 #include <linux/vmalloc.h>
  33 #include <linux/slab.h>
  34 #include <linux/vgaarb.h>
  35
  36 #include <asm/processor.h>
  37 #include <asm/io.h>
  38 #include <asm/prom.h>
  39 #include <asm/pci-bridge.h>
  40 #include <asm/byteorder.h>
  41 #include <asm/machdep.h>
  42 #include <asm/ppc-pci.h>
  43 #include <asm/eeh.h>
  44
  45 /* hose_spinlock protects accesses to the the phb_bitmap. */
  46 static DEFINE_SPINLOCK(hose_spinlock);
  47 LIST_HEAD(hose_list);
  48
  49 /* For dynamic PHB numbering on get_phb_number(): max number of PHBs. */
  50 #define MAX_PHBS 0x10000
  51
  52 /*
  53  * For dynamic PHB numbering: used/free PHBs tracking bitmap.
  54  * Accesses to this bitmap should be protected by hose_spinlock.
  55  */
  56 static DECLARE_BITMAP(phb_bitmap, MAX_PHBS);
  57
  58 /* ISA Memory physical address */
  59 resource_size_t isa_mem_base;
  60 EXPORT_SYMBOL(isa_mem_base);
  61
  62
  63 static const struct dma_map_ops *pci_dma_ops = &dma_nommu_ops;
  64
  65 void set_pci_dma_ops(const struct dma_map_ops *dma_ops)
  66 {
  67         pci_dma_ops = dma_ops;
  68 }
  69
  70 const struct dma_map_ops *get_pci_dma_ops(void)
  71 {
  72         return pci_dma_ops;
  73 }
  74 EXPORT_SYMBOL(get_pci_dma_ops);
  75
  76 /*
  77  * This function should run under locking protection, specifically
  78  * hose_spinlock.
  79  */
  80 static int get_phb_number(struct device_node *dn)
  81 {
  82         int ret, phb_id = -1;
  83         u32 prop_32;
  84         u64 prop;
  85
  86         /*
  87          * Try fixed PHB numbering first, by checking archs and reading
  88          * the respective device-tree properties. Firstly, try powernv by
  89          * reading "ibm,opal-phbid", only present in OPAL environment.
  90          */
  91         ret = of_property_read_u64(dn, "ibm,opal-phbid", &prop);
  92         if (ret) {
  93                 ret = of_property_read_u32_index(dn, "reg", 1, &prop_32);
  94                 prop = prop_32;
  95         }
  96
  97         if (!ret)
  98                 phb_id = (int)(prop & (MAX_PHBS - 1));
  99
 100         /* We need to be sure to not use the same PHB number twice. */
 101         if ((phb_id >= 0) && !test_and_set_bit(phb_id, phb_bitmap))
 102                 return phb_id;
 103
 104         /*
 105          * If not pseries nor powernv, or if fixed PHB numbering tried to add
 106          * the same PHB number twice, then fallback to dynamic PHB numbering.
 107          */
 108         phb_id = find_first_zero_bit(phb_bitmap, MAX_PHBS);
 109         BUG_ON(phb_id >= MAX_PHBS);
 110         set_bit(phb_id, phb_bitmap);
 111
 112         return phb_id;
 113 }
 114
 115 struct pci_controller *pcibios_alloc_controller(struct device_node *dev)
 116 {
 117         struct pci_controller *phb;
 118
 119         phb = zalloc_maybe_bootmem(sizeof(struct pci_controller), GFP_KERNEL);
 120         if (phb == NULL)
 121                 return NULL;
 122         spin_lock(&hose_spinlock);
 123         phb->global_number = get_phb_number(dev);
 124         list_add_tail(&phb->list_node, &hose_list);
 125         spin_unlock(&hose_spinlock);
 126         phb->dn = dev;
 127         phb->is_dynamic = slab_is_available();
 128 #ifdef CONFIG_PPC64
 129         if (dev) {
 130                 int nid = of_node_to_nid(dev);
 131
 132                 if (nid < 0 || !node_online(nid))
 133                         nid = -1;
 134
 135                 PHB_SET_NODE(phb, nid);
 136         }
 137 #endif
 138         return phb;
 139 }
 140 EXPORT_SYMBOL_GPL(pcibios_alloc_controller);
 141
 142 void pcibios_free_controller(struct pci_controller *phb)
 143 {
 144         spin_lock(&hose_spinlock);
 145
 146         /* Clear bit of phb_bitmap to allow reuse of this PHB number. */
 147         if (phb->global_number < MAX_PHBS)
 148                 clear_bit(phb->global_number, phb_bitmap);
 149
 150         list_del(&phb->list_node);
 151         spin_unlock(&hose_spinlock);
 152
 153         if (phb->is_dynamic)
 154                 kfree(phb);
 155 }
 156 EXPORT_SYMBOL_GPL(pcibios_free_controller);
 157
 158 /*
 159  * This function is used to call pcibios_free_controller()
 160  * in a deferred manner: a callback from the PCI subsystem.
 161  *
 162  * _*DO NOT*_ call pcibios_free_controller() explicitly if
 163  * this is used (or it may access an invalid *phb pointer).
 164  *
 165  * The callback occurs when all references to the root bus
 166  * are dropped (e.g., child buses/devices and their users).
 167  *
 168  * It's called as .release_fn() of 'struct pci_host_bridge'
 169  * which is associated with the 'struct pci_controller.bus'
 170  * (root bus) - it expects .release_data to hold a pointer
 171  * to 'struct pci_controller'.
 172  *
 173  * In order to use it, register .release_fn()/release_data
 174  * like this:
 175  *
 176  * pci_set_host_bridge_release(bridge,
 177  *                             pcibios_free_controller_deferred
 178  *                             (void *) phb);
 179  *
 180  * e.g. in the pcibios_root_bridge_prepare() callback from
 181  * pci_create_root_bus().
 182  */
 183 void pcibios_free_controller_deferred(struct pci_host_bridge *bridge)
 184 {
 185         struct pci_controller *phb = (struct pci_controller *)
 186                                          bridge->release_data;
 187
 188         pr_debug("domain %d, dynamic %d\n", phb->global_number, phb->is_dynamic);
 189
 190         pcibios_free_controller(phb);
 191 }
 192 EXPORT_SYMBOL_GPL(pcibios_free_controller_deferred);
 193
 194 /*
 195  * The function is used to return the minimal alignment
 196  * for memory or I/O windows of the associated P2P bridge.
 197  * By default, 4KiB alignment for I/O windows and 1MiB for
 198  * memory windows.
 199  */
 200 resource_size_t pcibios_window_alignment(struct pci_bus *bus,
 201                                          unsigned long type)
 202 {
 203         struct pci_controller *phb = pci_bus_to_host(bus);
 204
 205         if (phb->controller_ops.window_alignment)
 206                 return phb->controller_ops.window_alignment(bus, type);
 207
 208         /*
 209          * PCI core will figure out the default
 210          * alignment: 4KiB for I/O and 1MiB for
 211          * memory window.
 212          */
 213         return 1;
 214 }
 215
 216 void pcibios_setup_bridge(struct pci_bus *bus, unsigned long type)
 217 {
 218         struct pci_controller *hose = pci_bus_to_host(bus);
 219
 220         if (hose->controller_ops.setup_bridge)
 221                 hose->controller_ops.setup_bridge(bus, type);
 222 }
 223
 224 void pcibios_reset_secondary_bus(struct pci_dev *dev)
 225 {
 226         struct pci_controller *phb = pci_bus_to_host(dev->bus);
 227
 228         if (phb->controller_ops.reset_secondary_bus) {
 229                 phb->controller_ops.reset_secondary_bus(dev);
 230                 return;
 231         }
 232
 233         pci_reset_secondary_bus(dev);
 234 }
 235
 236 resource_size_t pcibios_default_alignment(void)
 237 {
 238         if (ppc_md.pcibios_default_alignment)
 239                 return ppc_md.pcibios_default_alignment();
 240
 241         return 0;
 242 }
 243
 244 #ifdef CONFIG_PCI_IOV
 245 resource_size_t pcibios_iov_resource_alignment(struct pci_dev *pdev, int resno)
 246 {
 247         if (ppc_md.pcibios_iov_resource_alignment)
 248                 return ppc_md.pcibios_iov_resource_alignment(pdev, resno);
 249
 250         return pci_iov_resource_size(pdev, resno);
 251 }
 252
 253 int pcibios_sriov_enable(struct pci_dev *pdev, u16 num_vfs)
 254 {
 255         if (ppc_md.pcibios_sriov_enable)
 256                 return ppc_md.pcibios_sriov_enable(pdev, num_vfs);
 257
 258         return 0;
 259 }
 260
 261 int pcibios_sriov_disable(struct pci_dev *pdev)
 262 {
 263         if (ppc_md.pcibios_sriov_disable)
 264                 return ppc_md.pcibios_sriov_disable(pdev);
 265
 266         return 0;
 267 }
 268
 269 #endif /* CONFIG_PCI_IOV */
 270
 271 void pcibios_bus_add_device(struct pci_dev *pdev)
 272 {
 273         if (ppc_md.pcibios_bus_add_device)
 274                 ppc_md.pcibios_bus_add_device(pdev);
 275 }
 276
 277 static resource_size_t pcibios_io_size(const struct pci_controller *hose)
 278 {
 279 #ifdef CONFIG_PPC64
 280         return hose->pci_io_size;
 281 #else
 282         return resource_size(&hose->io_resource);
 283 #endif
 284 }
 285
 286 int pcibios_vaddr_is_ioport(void __iomem *address)
 287 {
 288         int ret = 0;
 289         struct pci_controller *hose;
 290         resource_size_t size;
 291
 292         spin_lock(&hose_spinlock);
 293         list_for_each_entry(hose, &hose_list, list_node) {
 294                 size = pcibios_io_size(hose);
 295                 if (address >= hose->io_base_virt &&
 296                     address < (hose->io_base_virt + size)) {
 297                         ret = 1;
 298                         break;
 299                 }
 300         }
 301         spin_unlock(&hose_spinlock);
 302         return ret;
 303 }
 304
 305 unsigned long pci_address_to_pio(phys_addr_t address)
 306 {
 307         struct pci_controller *hose;
 308         resource_size_t size;
 309         unsigned long ret = ~0;
 310
 311         spin_lock(&hose_spinlock);
 312         list_for_each_entry(hose, &hose_list, list_node) {
 313                 size = pcibios_io_size(hose);
 314                 if (address >= hose->io_base_phys &&
 315                     address < (hose->io_base_phys + size)) {
 316                         unsigned long base =
 317                                 (unsigned long)hose->io_base_virt - _IO_BASE;
 318                         ret = base + (address - hose->io_base_phys);
 319                         break;
 320                 }
 321         }
 322         spin_unlock(&hose_spinlock);
 323
 324         return ret;
 325 }
 326 EXPORT_SYMBOL_GPL(pci_address_to_pio);
 327
 328 /*
 329  * Return the domain number for this bus.
 330  */
 331 int pci_domain_nr(struct pci_bus *bus)
 332 {
 333         struct pci_controller *hose = pci_bus_to_host(bus);
 334
 335         return hose->global_number;
 336 }
 337 EXPORT_SYMBOL(pci_domain_nr);
 338
 339 /* This routine is meant to be used early during boot, when the
 340  * PCI bus numbers have not yet been assigned, and you need to
 341  * issue PCI config cycles to an OF device.
 342  * It could also be used to "fix" RTAS config cycles if you want
 343  * to set pci_assign_all_buses to 1 and still use RTAS for PCI
 344  * config cycles.
 345  */
 346 struct pci_controller* pci_find_hose_for_OF_device(struct device_node* node)
 347 {
 348         while(node) {
 349                 struct pci_controller *hose, *tmp;
 350                 list_for_each_entry_safe(hose, tmp, &hose_list, list_node)
 351                         if (hose->dn == node)
 352                                 return hose;
 353                 node = node->parent;
 354         }
 355         return NULL;
 356 }
 357
 358 /*
 359  * Reads the interrupt pin to determine if interrupt is use by card.
 360  * If the interrupt is used, then gets the interrupt line from the
 361  * openfirmware and sets it in the pci_dev and pci_config line.
 362  */
 363 static int pci_read_irq_line(struct pci_dev *pci_dev)
 364 {
 365         unsigned int virq = 0;
 366
 367         pr_debug("PCI: Try to map irq for %s...\n", pci_name(pci_dev));
 368
 369 #ifdef DEBUG
 370         memset(&oirq, 0xff, sizeof(oirq));
 371 #endif
 372         /* Try to get a mapping from the device-tree */
 373         if (!of_irq_parse_and_map_pci(pci_dev, 0, 0)) {
 374                 u8 line, pin;
 375
 376                 /* If that fails, lets fallback to what is in the config
 377                  * space and map that through the default controller. We
 378                  * also set the type to level low since that's what PCI
 379                  * interrupts are. If your platform does differently, then
 380                  * either provide a proper interrupt tree or don't use this
 381                  * function.
 382                  */
 383                 if (pci_read_config_byte(pci_dev, PCI_INTERRUPT_PIN, &pin))
 384                         return -1;
 385                 if (pin == 0)
 386                         return -1;
 387                 if (pci_read_config_byte(pci_dev, PCI_INTERRUPT_LINE, &line) ||
 388                     line == 0xff || line == 0) {
 389                         return -1;
 390                 }
 391                 pr_debug(" No map ! Using line %d (pin %d) from PCI config\n",
 392                          line, pin);
 393
 394                 virq = irq_create_mapping(NULL, line);
 395                 if (virq)
 396                         irq_set_irq_type(virq, IRQ_TYPE_LEVEL_LOW);
 397         }
 398
 399         if (!virq) {
 400                 pr_debug(" Failed to map !\n");
 401                 return -1;
 402         }
 403
 404         pr_debug(" Mapped to linux irq %d\n", virq);
 405
 406         pci_dev->irq = virq;
 407
 408         return 0;
 409 }
 410
 411 /*
 412  * Platform support for /proc/bus/pci/X/Y mmap()s,
 413  * modelled on the sparc64 implementation by Dave Miller.
 414  *  -- paulus.
 415  */
 416
 417 /*
 418  * Adjust vm_pgoff of VMA such that it is the physical page offset
 419  * corresponding to the 32-bit pci bus offset for DEV requested by the user.
 420  *
 421  * Basically, the user finds the base address for his device which he wishes
 422  * to mmap.  They read the 32-bit value from the config space base register,
 423  * add whatever PAGE_SIZE multiple offset they wish, and feed this into the
 424  * offset parameter of mmap on /proc/bus/pci/XXX for that device.
 425  *
 426  * Returns negative error code on failure, zero on success.
 427  */
 428 static struct resource *__pci_mmap_make_offset(struct pci_dev *dev,
 429                                                resource_size_t *offset,
 430                                                enum pci_mmap_state mmap_state)
 431 {
 432         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 433         unsigned long io_offset = 0;
 434         int i, res_bit;
 435
 436         if (hose == NULL)
 437                 return NULL;            /* should never happen */
 438
 439         /* If memory, add on the PCI bridge address offset */
 440         if (mmap_state == pci_mmap_mem) {
 441 #if 0 /* See comment in pci_resource_to_user() for why this is disabled */
 442                 *offset += hose->pci_mem_offset;
 443 #endif
 444                 res_bit = IORESOURCE_MEM;
 445         } else {
 446                 io_offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 447                 *offset += io_offset;
 448                 res_bit = IORESOURCE_IO;
 449         }
 450
 451         /*
 452          * Check that the offset requested corresponds to one of the
 453          * resources of the device.
 454          */
 455         for (i = 0; i <= PCI_ROM_RESOURCE; i++) {
 456                 struct resource *rp = &dev->resource[i];
 457                 int flags = rp->flags;
 458
 459                 /* treat ROM as memory (should be already) */
 460                 if (i == PCI_ROM_RESOURCE)
 461                         flags |= IORESOURCE_MEM;
 462
 463                 /* Active and same type? */
 464                 if ((flags & res_bit) == 0)
 465                         continue;
 466
 467                 /* In the range of this resource? */
 468                 if (*offset < (rp->start & PAGE_MASK) || *offset > rp->end)
 469                         continue;
 470
 471                 /* found it! construct the final physical address */
 472                 if (mmap_state == pci_mmap_io)
 473                         *offset += hose->io_base_phys - io_offset;
 474                 return rp;
 475         }
 476
 477         return NULL;
 478 }
 479
 480 /*
 481  * This one is used by /dev/mem and fbdev who have no clue about the
 482  * PCI device, it tries to find the PCI device first and calls the
 483  * above routine
 484  */
 485 pgprot_t pci_phys_mem_access_prot(struct file *file,
 486                                   unsigned long pfn,
 487                                   unsigned long size,
 488                                   pgprot_t prot)
 489 {
 490         struct pci_dev *pdev = NULL;
 491         struct resource *found = NULL;
 492         resource_size_t offset = ((resource_size_t)pfn) << PAGE_SHIFT;
 493         int i;
 494
 495         if (page_is_ram(pfn))
 496                 return prot;
 497
 498         prot = pgprot_noncached(prot);
 499         for_each_pci_dev(pdev) {
 500                 for (i = 0; i <= PCI_ROM_RESOURCE; i++) {
 501                         struct resource *rp = &pdev->resource[i];
 502                         int flags = rp->flags;
 503
 504                         /* Active and same type? */
 505                         if ((flags & IORESOURCE_MEM) == 0)
 506                                 continue;
 507                         /* In the range of this resource? */
 508                         if (offset < (rp->start & PAGE_MASK) ||
 509                             offset > rp->end)
 510                                 continue;
 511                         found = rp;
 512                         break;
 513                 }
 514                 if (found)
 515                         break;
 516         }
 517         if (found) {
 518                 if (found->flags & IORESOURCE_PREFETCH)
 519                         prot = pgprot_noncached_wc(prot);
 520                 pci_dev_put(pdev);
 521         }
 522
 523         pr_debug("PCI: Non-PCI map for %llx, prot: %lx\n",
 524                  (unsigned long long)offset, pgprot_val(prot));
 525
 526         return prot;
 527 }
 528
 529
 530 /*
 531  * Perform the actual remap of the pages for a PCI device mapping, as
 532  * appropriate for this architecture.  The region in the process to map
 533  * is described by vm_start and vm_end members of VMA, the base physical
 534  * address is found in vm_pgoff.
 535  * The pci device structure is provided so that architectures may make mapping
 536  * decisions on a per-device or per-bus basis.
 537  *
 538  * Returns a negative error code on failure, zero on success.
 539  */
 540 int pci_mmap_page_range(struct pci_dev *dev, int bar,
 541                         struct vm_area_struct *vma,
 542                         enum pci_mmap_state mmap_state, int write_combine)
 543 {
 544         resource_size_t offset =
 545                 ((resource_size_t)vma->vm_pgoff) << PAGE_SHIFT;
 546         struct resource *rp;
 547         int ret;
 548
 549         rp = __pci_mmap_make_offset(dev, &offset, mmap_state);
 550         if (rp == NULL)
 551                 return -EINVAL;
 552
 553         vma->vm_pgoff = offset >> PAGE_SHIFT;
 554         if (write_combine)
 555                 vma->vm_page_prot = pgprot_noncached_wc(vma->vm_page_prot);
 556         else
 557                 vma->vm_page_prot = pgprot_noncached(vma->vm_page_prot);
 558
 559         ret = remap_pfn_range(vma, vma->vm_start, vma->vm_pgoff,
 560                                vma->vm_end - vma->vm_start, vma->vm_page_prot);
 561
 562         return ret;
 563 }
 564
 565 /* This provides legacy IO read access on a bus */
 566 int pci_legacy_read(struct pci_bus *bus, loff_t port, u32 *val, size_t size)
 567 {
 568         unsigned long offset;
 569         struct pci_controller *hose = pci_bus_to_host(bus);
 570         struct resource *rp = &hose->io_resource;
 571         void __iomem *addr;
 572
 573         /* Check if port can be supported by that bus. We only check
 574          * the ranges of the PHB though, not the bus itself as the rules
 575          * for forwarding legacy cycles down bridges are not our problem
 576          * here. So if the host bridge supports it, we do it.
 577          */
 578         offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 579         offset += port;
 580
 581         if (!(rp->flags & IORESOURCE_IO))
 582                 return -ENXIO;
 583         if (offset < rp->start || (offset + size) > rp->end)
 584                 return -ENXIO;
 585         addr = hose->io_base_virt + port;
 586
 587         switch(size) {
 588         case 1:
 589                 *((u8 *)val) = in_8(addr);
 590                 return 1;
 591         case 2:
 592                 if (port & 1)
 593                         return -EINVAL;
 594                 *((u16 *)val) = in_le16(addr);
 595                 return 2;
 596         case 4:
 597                 if (port & 3)
 598                         return -EINVAL;
 599                 *((u32 *)val) = in_le32(addr);
 600                 return 4;
 601         }
 602         return -EINVAL;
 603 }
 604
 605 /* This provides legacy IO write access on a bus */
 606 int pci_legacy_write(struct pci_bus *bus, loff_t port, u32 val, size_t size)
 607 {
 608         unsigned long offset;
 609         struct pci_controller *hose = pci_bus_to_host(bus);
 610         struct resource *rp = &hose->io_resource;
 611         void __iomem *addr;
 612
 613         /* Check if port can be supported by that bus. We only check
 614          * the ranges of the PHB though, not the bus itself as the rules
 615          * for forwarding legacy cycles down bridges are not our problem
 616          * here. So if the host bridge supports it, we do it.
 617          */
 618         offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 619         offset += port;
 620
 621         if (!(rp->flags & IORESOURCE_IO))
 622                 return -ENXIO;
 623         if (offset < rp->start || (offset + size) > rp->end)
 624                 return -ENXIO;
 625         addr = hose->io_base_virt + port;
 626
 627         /* WARNING: The generic code is idiotic. It gets passed a pointer
 628          * to what can be a 1, 2 or 4 byte quantity and always reads that
 629          * as a u32, which means that we have to correct the location of
 630          * the data read within those 32 bits for size 1 and 2
 631          */
 632         switch(size) {
 633         case 1:
 634                 out_8(addr, val >> 24);
 635                 return 1;
 636         case 2:
 637                 if (port & 1)
 638                         return -EINVAL;
 639                 out_le16(addr, val >> 16);
 640                 return 2;
 641         case 4:
 642                 if (port & 3)
 643                         return -EINVAL;
 644                 out_le32(addr, val);
 645                 return 4;
 646         }
 647         return -EINVAL;
 648 }
 649
 650 /* This provides legacy IO or memory mmap access on a bus */
 651 int pci_mmap_legacy_page_range(struct pci_bus *bus,
 652                                struct vm_area_struct *vma,
 653                                enum pci_mmap_state mmap_state)
 654 {
 655         struct pci_controller *hose = pci_bus_to_host(bus);
 656         resource_size_t offset =
 657                 ((resource_size_t)vma->vm_pgoff) << PAGE_SHIFT;
 658         resource_size_t size = vma->vm_end - vma->vm_start;
 659         struct resource *rp;
 660
 661         pr_debug("pci_mmap_legacy_page_range(%04x:%02x, %s @%llx..%llx)\n",
 662                  pci_domain_nr(bus), bus->number,
 663                  mmap_state == pci_mmap_mem ? "MEM" : "IO",
 664                  (unsigned long long)offset,
 665                  (unsigned long long)(offset + size - 1));
 666
 667         if (mmap_state == pci_mmap_mem) {
 668                 /* Hack alert !
 669                  *
 670                  * Because X is lame and can fail starting if it gets an error trying
 671                  * to mmap legacy_mem (instead of just moving on without legacy memory
 672                  * access) we fake it here by giving it anonymous memory, effectively
 673                  * behaving just like /dev/zero
 674                  */
 675                 if ((offset + size) > hose->isa_mem_size) {
 676                         printk(KERN_DEBUG
 677                                "Process %s (pid:%d) mapped non-existing PCI legacy memory for 0%04x:%02x\n",
 678                                current->comm, current->pid, pci_domain_nr(bus), bus->number);
 679                         if (vma->vm_flags & VM_SHARED)
 680                                 return shmem_zero_setup(vma);
 681                         return 0;
 682                 }
 683                 offset += hose->isa_mem_phys;
 684         } else {
 685                 unsigned long io_offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 686                 unsigned long roffset = offset + io_offset;
 687                 rp = &hose->io_resource;
 688                 if (!(rp->flags & IORESOURCE_IO))
 689                         return -ENXIO;
 690                 if (roffset < rp->start || (roffset + size) > rp->end)
 691                         return -ENXIO;
 692                 offset += hose->io_base_phys;
 693         }
 694         pr_debug(" -> mapping phys %llx\n", (unsigned long long)offset);
 695
 696         vma->vm_pgoff = offset >> PAGE_SHIFT;
 697         vma->vm_page_prot = pgprot_noncached(vma->vm_page_prot);
 698         return remap_pfn_range(vma, vma->vm_start, vma->vm_pgoff,
 699                                vma->vm_end - vma->vm_start,
 700                                vma->vm_page_prot);
 701 }
 702
 703 void pci_resource_to_user(const struct pci_dev *dev, int bar,
 704                           const struct resource *rsrc,
 705                           resource_size_t *start, resource_size_t *end)
 706 {
 707         struct pci_bus_region region;
 708
 709         if (rsrc->flags & IORESOURCE_IO) {
 710                 pcibios_resource_to_bus(dev->bus, &region,
 711                                         (struct resource *) rsrc);
 712                 *start = region.start;
 713                 *end = region.end;
 714                 return;
 715         }
 716
 717         /* We pass a CPU physical address to userland for MMIO instead of a
 718          * BAR value because X is lame and expects to be able to use that
 719          * to pass to /dev/mem!
 720          *
 721          * That means we may have 64-bit values where some apps only expect
 722          * 32 (like X itself since it thinks only Sparc has 64-bit MMIO).
 723          */
 724         *start = rsrc->start;
 725         *end = rsrc->end;
 726 }
 727
 728 /**
 729  * pci_process_bridge_OF_ranges - Parse PCI bridge resources from device tree
 730  * @hose: newly allocated pci_controller to be setup
 731  * @dev: device node of the host bridge
 732  * @primary: set if primary bus (32 bits only, soon to be deprecated)
 733  *
 734  * This function will parse the "ranges" property of a PCI host bridge device
 735  * node and setup the resource mapping of a pci controller based on its
 736  * content.
 737  *
 738  * Life would be boring if it wasn't for a few issues that we have to deal
 739  * with here:
 740  *
 741  *   - We can only cope with one IO space range and up to 3 Memory space
 742  *     ranges. However, some machines (thanks Apple !) tend to split their
 743  *     space into lots of small contiguous ranges. So we have to coalesce.
 744  *
 745  *   - Some busses have IO space not starting at 0, which causes trouble with
 746  *     the way we do our IO resource renumbering. The code somewhat deals with
 747  *     it for 64 bits but I would expect problems on 32 bits.
 748  *
 749  *   - Some 32 bits platforms such as 4xx can have physical space larger than
 750  *     32 bits so we need to use 64 bits values for the parsing
 751  */
 752 void pci_process_bridge_OF_ranges(struct pci_controller *hose,
 753                                   struct device_node *dev, int primary)
 754 {
 755         int memno = 0;
 756         struct resource *res;
 757         struct of_pci_range range;
 758         struct of_pci_range_parser parser;
 759
 760         printk(KERN_INFO "PCI host bridge %pOF %s ranges:\n",
 761                dev, primary ? "(primary)" : "");
 762
 763         /* Check for ranges property */
 764         if (of_pci_range_parser_init(&parser, dev))
 765                 return;
 766
 767         /* Parse it */
 768         for_each_of_pci_range(&parser, &range) {
 769                 /* If we failed translation or got a zero-sized region
 770                  * (some FW try to feed us with non sensical zero sized regions
 771                  * such as power3 which look like some kind of attempt at exposing
 772                  * the VGA memory hole)
 773                  */
 774                 if (range.cpu_addr == OF_BAD_ADDR || range.size == 0)
 775                         continue;
 776
 777                 /* Act based on address space type */
 778                 res = NULL;
 779                 switch (range.flags & IORESOURCE_TYPE_BITS) {
 780                 case IORESOURCE_IO:
 781                         printk(KERN_INFO
 782                                "  IO 0x%016llx..0x%016llx -> 0x%016llx\n",
 783                                range.cpu_addr, range.cpu_addr + range.size - 1,
 784                                range.pci_addr);
 785
 786                         /* We support only one IO range */
 787                         if (hose->pci_io_size) {
 788                                 printk(KERN_INFO
 789                                        " \\--> Skipped (too many) !\n");
 790                                 continue;
 791                         }
 792 #ifdef CONFIG_PPC32
 793                         /* On 32 bits, limit I/O space to 16MB */
 794                         if (range.size > 0x01000000)
 795                                 range.size = 0x01000000;
 796
 797                         /* 32 bits needs to map IOs here */
 798                         hose->io_base_virt = ioremap(range.cpu_addr,
 799                                                 range.size);
 800
 801                         /* Expect trouble if pci_addr is not 0 */
 802                         if (primary)
 803                                 isa_io_base =
 804                                         (unsigned long)hose->io_base_virt;
 805 #endif /* CONFIG_PPC32 */
 806                         /* pci_io_size and io_base_phys always represent IO
 807                          * space starting at 0 so we factor in pci_addr
 808                          */
 809                         hose->pci_io_size = range.pci_addr + range.size;
 810                         hose->io_base_phys = range.cpu_addr - range.pci_addr;
 811
 812                         /* Build resource */
 813                         res = &hose->io_resource;
 814                         range.cpu_addr = range.pci_addr;
 815                         break;
 816                 case IORESOURCE_MEM:
 817                         printk(KERN_INFO
 818                                " MEM 0x%016llx..0x%016llx -> 0x%016llx %s\n",
 819                                range.cpu_addr, range.cpu_addr + range.size - 1,
 820                                range.pci_addr,
 821                                (range.pci_space & 0x40000000) ?
 822                                "Prefetch" : "");
 823
 824                         /* We support only 3 memory ranges */
 825                         if (memno >= 3) {
 826                                 printk(KERN_INFO
 827                                        " \\--> Skipped (too many) !\n");
 828                                 continue;
 829                         }
 830                         /* Handles ISA memory hole space here */
 831                         if (range.pci_addr == 0) {
 832                                 if (primary || isa_mem_base == 0)
 833                                         isa_mem_base = range.cpu_addr;
 834                                 hose->isa_mem_phys = range.cpu_addr;
 835                                 hose->isa_mem_size = range.size;
 836                         }
 837
 838                         /* Build resource */
 839                         hose->mem_offset[memno] = range.cpu_addr -
 840                                                         range.pci_addr;
 841                         res = &hose->mem_resources[memno++];
 842                         break;
 843                 }
 844                 if (res != NULL) {
 845                         res->name = dev->full_name;
 846                         res->flags = range.flags;
 847                         res->start = range.cpu_addr;
 848                         res->end = range.cpu_addr + range.size - 1;
 849                         res->parent = res->child = res->sibling = NULL;
 850                 }
 851         }
 852 }
 853
 854 /* Decide whether to display the domain number in /proc */
 855 int pci_proc_domain(struct pci_bus *bus)
 856 {
 857         struct pci_controller *hose = pci_bus_to_host(bus);
 858
 859         if (!pci_has_flag(PCI_ENABLE_PROC_DOMAINS))
 860                 return 0;
 861         if (pci_has_flag(PCI_COMPAT_DOMAIN_0))
 862                 return hose->global_number != 0;
 863         return 1;
 864 }
 865
 866 int pcibios_root_bridge_prepare(struct pci_host_bridge *bridge)
 867 {
 868         if (ppc_md.pcibios_root_bridge_prepare)
 869                 return ppc_md.pcibios_root_bridge_prepare(bridge);
 870
 871         return 0;
 872 }
 873
 874 /* This header fixup will do the resource fixup for all devices as they are
 875  * probed, but not for bridge ranges
 876  */
 877 static void pcibios_fixup_resources(struct pci_dev *dev)
 878 {
 879         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 880         int i;
 881
 882         if (!hose) {
 883                 printk(KERN_ERR "No host bridge for PCI dev %s !\n",
 884                        pci_name(dev));
 885                 return;
 886         }
 887
 888         if (dev->is_virtfn)
 889                 return;
 890
 891         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++) {
 892                 struct resource *res = dev->resource + i;
 893                 struct pci_bus_region reg;
 894                 if (!res->flags)
 895                         continue;
 896
 897                 /* If we're going to re-assign everything, we mark all resources
 898                  * as unset (and 0-base them). In addition, we mark BARs starting
 899                  * at 0 as unset as well, except if PCI_PROBE_ONLY is also set
 900                  * since in that case, we don't want to re-assign anything
 901                  */
 902                 pcibios_resource_to_bus(dev->bus, &reg, res);
 903                 if (pci_has_flag(PCI_REASSIGN_ALL_RSRC) ||
 904                     (reg.start == 0 && !pci_has_flag(PCI_PROBE_ONLY))) {
 905                         /* Only print message if not re-assigning */
 906                         if (!pci_has_flag(PCI_REASSIGN_ALL_RSRC))
 907                                 pr_debug("PCI:%s Resource %d %pR is unassigned\n",
 908                                          pci_name(dev), i, res);
 909                         res->end -= res->start;
 910                         res->start = 0;
 911                         res->flags |= IORESOURCE_UNSET;
 912                         continue;
 913                 }
 914
 915                 pr_debug("PCI:%s Resource %d %pR\n", pci_name(dev), i, res);
 916         }
 917
 918         /* Call machine specific resource fixup */
 919         if (ppc_md.pcibios_fixup_resources)
 920                 ppc_md.pcibios_fixup_resources(dev);
 921 }
 922 DECLARE_PCI_FIXUP_HEADER(PCI_ANY_ID, PCI_ANY_ID, pcibios_fixup_resources);
 923
 924 /* This function tries to figure out if a bridge resource has been initialized
 925  * by the firmware or not. It doesn't have to be absolutely bullet proof, but
 926  * things go more smoothly when it gets it right. It should covers cases such
 927  * as Apple "closed" bridge resources and bare-metal pSeries unassigned bridges
 928  */
 929 static int pcibios_uninitialized_bridge_resource(struct pci_bus *bus,
 930                                                  struct resource *res)
 931 {
 932         struct pci_controller *hose = pci_bus_to_host(bus);
 933         struct pci_dev *dev = bus->self;
 934         resource_size_t offset;
 935         struct pci_bus_region region;
 936         u16 command;
 937         int i;
 938
 939         /* We don't do anything if PCI_PROBE_ONLY is set */
 940         if (pci_has_flag(PCI_PROBE_ONLY))
 941                 return 0;
 942
 943         /* Job is a bit different between memory and IO */
 944         if (res->flags & IORESOURCE_MEM) {
 945                 pcibios_resource_to_bus(dev->bus, &region, res);
 946
 947                 /* If the BAR is non-0 then it's probably been initialized */
 948                 if (region.start != 0)
 949                         return 0;
 950
 951                 /* The BAR is 0, let's check if memory decoding is enabled on
 952                  * the bridge. If not, we consider it unassigned
 953                  */
 954                 pci_read_config_word(dev, PCI_COMMAND, &command);
 955                 if ((command & PCI_COMMAND_MEMORY) == 0)
 956                         return 1;
 957
 958                 /* Memory decoding is enabled and the BAR is 0. If any of the bridge
 959                  * resources covers that starting address (0 then it's good enough for
 960                  * us for memory space)
 961                  */
 962                 for (i = 0; i < 3; i++) {
 963                         if ((hose->mem_resources[i].flags & IORESOURCE_MEM) &&
 964                             hose->mem_resources[i].start == hose->mem_offset[i])
 965                                 return 0;
 966                 }
 967
 968                 /* Well, it starts at 0 and we know it will collide so we may as
 969                  * well consider it as unassigned. That covers the Apple case.
 970                  */
 971                 return 1;
 972         } else {
 973                 /* If the BAR is non-0, then we consider it assigned */
 974                 offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 975                 if (((res->start - offset) & 0xfffffffful) != 0)
 976                         return 0;
 977
 978                 /* Here, we are a bit different than memory as typically IO space
 979                  * starting at low addresses -is- valid. What we do instead if that
 980                  * we consider as unassigned anything that doesn't have IO enabled
 981                  * in the PCI command register, and that's it.
 982                  */
 983                 pci_read_config_word(dev, PCI_COMMAND, &command);
 984                 if (command & PCI_COMMAND_IO)
 985                         return 0;
 986
 987                 /* It's starting at 0 and IO is disabled in the bridge, consider
 988                  * it unassigned
 989                  */
 990                 return 1;
 991         }
 992 }
 993
 994 /* Fixup resources of a PCI<->PCI bridge */
 995 static void pcibios_fixup_bridge(struct pci_bus *bus)
 996 {
 997         struct resource *res;
 998         int i;
 999
1000         struct pci_dev *dev = bus->self;
1001
1002         pci_bus_for_each_resource(bus, res, i) {
1003                 if (!res || !res->flags)
1004                         continue;
1005                 if (i >= 3 && bus->self->transparent)
1006                         continue;
1007
1008                 /* If we're going to reassign everything, we can
1009                  * shrink the P2P resource to have size as being
1010                  * of 0 in order to save space.
1011                  */
1012                 if (pci_has_flag(PCI_REASSIGN_ALL_RSRC)) {
1013                         res->flags |= IORESOURCE_UNSET;
1014                         res->start = 0;
1015                         res->end = -1;
1016                         continue;
1017                 }
1018
1019                 pr_debug("PCI:%s Bus rsrc %d %pR\n", pci_name(dev), i, res);
1020
1021                 /* Try to detect uninitialized P2P bridge resources,
1022                  * and clear them out so they get re-assigned later
1023                  */
1024                 if (pcibios_uninitialized_bridge_resource(bus, res)) {
1025                         res->flags = 0;
1026                         pr_debug("PCI:%s            (unassigned)\n", pci_name(dev));
1027                 }
1028         }
1029 }
1030
1031 void pcibios_setup_bus_self(struct pci_bus *bus)
1032 {
1033         struct pci_controller *phb;
1034
1035         /* Fix up the bus resources for P2P bridges */
1036         if (bus->self != NULL)
1037                 pcibios_fixup_bridge(bus);
1038
1039         /* Platform specific bus fixups. This is currently only used
1040          * by fsl_pci and I'm hoping to get rid of it at some point
1041          */
1042         if (ppc_md.pcibios_fixup_bus)
1043                 ppc_md.pcibios_fixup_bus(bus);
1044
1045         /* Setup bus DMA mappings */
1046         phb = pci_bus_to_host(bus);
1047         if (phb->controller_ops.dma_bus_setup)
1048                 phb->controller_ops.dma_bus_setup(bus);
1049 }
1050
1051 static void pcibios_setup_device(struct pci_dev *dev)
1052 {
1053         struct pci_controller *phb;
1054         /* Fixup NUMA node as it may not be setup yet by the generic
1055          * code and is needed by the DMA init
1056          */
1057         set_dev_node(&dev->dev, pcibus_to_node(dev->bus));
1058
1059         /* Hook up default DMA ops */
1060         set_dma_ops(&dev->dev, pci_dma_ops);
1061         set_dma_offset(&dev->dev, PCI_DRAM_OFFSET);
1062
1063         /* Additional platform DMA/iommu setup */
1064         phb = pci_bus_to_host(dev->bus);
1065         if (phb->controller_ops.dma_dev_setup)
1066                 phb->controller_ops.dma_dev_setup(dev);
1067
1068         /* Read default IRQs and fixup if necessary */
1069         pci_read_irq_line(dev);
1070         if (ppc_md.pci_irq_fixup)
1071                 ppc_md.pci_irq_fixup(dev);
1072 }
1073
1074 int pcibios_add_device(struct pci_dev *dev)
1075 {
1076         /*
1077          * We can only call pcibios_setup_device() after bus setup is complete,
1078          * since some of the platform specific DMA setup code depends on it.
1079          */
1080         if (dev->bus->is_added)
1081                 pcibios_setup_device(dev);
1082
1083 #ifdef CONFIG_PCI_IOV
1084         if (ppc_md.pcibios_fixup_sriov)
1085                 ppc_md.pcibios_fixup_sriov(dev);
1086 #endif /* CONFIG_PCI_IOV */
1087
1088         return 0;
1089 }
1090
1091 void pcibios_setup_bus_devices(struct pci_bus *bus)
1092 {
1093         struct pci_dev *dev;
1094
1095         pr_debug("PCI: Fixup bus devices %d (%s)\n",
1096                  bus->number, bus->self ? pci_name(bus->self) : "PHB");
1097
1098         list_for_each_entry(dev, &bus->devices, bus_list) {
1099                 /* Cardbus can call us to add new devices to a bus, so ignore
1100                  * those who are already fully discovered
1101                  */
1102                 if (dev->is_added)
1103                         continue;
1104
1105                 pcibios_setup_device(dev);
1106         }
1107 }
1108
1109 void pcibios_set_master(struct pci_dev *dev)
1110 {
1111         /* No special bus mastering setup handling */
1112 }
1113
1114 void pcibios_fixup_bus(struct pci_bus *bus)
1115 {
1116         /* When called from the generic PCI probe, read PCI<->PCI bridge
1117          * bases. This is -not- called when generating the PCI tree from
1118          * the OF device-tree.
1119          */
1120         pci_read_bridge_bases(bus);
1121
1122         /* Now fixup the bus bus */
1123         pcibios_setup_bus_self(bus);
1124
1125         /* Now fixup devices on that bus */
1126         pcibios_setup_bus_devices(bus);
1127 }
1128 EXPORT_SYMBOL(pcibios_fixup_bus);
1129
1130 void pci_fixup_cardbus(struct pci_bus *bus)
1131 {
1132         /* Now fixup devices on that bus */
1133         pcibios_setup_bus_devices(bus);
1134 }
1135
1136
1137 static int skip_isa_ioresource_align(struct pci_dev *dev)
1138 {
1139         if (pci_has_flag(PCI_CAN_SKIP_ISA_ALIGN) &&
1140             !(dev->bus->bridge_ctl & PCI_BRIDGE_CTL_ISA))
1141                 return 1;
1142         return 0;
1143 }
1144
1145 /*
1146  * We need to avoid collisions with `mirrored' VGA ports
1147  * and other strange ISA hardware, so we always want the
1148  * addresses to be allocated in the 0x000-0x0ff region
1149  * modulo 0x400.
1150  *
1151  * Why? Because some silly external IO cards only decode
1152  * the low 10 bits of the IO address. The 0x00-0xff region
1153  * is reserved for motherboard devices that decode all 16
1154  * bits, so it's ok to allocate at, say, 0x2800-0x28ff,
1155  * but we want to try to avoid allocating at 0x2900-0x2bff
1156  * which might have be mirrored at 0x0100-0x03ff..
1157  */
1158 resource_size_t pcibios_align_resource(void *data, const struct resource *res,
1159                                 resource_size_t size, resource_size_t align)
1160 {
1161         struct pci_dev *dev = data;
1162         resource_size_t start = res->start;
1163
1164         if (res->flags & IORESOURCE_IO) {
1165                 if (skip_isa_ioresource_align(dev))
1166                         return start;
1167                 if (start & 0x300)
1168                         start = (start + 0x3ff) & ~0x3ff;
1169         }
1170
1171         return start;
1172 }
1173 EXPORT_SYMBOL(pcibios_align_resource);
1174
1175 /*
1176  * Reparent resource children of pr that conflict with res
1177  * under res, and make res replace those children.
1178  */
1179 static int reparent_resources(struct resource *parent,
1180                                      struct resource *res)
1181 {
1182         struct resource *p, **pp;
1183         struct resource **firstpp = NULL;
1184
1185         for (pp = &parent->child; (p = *pp) != NULL; pp = &p->sibling) {
1186                 if (p->end < res->start)
1187                         continue;
1188                 if (res->end < p->start)
1189                         break;
1190                 if (p->start < res->start || p->end > res->end)
1191                         return -1;      /* not completely contained */
1192                 if (firstpp == NULL)
1193                         firstpp = pp;
1194         }
1195         if (firstpp == NULL)
1196                 return -1;      /* didn't find any conflicting entries? */
1197         res->parent = parent;
1198         res->child = *firstpp;
1199         res->sibling = *pp;
1200         *firstpp = res;
1201         *pp = NULL;
1202         for (p = res->child; p != NULL; p = p->sibling) {
1203                 p->parent = res;
1204                 pr_debug("PCI: Reparented %s %pR under %s\n",
1205                          p->name, p, res->name);
1206         }
1207         return 0;
1208 }
1209
1210 /*
1211  *  Handle resources of PCI devices.  If the world were perfect, we could
1212  *  just allocate all the resource regions and do nothing more.  It isn't.
1213  *  On the other hand, we cannot just re-allocate all devices, as it would
1214  *  require us to know lots of host bridge internals.  So we attempt to
1215  *  keep as much of the original configuration as possible, but tweak it
1216  *  when it's found to be wrong.
1217  *
1218  *  Known BIOS problems we have to work around:
1219  *      - I/O or memory regions not configured
1220  *      - regions configured, but not enabled in the command register
1221  *      - bogus I/O addresses above 64K used
1222  *      - expansion ROMs left enabled (this may sound harmless, but given
1223  *        the fact the PCI specs explicitly allow address decoders to be
1224  *        shared between expansion ROMs and other resource regions, it's
1225  *        at least dangerous)
1226  *
1227  *  Our solution:
1228  *      (1) Allocate resources for all buses behind PCI-to-PCI bridges.
1229  *          This gives us fixed barriers on where we can allocate.
1230  *      (2) Allocate resources for all enabled devices.  If there is
1231  *          a collision, just mark the resource as unallocated. Also
1232  *          disable expansion ROMs during this step.
1233  *      (3) Try to allocate resources for disabled devices.  If the
1234  *          resources were assigned correctly, everything goes well,
1235  *          if they weren't, they won't disturb allocation of other
1236  *          resources.
1237  *      (4) Assign new addresses to resources which were either
1238  *          not configured at all or misconfigured.  If explicitly
1239  *          requested by the user, configure expansion ROM address
1240  *          as well.
1241  */
1242
1243 static void pcibios_allocate_bus_resources(struct pci_bus *bus)
1244 {
1245         struct pci_bus *b;
1246         int i;
1247         struct resource *res, *pr;
1248
1249         pr_debug("PCI: Allocating bus resources for %04x:%02x...\n",
1250                  pci_domain_nr(bus), bus->number);
1251
1252         pci_bus_for_each_resource(bus, res, i) {
1253                 if (!res || !res->flags || res->start > res->end || res->parent)
1254                         continue;
1255
1256                 /* If the resource was left unset at this point, we clear it */
1257                 if (res->flags & IORESOURCE_UNSET)
1258                         goto clear_resource;
1259
1260                 if (bus->parent == NULL)
1261                         pr = (res->flags & IORESOURCE_IO) ?
1262                                 &ioport_resource : &iomem_resource;
1263                 else {
1264                         pr = pci_find_parent_resource(bus->self, res);
1265                         if (pr == res) {
1266                                 /* this happens when the generic PCI
1267                                  * code (wrongly) decides that this
1268                                  * bridge is transparent  -- paulus
1269                                  */
1270                                 continue;
1271                         }
1272                 }
1273
1274                 pr_debug("PCI: %s (bus %d) bridge rsrc %d: %pR, parent %p (%s)\n",
1275                          bus->self ? pci_name(bus->self) : "PHB", bus->number,
1276                          i, res, pr, (pr && pr->name) ? pr->name : "nil");
1277
1278                 if (pr && !(pr->flags & IORESOURCE_UNSET)) {
1279                         struct pci_dev *dev = bus->self;
1280
1281                         if (request_resource(pr, res) == 0)
1282                                 continue;
1283                         /*
1284                          * Must be a conflict with an existing entry.
1285                          * Move that entry (or entries) under the
1286                          * bridge resource and try again.
1287                          */
1288                         if (reparent_resources(pr, res) == 0)
1289                                 continue;
1290
1291                         if (dev && i < PCI_BRIDGE_RESOURCE_NUM &&
1292                             pci_claim_bridge_resource(dev,
1293                                                 i + PCI_BRIDGE_RESOURCES) == 0)
1294                                 continue;
1295                 }
1296                 pr_warn("PCI: Cannot allocate resource region %d of PCI bridge %d, will remap\n",
1297                         i, bus->number);
1298         clear_resource:
1299                 /* The resource might be figured out when doing
1300                  * reassignment based on the resources required
1301                  * by the downstream PCI devices. Here we set
1302                  * the size of the resource to be 0 in order to
1303                  * save more space.
1304                  */
1305                 res->start = 0;
1306                 res->end = -1;
1307                 res->flags = 0;
1308         }
1309
1310         list_for_each_entry(b, &bus->children, node)
1311                 pcibios_allocate_bus_resources(b);
1312 }
1313
1314 static inline void alloc_resource(struct pci_dev *dev, int idx)
1315 {
1316         struct resource *pr, *r = &dev->resource[idx];
1317
1318         pr_debug("PCI: Allocating %s: Resource %d: %pR\n",
1319                  pci_name(dev), idx, r);
1320
1321         pr = pci_find_parent_resource(dev, r);
1322         if (!pr || (pr->flags & IORESOURCE_UNSET) ||
1323             request_resource(pr, r) < 0) {
1324                 printk(KERN_WARNING "PCI: Cannot allocate resource region %d"
1325                        " of device %s, will remap\n", idx, pci_name(dev));
1326                 if (pr)
1327                         pr_debug("PCI:  parent is %p: %pR\n", pr, pr);
1328                 /* We'll assign a new address later */
1329                 r->flags |= IORESOURCE_UNSET;
1330                 r->end -= r->start;
1331                 r->start = 0;
1332         }
1333 }
1334
1335 static void __init pcibios_allocate_resources(int pass)
1336 {
1337         struct pci_dev *dev = NULL;
1338         int idx, disabled;
1339         u16 command;
1340         struct resource *r;
1341
1342         for_each_pci_dev(dev) {
1343                 pci_read_config_word(dev, PCI_COMMAND, &command);
1344                 for (idx = 0; idx <= PCI_ROM_RESOURCE; idx++) {
1345                         r = &dev->resource[idx];
1346                         if (r->parent)          /* Already allocated */
1347                                 continue;
1348                         if (!r->flags || (r->flags & IORESOURCE_UNSET))
1349                                 continue;       /* Not assigned at all */
1350                         /* We only allocate ROMs on pass 1 just in case they
1351                          * have been screwed up by firmware
1352                          */
1353                         if (idx == PCI_ROM_RESOURCE )
1354                                 disabled = 1;
1355                         if (r->flags & IORESOURCE_IO)
1356                                 disabled = !(command & PCI_COMMAND_IO);
1357                         else
1358                                 disabled = !(command & PCI_COMMAND_MEMORY);
1359                         if (pass == disabled)
1360                                 alloc_resource(dev, idx);
1361                 }
1362                 if (pass)
1363                         continue;
1364                 r = &dev->resource[PCI_ROM_RESOURCE];
1365                 if (r->flags) {
1366                         /* Turn the ROM off, leave the resource region,
1367                          * but keep it unregistered.
1368                          */
1369                         u32 reg;
1370                         pci_read_config_dword(dev, dev->rom_base_reg, &reg);
1371                         if (reg & PCI_ROM_ADDRESS_ENABLE) {
1372                                 pr_debug("PCI: Switching off ROM of %s\n",
1373                                          pci_name(dev));
1374                                 r->flags &= ~IORESOURCE_ROM_ENABLE;
1375                                 pci_write_config_dword(dev, dev->rom_base_reg,
1376                                                        reg & ~PCI_ROM_ADDRESS_ENABLE);
1377                         }
1378                 }
1379         }
1380 }
1381
1382 static void __init pcibios_reserve_legacy_regions(struct pci_bus *bus)
1383 {
1384         struct pci_controller *hose = pci_bus_to_host(bus);
1385         resource_size_t offset;
1386         struct resource *res, *pres;
1387         int i;
1388
1389         pr_debug("Reserving legacy ranges for domain %04x\n", pci_domain_nr(bus));
1390
1391         /* Check for IO */
1392         if (!(hose->io_resource.flags & IORESOURCE_IO))
1393                 goto no_io;
1394         offset = (unsigned long)hose->io_base_virt - _IO_BASE;
1395         res = kzalloc(sizeof(struct resource), GFP_KERNEL);
1396         BUG_ON(res == NULL);
1397         res->name = "Legacy IO";
1398         res->flags = IORESOURCE_IO;
1399         res->start = offset;
1400         res->end = (offset + 0xfff) & 0xfffffffful;
1401         pr_debug("Candidate legacy IO: %pR\n", res);
1402         if (request_resource(&hose->io_resource, res)) {
1403                 printk(KERN_DEBUG
1404                        "PCI %04x:%02x Cannot reserve Legacy IO %pR\n",
1405                        pci_domain_nr(bus), bus->number, res);
1406                 kfree(res);
1407         }
1408
1409  no_io:
1410         /* Check for memory */
1411         for (i = 0; i < 3; i++) {
1412                 pres = &hose->mem_resources[i];
1413                 offset = hose->mem_offset[i];
1414                 if (!(pres->flags & IORESOURCE_MEM))
1415                         continue;
1416                 pr_debug("hose mem res: %pR\n", pres);
1417                 if ((pres->start - offset) <= 0xa0000 &&
1418                     (pres->end - offset) >= 0xbffff)
1419                         break;
1420         }
1421         if (i >= 3)
1422                 return;
1423         res = kzalloc(sizeof(struct resource), GFP_KERNEL);
1424         BUG_ON(res == NULL);
1425         res->name = "Legacy VGA memory";
1426         res->flags = IORESOURCE_MEM;
1427         res->start = 0xa0000 + offset;
1428         res->end = 0xbffff + offset;
1429         pr_debug("Candidate VGA memory: %pR\n", res);
1430         if (request_resource(pres, res)) {
1431                 printk(KERN_DEBUG
1432                        "PCI %04x:%02x Cannot reserve VGA memory %pR\n",
1433                        pci_domain_nr(bus), bus->number, res);
1434                 kfree(res);
1435         }
1436 }
1437
1438 void __init pcibios_resource_survey(void)
1439 {
1440         struct pci_bus *b;
1441
1442         /* Allocate and assign resources */
1443         list_for_each_entry(b, &pci_root_buses, node)
1444                 pcibios_allocate_bus_resources(b);
1445         if (!pci_has_flag(PCI_REASSIGN_ALL_RSRC)) {
1446                 pcibios_allocate_resources(0);
1447                 pcibios_allocate_resources(1);
1448         }
1449
1450         /* Before we start assigning unassigned resource, we try to reserve
1451          * the low IO area and the VGA memory area if they intersect the
1452          * bus available resources to avoid allocating things on top of them
1453          */
1454         if (!pci_has_flag(PCI_PROBE_ONLY)) {
1455                 list_for_each_entry(b, &pci_root_buses, node)
1456                         pcibios_reserve_legacy_regions(b);
1457         }
1458
1459         /* Now, if the platform didn't decide to blindly trust the firmware,
1460          * we proceed to assigning things that were left unassigned
1461          */
1462         if (!pci_has_flag(PCI_PROBE_ONLY)) {
1463                 pr_debug("PCI: Assigning unassigned resources...\n");
1464                 pci_assign_unassigned_resources();
1465         }
1466
1467         /* Call machine dependent fixup */
1468         if (ppc_md.pcibios_fixup)
1469                 ppc_md.pcibios_fixup();
1470 }
1471
1472 /* This is used by the PCI hotplug driver to allocate resource
1473  * of newly plugged busses. We can try to consolidate with the
1474  * rest of the code later, for now, keep it as-is as our main
1475  * resource allocation function doesn't deal with sub-trees yet.
1476  */
1477 void pcibios_claim_one_bus(struct pci_bus *bus)
1478 {
1479         struct pci_dev *dev;
1480         struct pci_bus *child_bus;
1481
1482         list_for_each_entry(dev, &bus->devices, bus_list) {
1483                 int i;
1484
1485                 for (i = 0; i < PCI_NUM_RESOURCES; i++) {
1486                         struct resource *r = &dev->resource[i];
1487
1488                         if (r->parent || !r->start || !r->flags)
1489                                 continue;
1490
1491                         pr_debug("PCI: Claiming %s: Resource %d: %pR\n",
1492                                  pci_name(dev), i, r);
1493
1494                         if (pci_claim_resource(dev, i) == 0)
1495                                 continue;
1496
1497                         pci_claim_bridge_resource(dev, i);
1498                 }
1499         }
1500
1501         list_for_each_entry(child_bus, &bus->children, node)
1502                 pcibios_claim_one_bus(child_bus);
1503 }
1504 EXPORT_SYMBOL_GPL(pcibios_claim_one_bus);
1505
1506
1507 /* pcibios_finish_adding_to_bus
1508  *
1509  * This is to be called by the hotplug code after devices have been
1510  * added to a bus, this include calling it for a PHB that is just
1511  * being added
1512  */
1513 void pcibios_finish_adding_to_bus(struct pci_bus *bus)
1514 {
1515         pr_debug("PCI: Finishing adding to hotplug bus %04x:%02x\n",
1516                  pci_domain_nr(bus), bus->number);
1517
1518         /* Allocate bus and devices resources */
1519         pcibios_allocate_bus_resources(bus);
1520         pcibios_claim_one_bus(bus);
1521         if (!pci_has_flag(PCI_PROBE_ONLY)) {
1522                 if (bus->self)
1523                         pci_assign_unassigned_bridge_resources(bus->self);
1524                 else
1525                         pci_assign_unassigned_bus_resources(bus);
1526         }
1527
1528         /* Fixup EEH */
1529         eeh_add_device_tree_late(bus);
1530
1531         /* Add new devices to global lists.  Register in proc, sysfs. */
1532         pci_bus_add_devices(bus);
1533
1534         /* sysfs files should only be added after devices are added */
1535         eeh_add_sysfs_files(bus);
1536 }
1537 EXPORT_SYMBOL_GPL(pcibios_finish_adding_to_bus);
1538
1539 int pcibios_enable_device(struct pci_dev *dev, int mask)
1540 {
1541         struct pci_controller *phb = pci_bus_to_host(dev->bus);
1542
1543         if (phb->controller_ops.enable_device_hook)
1544                 if (!phb->controller_ops.enable_device_hook(dev))
1545                         return -EINVAL;
1546
1547         return pci_enable_resources(dev, mask);
1548 }
1549
1550 void pcibios_disable_device(struct pci_dev *dev)
1551 {
1552         struct pci_controller *phb = pci_bus_to_host(dev->bus);
1553
1554         if (phb->controller_ops.disable_device)
1555                 phb->controller_ops.disable_device(dev);
1556 }
1557
1558 resource_size_t pcibios_io_space_offset(struct pci_controller *hose)
1559 {
1560         return (unsigned long) hose->io_base_virt - _IO_BASE;
1561 }
1562
1563 static void pcibios_setup_phb_resources(struct pci_controller *hose,
1564                                         struct list_head *resources)
1565 {
1566         struct resource *res;
1567         resource_size_t offset;
1568         int i;
1569
1570         /* Hookup PHB IO resource */
1571         res = &hose->io_resource;
1572
1573         if (!res->flags) {
1574                 pr_debug("PCI: I/O resource not set for host"
1575                          " bridge %pOF (domain %d)\n",
1576                          hose->dn, hose->global_number);
1577         } else {
1578                 offset = pcibios_io_space_offset(hose);
1579
1580                 pr_debug("PCI: PHB IO resource    = %pR off 0x%08llx\n",
1581                          res, (unsigned long long)offset);
1582                 pci_add_resource_offset(resources, res, offset);
1583         }
1584
1585         /* Hookup PHB Memory resources */
1586         for (i = 0; i < 3; ++i) {
1587                 res = &hose->mem_resources[i];
1588                 if (!res->flags)
1589                         continue;
1590
1591                 offset = hose->mem_offset[i];
1592                 pr_debug("PCI: PHB MEM resource %d = %pR off 0x%08llx\n", i,
1593                          res, (unsigned long long)offset);
1594
1595                 pci_add_resource_offset(resources, res, offset);
1596         }
1597 }
1598
1599 /*
1600  * Null PCI config access functions, for the case when we can't
1601  * find a hose.
1602  */
1603 #define NULL_PCI_OP(rw, size, type)                                     \
1604 static int                                                              \
1605 null_##rw##_config_##size(struct pci_dev *dev, int offset, type val)    \
1606 {                                                                       \
1607         return PCIBIOS_DEVICE_NOT_FOUND;                                \
1608 }
1609
1610 static int
1611 null_read_config(struct pci_bus *bus, unsigned int devfn, int offset,
1612                  int len, u32 *val)
1613 {
1614         return PCIBIOS_DEVICE_NOT_FOUND;
1615 }
1616
1617 static int
1618 null_write_config(struct pci_bus *bus, unsigned int devfn, int offset,
1619                   int len, u32 val)
1620 {
1621         return PCIBIOS_DEVICE_NOT_FOUND;
1622 }
1623
1624 static struct pci_ops null_pci_ops =
1625 {
1626         .read = null_read_config,
1627         .write = null_write_config,
1628 };
1629
1630 /*
1631  * These functions are used early on before PCI scanning is done
1632  * and all of the pci_dev and pci_bus structures have been created.
1633  */
1634 static struct pci_bus *
1635 fake_pci_bus(struct pci_controller *hose, int busnr)
1636 {
1637         static struct pci_bus bus;
1638
1639         if (hose == NULL) {
1640                 printk(KERN_ERR "Can't find hose for PCI bus %d!\n", busnr);
1641         }
1642         bus.number = busnr;
1643         bus.sysdata = hose;
1644         bus.ops = hose? hose->ops: &null_pci_ops;
1645         return &bus;
1646 }
1647
1648 #define EARLY_PCI_OP(rw, size, type)                                    \
1649 int early_##rw##_config_##size(struct pci_controller *hose, int bus,    \
1650                                int devfn, int offset, type value)       \
1651 {                                                                       \
1652         return pci_bus_##rw##_config_##size(fake_pci_bus(hose, bus),    \
1653                                             devfn, offset, value);      \
1654 }
1655
1656 EARLY_PCI_OP(read, byte, u8 *)
1657 EARLY_PCI_OP(read, word, u16 *)
1658 EARLY_PCI_OP(read, dword, u32 *)
1659 EARLY_PCI_OP(write, byte, u8)
1660 EARLY_PCI_OP(write, word, u16)
1661 EARLY_PCI_OP(write, dword, u32)
1662
1663 int early_find_capability(struct pci_controller *hose, int bus, int devfn,
1664                           int cap)
1665 {
1666         return pci_bus_find_capability(fake_pci_bus(hose, bus), devfn, cap);
1667 }
1668
1669 struct device_node *pcibios_get_phb_of_node(struct pci_bus *bus)
1670 {
1671         struct pci_controller *hose = bus->sysdata;
1672
1673         return of_node_get(hose->dn);
1674 }
1675
1676 /**
1677  * pci_scan_phb - Given a pci_controller, setup and scan the PCI bus
1678  * @hose: Pointer to the PCI host controller instance structure
1679  */
1680 void pcibios_scan_phb(struct pci_controller *hose)
1681 {
1682         LIST_HEAD(resources);
1683         struct pci_bus *bus;
1684         struct device_node *node = hose->dn;
1685         int mode;
1686
1687         pr_debug("PCI: Scanning PHB %pOF\n", node);
1688
1689         /* Get some IO space for the new PHB */
1690         pcibios_setup_phb_io_space(hose);
1691
1692         /* Wire up PHB bus resources */
1693         pcibios_setup_phb_resources(hose, &resources);
1694
1695         hose->busn.start = hose->first_busno;
1696         hose->busn.end   = hose->last_busno;
1697         hose->busn.flags = IORESOURCE_BUS;
1698         pci_add_resource(&resources, &hose->busn);
1699
1700         /* Create an empty bus for the toplevel */
1701         bus = pci_create_root_bus(hose->parent, hose->first_busno,
1702                                   hose->ops, hose, &resources);
1703         if (bus == NULL) {
1704                 pr_err("Failed to create bus for PCI domain %04x\n",
1705                         hose->global_number);
1706                 pci_free_resource_list(&resources);
1707                 return;
1708         }
1709         hose->bus = bus;
1710
1711         /* Get probe mode and perform scan */
1712         mode = PCI_PROBE_NORMAL;
1713         if (node && hose->controller_ops.probe_mode)
1714                 mode = hose->controller_ops.probe_mode(bus);
1715         pr_debug("    probe mode: %d\n", mode);
1716         if (mode == PCI_PROBE_DEVTREE)
1717                 of_scan_bus(node, bus);
1718
1719         if (mode == PCI_PROBE_NORMAL) {
1720                 pci_bus_update_busn_res_end(bus, 255);
1721                 hose->last_busno = pci_scan_child_bus(bus);
1722                 pci_bus_update_busn_res_end(bus, hose->last_busno);
1723         }
1724
1725         /* Platform gets a chance to do some global fixups before
1726          * we proceed to resource allocation
1727          */
1728         if (ppc_md.pcibios_fixup_phb)
1729                 ppc_md.pcibios_fixup_phb(hose);
1730
1731         /* Configure PCI Express settings */
1732         if (bus && !pci_has_flag(PCI_PROBE_ONLY)) {
1733                 struct pci_bus *child;
1734                 list_for_each_entry(child, &bus->children, node)
1735                         pcie_bus_configure_settings(child);
1736         }
1737 }
1738 EXPORT_SYMBOL_GPL(pcibios_scan_phb);
1739
1740 static void fixup_hide_host_resource_fsl(struct pci_dev *dev)
1741 {
1742         int i, class = dev->class >> 8;
1743         /* When configured as agent, programing interface = 1 */
1744         int prog_if = dev->class & 0xf;
1745
1746         if ((class == PCI_CLASS_PROCESSOR_POWERPC ||
1747              class == PCI_CLASS_BRIDGE_OTHER) &&
1748                 (dev->hdr_type == PCI_HEADER_TYPE_NORMAL) &&
1749                 (prog_if == 0) &&
1750                 (dev->bus->parent == NULL)) {
1751                 for (i = 0; i < DEVICE_COUNT_RESOURCE; i++) {
1752                         dev->resource[i].start = 0;
1753                         dev->resource[i].end = 0;
1754                         dev->resource[i].flags = 0;
1755                 }
1756         }
1757 }
1758 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_MOTOROLA, PCI_ANY_ID, fixup_hide_host_resource_fsl);
1759 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_FREESCALE, PCI_ANY_ID, fixup_hide_host_resource_fsl);