arch/powerpc/kernel/pci-common.c

   1 /*
   2  * Contains common pci routines for ALL ppc platform
   3  * (based on pci_32.c and pci_64.c)
   4  *
   5  * Port for PPC64 David Engebretsen, IBM Corp.
   6  * Contains common pci routines for ppc64 platform, pSeries and iSeries brands.
   7  *
   8  * Copyright (C) 2003 Anton Blanchard <anton@au.ibm.com>, IBM
   9  *   Rework, based on alpha PCI code.
  10  *
  11  * Common pmac/prep/chrp pci routines. -- Cort
  12  *
  13  * This program is free software; you can redistribute it and/or
  14  * modify it under the terms of the GNU General Public License
  15  * as published by the Free Software Foundation; either version
  16  * 2 of the License, or (at your option) any later version.
  17  */
  18
  19 #include <linux/kernel.h>
  20 #include <linux/pci.h>
  21 #include <linux/string.h>
  22 #include <linux/init.h>
  23 #include <linux/bootmem.h>
  24 #include <linux/mm.h>
  25 #include <linux/list.h>
  26 #include <linux/syscalls.h>
  27 #include <linux/irq.h>
  28 #include <linux/vmalloc.h>
  29
  30 #include <asm/processor.h>
  31 #include <asm/io.h>
  32 #include <asm/prom.h>
  33 #include <asm/pci-bridge.h>
  34 #include <asm/byteorder.h>
  35 #include <asm/machdep.h>
  36 #include <asm/ppc-pci.h>
  37 #include <asm/firmware.h>
  38 #include <asm/eeh.h>
  39
  40 static DEFINE_SPINLOCK(hose_spinlock);
  41 LIST_HEAD(hose_list);
  42
  43 /* XXX kill that some day ... */
  44 static int global_phb_number;           /* Global phb counter */
  45
  46 /* ISA Memory physical address */
  47 resource_size_t isa_mem_base;
  48
  49 /* Default PCI flags is 0 on ppc32, modified at boot on ppc64 */
  50 unsigned int ppc_pci_flags = 0;
  51
  52
  53 static struct dma_map_ops *pci_dma_ops = &dma_direct_ops;
  54
  55 void set_pci_dma_ops(struct dma_map_ops *dma_ops)
  56 {
  57         pci_dma_ops = dma_ops;
  58 }
  59
  60 struct dma_map_ops *get_pci_dma_ops(void)
  61 {
  62         return pci_dma_ops;
  63 }
  64 EXPORT_SYMBOL(get_pci_dma_ops);
  65
  66 struct pci_controller *pcibios_alloc_controller(struct device_node *dev)
  67 {
  68         struct pci_controller *phb;
  69
  70         phb = zalloc_maybe_bootmem(sizeof(struct pci_controller), GFP_KERNEL);
  71         if (phb == NULL)
  72                 return NULL;
  73         spin_lock(&hose_spinlock);
  74         phb->global_number = global_phb_number++;
  75         list_add_tail(&phb->list_node, &hose_list);
  76         spin_unlock(&hose_spinlock);
  77         phb->dn = dev;
  78         phb->is_dynamic = mem_init_done;
  79 #ifdef CONFIG_PPC64
  80         if (dev) {
  81                 int nid = of_node_to_nid(dev);
  82
  83                 if (nid < 0 || !node_online(nid))
  84                         nid = -1;
  85
  86                 PHB_SET_NODE(phb, nid);
  87         }
  88 #endif
  89         return phb;
  90 }
  91
  92 void pcibios_free_controller(struct pci_controller *phb)
  93 {
  94         spin_lock(&hose_spinlock);
  95         list_del(&phb->list_node);
  96         spin_unlock(&hose_spinlock);
  97
  98         if (phb->is_dynamic)
  99                 kfree(phb);
 100 }
 101
 102 static resource_size_t pcibios_io_size(const struct pci_controller *hose)
 103 {
 104 #ifdef CONFIG_PPC64
 105         return hose->pci_io_size;
 106 #else
 107         return hose->io_resource.end - hose->io_resource.start + 1;
 108 #endif
 109 }
 110
 111 int pcibios_vaddr_is_ioport(void __iomem *address)
 112 {
 113         int ret = 0;
 114         struct pci_controller *hose;
 115         resource_size_t size;
 116
 117         spin_lock(&hose_spinlock);
 118         list_for_each_entry(hose, &hose_list, list_node) {
 119                 size = pcibios_io_size(hose);
 120                 if (address >= hose->io_base_virt &&
 121                     address < (hose->io_base_virt + size)) {
 122                         ret = 1;
 123                         break;
 124                 }
 125         }
 126         spin_unlock(&hose_spinlock);
 127         return ret;
 128 }
 129
 130 unsigned long pci_address_to_pio(phys_addr_t address)
 131 {
 132         struct pci_controller *hose;
 133         resource_size_t size;
 134         unsigned long ret = ~0;
 135
 136         spin_lock(&hose_spinlock);
 137         list_for_each_entry(hose, &hose_list, list_node) {
 138                 size = pcibios_io_size(hose);
 139                 if (address >= hose->io_base_phys &&
 140                     address < (hose->io_base_phys + size)) {
 141                         unsigned long base =
 142                                 (unsigned long)hose->io_base_virt - _IO_BASE;
 143                         ret = base + (address - hose->io_base_phys);
 144                         break;
 145                 }
 146         }
 147         spin_unlock(&hose_spinlock);
 148
 149         return ret;
 150 }
 151 EXPORT_SYMBOL_GPL(pci_address_to_pio);
 152
 153 /*
 154  * Return the domain number for this bus.
 155  */
 156 int pci_domain_nr(struct pci_bus *bus)
 157 {
 158         struct pci_controller *hose = pci_bus_to_host(bus);
 159
 160         return hose->global_number;
 161 }
 162 EXPORT_SYMBOL(pci_domain_nr);
 163
 164 /* This routine is meant to be used early during boot, when the
 165  * PCI bus numbers have not yet been assigned, and you need to
 166  * issue PCI config cycles to an OF device.
 167  * It could also be used to "fix" RTAS config cycles if you want
 168  * to set pci_assign_all_buses to 1 and still use RTAS for PCI
 169  * config cycles.
 170  */
 171 struct pci_controller* pci_find_hose_for_OF_device(struct device_node* node)
 172 {
 173         while(node) {
 174                 struct pci_controller *hose, *tmp;
 175                 list_for_each_entry_safe(hose, tmp, &hose_list, list_node)
 176                         if (hose->dn == node)
 177                                 return hose;
 178                 node = node->parent;
 179         }
 180         return NULL;
 181 }
 182
 183 static ssize_t pci_show_devspec(struct device *dev,
 184                 struct device_attribute *attr, char *buf)
 185 {
 186         struct pci_dev *pdev;
 187         struct device_node *np;
 188
 189         pdev = to_pci_dev (dev);
 190         np = pci_device_to_OF_node(pdev);
 191         if (np == NULL || np->full_name == NULL)
 192                 return 0;
 193         return sprintf(buf, "%s", np->full_name);
 194 }
 195 static DEVICE_ATTR(devspec, S_IRUGO, pci_show_devspec, NULL);
 196
 197 /* Add sysfs properties */
 198 int pcibios_add_platform_entries(struct pci_dev *pdev)
 199 {
 200         return device_create_file(&pdev->dev, &dev_attr_devspec);
 201 }
 202
 203 char __devinit *pcibios_setup(char *str)
 204 {
 205         return str;
 206 }
 207
 208 /*
 209  * Reads the interrupt pin to determine if interrupt is use by card.
 210  * If the interrupt is used, then gets the interrupt line from the
 211  * openfirmware and sets it in the pci_dev and pci_config line.
 212  */
 213 int pci_read_irq_line(struct pci_dev *pci_dev)
 214 {
 215         struct of_irq oirq;
 216         unsigned int virq;
 217
 218         /* The current device-tree that iSeries generates from the HV
 219          * PCI informations doesn't contain proper interrupt routing,
 220          * and all the fallback would do is print out crap, so we
 221          * don't attempt to resolve the interrupts here at all, some
 222          * iSeries specific fixup does it.
 223          *
 224          * In the long run, we will hopefully fix the generated device-tree
 225          * instead.
 226          */
 227 #ifdef CONFIG_PPC_ISERIES
 228         if (firmware_has_feature(FW_FEATURE_ISERIES))
 229                 return -1;
 230 #endif
 231
 232         pr_debug("PCI: Try to map irq for %s...\n", pci_name(pci_dev));
 233
 234 #ifdef DEBUG
 235         memset(&oirq, 0xff, sizeof(oirq));
 236 #endif
 237         /* Try to get a mapping from the device-tree */
 238         if (of_irq_map_pci(pci_dev, &oirq)) {
 239                 u8 line, pin;
 240
 241                 /* If that fails, lets fallback to what is in the config
 242                  * space and map that through the default controller. We
 243                  * also set the type to level low since that's what PCI
 244                  * interrupts are. If your platform does differently, then
 245                  * either provide a proper interrupt tree or don't use this
 246                  * function.
 247                  */
 248                 if (pci_read_config_byte(pci_dev, PCI_INTERRUPT_PIN, &pin))
 249                         return -1;
 250                 if (pin == 0)
 251                         return -1;
 252                 if (pci_read_config_byte(pci_dev, PCI_INTERRUPT_LINE, &line) ||
 253                     line == 0xff || line == 0) {
 254                         return -1;
 255                 }
 256                 pr_debug(" No map ! Using line %d (pin %d) from PCI config\n",
 257                          line, pin);
 258
 259                 virq = irq_create_mapping(NULL, line);
 260                 if (virq != NO_IRQ)
 261                         set_irq_type(virq, IRQ_TYPE_LEVEL_LOW);
 262         } else {
 263                 pr_debug(" Got one, spec %d cells (0x%08x 0x%08x...) on %s\n",
 264                          oirq.size, oirq.specifier[0], oirq.specifier[1],
 265                          oirq.controller ? oirq.controller->full_name :
 266                          "<default>");
 267
 268                 virq = irq_create_of_mapping(oirq.controller, oirq.specifier,
 269                                              oirq.size);
 270         }
 271         if(virq == NO_IRQ) {
 272                 pr_debug(" Failed to map !\n");
 273                 return -1;
 274         }
 275
 276         pr_debug(" Mapped to linux irq %d\n", virq);
 277
 278         pci_dev->irq = virq;
 279
 280         return 0;
 281 }
 282 EXPORT_SYMBOL(pci_read_irq_line);
 283
 284 /*
 285  * Platform support for /proc/bus/pci/X/Y mmap()s,
 286  * modelled on the sparc64 implementation by Dave Miller.
 287  *  -- paulus.
 288  */
 289
 290 /*
 291  * Adjust vm_pgoff of VMA such that it is the physical page offset
 292  * corresponding to the 32-bit pci bus offset for DEV requested by the user.
 293  *
 294  * Basically, the user finds the base address for his device which he wishes
 295  * to mmap.  They read the 32-bit value from the config space base register,
 296  * add whatever PAGE_SIZE multiple offset they wish, and feed this into the
 297  * offset parameter of mmap on /proc/bus/pci/XXX for that device.
 298  *
 299  * Returns negative error code on failure, zero on success.
 300  */
 301 static struct resource *__pci_mmap_make_offset(struct pci_dev *dev,
 302                                                resource_size_t *offset,
 303                                                enum pci_mmap_state mmap_state)
 304 {
 305         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 306         unsigned long io_offset = 0;
 307         int i, res_bit;
 308
 309         if (hose == 0)
 310                 return NULL;            /* should never happen */
 311
 312         /* If memory, add on the PCI bridge address offset */
 313         if (mmap_state == pci_mmap_mem) {
 314 #if 0 /* See comment in pci_resource_to_user() for why this is disabled */
 315                 *offset += hose->pci_mem_offset;
 316 #endif
 317                 res_bit = IORESOURCE_MEM;
 318         } else {
 319                 io_offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 320                 *offset += io_offset;
 321                 res_bit = IORESOURCE_IO;
 322         }
 323
 324         /*
 325          * Check that the offset requested corresponds to one of the
 326          * resources of the device.
 327          */
 328         for (i = 0; i <= PCI_ROM_RESOURCE; i++) {
 329                 struct resource *rp = &dev->resource[i];
 330                 int flags = rp->flags;
 331
 332                 /* treat ROM as memory (should be already) */
 333                 if (i == PCI_ROM_RESOURCE)
 334                         flags |= IORESOURCE_MEM;
 335
 336                 /* Active and same type? */
 337                 if ((flags & res_bit) == 0)
 338                         continue;
 339
 340                 /* In the range of this resource? */
 341                 if (*offset < (rp->start & PAGE_MASK) || *offset > rp->end)
 342                         continue;
 343
 344                 /* found it! construct the final physical address */
 345                 if (mmap_state == pci_mmap_io)
 346                         *offset += hose->io_base_phys - io_offset;
 347                 return rp;
 348         }
 349
 350         return NULL;
 351 }
 352
 353 /*
 354  * Set vm_page_prot of VMA, as appropriate for this architecture, for a pci
 355  * device mapping.
 356  */
 357 static pgprot_t __pci_mmap_set_pgprot(struct pci_dev *dev, struct resource *rp,
 358                                       pgprot_t protection,
 359                                       enum pci_mmap_state mmap_state,
 360                                       int write_combine)
 361 {
 362         unsigned long prot = pgprot_val(protection);
 363
 364         /* Write combine is always 0 on non-memory space mappings. On
 365          * memory space, if the user didn't pass 1, we check for a
 366          * "prefetchable" resource. This is a bit hackish, but we use
 367          * this to workaround the inability of /sysfs to provide a write
 368          * combine bit
 369          */
 370         if (mmap_state != pci_mmap_mem)
 371                 write_combine = 0;
 372         else if (write_combine == 0) {
 373                 if (rp->flags & IORESOURCE_PREFETCH)
 374                         write_combine = 1;
 375         }
 376
 377         /* XXX would be nice to have a way to ask for write-through */
 378         if (write_combine)
 379                 return pgprot_noncached_wc(prot);
 380         else
 381                 return pgprot_noncached(prot);
 382 }
 383
 384 /*
 385  * This one is used by /dev/mem and fbdev who have no clue about the
 386  * PCI device, it tries to find the PCI device first and calls the
 387  * above routine
 388  */
 389 pgprot_t pci_phys_mem_access_prot(struct file *file,
 390                                   unsigned long pfn,
 391                                   unsigned long size,
 392                                   pgprot_t prot)
 393 {
 394         struct pci_dev *pdev = NULL;
 395         struct resource *found = NULL;
 396         resource_size_t offset = ((resource_size_t)pfn) << PAGE_SHIFT;
 397         int i;
 398
 399         if (page_is_ram(pfn))
 400                 return prot;
 401
 402         prot = pgprot_noncached(prot);
 403         for_each_pci_dev(pdev) {
 404                 for (i = 0; i <= PCI_ROM_RESOURCE; i++) {
 405                         struct resource *rp = &pdev->resource[i];
 406                         int flags = rp->flags;
 407
 408                         /* Active and same type? */
 409                         if ((flags & IORESOURCE_MEM) == 0)
 410                                 continue;
 411                         /* In the range of this resource? */
 412                         if (offset < (rp->start & PAGE_MASK) ||
 413                             offset > rp->end)
 414                                 continue;
 415                         found = rp;
 416                         break;
 417                 }
 418                 if (found)
 419                         break;
 420         }
 421         if (found) {
 422                 if (found->flags & IORESOURCE_PREFETCH)
 423                         prot = pgprot_noncached_wc(prot);
 424                 pci_dev_put(pdev);
 425         }
 426
 427         pr_debug("PCI: Non-PCI map for %llx, prot: %lx\n",
 428                  (unsigned long long)offset, pgprot_val(prot));
 429
 430         return prot;
 431 }
 432
 433
 434 /*
 435  * Perform the actual remap of the pages for a PCI device mapping, as
 436  * appropriate for this architecture.  The region in the process to map
 437  * is described by vm_start and vm_end members of VMA, the base physical
 438  * address is found in vm_pgoff.
 439  * The pci device structure is provided so that architectures may make mapping
 440  * decisions on a per-device or per-bus basis.
 441  *
 442  * Returns a negative error code on failure, zero on success.
 443  */
 444 int pci_mmap_page_range(struct pci_dev *dev, struct vm_area_struct *vma,
 445                         enum pci_mmap_state mmap_state, int write_combine)
 446 {
 447         resource_size_t offset =
 448                 ((resource_size_t)vma->vm_pgoff) << PAGE_SHIFT;
 449         struct resource *rp;
 450         int ret;
 451
 452         rp = __pci_mmap_make_offset(dev, &offset, mmap_state);
 453         if (rp == NULL)
 454                 return -EINVAL;
 455
 456         vma->vm_pgoff = offset >> PAGE_SHIFT;
 457         vma->vm_page_prot = __pci_mmap_set_pgprot(dev, rp,
 458                                                   vma->vm_page_prot,
 459                                                   mmap_state, write_combine);
 460
 461         ret = remap_pfn_range(vma, vma->vm_start, vma->vm_pgoff,
 462                                vma->vm_end - vma->vm_start, vma->vm_page_prot);
 463
 464         return ret;
 465 }
 466
 467 /* This provides legacy IO read access on a bus */
 468 int pci_legacy_read(struct pci_bus *bus, loff_t port, u32 *val, size_t size)
 469 {
 470         unsigned long offset;
 471         struct pci_controller *hose = pci_bus_to_host(bus);
 472         struct resource *rp = &hose->io_resource;
 473         void __iomem *addr;
 474
 475         /* Check if port can be supported by that bus. We only check
 476          * the ranges of the PHB though, not the bus itself as the rules
 477          * for forwarding legacy cycles down bridges are not our problem
 478          * here. So if the host bridge supports it, we do it.
 479          */
 480         offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 481         offset += port;
 482
 483         if (!(rp->flags & IORESOURCE_IO))
 484                 return -ENXIO;
 485         if (offset < rp->start || (offset + size) > rp->end)
 486                 return -ENXIO;
 487         addr = hose->io_base_virt + port;
 488
 489         switch(size) {
 490         case 1:
 491                 *((u8 *)val) = in_8(addr);
 492                 return 1;
 493         case 2:
 494                 if (port & 1)
 495                         return -EINVAL;
 496                 *((u16 *)val) = in_le16(addr);
 497                 return 2;
 498         case 4:
 499                 if (port & 3)
 500                         return -EINVAL;
 501                 *((u32 *)val) = in_le32(addr);
 502                 return 4;
 503         }
 504         return -EINVAL;
 505 }
 506
 507 /* This provides legacy IO write access on a bus */
 508 int pci_legacy_write(struct pci_bus *bus, loff_t port, u32 val, size_t size)
 509 {
 510         unsigned long offset;
 511         struct pci_controller *hose = pci_bus_to_host(bus);
 512         struct resource *rp = &hose->io_resource;
 513         void __iomem *addr;
 514
 515         /* Check if port can be supported by that bus. We only check
 516          * the ranges of the PHB though, not the bus itself as the rules
 517          * for forwarding legacy cycles down bridges are not our problem
 518          * here. So if the host bridge supports it, we do it.
 519          */
 520         offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 521         offset += port;
 522
 523         if (!(rp->flags & IORESOURCE_IO))
 524                 return -ENXIO;
 525         if (offset < rp->start || (offset + size) > rp->end)
 526                 return -ENXIO;
 527         addr = hose->io_base_virt + port;
 528
 529         /* WARNING: The generic code is idiotic. It gets passed a pointer
 530          * to what can be a 1, 2 or 4 byte quantity and always reads that
 531          * as a u32, which means that we have to correct the location of
 532          * the data read within those 32 bits for size 1 and 2
 533          */
 534         switch(size) {
 535         case 1:
 536                 out_8(addr, val >> 24);
 537                 return 1;
 538         case 2:
 539                 if (port & 1)
 540                         return -EINVAL;
 541                 out_le16(addr, val >> 16);
 542                 return 2;
 543         case 4:
 544                 if (port & 3)
 545                         return -EINVAL;
 546                 out_le32(addr, val);
 547                 return 4;
 548         }
 549         return -EINVAL;
 550 }
 551
 552 /* This provides legacy IO or memory mmap access on a bus */
 553 int pci_mmap_legacy_page_range(struct pci_bus *bus,
 554                                struct vm_area_struct *vma,
 555                                enum pci_mmap_state mmap_state)
 556 {
 557         struct pci_controller *hose = pci_bus_to_host(bus);
 558         resource_size_t offset =
 559                 ((resource_size_t)vma->vm_pgoff) << PAGE_SHIFT;
 560         resource_size_t size = vma->vm_end - vma->vm_start;
 561         struct resource *rp;
 562
 563         pr_debug("pci_mmap_legacy_page_range(%04x:%02x, %s @%llx..%llx)\n",
 564                  pci_domain_nr(bus), bus->number,
 565                  mmap_state == pci_mmap_mem ? "MEM" : "IO",
 566                  (unsigned long long)offset,
 567                  (unsigned long long)(offset + size - 1));
 568
 569         if (mmap_state == pci_mmap_mem) {
 570                 /* Hack alert !
 571                  *
 572                  * Because X is lame and can fail starting if it gets an error trying
 573                  * to mmap legacy_mem (instead of just moving on without legacy memory
 574                  * access) we fake it here by giving it anonymous memory, effectively
 575                  * behaving just like /dev/zero
 576                  */
 577                 if ((offset + size) > hose->isa_mem_size) {
 578                         printk(KERN_DEBUG
 579                                "Process %s (pid:%d) mapped non-existing PCI legacy memory for 0%04x:%02x\n",
 580                                current->comm, current->pid, pci_domain_nr(bus), bus->number);
 581                         if (vma->vm_flags & VM_SHARED)
 582                                 return shmem_zero_setup(vma);
 583                         return 0;
 584                 }
 585                 offset += hose->isa_mem_phys;
 586         } else {
 587                 unsigned long io_offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 588                 unsigned long roffset = offset + io_offset;
 589                 rp = &hose->io_resource;
 590                 if (!(rp->flags & IORESOURCE_IO))
 591                         return -ENXIO;
 592                 if (roffset < rp->start || (roffset + size) > rp->end)
 593                         return -ENXIO;
 594                 offset += hose->io_base_phys;
 595         }
 596         pr_debug(" -> mapping phys %llx\n", (unsigned long long)offset);
 597
 598         vma->vm_pgoff = offset >> PAGE_SHIFT;
 599         vma->vm_page_prot = pgprot_noncached(vma->vm_page_prot);
 600         return remap_pfn_range(vma, vma->vm_start, vma->vm_pgoff,
 601                                vma->vm_end - vma->vm_start,
 602                                vma->vm_page_prot);
 603 }
 604
 605 void pci_resource_to_user(const struct pci_dev *dev, int bar,
 606                           const struct resource *rsrc,
 607                           resource_size_t *start, resource_size_t *end)
 608 {
 609         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 610         resource_size_t offset = 0;
 611
 612         if (hose == NULL)
 613                 return;
 614
 615         if (rsrc->flags & IORESOURCE_IO)
 616                 offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 617
 618         /* We pass a fully fixed up address to userland for MMIO instead of
 619          * a BAR value because X is lame and expects to be able to use that
 620          * to pass to /dev/mem !
 621          *
 622          * That means that we'll have potentially 64 bits values where some
 623          * userland apps only expect 32 (like X itself since it thinks only
 624          * Sparc has 64 bits MMIO) but if we don't do that, we break it on
 625          * 32 bits CHRPs :-(
 626          *
 627          * Hopefully, the sysfs insterface is immune to that gunk. Once X
 628          * has been fixed (and the fix spread enough), we can re-enable the
 629          * 2 lines below and pass down a BAR value to userland. In that case
 630          * we'll also have to re-enable the matching code in
 631          * __pci_mmap_make_offset().
 632          *
 633          * BenH.
 634          */
 635 #if 0
 636         else if (rsrc->flags & IORESOURCE_MEM)
 637                 offset = hose->pci_mem_offset;
 638 #endif
 639
 640         *start = rsrc->start - offset;
 641         *end = rsrc->end - offset;
 642 }
 643
 644 /**
 645  * pci_process_bridge_OF_ranges - Parse PCI bridge resources from device tree
 646  * @hose: newly allocated pci_controller to be setup
 647  * @dev: device node of the host bridge
 648  * @primary: set if primary bus (32 bits only, soon to be deprecated)
 649  *
 650  * This function will parse the "ranges" property of a PCI host bridge device
 651  * node and setup the resource mapping of a pci controller based on its
 652  * content.
 653  *
 654  * Life would be boring if it wasn't for a few issues that we have to deal
 655  * with here:
 656  *
 657  *   - We can only cope with one IO space range and up to 3 Memory space
 658  *     ranges. However, some machines (thanks Apple !) tend to split their
 659  *     space into lots of small contiguous ranges. So we have to coalesce.
 660  *
 661  *   - We can only cope with all memory ranges having the same offset
 662  *     between CPU addresses and PCI addresses. Unfortunately, some bridges
 663  *     are setup for a large 1:1 mapping along with a small "window" which
 664  *     maps PCI address 0 to some arbitrary high address of the CPU space in
 665  *     order to give access to the ISA memory hole.
 666  *     The way out of here that I've chosen for now is to always set the
 667  *     offset based on the first resource found, then override it if we
 668  *     have a different offset and the previous was set by an ISA hole.
 669  *
 670  *   - Some busses have IO space not starting at 0, which causes trouble with
 671  *     the way we do our IO resource renumbering. The code somewhat deals with
 672  *     it for 64 bits but I would expect problems on 32 bits.
 673  *
 674  *   - Some 32 bits platforms such as 4xx can have physical space larger than
 675  *     32 bits so we need to use 64 bits values for the parsing
 676  */
 677 void __devinit pci_process_bridge_OF_ranges(struct pci_controller *hose,
 678                                             struct device_node *dev,
 679                                             int primary)
 680 {
 681         const u32 *ranges;
 682         int rlen;
 683         int pna = of_n_addr_cells(dev);
 684         int np = pna + 5;
 685         int memno = 0, isa_hole = -1;
 686         u32 pci_space;
 687         unsigned long long pci_addr, cpu_addr, pci_next, cpu_next, size;
 688         unsigned long long isa_mb = 0;
 689         struct resource *res;
 690
 691         printk(KERN_INFO "PCI host bridge %s %s ranges:\n",
 692                dev->full_name, primary ? "(primary)" : "");
 693
 694         /* Get ranges property */
 695         ranges = of_get_property(dev, "ranges", &rlen);
 696         if (ranges == NULL)
 697                 return;
 698
 699         /* Parse it */
 700         while ((rlen -= np * 4) >= 0) {
 701                 /* Read next ranges element */
 702                 pci_space = ranges[0];
 703                 pci_addr = of_read_number(ranges + 1, 2);
 704                 cpu_addr = of_translate_address(dev, ranges + 3);
 705                 size = of_read_number(ranges + pna + 3, 2);
 706                 ranges += np;
 707
 708                 /* If we failed translation or got a zero-sized region
 709                  * (some FW try to feed us with non sensical zero sized regions
 710                  * such as power3 which look like some kind of attempt at exposing
 711                  * the VGA memory hole)
 712                  */
 713                 if (cpu_addr == OF_BAD_ADDR || size == 0)
 714                         continue;
 715
 716                 /* Now consume following elements while they are contiguous */
 717                 for (; rlen >= np * sizeof(u32);
 718                      ranges += np, rlen -= np * 4) {
 719                         if (ranges[0] != pci_space)
 720                                 break;
 721                         pci_next = of_read_number(ranges + 1, 2);
 722                         cpu_next = of_translate_address(dev, ranges + 3);
 723                         if (pci_next != pci_addr + size ||
 724                             cpu_next != cpu_addr + size)
 725                                 break;
 726                         size += of_read_number(ranges + pna + 3, 2);
 727                 }
 728
 729                 /* Act based on address space type */
 730                 res = NULL;
 731                 switch ((pci_space >> 24) & 0x3) {
 732                 case 1:         /* PCI IO space */
 733                         printk(KERN_INFO
 734                                "  IO 0x%016llx..0x%016llx -> 0x%016llx\n",
 735                                cpu_addr, cpu_addr + size - 1, pci_addr);
 736
 737                         /* We support only one IO range */
 738                         if (hose->pci_io_size) {
 739                                 printk(KERN_INFO
 740                                        " \\--> Skipped (too many) !\n");
 741                                 continue;
 742                         }
 743 #ifdef CONFIG_PPC32
 744                         /* On 32 bits, limit I/O space to 16MB */
 745                         if (size > 0x01000000)
 746                                 size = 0x01000000;
 747
 748                         /* 32 bits needs to map IOs here */
 749                         hose->io_base_virt = ioremap(cpu_addr, size);
 750
 751                         /* Expect trouble if pci_addr is not 0 */
 752                         if (primary)
 753                                 isa_io_base =
 754                                         (unsigned long)hose->io_base_virt;
 755 #endif /* CONFIG_PPC32 */
 756                         /* pci_io_size and io_base_phys always represent IO
 757                          * space starting at 0 so we factor in pci_addr
 758                          */
 759                         hose->pci_io_size = pci_addr + size;
 760                         hose->io_base_phys = cpu_addr - pci_addr;
 761
 762                         /* Build resource */
 763                         res = &hose->io_resource;
 764                         res->flags = IORESOURCE_IO;
 765                         res->start = pci_addr;
 766                         break;
 767                 case 2:         /* PCI Memory space */
 768                 case 3:         /* PCI 64 bits Memory space */
 769                         printk(KERN_INFO
 770                                " MEM 0x%016llx..0x%016llx -> 0x%016llx %s\n",
 771                                cpu_addr, cpu_addr + size - 1, pci_addr,
 772                                (pci_space & 0x40000000) ? "Prefetch" : "");
 773
 774                         /* We support only 3 memory ranges */
 775                         if (memno >= 3) {
 776                                 printk(KERN_INFO
 777                                        " \\--> Skipped (too many) !\n");
 778                                 continue;
 779                         }
 780                         /* Handles ISA memory hole space here */
 781                         if (pci_addr == 0) {
 782                                 isa_mb = cpu_addr;
 783                                 isa_hole = memno;
 784                                 if (primary || isa_mem_base == 0)
 785                                         isa_mem_base = cpu_addr;
 786                                 hose->isa_mem_phys = cpu_addr;
 787                                 hose->isa_mem_size = size;
 788                         }
 789
 790                         /* We get the PCI/Mem offset from the first range or
 791                          * the, current one if the offset came from an ISA
 792                          * hole. If they don't match, bugger.
 793                          */
 794                         if (memno == 0 ||
 795                             (isa_hole >= 0 && pci_addr != 0 &&
 796                              hose->pci_mem_offset == isa_mb))
 797                                 hose->pci_mem_offset = cpu_addr - pci_addr;
 798                         else if (pci_addr != 0 &&
 799                                  hose->pci_mem_offset != cpu_addr - pci_addr) {
 800                                 printk(KERN_INFO
 801                                        " \\--> Skipped (offset mismatch) !\n");
 802                                 continue;
 803                         }
 804
 805                         /* Build resource */
 806                         res = &hose->mem_resources[memno++];
 807                         res->flags = IORESOURCE_MEM;
 808                         if (pci_space & 0x40000000)
 809                                 res->flags |= IORESOURCE_PREFETCH;
 810                         res->start = cpu_addr;
 811                         break;
 812                 }
 813                 if (res != NULL) {
 814                         res->name = dev->full_name;
 815                         res->end = res->start + size - 1;
 816                         res->parent = NULL;
 817                         res->sibling = NULL;
 818                         res->child = NULL;
 819                 }
 820         }
 821
 822         /* If there's an ISA hole and the pci_mem_offset is -not- matching
 823          * the ISA hole offset, then we need to remove the ISA hole from
 824          * the resource list for that brige
 825          */
 826         if (isa_hole >= 0 && hose->pci_mem_offset != isa_mb) {
 827                 unsigned int next = isa_hole + 1;
 828                 printk(KERN_INFO " Removing ISA hole at 0x%016llx\n", isa_mb);
 829                 if (next < memno)
 830                         memmove(&hose->mem_resources[isa_hole],
 831                                 &hose->mem_resources[next],
 832                                 sizeof(struct resource) * (memno - next));
 833                 hose->mem_resources[--memno].flags = 0;
 834         }
 835 }
 836
 837 /* Decide whether to display the domain number in /proc */
 838 int pci_proc_domain(struct pci_bus *bus)
 839 {
 840         struct pci_controller *hose = pci_bus_to_host(bus);
 841
 842         if (!(ppc_pci_flags & PPC_PCI_ENABLE_PROC_DOMAINS))
 843                 return 0;
 844         if (ppc_pci_flags & PPC_PCI_COMPAT_DOMAIN_0)
 845                 return hose->global_number != 0;
 846         return 1;
 847 }
 848
 849 void pcibios_resource_to_bus(struct pci_dev *dev, struct pci_bus_region *region,
 850                              struct resource *res)
 851 {
 852         resource_size_t offset = 0, mask = (resource_size_t)-1;
 853         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 854
 855         if (!hose)
 856                 return;
 857         if (res->flags & IORESOURCE_IO) {
 858                 offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 859                 mask = 0xffffffffu;
 860         } else if (res->flags & IORESOURCE_MEM)
 861                 offset = hose->pci_mem_offset;
 862
 863         region->start = (res->start - offset) & mask;
 864         region->end = (res->end - offset) & mask;
 865 }
 866 EXPORT_SYMBOL(pcibios_resource_to_bus);
 867
 868 void pcibios_bus_to_resource(struct pci_dev *dev, struct resource *res,
 869                              struct pci_bus_region *region)
 870 {
 871         resource_size_t offset = 0, mask = (resource_size_t)-1;
 872         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 873
 874         if (!hose)
 875                 return;
 876         if (res->flags & IORESOURCE_IO) {
 877                 offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 878                 mask = 0xffffffffu;
 879         } else if (res->flags & IORESOURCE_MEM)
 880                 offset = hose->pci_mem_offset;
 881         res->start = (region->start + offset) & mask;
 882         res->end = (region->end + offset) & mask;
 883 }
 884 EXPORT_SYMBOL(pcibios_bus_to_resource);
 885
 886 /* Fixup a bus resource into a linux resource */
 887 static void __devinit fixup_resource(struct resource *res, struct pci_dev *dev)
 888 {
 889         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 890         resource_size_t offset = 0, mask = (resource_size_t)-1;
 891
 892         if (res->flags & IORESOURCE_IO) {
 893                 offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 894                 mask = 0xffffffffu;
 895         } else if (res->flags & IORESOURCE_MEM)
 896                 offset = hose->pci_mem_offset;
 897
 898         res->start = (res->start + offset) & mask;
 899         res->end = (res->end + offset) & mask;
 900 }
 901
 902
 903 /* This header fixup will do the resource fixup for all devices as they are
 904  * probed, but not for bridge ranges
 905  */
 906 static void __devinit pcibios_fixup_resources(struct pci_dev *dev)
 907 {
 908         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 909         int i;
 910
 911         if (!hose) {
 912                 printk(KERN_ERR "No host bridge for PCI dev %s !\n",
 913                        pci_name(dev));
 914                 return;
 915         }
 916         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++) {
 917                 struct resource *res = dev->resource + i;
 918                 if (!res->flags)
 919                         continue;
 920                 /* On platforms that have PPC_PCI_PROBE_ONLY set, we don't
 921                  * consider 0 as an unassigned BAR value. It's technically
 922                  * a valid value, but linux doesn't like it... so when we can
 923                  * re-assign things, we do so, but if we can't, we keep it
 924                  * around and hope for the best...
 925                  */
 926                 if (res->start == 0 && !(ppc_pci_flags & PPC_PCI_PROBE_ONLY)) {
 927                         pr_debug("PCI:%s Resource %d %016llx-%016llx [%x] is unassigned\n",
 928                                  pci_name(dev), i,
 929                                  (unsigned long long)res->start,
 930                                  (unsigned long long)res->end,
 931                                  (unsigned int)res->flags);
 932                         res->end -= res->start;
 933                         res->start = 0;
 934                         res->flags |= IORESOURCE_UNSET;
 935                         continue;
 936                 }
 937
 938                 pr_debug("PCI:%s Resource %d %016llx-%016llx [%x] fixup...\n",
 939                          pci_name(dev), i,
 940                          (unsigned long long)res->start,\
 941                          (unsigned long long)res->end,
 942                          (unsigned int)res->flags);
 943
 944                 fixup_resource(res, dev);
 945
 946                 pr_debug("PCI:%s            %016llx-%016llx\n",
 947                          pci_name(dev),
 948                          (unsigned long long)res->start,
 949                          (unsigned long long)res->end);
 950         }
 951
 952         /* Call machine specific resource fixup */
 953         if (ppc_md.pcibios_fixup_resources)
 954                 ppc_md.pcibios_fixup_resources(dev);
 955 }
 956 DECLARE_PCI_FIXUP_HEADER(PCI_ANY_ID, PCI_ANY_ID, pcibios_fixup_resources);
 957
 958 /* This function tries to figure out if a bridge resource has been initialized
 959  * by the firmware or not. It doesn't have to be absolutely bullet proof, but
 960  * things go more smoothly when it gets it right. It should covers cases such
 961  * as Apple "closed" bridge resources and bare-metal pSeries unassigned bridges
 962  */
 963 static int __devinit pcibios_uninitialized_bridge_resource(struct pci_bus *bus,
 964                                                            struct resource *res)
 965 {
 966         struct pci_controller *hose = pci_bus_to_host(bus);
 967         struct pci_dev *dev = bus->self;
 968         resource_size_t offset;
 969         u16 command;
 970         int i;
 971
 972         /* We don't do anything if PCI_PROBE_ONLY is set */
 973         if (ppc_pci_flags & PPC_PCI_PROBE_ONLY)
 974                 return 0;
 975
 976         /* Job is a bit different between memory and IO */
 977         if (res->flags & IORESOURCE_MEM) {
 978                 /* If the BAR is non-0 (res != pci_mem_offset) then it's probably been
 979                  * initialized by somebody
 980                  */
 981                 if (res->start != hose->pci_mem_offset)
 982                         return 0;
 983
 984                 /* The BAR is 0, let's check if memory decoding is enabled on
 985                  * the bridge. If not, we consider it unassigned
 986                  */
 987                 pci_read_config_word(dev, PCI_COMMAND, &command);
 988                 if ((command & PCI_COMMAND_MEMORY) == 0)
 989                         return 1;
 990
 991                 /* Memory decoding is enabled and the BAR is 0. If any of the bridge
 992                  * resources covers that starting address (0 then it's good enough for
 993                  * us for memory
 994                  */
 995                 for (i = 0; i < 3; i++) {
 996                         if ((hose->mem_resources[i].flags & IORESOURCE_MEM) &&
 997                             hose->mem_resources[i].start == hose->pci_mem_offset)
 998                                 return 0;
 999                 }
1000
1001                 /* Well, it starts at 0 and we know it will collide so we may as
1002                  * well consider it as unassigned. That covers the Apple case.
1003                  */
1004                 return 1;
1005         } else {
1006                 /* If the BAR is non-0, then we consider it assigned */
1007                 offset = (unsigned long)hose->io_base_virt - _IO_BASE;
1008                 if (((res->start - offset) & 0xfffffffful) != 0)
1009                         return 0;
1010
1011                 /* Here, we are a bit different than memory as typically IO space
1012                  * starting at low addresses -is- valid. What we do instead if that
1013                  * we consider as unassigned anything that doesn't have IO enabled
1014                  * in the PCI command register, and that's it.
1015                  */
1016                 pci_read_config_word(dev, PCI_COMMAND, &command);
1017                 if (command & PCI_COMMAND_IO)
1018                         return 0;
1019
1020                 /* It's starting at 0 and IO is disabled in the bridge, consider
1021                  * it unassigned
1022                  */
1023                 return 1;
1024         }
1025 }
1026
1027 /* Fixup resources of a PCI<->PCI bridge */
1028 static void __devinit pcibios_fixup_bridge(struct pci_bus *bus)
1029 {
1030         struct resource *res;
1031         int i;
1032
1033         struct pci_dev *dev = bus->self;
1034
1035         pci_bus_for_each_resource(bus, res, i) {
1036                 if (!res || !res->flags)
1037                         continue;
1038                 if (i >= 3 && bus->self->transparent)
1039                         continue;
1040
1041                 pr_debug("PCI:%s Bus rsrc %d %016llx-%016llx [%x] fixup...\n",
1042                          pci_name(dev), i,
1043                          (unsigned long long)res->start,\
1044                          (unsigned long long)res->end,
1045                          (unsigned int)res->flags);
1046
1047                 /* Perform fixup */
1048                 fixup_resource(res, dev);
1049
1050                 /* Try to detect uninitialized P2P bridge resources,
1051                  * and clear them out so they get re-assigned later
1052                  */
1053                 if (pcibios_uninitialized_bridge_resource(bus, res)) {
1054                         res->flags = 0;
1055                         pr_debug("PCI:%s            (unassigned)\n", pci_name(dev));
1056                 } else {
1057
1058                         pr_debug("PCI:%s            %016llx-%016llx\n",
1059                                  pci_name(dev),
1060                                  (unsigned long long)res->start,
1061                                  (unsigned long long)res->end);
1062                 }
1063         }
1064 }
1065
1066 void __devinit pcibios_setup_bus_self(struct pci_bus *bus)
1067 {
1068         /* Fix up the bus resources for P2P bridges */
1069         if (bus->self != NULL)
1070                 pcibios_fixup_bridge(bus);
1071
1072         /* Platform specific bus fixups. This is currently only used
1073          * by fsl_pci and I'm hoping to get rid of it at some point
1074          */
1075         if (ppc_md.pcibios_fixup_bus)
1076                 ppc_md.pcibios_fixup_bus(bus);
1077
1078         /* Setup bus DMA mappings */
1079         if (ppc_md.pci_dma_bus_setup)
1080                 ppc_md.pci_dma_bus_setup(bus);
1081 }
1082
1083 void __devinit pcibios_setup_bus_devices(struct pci_bus *bus)
1084 {
1085         struct pci_dev *dev;
1086
1087         pr_debug("PCI: Fixup bus devices %d (%s)\n",
1088                  bus->number, bus->self ? pci_name(bus->self) : "PHB");
1089
1090         list_for_each_entry(dev, &bus->devices, bus_list) {
1091                 struct dev_archdata *sd = &dev->dev.archdata;
1092
1093                 /* Cardbus can call us to add new devices to a bus, so ignore
1094                  * those who are already fully discovered
1095                  */
1096                 if (dev->is_added)
1097                         continue;
1098
1099                 /* Setup OF node pointer in archdata */
1100                 sd->of_node = pci_device_to_OF_node(dev);
1101
1102                 /* Fixup NUMA node as it may not be setup yet by the generic
1103                  * code and is needed by the DMA init
1104                  */
1105                 set_dev_node(&dev->dev, pcibus_to_node(dev->bus));
1106
1107                 /* Hook up default DMA ops */
1108                 sd->dma_ops = pci_dma_ops;
1109                 set_dma_offset(&dev->dev, PCI_DRAM_OFFSET);
1110
1111                 /* Additional platform DMA/iommu setup */
1112                 if (ppc_md.pci_dma_dev_setup)
1113                         ppc_md.pci_dma_dev_setup(dev);
1114
1115                 /* Read default IRQs and fixup if necessary */
1116                 pci_read_irq_line(dev);
1117                 if (ppc_md.pci_irq_fixup)
1118                         ppc_md.pci_irq_fixup(dev);
1119         }
1120 }
1121
1122 void __devinit pcibios_fixup_bus(struct pci_bus *bus)
1123 {
1124         /* When called from the generic PCI probe, read PCI<->PCI bridge
1125          * bases. This is -not- called when generating the PCI tree from
1126          * the OF device-tree.
1127          */
1128         if (bus->self != NULL)
1129                 pci_read_bridge_bases(bus);
1130
1131         /* Now fixup the bus bus */
1132         pcibios_setup_bus_self(bus);
1133
1134         /* Now fixup devices on that bus */
1135         pcibios_setup_bus_devices(bus);
1136 }
1137 EXPORT_SYMBOL(pcibios_fixup_bus);
1138
1139 void __devinit pci_fixup_cardbus(struct pci_bus *bus)
1140 {
1141         /* Now fixup devices on that bus */
1142         pcibios_setup_bus_devices(bus);
1143 }
1144
1145
1146 static int skip_isa_ioresource_align(struct pci_dev *dev)
1147 {
1148         if ((ppc_pci_flags & PPC_PCI_CAN_SKIP_ISA_ALIGN) &&
1149             !(dev->bus->bridge_ctl & PCI_BRIDGE_CTL_ISA))
1150                 return 1;
1151         return 0;
1152 }
1153
1154 /*
1155  * We need to avoid collisions with `mirrored' VGA ports
1156  * and other strange ISA hardware, so we always want the
1157  * addresses to be allocated in the 0x000-0x0ff region
1158  * modulo 0x400.
1159  *
1160  * Why? Because some silly external IO cards only decode
1161  * the low 10 bits of the IO address. The 0x00-0xff region
1162  * is reserved for motherboard devices that decode all 16
1163  * bits, so it's ok to allocate at, say, 0x2800-0x28ff,
1164  * but we want to try to avoid allocating at 0x2900-0x2bff
1165  * which might have be mirrored at 0x0100-0x03ff..
1166  */
1167 resource_size_t pcibios_align_resource(void *data, const struct resource *res,
1168                                 resource_size_t size, resource_size_t align)
1169 {
1170         struct pci_dev *dev = data;
1171         resource_size_t start = res->start;
1172
1173         if (res->flags & IORESOURCE_IO) {
1174                 if (skip_isa_ioresource_align(dev))
1175                         return start;
1176                 if (start & 0x300)
1177                         start = (start + 0x3ff) & ~0x3ff;
1178         }
1179
1180         return start;
1181 }
1182 EXPORT_SYMBOL(pcibios_align_resource);
1183
1184 /*
1185  * Reparent resource children of pr that conflict with res
1186  * under res, and make res replace those children.
1187  */
1188 static int reparent_resources(struct resource *parent,
1189                                      struct resource *res)
1190 {
1191         struct resource *p, **pp;
1192         struct resource **firstpp = NULL;
1193
1194         for (pp = &parent->child; (p = *pp) != NULL; pp = &p->sibling) {
1195                 if (p->end < res->start)
1196                         continue;
1197                 if (res->end < p->start)
1198                         break;
1199                 if (p->start < res->start || p->end > res->end)
1200                         return -1;      /* not completely contained */
1201                 if (firstpp == NULL)
1202                         firstpp = pp;
1203         }
1204         if (firstpp == NULL)
1205                 return -1;      /* didn't find any conflicting entries? */
1206         res->parent = parent;
1207         res->child = *firstpp;
1208         res->sibling = *pp;
1209         *firstpp = res;
1210         *pp = NULL;
1211         for (p = res->child; p != NULL; p = p->sibling) {
1212                 p->parent = res;
1213                 pr_debug("PCI: Reparented %s [%llx..%llx] under %s\n",
1214                          p->name,
1215                          (unsigned long long)p->start,
1216                          (unsigned long long)p->end, res->name);
1217         }
1218         return 0;
1219 }
1220
1221 /*
1222  *  Handle resources of PCI devices.  If the world were perfect, we could
1223  *  just allocate all the resource regions and do nothing more.  It isn't.
1224  *  On the other hand, we cannot just re-allocate all devices, as it would
1225  *  require us to know lots of host bridge internals.  So we attempt to
1226  *  keep as much of the original configuration as possible, but tweak it
1227  *  when it's found to be wrong.
1228  *
1229  *  Known BIOS problems we have to work around:
1230  *      - I/O or memory regions not configured
1231  *      - regions configured, but not enabled in the command register
1232  *      - bogus I/O addresses above 64K used
1233  *      - expansion ROMs left enabled (this may sound harmless, but given
1234  *        the fact the PCI specs explicitly allow address decoders to be
1235  *        shared between expansion ROMs and other resource regions, it's
1236  *        at least dangerous)
1237  *
1238  *  Our solution:
1239  *      (1) Allocate resources for all buses behind PCI-to-PCI bridges.
1240  *          This gives us fixed barriers on where we can allocate.
1241  *      (2) Allocate resources for all enabled devices.  If there is
1242  *          a collision, just mark the resource as unallocated. Also
1243  *          disable expansion ROMs during this step.
1244  *      (3) Try to allocate resources for disabled devices.  If the
1245  *          resources were assigned correctly, everything goes well,
1246  *          if they weren't, they won't disturb allocation of other
1247  *          resources.
1248  *      (4) Assign new addresses to resources which were either
1249  *          not configured at all or misconfigured.  If explicitly
1250  *          requested by the user, configure expansion ROM address
1251  *          as well.
1252  */
1253
1254 void pcibios_allocate_bus_resources(struct pci_bus *bus)
1255 {
1256         struct pci_bus *b;
1257         int i;
1258         struct resource *res, *pr;
1259
1260         pr_debug("PCI: Allocating bus resources for %04x:%02x...\n",
1261                  pci_domain_nr(bus), bus->number);
1262
1263         pci_bus_for_each_resource(bus, res, i) {
1264                 if (!res || !res->flags || res->start > res->end || res->parent)
1265                         continue;
1266                 if (bus->parent == NULL)
1267                         pr = (res->flags & IORESOURCE_IO) ?
1268                                 &ioport_resource : &iomem_resource;
1269                 else {
1270                         /* Don't bother with non-root busses when
1271                          * re-assigning all resources. We clear the
1272                          * resource flags as if they were colliding
1273                          * and as such ensure proper re-allocation
1274                          * later.
1275                          */
1276                         if (ppc_pci_flags & PPC_PCI_REASSIGN_ALL_RSRC)
1277                                 goto clear_resource;
1278                         pr = pci_find_parent_resource(bus->self, res);
1279                         if (pr == res) {
1280                                 /* this happens when the generic PCI
1281                                  * code (wrongly) decides that this
1282                                  * bridge is transparent  -- paulus
1283                                  */
1284                                 continue;
1285                         }
1286                 }
1287
1288                 pr_debug("PCI: %s (bus %d) bridge rsrc %d: %016llx-%016llx "
1289                          "[0x%x], parent %p (%s)\n",
1290                          bus->self ? pci_name(bus->self) : "PHB",
1291                          bus->number, i,
1292                          (unsigned long long)res->start,
1293                          (unsigned long long)res->end,
1294                          (unsigned int)res->flags,
1295                          pr, (pr && pr->name) ? pr->name : "nil");
1296
1297                 if (pr && !(pr->flags & IORESOURCE_UNSET)) {
1298                         if (request_resource(pr, res) == 0)
1299                                 continue;
1300                         /*
1301                          * Must be a conflict with an existing entry.
1302                          * Move that entry (or entries) under the
1303                          * bridge resource and try again.
1304                          */
1305                         if (reparent_resources(pr, res) == 0)
1306                                 continue;
1307                 }
1308                 printk(KERN_WARNING "PCI: Cannot allocate resource region "
1309                        "%d of PCI bridge %d, will remap\n", i, bus->number);
1310 clear_resource:
1311                 res->flags = 0;
1312         }
1313
1314         list_for_each_entry(b, &bus->children, node)
1315                 pcibios_allocate_bus_resources(b);
1316 }
1317
1318 static inline void __devinit alloc_resource(struct pci_dev *dev, int idx)
1319 {
1320         struct resource *pr, *r = &dev->resource[idx];
1321
1322         pr_debug("PCI: Allocating %s: Resource %d: %016llx..%016llx [%x]\n",
1323                  pci_name(dev), idx,
1324                  (unsigned long long)r->start,
1325                  (unsigned long long)r->end,
1326                  (unsigned int)r->flags);
1327
1328         pr = pci_find_parent_resource(dev, r);
1329         if (!pr || (pr->flags & IORESOURCE_UNSET) ||
1330             request_resource(pr, r) < 0) {
1331                 printk(KERN_WARNING "PCI: Cannot allocate resource region %d"
1332                        " of device %s, will remap\n", idx, pci_name(dev));
1333                 if (pr)
1334                         pr_debug("PCI:  parent is %p: %016llx-%016llx [%x]\n",
1335                                  pr,
1336                                  (unsigned long long)pr->start,
1337                                  (unsigned long long)pr->end,
1338                                  (unsigned int)pr->flags);
1339                 /* We'll assign a new address later */
1340                 r->flags |= IORESOURCE_UNSET;
1341                 r->end -= r->start;
1342                 r->start = 0;
1343         }
1344 }
1345
1346 static void __init pcibios_allocate_resources(int pass)
1347 {
1348         struct pci_dev *dev = NULL;
1349         int idx, disabled;
1350         u16 command;
1351         struct resource *r;
1352
1353         for_each_pci_dev(dev) {
1354                 pci_read_config_word(dev, PCI_COMMAND, &command);
1355                 for (idx = 0; idx <= PCI_ROM_RESOURCE; idx++) {
1356                         r = &dev->resource[idx];
1357                         if (r->parent)          /* Already allocated */
1358                                 continue;
1359                         if (!r->flags || (r->flags & IORESOURCE_UNSET))
1360                                 continue;       /* Not assigned at all */
1361                         /* We only allocate ROMs on pass 1 just in case they
1362                          * have been screwed up by firmware
1363                          */
1364                         if (idx == PCI_ROM_RESOURCE )
1365                                 disabled = 1;
1366                         if (r->flags & IORESOURCE_IO)
1367                                 disabled = !(command & PCI_COMMAND_IO);
1368                         else
1369                                 disabled = !(command & PCI_COMMAND_MEMORY);
1370                         if (pass == disabled)
1371                                 alloc_resource(dev, idx);
1372                 }
1373                 if (pass)
1374                         continue;
1375                 r = &dev->resource[PCI_ROM_RESOURCE];
1376                 if (r->flags) {
1377                         /* Turn the ROM off, leave the resource region,
1378                          * but keep it unregistered.
1379                          */
1380                         u32 reg;
1381                         pci_read_config_dword(dev, dev->rom_base_reg, &reg);
1382                         if (reg & PCI_ROM_ADDRESS_ENABLE) {
1383                                 pr_debug("PCI: Switching off ROM of %s\n",
1384                                          pci_name(dev));
1385                                 r->flags &= ~IORESOURCE_ROM_ENABLE;
1386                                 pci_write_config_dword(dev, dev->rom_base_reg,
1387                                                        reg & ~PCI_ROM_ADDRESS_ENABLE);
1388                         }
1389                 }
1390         }
1391 }
1392
1393 static void __init pcibios_reserve_legacy_regions(struct pci_bus *bus)
1394 {
1395         struct pci_controller *hose = pci_bus_to_host(bus);
1396         resource_size_t offset;
1397         struct resource *res, *pres;
1398         int i;
1399
1400         pr_debug("Reserving legacy ranges for domain %04x\n", pci_domain_nr(bus));
1401
1402         /* Check for IO */
1403         if (!(hose->io_resource.flags & IORESOURCE_IO))
1404                 goto no_io;
1405         offset = (unsigned long)hose->io_base_virt - _IO_BASE;
1406         res = kzalloc(sizeof(struct resource), GFP_KERNEL);
1407         BUG_ON(res == NULL);
1408         res->name = "Legacy IO";
1409         res->flags = IORESOURCE_IO;
1410         res->start = offset;
1411         res->end = (offset + 0xfff) & 0xfffffffful;
1412         pr_debug("Candidate legacy IO: %pR\n", res);
1413         if (request_resource(&hose->io_resource, res)) {
1414                 printk(KERN_DEBUG
1415                        "PCI %04x:%02x Cannot reserve Legacy IO %pR\n",
1416                        pci_domain_nr(bus), bus->number, res);
1417                 kfree(res);
1418         }
1419
1420  no_io:
1421         /* Check for memory */
1422         offset = hose->pci_mem_offset;
1423         pr_debug("hose mem offset: %016llx\n", (unsigned long long)offset);
1424         for (i = 0; i < 3; i++) {
1425                 pres = &hose->mem_resources[i];
1426                 if (!(pres->flags & IORESOURCE_MEM))
1427                         continue;
1428                 pr_debug("hose mem res: %pR\n", pres);
1429                 if ((pres->start - offset) <= 0xa0000 &&
1430                     (pres->end - offset) >= 0xbffff)
1431                         break;
1432         }
1433         if (i >= 3)
1434                 return;
1435         res = kzalloc(sizeof(struct resource), GFP_KERNEL);
1436         BUG_ON(res == NULL);
1437         res->name = "Legacy VGA memory";
1438         res->flags = IORESOURCE_MEM;
1439         res->start = 0xa0000 + offset;
1440         res->end = 0xbffff + offset;
1441         pr_debug("Candidate VGA memory: %pR\n", res);
1442         if (request_resource(pres, res)) {
1443                 printk(KERN_DEBUG
1444                        "PCI %04x:%02x Cannot reserve VGA memory %pR\n",
1445                        pci_domain_nr(bus), bus->number, res);
1446                 kfree(res);
1447         }
1448 }
1449
1450 void __init pcibios_resource_survey(void)
1451 {
1452         struct pci_bus *b;
1453
1454         /* Allocate and assign resources. If we re-assign everything, then
1455          * we skip the allocate phase
1456          */
1457         list_for_each_entry(b, &pci_root_buses, node)
1458                 pcibios_allocate_bus_resources(b);
1459
1460         if (!(ppc_pci_flags & PPC_PCI_REASSIGN_ALL_RSRC)) {
1461                 pcibios_allocate_resources(0);
1462                 pcibios_allocate_resources(1);
1463         }
1464
1465         /* Before we start assigning unassigned resource, we try to reserve
1466          * the low IO area and the VGA memory area if they intersect the
1467          * bus available resources to avoid allocating things on top of them
1468          */
1469         if (!(ppc_pci_flags & PPC_PCI_PROBE_ONLY)) {
1470                 list_for_each_entry(b, &pci_root_buses, node)
1471                         pcibios_reserve_legacy_regions(b);
1472         }
1473
1474         /* Now, if the platform didn't decide to blindly trust the firmware,
1475          * we proceed to assigning things that were left unassigned
1476          */
1477         if (!(ppc_pci_flags & PPC_PCI_PROBE_ONLY)) {
1478                 pr_debug("PCI: Assigning unassigned resources...\n");
1479                 pci_assign_unassigned_resources();
1480         }
1481
1482         /* Call machine dependent fixup */
1483         if (ppc_md.pcibios_fixup)
1484                 ppc_md.pcibios_fixup();
1485 }
1486
1487 #ifdef CONFIG_HOTPLUG
1488
1489 /* This is used by the PCI hotplug driver to allocate resource
1490  * of newly plugged busses. We can try to consolidate with the
1491  * rest of the code later, for now, keep it as-is as our main
1492  * resource allocation function doesn't deal with sub-trees yet.
1493  */
1494 void pcibios_claim_one_bus(struct pci_bus *bus)
1495 {
1496         struct pci_dev *dev;
1497         struct pci_bus *child_bus;
1498
1499         list_for_each_entry(dev, &bus->devices, bus_list) {
1500                 int i;
1501
1502                 for (i = 0; i < PCI_NUM_RESOURCES; i++) {
1503                         struct resource *r = &dev->resource[i];
1504
1505                         if (r->parent || !r->start || !r->flags)
1506                                 continue;
1507
1508                         pr_debug("PCI: Claiming %s: "
1509                                  "Resource %d: %016llx..%016llx [%x]\n",
1510                                  pci_name(dev), i,
1511                                  (unsigned long long)r->start,
1512                                  (unsigned long long)r->end,
1513                                  (unsigned int)r->flags);
1514
1515                         pci_claim_resource(dev, i);
1516                 }
1517         }
1518
1519         list_for_each_entry(child_bus, &bus->children, node)
1520                 pcibios_claim_one_bus(child_bus);
1521 }
1522
1523
1524 /* pcibios_finish_adding_to_bus
1525  *
1526  * This is to be called by the hotplug code after devices have been
1527  * added to a bus, this include calling it for a PHB that is just
1528  * being added
1529  */
1530 void pcibios_finish_adding_to_bus(struct pci_bus *bus)
1531 {
1532         pr_debug("PCI: Finishing adding to hotplug bus %04x:%02x\n",
1533                  pci_domain_nr(bus), bus->number);
1534
1535         /* Allocate bus and devices resources */
1536         pcibios_allocate_bus_resources(bus);
1537         pcibios_claim_one_bus(bus);
1538
1539         /* Add new devices to global lists.  Register in proc, sysfs. */
1540         pci_bus_add_devices(bus);
1541
1542         /* Fixup EEH */
1543         eeh_add_device_tree_late(bus);
1544 }
1545 EXPORT_SYMBOL_GPL(pcibios_finish_adding_to_bus);
1546
1547 #endif /* CONFIG_HOTPLUG */
1548
1549 int pcibios_enable_device(struct pci_dev *dev, int mask)
1550 {
1551         if (ppc_md.pcibios_enable_device_hook)
1552                 if (ppc_md.pcibios_enable_device_hook(dev))
1553                         return -EINVAL;
1554
1555         return pci_enable_resources(dev, mask);
1556 }
1557
1558 void __devinit pcibios_setup_phb_resources(struct pci_controller *hose)
1559 {
1560         struct pci_bus *bus = hose->bus;
1561         struct resource *res;
1562         int i;
1563
1564         /* Hookup PHB IO resource */
1565         bus->resource[0] = res = &hose->io_resource;
1566
1567         if (!res->flags) {
1568                 printk(KERN_WARNING "PCI: I/O resource not set for host"
1569                        " bridge %s (domain %d)\n",
1570                        hose->dn->full_name, hose->global_number);
1571 #ifdef CONFIG_PPC32
1572                 /* Workaround for lack of IO resource only on 32-bit */
1573                 res->start = (unsigned long)hose->io_base_virt - isa_io_base;
1574                 res->end = res->start + IO_SPACE_LIMIT;
1575                 res->flags = IORESOURCE_IO;
1576 #endif /* CONFIG_PPC32 */
1577         }
1578
1579         pr_debug("PCI: PHB IO resource    = %016llx-%016llx [%lx]\n",
1580                  (unsigned long long)res->start,
1581                  (unsigned long long)res->end,
1582                  (unsigned long)res->flags);
1583
1584         /* Hookup PHB Memory resources */
1585         for (i = 0; i < 3; ++i) {
1586                 res = &hose->mem_resources[i];
1587                 if (!res->flags) {
1588                         if (i > 0)
1589                                 continue;
1590                         printk(KERN_ERR "PCI: Memory resource 0 not set for "
1591                                "host bridge %s (domain %d)\n",
1592                                hose->dn->full_name, hose->global_number);
1593 #ifdef CONFIG_PPC32
1594                         /* Workaround for lack of MEM resource only on 32-bit */
1595                         res->start = hose->pci_mem_offset;
1596                         res->end = (resource_size_t)-1LL;
1597                         res->flags = IORESOURCE_MEM;
1598 #endif /* CONFIG_PPC32 */
1599                 }
1600                 bus->resource[i+1] = res;
1601
1602                 pr_debug("PCI: PHB MEM resource %d = %016llx-%016llx [%lx]\n", i,
1603                          (unsigned long long)res->start,
1604                          (unsigned long long)res->end,
1605                          (unsigned long)res->flags);
1606         }
1607
1608         pr_debug("PCI: PHB MEM offset     = %016llx\n",
1609                  (unsigned long long)hose->pci_mem_offset);
1610         pr_debug("PCI: PHB IO  offset     = %08lx\n",
1611                  (unsigned long)hose->io_base_virt - _IO_BASE);
1612
1613 }
1614
1615 /*
1616  * Null PCI config access functions, for the case when we can't
1617  * find a hose.
1618  */
1619 #define NULL_PCI_OP(rw, size, type)                                     \
1620 static int                                                              \
1621 null_##rw##_config_##size(struct pci_dev *dev, int offset, type val)    \
1622 {                                                                       \
1623         return PCIBIOS_DEVICE_NOT_FOUND;                                \
1624 }
1625
1626 static int
1627 null_read_config(struct pci_bus *bus, unsigned int devfn, int offset,
1628                  int len, u32 *val)
1629 {
1630         return PCIBIOS_DEVICE_NOT_FOUND;
1631 }
1632
1633 static int
1634 null_write_config(struct pci_bus *bus, unsigned int devfn, int offset,
1635                   int len, u32 val)
1636 {
1637         return PCIBIOS_DEVICE_NOT_FOUND;
1638 }
1639
1640 static struct pci_ops null_pci_ops =
1641 {
1642         .read = null_read_config,
1643         .write = null_write_config,
1644 };
1645
1646 /*
1647  * These functions are used early on before PCI scanning is done
1648  * and all of the pci_dev and pci_bus structures have been created.
1649  */
1650 static struct pci_bus *
1651 fake_pci_bus(struct pci_controller *hose, int busnr)
1652 {
1653         static struct pci_bus bus;
1654
1655         if (hose == 0) {
1656                 printk(KERN_ERR "Can't find hose for PCI bus %d!\n", busnr);
1657         }
1658         bus.number = busnr;
1659         bus.sysdata = hose;
1660         bus.ops = hose? hose->ops: &null_pci_ops;
1661         return &bus;
1662 }
1663
1664 #define EARLY_PCI_OP(rw, size, type)                                    \
1665 int early_##rw##_config_##size(struct pci_controller *hose, int bus,    \
1666                                int devfn, int offset, type value)       \
1667 {                                                                       \
1668         return pci_bus_##rw##_config_##size(fake_pci_bus(hose, bus),    \
1669                                             devfn, offset, value);      \
1670 }
1671
1672 EARLY_PCI_OP(read, byte, u8 *)
1673 EARLY_PCI_OP(read, word, u16 *)
1674 EARLY_PCI_OP(read, dword, u32 *)
1675 EARLY_PCI_OP(write, byte, u8)
1676 EARLY_PCI_OP(write, word, u16)
1677 EARLY_PCI_OP(write, dword, u32)
1678
1679 extern int pci_bus_find_capability (struct pci_bus *bus, unsigned int devfn, int cap);
1680 int early_find_capability(struct pci_controller *hose, int bus, int devfn,
1681                           int cap)
1682 {
1683         return pci_bus_find_capability(fake_pci_bus(hose, bus), devfn, cap);
1684 }
1685
1686 /**
1687  * pci_scan_phb - Given a pci_controller, setup and scan the PCI bus
1688  * @hose: Pointer to the PCI host controller instance structure
1689  * @sysdata: value to use for sysdata pointer.  ppc32 and ppc64 differ here
1690  *
1691  * Note: the 'data' pointer is a temporary measure.  As 32 and 64 bit
1692  * pci code gets merged, this parameter should become unnecessary because
1693  * both will use the same value.
1694  */
1695 void __devinit pcibios_scan_phb(struct pci_controller *hose, void *sysdata)
1696 {
1697         struct pci_bus *bus;
1698         struct device_node *node = hose->dn;
1699         int mode;
1700
1701         pr_debug("PCI: Scanning PHB %s\n",
1702                  node ? node->full_name : "<NO NAME>");
1703
1704         /* Create an empty bus for the toplevel */
1705         bus = pci_create_bus(hose->parent, hose->first_busno, hose->ops,
1706                              sysdata);
1707         if (bus == NULL) {
1708                 pr_err("Failed to create bus for PCI domain %04x\n",
1709                         hose->global_number);
1710                 return;
1711         }
1712         bus->secondary = hose->first_busno;
1713         hose->bus = bus;
1714
1715         /* Get some IO space for the new PHB */
1716         pcibios_setup_phb_io_space(hose);
1717
1718         /* Wire up PHB bus resources */
1719         pcibios_setup_phb_resources(hose);
1720
1721         /* Get probe mode and perform scan */
1722         mode = PCI_PROBE_NORMAL;
1723         if (node && ppc_md.pci_probe_mode)
1724                 mode = ppc_md.pci_probe_mode(bus);
1725         pr_debug("    probe mode: %d\n", mode);
1726         if (mode == PCI_PROBE_DEVTREE) {
1727                 bus->subordinate = hose->last_busno;
1728                 of_scan_bus(node, bus);
1729         }
1730
1731         if (mode == PCI_PROBE_NORMAL)
1732                 hose->last_busno = bus->subordinate = pci_scan_child_bus(bus);
1733 }