arch/powerpc/include/asm/dma-mapping.h

   1 /*
   2  * Copyright (C) 2004 IBM
   3  *
   4  * Implements the generic device dma API for powerpc.
   5  * the pci and vio busses
   6  */
   7 #ifndef _ASM_DMA_MAPPING_H
   8 #define _ASM_DMA_MAPPING_H
   9 #ifdef __KERNEL__
  10
  11 #include <linux/types.h>
  12 #include <linux/cache.h>
  13 /* need struct page definitions */
  14 #include <linux/mm.h>
  15 #include <linux/scatterlist.h>
  16 #include <linux/dma-attrs.h>
  17 #include <linux/dma-debug.h>
  18 #include <asm/io.h>
  19 #include <asm/swiotlb.h>
  20
  21 #define DMA_ERROR_CODE          (~(dma_addr_t)0x0)
  22
  23 /* Some dma direct funcs must be visible for use in other dma_ops */
  24 extern void *dma_direct_alloc_coherent(struct device *dev, size_t size,
  25                                        dma_addr_t *dma_handle, gfp_t flag);
  26 extern void dma_direct_free_coherent(struct device *dev, size_t size,
  27                                      void *vaddr, dma_addr_t dma_handle);
  28
  29 extern unsigned long get_dma_direct_offset(struct device *dev);
  30
  31 #ifdef CONFIG_NOT_COHERENT_CACHE
  32 /*
  33  * DMA-consistent mapping functions for PowerPCs that don't support
  34  * cache snooping.  These allocate/free a region of uncached mapped
  35  * memory space for use with DMA devices.  Alternatively, you could
  36  * allocate the space "normally" and use the cache management functions
  37  * to ensure it is consistent.
  38  */
  39 struct device;
  40 extern void *__dma_alloc_coherent(struct device *dev, size_t size,
  41                                   dma_addr_t *handle, gfp_t gfp);
  42 extern void __dma_free_coherent(size_t size, void *vaddr);
  43 extern void __dma_sync(void *vaddr, size_t size, int direction);
  44 extern void __dma_sync_page(struct page *page, unsigned long offset,
  45                                  size_t size, int direction);
  46
  47 #else /* ! CONFIG_NOT_COHERENT_CACHE */
  48 /*
  49  * Cache coherent cores.
  50  */
  51
  52 #define __dma_alloc_coherent(dev, gfp, size, handle)    NULL
  53 #define __dma_free_coherent(size, addr)         ((void)0)
  54 #define __dma_sync(addr, size, rw)              ((void)0)
  55 #define __dma_sync_page(pg, off, sz, rw)        ((void)0)
  56
  57 #endif /* ! CONFIG_NOT_COHERENT_CACHE */
  58
  59 static inline unsigned long device_to_mask(struct device *dev)
  60 {
  61         if (dev->dma_mask && *dev->dma_mask)
  62                 return *dev->dma_mask;
  63         /* Assume devices without mask can take 32 bit addresses */
  64         return 0xfffffffful;
  65 }
  66
  67 /*
  68  * Available generic sets of operations
  69  */
  70 #ifdef CONFIG_PPC64
  71 extern struct dma_map_ops dma_iommu_ops;
  72 #endif
  73 extern struct dma_map_ops dma_direct_ops;
  74
  75 static inline struct dma_map_ops *get_dma_ops(struct device *dev)
  76 {
  77         /* We don't handle the NULL dev case for ISA for now. We could
  78          * do it via an out of line call but it is not needed for now. The
  79          * only ISA DMA device we support is the floppy and we have a hack
  80          * in the floppy driver directly to get a device for us.
  81          */
  82         if (unlikely(dev == NULL))
  83                 return NULL;
  84
  85         return dev->archdata.dma_ops;
  86 }
  87
  88 static inline void set_dma_ops(struct device *dev, struct dma_map_ops *ops)
  89 {
  90         dev->archdata.dma_ops = ops;
  91 }
  92
  93 /* this will be removed soon */
  94 #define flush_write_buffers()
  95
  96 #include <asm-generic/dma-mapping-common.h>
  97
  98 static inline int dma_supported(struct device *dev, u64 mask)
  99 {
 100         struct dma_map_ops *dma_ops = get_dma_ops(dev);
 101
 102         if (unlikely(dma_ops == NULL))
 103                 return 0;
 104         if (dma_ops->dma_supported == NULL)
 105                 return 1;
 106         return dma_ops->dma_supported(dev, mask);
 107 }
 108
 109 /* We have our own implementation of pci_set_dma_mask() */
 110 #define HAVE_ARCH_PCI_SET_DMA_MASK
 111
 112 static inline int dma_set_mask(struct device *dev, u64 dma_mask)
 113 {
 114         struct dma_map_ops *dma_ops = get_dma_ops(dev);
 115
 116         if (unlikely(dma_ops == NULL))
 117                 return -EIO;
 118         if (dma_ops->set_dma_mask != NULL)
 119                 return dma_ops->set_dma_mask(dev, dma_mask);
 120         if (!dev->dma_mask || !dma_supported(dev, dma_mask))
 121                 return -EIO;
 122         *dev->dma_mask = dma_mask;
 123         return 0;
 124 }
 125
 126 static inline void *dma_alloc_coherent(struct device *dev, size_t size,
 127                                        dma_addr_t *dma_handle, gfp_t flag)
 128 {
 129         struct dma_map_ops *dma_ops = get_dma_ops(dev);
 130         void *cpu_addr;
 131
 132         BUG_ON(!dma_ops);
 133
 134         cpu_addr = dma_ops->alloc_coherent(dev, size, dma_handle, flag);
 135
 136         debug_dma_alloc_coherent(dev, size, *dma_handle, cpu_addr);
 137
 138         return cpu_addr;
 139 }
 140
 141 static inline void dma_free_coherent(struct device *dev, size_t size,
 142                                      void *cpu_addr, dma_addr_t dma_handle)
 143 {
 144         struct dma_map_ops *dma_ops = get_dma_ops(dev);
 145
 146         BUG_ON(!dma_ops);
 147
 148         debug_dma_free_coherent(dev, size, cpu_addr, dma_handle);
 149
 150         dma_ops->free_coherent(dev, size, cpu_addr, dma_handle);
 151 }
 152
 153 static inline int dma_mapping_error(struct device *dev, dma_addr_t dma_addr)
 154 {
 155         struct dma_map_ops *dma_ops = get_dma_ops(dev);
 156
 157         if (dma_ops->mapping_error)
 158                 return dma_ops->mapping_error(dev, dma_addr);
 159
 160 #ifdef CONFIG_PPC64
 161         return (dma_addr == DMA_ERROR_CODE);
 162 #else
 163         return 0;
 164 #endif
 165 }
 166
 167 static inline bool dma_capable(struct device *dev, dma_addr_t addr, size_t size)
 168 {
 169 #ifdef CONFIG_SWIOTLB
 170         struct dev_archdata *sd = &dev->archdata;
 171
 172         if (sd->max_direct_dma_addr && addr + size > sd->max_direct_dma_addr)
 173                 return 0;
 174 #endif
 175
 176         if (!dev->dma_mask)
 177                 return 0;
 178
 179         return addr + size <= *dev->dma_mask;
 180 }
 181
 182 static inline dma_addr_t phys_to_dma(struct device *dev, phys_addr_t paddr)
 183 {
 184         return paddr + get_dma_direct_offset(dev);
 185 }
 186
 187 static inline phys_addr_t dma_to_phys(struct device *dev, dma_addr_t daddr)
 188 {
 189         return daddr - get_dma_direct_offset(dev);
 190 }
 191
 192 #define dma_alloc_noncoherent(d, s, h, f) dma_alloc_coherent(d, s, h, f)
 193 #define dma_free_noncoherent(d, s, v, h) dma_free_coherent(d, s, v, h)
 194 #ifdef CONFIG_NOT_COHERENT_CACHE
 195 #define dma_is_consistent(d, h) (0)
 196 #else
 197 #define dma_is_consistent(d, h) (1)
 198 #endif
 199
 200 static inline int dma_get_cache_alignment(void)
 201 {
 202 #ifdef CONFIG_PPC64
 203         /* no easy way to get cache size on all processors, so return
 204          * the maximum possible, to be safe */
 205         return (1 << INTERNODE_CACHE_SHIFT);
 206 #else
 207         /*
 208          * Each processor family will define its own L1_CACHE_SHIFT,
 209          * L1_CACHE_BYTES wraps to this, so this is always safe.
 210          */
 211         return L1_CACHE_BYTES;
 212 #endif
 213 }
 214
 215 static inline void dma_cache_sync(struct device *dev, void *vaddr, size_t size,
 216                 enum dma_data_direction direction)
 217 {
 218         BUG_ON(direction == DMA_NONE);
 219         __dma_sync(vaddr, size, (int)direction);
 220 }
 221
 222 #endif /* __KERNEL__ */
 223 #endif  /* _ASM_DMA_MAPPING_H */