MIPS: Octeon: Allow more than 3.75GB of memory with PCIe
[sfrench/cifs-2.6.git] / arch / mips / include / asm / octeon / pci-octeon.h
1 /*
2  * This file is subject to the terms and conditions of the GNU General Public
3  * License.  See the file "COPYING" in the main directory of this archive
4  * for more details.
5  *
6  * Copyright (C) 2005-2009 Cavium Networks
7  */
8
9 #ifndef __PCI_OCTEON_H__
10 #define __PCI_OCTEON_H__
11
12 #include <linux/pci.h>
13
14 /* Some PCI cards require delays when accessing config space. */
15 #define PCI_CONFIG_SPACE_DELAY 10000
16
17 /*
18  * The physical memory base mapped by BAR1.  256MB at the end of the
19  * first 4GB.
20  */
21 #define CVMX_PCIE_BAR1_PHYS_BASE ((1ull << 32) - (1ull << 28))
22 #define CVMX_PCIE_BAR1_PHYS_SIZE (1ull << 28)
23
24 /*
25  * The RC base of BAR1.  gen1 has a 39-bit BAR2, gen2 has 41-bit BAR2,
26  * place BAR1 so it is the same for both.
27  */
28 #define CVMX_PCIE_BAR1_RC_BASE (1ull << 41)
29
30 /*
31  * pcibios_map_irq() is defined inside pci-octeon.c. All it does is
32  * call the Octeon specific version pointed to by this variable. This
33  * function needs to change for PCI or PCIe based hosts.
34  */
35 extern int (*octeon_pcibios_map_irq)(const struct pci_dev *dev,
36                                      u8 slot, u8 pin);
37
38 /*
39  * The following defines are used when octeon_dma_bar_type =
40  * OCTEON_DMA_BAR_TYPE_BIG
41  */
42 #define OCTEON_PCI_BAR1_HOLE_BITS 5
43 #define OCTEON_PCI_BAR1_HOLE_SIZE (1ul<<(OCTEON_PCI_BAR1_HOLE_BITS+3))
44
45 enum octeon_dma_bar_type {
46         OCTEON_DMA_BAR_TYPE_INVALID,
47         OCTEON_DMA_BAR_TYPE_SMALL,
48         OCTEON_DMA_BAR_TYPE_BIG,
49         OCTEON_DMA_BAR_TYPE_PCIE
50 };
51
52 /*
53  * This tells the DMA mapping system in dma-octeon.c how to map PCI
54  * DMA addresses.
55  */
56 extern enum octeon_dma_bar_type octeon_dma_bar_type;
57
58 #endif