MIPS: EMMA2RH: Remove EMMA2RH_CPU_CASCADE
[sfrench/cifs-2.6.git] / arch / mips / include / asm / emma / emma2rh.h
1 /*
2  *  Copyright (C) NEC Electronics Corporation 2005-2006
3  *
4  *  This file based on include/asm-mips/ddb5xxx/ddb5xxx.h
5  *          Copyright 2001 MontaVista Software Inc.
6  *
7  *  This program is free software; you can redistribute it and/or modify
8  *  it under the terms of the GNU General Public License as published by
9  *  the Free Software Foundation; either version 2 of the License, or
10  *  (at your option) any later version.
11  *
12  *  This program is distributed in the hope that it will be useful,
13  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
14  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
15  *  GNU General Public License for more details.
16  *
17  *  You should have received a copy of the GNU General Public License
18  *  along with this program; if not, write to the Free Software
19  *  Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
20  */
21 #ifndef __ASM_EMMA_EMMA2RH_H
22 #define __ASM_EMMA_EMMA2RH_H
23
24 #include <irq.h>
25
26 /*
27  * EMMA2RH registers
28  */
29 #define REGBASE 0x10000000
30
31 #define EMMA2RH_BHIF_STRAP_0    (0x000010+REGBASE)
32 #define EMMA2RH_BHIF_INT_ST_0   (0x000030+REGBASE)
33 #define EMMA2RH_BHIF_INT_ST_1   (0x000034+REGBASE)
34 #define EMMA2RH_BHIF_INT_ST_2   (0x000038+REGBASE)
35 #define EMMA2RH_BHIF_INT_EN_0   (0x000040+REGBASE)
36 #define EMMA2RH_BHIF_INT_EN_1   (0x000044+REGBASE)
37 #define EMMA2RH_BHIF_INT_EN_2   (0x000048+REGBASE)
38 #define EMMA2RH_BHIF_INT1_EN_0  (0x000050+REGBASE)
39 #define EMMA2RH_BHIF_INT1_EN_1  (0x000054+REGBASE)
40 #define EMMA2RH_BHIF_INT1_EN_2  (0x000058+REGBASE)
41 #define EMMA2RH_BHIF_SW_INT     (0x000070+REGBASE)
42 #define EMMA2RH_BHIF_SW_INT_EN  (0x000080+REGBASE)
43 #define EMMA2RH_BHIF_SW_INT_CLR (0x000090+REGBASE)
44 #define EMMA2RH_BHIF_MAIN_CTRL  (0x0000b4+REGBASE)
45 #define EMMA2RH_BHIF_EXCEPT_VECT_BASE_ADDRESS   (0x0000c0+REGBASE)
46 #define EMMA2RH_GPIO_DIR        (0x110d20+REGBASE)
47 #define EMMA2RH_GPIO_INT_ST     (0x110d30+REGBASE)
48 #define EMMA2RH_GPIO_INT_MASK   (0x110d3c+REGBASE)
49 #define EMMA2RH_GPIO_INT_MODE   (0x110d48+REGBASE)
50 #define EMMA2RH_GPIO_INT_CND_A  (0x110d54+REGBASE)
51 #define EMMA2RH_GPIO_INT_CND_B  (0x110d60+REGBASE)
52 #define EMMA2RH_PBRD_INT_EN     (0x100010+REGBASE)
53 #define EMMA2RH_PBRD_CLKSEL     (0x100028+REGBASE)
54 #define EMMA2RH_PFUR0_BASE      (0x101000+REGBASE)
55 #define EMMA2RH_PFUR1_BASE      (0x102000+REGBASE)
56 #define EMMA2RH_PFUR2_BASE      (0x103000+REGBASE)
57 #define EMMA2RH_PIIC0_BASE      (0x107000+REGBASE)
58 #define EMMA2RH_PIIC1_BASE      (0x108000+REGBASE)
59 #define EMMA2RH_PIIC2_BASE      (0x109000+REGBASE)
60 #define EMMA2RH_PCI_CONTROL     (0x200000+REGBASE)
61 #define EMMA2RH_PCI_ARBIT_CTR   (0x200004+REGBASE)
62 #define EMMA2RH_PCI_IWIN0_CTR   (0x200010+REGBASE)
63 #define EMMA2RH_PCI_IWIN1_CTR   (0x200014+REGBASE)
64 #define EMMA2RH_PCI_INIT_ESWP   (0x200018+REGBASE)
65 #define EMMA2RH_PCI_INT         (0x200020+REGBASE)
66 #define EMMA2RH_PCI_INT_EN      (0x200024+REGBASE)
67 #define EMMA2RH_PCI_TWIN_CTR    (0x200030+REGBASE)
68 #define EMMA2RH_PCI_TWIN_BADR   (0x200034+REGBASE)
69 #define EMMA2RH_PCI_TWIN0_DADR  (0x200038+REGBASE)
70 #define EMMA2RH_PCI_TWIN1_DADR  (0x20003c+REGBASE)
71
72 /*
73  *  Memory map (physical address)
74  *
75  *  Note most of the following address must be properly aligned by the
76  *  corresponding size.  For example, if PCI_IO_SIZE is 16MB, then
77  *  PCI_IO_BASE must be aligned along 16MB boundary.
78  */
79
80 /* the actual ram size is detected at run-time */
81 #define EMMA2RH_RAM_BASE        0x00000000
82 #define EMMA2RH_RAM_SIZE        0x10000000      /* less than 256MB */
83
84 #define EMMA2RH_IO_BASE         0x10000000
85 #define EMMA2RH_IO_SIZE         0x01000000      /* 16 MB */
86
87 #define EMMA2RH_GENERALIO_BASE  0x11000000
88 #define EMMA2RH_GENERALIO_SIZE  0x01000000      /* 16 MB */
89
90 #define EMMA2RH_PCI_IO_BASE     0x12000000
91 #define EMMA2RH_PCI_IO_SIZE     0x02000000      /* 32 MB */
92
93 #define EMMA2RH_PCI_MEM_BASE    0x14000000
94 #define EMMA2RH_PCI_MEM_SIZE    0x08000000      /* 128 MB */
95
96 #define EMMA2RH_ROM_BASE        0x1c000000
97 #define EMMA2RH_ROM_SIZE        0x04000000      /* 64 MB */
98
99 #define EMMA2RH_PCI_CONFIG_BASE EMMA2RH_PCI_IO_BASE
100 #define EMMA2RH_PCI_CONFIG_SIZE EMMA2RH_PCI_IO_SIZE
101
102 #define NUM_EMMA2RH_IRQ         96
103
104 #define EMMA2RH_IRQ_BASE        (MIPS_CPU_IRQ_BASE + 8)
105
106 /*
107  * emma2rh irq defs
108  */
109
110 #define EMMA2RH_IRQ_INT0        (0 + EMMA2RH_IRQ_BASE)
111 #define EMMA2RH_IRQ_INT1        (1 + EMMA2RH_IRQ_BASE)
112 #define EMMA2RH_IRQ_INT2        (2 + EMMA2RH_IRQ_BASE)
113 #define EMMA2RH_IRQ_INT3        (3 + EMMA2RH_IRQ_BASE)
114 #define EMMA2RH_IRQ_INT4        (4 + EMMA2RH_IRQ_BASE)
115 #define EMMA2RH_IRQ_INT5        (5 + EMMA2RH_IRQ_BASE)
116 #define EMMA2RH_IRQ_INT6        (6 + EMMA2RH_IRQ_BASE)
117 #define EMMA2RH_IRQ_INT7        (7 + EMMA2RH_IRQ_BASE)
118 #define EMMA2RH_IRQ_INT8        (8 + EMMA2RH_IRQ_BASE)
119 #define EMMA2RH_IRQ_INT9        (9 + EMMA2RH_IRQ_BASE)
120 #define EMMA2RH_IRQ_INT10       (10 + EMMA2RH_IRQ_BASE)
121 #define EMMA2RH_IRQ_INT11       (11 + EMMA2RH_IRQ_BASE)
122 #define EMMA2RH_IRQ_INT12       (12 + EMMA2RH_IRQ_BASE)
123 #define EMMA2RH_IRQ_INT13       (13 + EMMA2RH_IRQ_BASE)
124 #define EMMA2RH_IRQ_INT14       (14 + EMMA2RH_IRQ_BASE)
125 #define EMMA2RH_IRQ_INT15       (15 + EMMA2RH_IRQ_BASE)
126 #define EMMA2RH_IRQ_INT16       (16 + EMMA2RH_IRQ_BASE)
127 #define EMMA2RH_IRQ_INT17       (17 + EMMA2RH_IRQ_BASE)
128 #define EMMA2RH_IRQ_INT18       (18 + EMMA2RH_IRQ_BASE)
129 #define EMMA2RH_IRQ_INT19       (19 + EMMA2RH_IRQ_BASE)
130 #define EMMA2RH_IRQ_INT20       (20 + EMMA2RH_IRQ_BASE)
131 #define EMMA2RH_IRQ_INT21       (21 + EMMA2RH_IRQ_BASE)
132 #define EMMA2RH_IRQ_INT22       (22 + EMMA2RH_IRQ_BASE)
133 #define EMMA2RH_IRQ_INT23       (23 + EMMA2RH_IRQ_BASE)
134 #define EMMA2RH_IRQ_INT24       (24 + EMMA2RH_IRQ_BASE)
135 #define EMMA2RH_IRQ_INT25       (25 + EMMA2RH_IRQ_BASE)
136 #define EMMA2RH_IRQ_INT26       (26 + EMMA2RH_IRQ_BASE)
137 #define EMMA2RH_IRQ_INT27       (27 + EMMA2RH_IRQ_BASE)
138 #define EMMA2RH_IRQ_INT28       (28 + EMMA2RH_IRQ_BASE)
139 #define EMMA2RH_IRQ_INT29       (29 + EMMA2RH_IRQ_BASE)
140 #define EMMA2RH_IRQ_INT30       (30 + EMMA2RH_IRQ_BASE)
141 #define EMMA2RH_IRQ_INT31       (31 + EMMA2RH_IRQ_BASE)
142 #define EMMA2RH_IRQ_INT32       (32 + EMMA2RH_IRQ_BASE)
143 #define EMMA2RH_IRQ_INT33       (33 + EMMA2RH_IRQ_BASE)
144 #define EMMA2RH_IRQ_INT34       (34 + EMMA2RH_IRQ_BASE)
145 #define EMMA2RH_IRQ_INT35       (35 + EMMA2RH_IRQ_BASE)
146 #define EMMA2RH_IRQ_INT36       (36 + EMMA2RH_IRQ_BASE)
147 #define EMMA2RH_IRQ_INT37       (37 + EMMA2RH_IRQ_BASE)
148 #define EMMA2RH_IRQ_INT38       (38 + EMMA2RH_IRQ_BASE)
149 #define EMMA2RH_IRQ_INT39       (39 + EMMA2RH_IRQ_BASE)
150 #define EMMA2RH_IRQ_INT40       (40 + EMMA2RH_IRQ_BASE)
151 #define EMMA2RH_IRQ_INT41       (41 + EMMA2RH_IRQ_BASE)
152 #define EMMA2RH_IRQ_INT42       (42 + EMMA2RH_IRQ_BASE)
153 #define EMMA2RH_IRQ_INT43       (43 + EMMA2RH_IRQ_BASE)
154 #define EMMA2RH_IRQ_INT44       (44 + EMMA2RH_IRQ_BASE)
155 #define EMMA2RH_IRQ_INT45       (45 + EMMA2RH_IRQ_BASE)
156 #define EMMA2RH_IRQ_INT46       (46 + EMMA2RH_IRQ_BASE)
157 #define EMMA2RH_IRQ_INT47       (47 + EMMA2RH_IRQ_BASE)
158 #define EMMA2RH_IRQ_INT48       (48 + EMMA2RH_IRQ_BASE)
159 #define EMMA2RH_IRQ_INT49       (49 + EMMA2RH_IRQ_BASE)
160 #define EMMA2RH_IRQ_INT50       (50 + EMMA2RH_IRQ_BASE)
161 #define EMMA2RH_IRQ_INT51       (51 + EMMA2RH_IRQ_BASE)
162 #define EMMA2RH_IRQ_INT52       (52 + EMMA2RH_IRQ_BASE)
163 #define EMMA2RH_IRQ_INT53       (53 + EMMA2RH_IRQ_BASE)
164 #define EMMA2RH_IRQ_INT54       (54 + EMMA2RH_IRQ_BASE)
165 #define EMMA2RH_IRQ_INT55       (55 + EMMA2RH_IRQ_BASE)
166 #define EMMA2RH_IRQ_INT56       (56 + EMMA2RH_IRQ_BASE)
167 #define EMMA2RH_IRQ_INT57       (57 + EMMA2RH_IRQ_BASE)
168 #define EMMA2RH_IRQ_INT58       (58 + EMMA2RH_IRQ_BASE)
169 #define EMMA2RH_IRQ_INT59       (59 + EMMA2RH_IRQ_BASE)
170 #define EMMA2RH_IRQ_INT60       (60 + EMMA2RH_IRQ_BASE)
171 #define EMMA2RH_IRQ_INT61       (61 + EMMA2RH_IRQ_BASE)
172 #define EMMA2RH_IRQ_INT62       (62 + EMMA2RH_IRQ_BASE)
173 #define EMMA2RH_IRQ_INT63       (63 + EMMA2RH_IRQ_BASE)
174
175 #define EMMA2RH_IRQ_PFUR0       EMMA2RH_IRQ_INT49
176 #define EMMA2RH_IRQ_PFUR1       EMMA2RH_IRQ_INT50
177 #define EMMA2RH_IRQ_PFUR2       EMMA2RH_IRQ_INT51
178 #define EMMA2RH_IRQ_PIIC0       EMMA2RH_IRQ_INT56
179 #define EMMA2RH_IRQ_PIIC1       EMMA2RH_IRQ_INT57
180 #define EMMA2RH_IRQ_PIIC2       EMMA2RH_IRQ_INT58
181
182 /*
183  *  EMMA2RH Register Access
184  */
185
186 #define EMMA2RH_BASE (0xa0000000)
187
188 static inline void emma2rh_sync(void)
189 {
190         volatile u32 *p = (volatile u32 *)0xbfc00000;
191         (void)(*p);
192 }
193
194 static inline void emma2rh_out32(u32 offset, u32 val)
195 {
196         *(volatile u32 *)(EMMA2RH_BASE | offset) = val;
197         emma2rh_sync();
198 }
199
200 static inline u32 emma2rh_in32(u32 offset)
201 {
202         u32 val = *(volatile u32 *)(EMMA2RH_BASE | offset);
203         return val;
204 }
205
206 static inline void emma2rh_out16(u32 offset, u16 val)
207 {
208         *(volatile u16 *)(EMMA2RH_BASE | offset) = val;
209         emma2rh_sync();
210 }
211
212 static inline u16 emma2rh_in16(u32 offset)
213 {
214         u16 val = *(volatile u16 *)(EMMA2RH_BASE | offset);
215         return val;
216 }
217
218 static inline void emma2rh_out8(u32 offset, u8 val)
219 {
220         *(volatile u8 *)(EMMA2RH_BASE | offset) = val;
221         emma2rh_sync();
222 }
223
224 static inline u8 emma2rh_in8(u32 offset)
225 {
226         u8 val = *(volatile u8 *)(EMMA2RH_BASE | offset);
227         return val;
228 }
229
230 /**
231  * IIC registers map
232  **/
233
234 /*---------------------------------------------------------------------------*/
235 /* CNT - Control register (00H R/W)                                          */
236 /*---------------------------------------------------------------------------*/
237 #define SPT         0x00000001
238 #define STT         0x00000002
239 #define ACKE        0x00000004
240 #define WTIM        0x00000008
241 #define SPIE        0x00000010
242 #define WREL        0x00000020
243 #define LREL        0x00000040
244 #define IICE        0x00000080
245 #define CNT_RESERVED    0x000000ff      /* reserved bit 0 */
246
247 #define I2C_EMMA_START      (IICE | STT)
248 #define I2C_EMMA_STOP       (IICE | SPT)
249 #define I2C_EMMA_REPSTART   I2C_EMMA_START
250
251 /*---------------------------------------------------------------------------*/
252 /* STA - Status register (10H Read)                                          */
253 /*---------------------------------------------------------------------------*/
254 #define MSTS        0x00000080
255 #define ALD         0x00000040
256 #define EXC         0x00000020
257 #define COI         0x00000010
258 #define TRC         0x00000008
259 #define ACKD        0x00000004
260 #define STD         0x00000002
261 #define SPD         0x00000001
262
263 /*---------------------------------------------------------------------------*/
264 /* CSEL - Clock select register (20H R/W)                                    */
265 /*---------------------------------------------------------------------------*/
266 #define FCL         0x00000080
267 #define ND50        0x00000040
268 #define CLD         0x00000020
269 #define DAD         0x00000010
270 #define SMC         0x00000008
271 #define DFC         0x00000004
272 #define CL          0x00000003
273 #define CSEL_RESERVED   0x000000ff      /* reserved bit 0 */
274
275 #define FAST397     0x0000008b
276 #define FAST297     0x0000008a
277 #define FAST347     0x0000000b
278 #define FAST260     0x0000000a
279 #define FAST130     0x00000008
280 #define STANDARD108 0x00000083
281 #define STANDARD83  0x00000082
282 #define STANDARD95  0x00000003
283 #define STANDARD73  0x00000002
284 #define STANDARD36  0x00000001
285 #define STANDARD71  0x00000000
286
287 /*---------------------------------------------------------------------------*/
288 /* SVA - Slave address register (30H R/W)                                    */
289 /*---------------------------------------------------------------------------*/
290 #define SVA         0x000000fe
291
292 /*---------------------------------------------------------------------------*/
293 /* SHR - Shift register (40H R/W)                                            */
294 /*---------------------------------------------------------------------------*/
295 #define SR          0x000000ff
296
297 /*---------------------------------------------------------------------------*/
298 /* INT - Interrupt register (50H R/W)                                        */
299 /* INTM - Interrupt mask register (60H R/W)                                  */
300 /*---------------------------------------------------------------------------*/
301 #define INTE0       0x00000001
302
303 /***********************************************************************
304  * I2C registers
305  ***********************************************************************
306  */
307 #define I2C_EMMA_CNT            0x00
308 #define I2C_EMMA_STA            0x10
309 #define I2C_EMMA_CSEL           0x20
310 #define I2C_EMMA_SVA            0x30
311 #define I2C_EMMA_SHR            0x40
312 #define I2C_EMMA_INT            0x50
313 #define I2C_EMMA_INTM           0x60
314
315 /*
316  * include the board dependent part
317  */
318 #ifdef CONFIG_NEC_MARKEINS
319 #include <asm/emma/markeins.h>
320 #else
321 #error "Unknown EMMA2RH board!"
322 #endif
323
324 #endif /* __ASM_EMMA_EMMA2RH_H */