50c9bef99daa58e93842cfd87926e3bcd07dd5be
[sfrench/cifs-2.6.git] / arch / mips / alchemy / devboards / db1x00 / board_setup.c
1 /*
2  *
3  * BRIEF MODULE DESCRIPTION
4  *      Alchemy Db1x00 board setup.
5  *
6  * Copyright 2000, 2008 MontaVista Software Inc.
7  * Author: MontaVista Software, Inc. <source@mvista.com>
8  *
9  *  This program is free software; you can redistribute  it and/or modify it
10  *  under  the terms of  the GNU General  Public License as published by the
11  *  Free Software Foundation;  either version 2 of the  License, or (at your
12  *  option) any later version.
13  *
14  *  THIS  SOFTWARE  IS PROVIDED   ``AS  IS'' AND   ANY  EXPRESS OR IMPLIED
15  *  WARRANTIES,   INCLUDING, BUT NOT  LIMITED  TO, THE IMPLIED WARRANTIES OF
16  *  MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
17  *  NO  EVENT  SHALL   THE AUTHOR  BE    LIABLE FOR ANY   DIRECT, INDIRECT,
18  *  INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
19  *  NOT LIMITED   TO, PROCUREMENT OF  SUBSTITUTE GOODS  OR SERVICES; LOSS OF
20  *  USE, DATA,  OR PROFITS; OR  BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
21  *  ANY THEORY OF LIABILITY, WHETHER IN  CONTRACT, STRICT LIABILITY, OR TORT
22  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
23  *  THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
24  *
25  *  You should have received a copy of the  GNU General Public License along
26  *  with this program; if not, write  to the Free Software Foundation, Inc.,
27  *  675 Mass Ave, Cambridge, MA 02139, USA.
28  */
29
30 #include <linux/gpio.h>
31 #include <linux/init.h>
32 #include <linux/interrupt.h>
33 #include <linux/pm.h>
34
35 #include <asm/mach-au1x00/au1000.h>
36 #include <asm/mach-au1x00/au1xxx_eth.h>
37 #include <asm/mach-db1x00/db1x00.h>
38 #include <asm/mach-db1x00/bcsr.h>
39 #include <asm/reboot.h>
40
41 #include <prom.h>
42
43 #ifdef CONFIG_MIPS_DB1500
44 char irq_tab_alchemy[][5] __initdata = {
45         [12] = { -1, AU1500_PCI_INTA, 0xff, 0xff, 0xff }, /* IDSEL 12 - HPT371   */
46         [13] = { -1, AU1500_PCI_INTA, AU1500_PCI_INTB, AU1500_PCI_INTC, AU1500_PCI_INTD }, /* IDSEL 13 - PCI slot */
47 };
48
49 #endif
50
51
52 #ifdef CONFIG_MIPS_DB1550
53 char irq_tab_alchemy[][5] __initdata = {
54         [11] = { -1, AU1550_PCI_INTC, 0xff, 0xff, 0xff }, /* IDSEL 11 - on-board HPT371 */
55         [12] = { -1, AU1550_PCI_INTB, AU1550_PCI_INTC, AU1550_PCI_INTD, AU1550_PCI_INTA }, /* IDSEL 12 - PCI slot 2 (left) */
56         [13] = { -1, AU1550_PCI_INTA, AU1550_PCI_INTB, AU1550_PCI_INTC, AU1550_PCI_INTD }, /* IDSEL 13 - PCI slot 1 (right) */
57 };
58 #endif
59
60
61 #ifdef CONFIG_MIPS_BOSPORUS
62 char irq_tab_alchemy[][5] __initdata = {
63         [11] = { -1, AU1500_PCI_INTA, AU1500_PCI_INTB, 0xff, 0xff }, /* IDSEL 11 - miniPCI  */
64         [12] = { -1, AU1500_PCI_INTA, 0xff, 0xff, 0xff }, /* IDSEL 12 - SN1741   */
65         [13] = { -1, AU1500_PCI_INTA, AU1500_PCI_INTB, AU1500_PCI_INTC, AU1500_PCI_INTD }, /* IDSEL 13 - PCI slot */
66 };
67
68 /*
69  * Micrel/Kendin 5 port switch attached to MAC0,
70  * MAC0 is associated with PHY address 5 (== WAN port)
71  * MAC1 is not associated with any PHY, since it's connected directly
72  * to the switch.
73  * no interrupts are used
74  */
75 static struct au1000_eth_platform_data eth0_pdata = {
76         .phy_static_config      = 1,
77         .phy_addr               = 5,
78 };
79
80 static void bosporus_power_off(void)
81 {
82         printk(KERN_INFO "It's now safe to turn off power\n");
83         while (1)
84                 asm volatile (".set mips3 ; wait ; .set mips0");
85 }
86
87 const char *get_system_type(void)
88 {
89         return "Alchemy Bosporus Gateway Reference";
90 }
91 #endif
92
93
94 #ifdef CONFIG_MIPS_MIRAGE
95 char irq_tab_alchemy[][5] __initdata = {
96         [11] = { -1, AU1500_PCI_INTD, 0xff, 0xff, 0xff }, /* IDSEL 11 - SMI VGX */
97         [12] = { -1, 0xff, 0xff, AU1500_PCI_INTC, 0xff }, /* IDSEL 12 - PNX1300 */
98         [13] = { -1, AU1500_PCI_INTA, AU1500_PCI_INTB, 0xff, 0xff }, /* IDSEL 13 - miniPCI */
99 };
100
101 static void mirage_power_off(void)
102 {
103         alchemy_gpio_direction_output(210, 1);
104 }
105
106 const char *get_system_type(void)
107 {
108         return "Alchemy Mirage";
109 }
110 #endif
111
112
113 #if defined(CONFIG_MIPS_BOSPORUS) || defined(CONFIG_MIPS_MIRAGE)
114 static void mips_softreset(void)
115 {
116         asm volatile ("jr\t%0" : : "r"(0xbfc00000));
117 }
118
119 #else
120
121 const char *get_system_type(void)
122 {
123         return "Alchemy Db1x00";
124 }
125 #endif
126
127
128 void __init board_setup(void)
129 {
130         unsigned long bcsr1, bcsr2;
131         u32 pin_func;
132
133         bcsr1 = DB1000_BCSR_PHYS_ADDR;
134         bcsr2 = DB1000_BCSR_PHYS_ADDR + DB1000_BCSR_HEXLED_OFS;
135
136         pin_func = 0;
137
138 #ifdef CONFIG_MIPS_DB1000
139         printk(KERN_INFO "AMD Alchemy Au1000/Db1000 Board\n");
140 #endif
141 #ifdef CONFIG_MIPS_DB1500
142         printk(KERN_INFO "AMD Alchemy Au1500/Db1500 Board\n");
143 #endif
144 #ifdef CONFIG_MIPS_DB1100
145         printk(KERN_INFO "AMD Alchemy Au1100/Db1100 Board\n");
146 #endif
147 #ifdef CONFIG_MIPS_BOSPORUS
148         au1xxx_override_eth_cfg(0, &eth0_pdata);
149
150         printk(KERN_INFO "AMD Alchemy Bosporus Board\n");
151 #endif
152 #ifdef CONFIG_MIPS_MIRAGE
153         printk(KERN_INFO "AMD Alchemy Mirage Board\n");
154 #endif
155 #ifdef CONFIG_MIPS_DB1550
156         printk(KERN_INFO "AMD Alchemy Au1550/Db1550 Board\n");
157
158         bcsr1 = DB1550_BCSR_PHYS_ADDR;
159         bcsr2 = DB1550_BCSR_PHYS_ADDR + DB1550_BCSR_HEXLED_OFS;
160 #endif
161
162         /* initialize board register space */
163         bcsr_init(bcsr1, bcsr2);
164
165         /* Not valid for Au1550 */
166 #if defined(CONFIG_IRDA) && \
167    (defined(CONFIG_SOC_AU1000) || defined(CONFIG_SOC_AU1100))
168         /* Set IRFIRSEL instead of GPIO15 */
169         pin_func = au_readl(SYS_PINFUNC) | SYS_PF_IRF;
170         au_writel(pin_func, SYS_PINFUNC);
171         /* Power off until the driver is in use */
172         bcsr_mod(BCSR_RESETS, BCSR_RESETS_IRDA_MODE_MASK,
173                                 BCSR_RESETS_IRDA_MODE_OFF);
174 #endif
175         bcsr_write(BCSR_PCMCIA, 0);     /* turn off PCMCIA power */
176
177         /* Enable GPIO[31:0] inputs */
178         alchemy_gpio1_input_enable();
179
180 #ifdef CONFIG_MIPS_MIRAGE
181         /* GPIO[20] is output */
182         alchemy_gpio_direction_output(20, 0);
183
184         /* Set GPIO[210:208] instead of SSI_0 */
185         pin_func = au_readl(SYS_PINFUNC) | SYS_PF_S0;
186
187         /* Set GPIO[215:211] for LEDs */
188         pin_func |= 5 << 2;
189
190         /* Set GPIO[214:213] for more LEDs */
191         pin_func |= 5 << 12;
192
193         /* Set GPIO[207:200] instead of PCMCIA/LCD */
194         pin_func |= SYS_PF_LCD | SYS_PF_PC;
195         au_writel(pin_func, SYS_PINFUNC);
196
197         /*
198          * Enable speaker amplifier.  This should
199          * be part of the audio driver.
200          */
201         alchemy_gpio_direction_output(209, 1);
202
203         pm_power_off = mirage_power_off;
204         _machine_halt = mirage_power_off;
205         _machine_restart = (void(*)(char *))mips_softreset;
206 #endif
207
208 #ifdef CONFIG_MIPS_BOSPORUS
209         pm_power_off = bosporus_power_off;
210         _machine_halt = bosporus_power_off;
211         _machine_restart = (void(*)(char *))mips_softreset;
212 #endif
213         au_sync();
214 }
215
216 static int __init db1x00_init_irq(void)
217 {
218 #if defined(CONFIG_MIPS_MIRAGE)
219         set_irq_type(AU1500_GPIO7_INT, IRQF_TRIGGER_RISING); /* TS pendown */
220 #elif defined(CONFIG_MIPS_DB1550)
221         set_irq_type(AU1550_GPIO0_INT, IRQF_TRIGGER_LOW);  /* CD0# */
222         set_irq_type(AU1550_GPIO1_INT, IRQF_TRIGGER_LOW);  /* CD1# */
223         set_irq_type(AU1550_GPIO3_INT, IRQF_TRIGGER_LOW);  /* CARD0# */
224         set_irq_type(AU1550_GPIO5_INT, IRQF_TRIGGER_LOW);  /* CARD1# */
225         set_irq_type(AU1550_GPIO21_INT, IRQF_TRIGGER_LOW); /* STSCHG0# */
226         set_irq_type(AU1550_GPIO22_INT, IRQF_TRIGGER_LOW); /* STSCHG1# */
227 #elif defined(CONFIG_MIPS_DB1500)
228         set_irq_type(AU1500_GPIO0_INT, IRQF_TRIGGER_LOW); /* CD0# */
229         set_irq_type(AU1500_GPIO3_INT, IRQF_TRIGGER_LOW); /* CD1# */
230         set_irq_type(AU1500_GPIO2_INT, IRQF_TRIGGER_LOW); /* CARD0# */
231         set_irq_type(AU1500_GPIO5_INT, IRQF_TRIGGER_LOW); /* CARD1# */
232         set_irq_type(AU1500_GPIO1_INT, IRQF_TRIGGER_LOW); /* STSCHG0# */
233         set_irq_type(AU1500_GPIO4_INT, IRQF_TRIGGER_LOW); /* STSCHG1# */
234 #elif defined(CONFIG_MIPS_DB1100)
235         set_irq_type(AU1100_GPIO0_INT, IRQF_TRIGGER_LOW); /* CD0# */
236         set_irq_type(AU1100_GPIO3_INT, IRQF_TRIGGER_LOW); /* CD1# */
237         set_irq_type(AU1100_GPIO2_INT, IRQF_TRIGGER_LOW); /* CARD0# */
238         set_irq_type(AU1100_GPIO5_INT, IRQF_TRIGGER_LOW); /* CARD1# */
239         set_irq_type(AU1100_GPIO1_INT, IRQF_TRIGGER_LOW); /* STSCHG0# */
240         set_irq_type(AU1100_GPIO4_INT, IRQF_TRIGGER_LOW); /* STSCHG1# */
241 #elif defined(CONFIG_MIPS_DB1000)
242         set_irq_type(AU1000_GPIO0_INT, IRQF_TRIGGER_LOW); /* CD0# */
243         set_irq_type(AU1000_GPIO3_INT, IRQF_TRIGGER_LOW); /* CD1# */
244         set_irq_type(AU1000_GPIO2_INT, IRQF_TRIGGER_LOW); /* CARD0# */
245         set_irq_type(AU1000_GPIO5_INT, IRQF_TRIGGER_LOW); /* CARD1# */
246         set_irq_type(AU1000_GPIO1_INT, IRQF_TRIGGER_LOW); /* STSCHG0# */
247         set_irq_type(AU1000_GPIO4_INT, IRQF_TRIGGER_LOW); /* STSCHG1# */
248 #endif
249         return 0;
250 }
251 arch_initcall(db1x00_init_irq);