arch/microblaze/pci/pci-common.c

   1 /*
   2  * Contains common pci routines for ALL ppc platform
   3  * (based on pci_32.c and pci_64.c)
   4  *
   5  * Port for PPC64 David Engebretsen, IBM Corp.
   6  * Contains common pci routines for ppc64 platform, pSeries and iSeries brands.
   7  *
   8  * Copyright (C) 2003 Anton Blanchard <anton@au.ibm.com>, IBM
   9  *   Rework, based on alpha PCI code.
  10  *
  11  * Common pmac/prep/chrp pci routines. -- Cort
  12  *
  13  * This program is free software; you can redistribute it and/or
  14  * modify it under the terms of the GNU General Public License
  15  * as published by the Free Software Foundation; either version
  16  * 2 of the License, or (at your option) any later version.
  17  */
  18
  19 #include <linux/kernel.h>
  20 #include <linux/pci.h>
  21 #include <linux/string.h>
  22 #include <linux/init.h>
  23 #include <linux/memblock.h>
  24 #include <linux/mm.h>
  25 #include <linux/shmem_fs.h>
  26 #include <linux/list.h>
  27 #include <linux/syscalls.h>
  28 #include <linux/irq.h>
  29 #include <linux/vmalloc.h>
  30 #include <linux/slab.h>
  31 #include <linux/of.h>
  32 #include <linux/of_address.h>
  33 #include <linux/of_irq.h>
  34 #include <linux/of_pci.h>
  35 #include <linux/export.h>
  36
  37 #include <asm/processor.h>
  38 #include <linux/io.h>
  39 #include <asm/pci-bridge.h>
  40 #include <asm/byteorder.h>
  41
  42 static DEFINE_SPINLOCK(hose_spinlock);
  43 LIST_HEAD(hose_list);
  44
  45 /* XXX kill that some day ... */
  46 static int global_phb_number;           /* Global phb counter */
  47
  48 /* ISA Memory physical address */
  49 resource_size_t isa_mem_base;
  50
  51 unsigned long isa_io_base;
  52 EXPORT_SYMBOL(isa_io_base);
  53
  54 static int pci_bus_count;
  55
  56 struct pci_controller *pcibios_alloc_controller(struct device_node *dev)
  57 {
  58         struct pci_controller *phb;
  59
  60         phb = zalloc_maybe_bootmem(sizeof(struct pci_controller), GFP_KERNEL);
  61         if (!phb)
  62                 return NULL;
  63         spin_lock(&hose_spinlock);
  64         phb->global_number = global_phb_number++;
  65         list_add_tail(&phb->list_node, &hose_list);
  66         spin_unlock(&hose_spinlock);
  67         phb->dn = dev;
  68         phb->is_dynamic = mem_init_done;
  69         return phb;
  70 }
  71
  72 void pcibios_free_controller(struct pci_controller *phb)
  73 {
  74         spin_lock(&hose_spinlock);
  75         list_del(&phb->list_node);
  76         spin_unlock(&hose_spinlock);
  77
  78         if (phb->is_dynamic)
  79                 kfree(phb);
  80 }
  81
  82 static resource_size_t pcibios_io_size(const struct pci_controller *hose)
  83 {
  84         return resource_size(&hose->io_resource);
  85 }
  86
  87 int pcibios_vaddr_is_ioport(void __iomem *address)
  88 {
  89         int ret = 0;
  90         struct pci_controller *hose;
  91         resource_size_t size;
  92
  93         spin_lock(&hose_spinlock);
  94         list_for_each_entry(hose, &hose_list, list_node) {
  95                 size = pcibios_io_size(hose);
  96                 if (address >= hose->io_base_virt &&
  97                     address < (hose->io_base_virt + size)) {
  98                         ret = 1;
  99                         break;
 100                 }
 101         }
 102         spin_unlock(&hose_spinlock);
 103         return ret;
 104 }
 105
 106 unsigned long pci_address_to_pio(phys_addr_t address)
 107 {
 108         struct pci_controller *hose;
 109         resource_size_t size;
 110         unsigned long ret = ~0;
 111
 112         spin_lock(&hose_spinlock);
 113         list_for_each_entry(hose, &hose_list, list_node) {
 114                 size = pcibios_io_size(hose);
 115                 if (address >= hose->io_base_phys &&
 116                     address < (hose->io_base_phys + size)) {
 117                         unsigned long base =
 118                                 (unsigned long)hose->io_base_virt - _IO_BASE;
 119                         ret = base + (address - hose->io_base_phys);
 120                         break;
 121                 }
 122         }
 123         spin_unlock(&hose_spinlock);
 124
 125         return ret;
 126 }
 127 EXPORT_SYMBOL_GPL(pci_address_to_pio);
 128
 129 /* This routine is meant to be used early during boot, when the
 130  * PCI bus numbers have not yet been assigned, and you need to
 131  * issue PCI config cycles to an OF device.
 132  * It could also be used to "fix" RTAS config cycles if you want
 133  * to set pci_assign_all_buses to 1 and still use RTAS for PCI
 134  * config cycles.
 135  */
 136 struct pci_controller *pci_find_hose_for_OF_device(struct device_node *node)
 137 {
 138         while (node) {
 139                 struct pci_controller *hose, *tmp;
 140                 list_for_each_entry_safe(hose, tmp, &hose_list, list_node)
 141                         if (hose->dn == node)
 142                                 return hose;
 143                 node = node->parent;
 144         }
 145         return NULL;
 146 }
 147
 148 void pcibios_set_master(struct pci_dev *dev)
 149 {
 150         /* No special bus mastering setup handling */
 151 }
 152
 153 /*
 154  * Platform support for /proc/bus/pci/X/Y mmap()s.
 155  */
 156
 157 int pci_iobar_pfn(struct pci_dev *pdev, int bar, struct vm_area_struct *vma)
 158 {
 159         struct pci_controller *hose = pci_bus_to_host(pdev->bus);
 160         resource_size_t ioaddr = pci_resource_start(pdev, bar);
 161
 162         if (!hose)
 163                 return -EINVAL;         /* should never happen */
 164
 165         /* Convert to an offset within this PCI controller */
 166         ioaddr -= (unsigned long)hose->io_base_virt - _IO_BASE;
 167
 168         vma->vm_pgoff += (ioaddr + hose->io_base_phys) >> PAGE_SHIFT;
 169         return 0;
 170 }
 171
 172 /*
 173  * This one is used by /dev/mem and fbdev who have no clue about the
 174  * PCI device, it tries to find the PCI device first and calls the
 175  * above routine
 176  */
 177 pgprot_t pci_phys_mem_access_prot(struct file *file,
 178                                   unsigned long pfn,
 179                                   unsigned long size,
 180                                   pgprot_t prot)
 181 {
 182         struct pci_dev *pdev = NULL;
 183         struct resource *found = NULL;
 184         resource_size_t offset = ((resource_size_t)pfn) << PAGE_SHIFT;
 185         int i;
 186
 187         if (page_is_ram(pfn))
 188                 return prot;
 189
 190         prot = pgprot_noncached(prot);
 191         for_each_pci_dev(pdev) {
 192                 for (i = 0; i <= PCI_ROM_RESOURCE; i++) {
 193                         struct resource *rp = &pdev->resource[i];
 194                         int flags = rp->flags;
 195
 196                         /* Active and same type? */
 197                         if ((flags & IORESOURCE_MEM) == 0)
 198                                 continue;
 199                         /* In the range of this resource? */
 200                         if (offset < (rp->start & PAGE_MASK) ||
 201                             offset > rp->end)
 202                                 continue;
 203                         found = rp;
 204                         break;
 205                 }
 206                 if (found)
 207                         break;
 208         }
 209         if (found) {
 210                 if (found->flags & IORESOURCE_PREFETCH)
 211                         prot = pgprot_noncached_wc(prot);
 212                 pci_dev_put(pdev);
 213         }
 214
 215         pr_debug("PCI: Non-PCI map for %llx, prot: %lx\n",
 216                  (unsigned long long)offset, pgprot_val(prot));
 217
 218         return prot;
 219 }
 220
 221 /* This provides legacy IO read access on a bus */
 222 int pci_legacy_read(struct pci_bus *bus, loff_t port, u32 *val, size_t size)
 223 {
 224         unsigned long offset;
 225         struct pci_controller *hose = pci_bus_to_host(bus);
 226         struct resource *rp = &hose->io_resource;
 227         void __iomem *addr;
 228
 229         /* Check if port can be supported by that bus. We only check
 230          * the ranges of the PHB though, not the bus itself as the rules
 231          * for forwarding legacy cycles down bridges are not our problem
 232          * here. So if the host bridge supports it, we do it.
 233          */
 234         offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 235         offset += port;
 236
 237         if (!(rp->flags & IORESOURCE_IO))
 238                 return -ENXIO;
 239         if (offset < rp->start || (offset + size) > rp->end)
 240                 return -ENXIO;
 241         addr = hose->io_base_virt + port;
 242
 243         switch (size) {
 244         case 1:
 245                 *((u8 *)val) = in_8(addr);
 246                 return 1;
 247         case 2:
 248                 if (port & 1)
 249                         return -EINVAL;
 250                 *((u16 *)val) = in_le16(addr);
 251                 return 2;
 252         case 4:
 253                 if (port & 3)
 254                         return -EINVAL;
 255                 *((u32 *)val) = in_le32(addr);
 256                 return 4;
 257         }
 258         return -EINVAL;
 259 }
 260
 261 /* This provides legacy IO write access on a bus */
 262 int pci_legacy_write(struct pci_bus *bus, loff_t port, u32 val, size_t size)
 263 {
 264         unsigned long offset;
 265         struct pci_controller *hose = pci_bus_to_host(bus);
 266         struct resource *rp = &hose->io_resource;
 267         void __iomem *addr;
 268
 269         /* Check if port can be supported by that bus. We only check
 270          * the ranges of the PHB though, not the bus itself as the rules
 271          * for forwarding legacy cycles down bridges are not our problem
 272          * here. So if the host bridge supports it, we do it.
 273          */
 274         offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 275         offset += port;
 276
 277         if (!(rp->flags & IORESOURCE_IO))
 278                 return -ENXIO;
 279         if (offset < rp->start || (offset + size) > rp->end)
 280                 return -ENXIO;
 281         addr = hose->io_base_virt + port;
 282
 283         /* WARNING: The generic code is idiotic. It gets passed a pointer
 284          * to what can be a 1, 2 or 4 byte quantity and always reads that
 285          * as a u32, which means that we have to correct the location of
 286          * the data read within those 32 bits for size 1 and 2
 287          */
 288         switch (size) {
 289         case 1:
 290                 out_8(addr, val >> 24);
 291                 return 1;
 292         case 2:
 293                 if (port & 1)
 294                         return -EINVAL;
 295                 out_le16(addr, val >> 16);
 296                 return 2;
 297         case 4:
 298                 if (port & 3)
 299                         return -EINVAL;
 300                 out_le32(addr, val);
 301                 return 4;
 302         }
 303         return -EINVAL;
 304 }
 305
 306 /* This provides legacy IO or memory mmap access on a bus */
 307 int pci_mmap_legacy_page_range(struct pci_bus *bus,
 308                                struct vm_area_struct *vma,
 309                                enum pci_mmap_state mmap_state)
 310 {
 311         struct pci_controller *hose = pci_bus_to_host(bus);
 312         resource_size_t offset =
 313                 ((resource_size_t)vma->vm_pgoff) << PAGE_SHIFT;
 314         resource_size_t size = vma->vm_end - vma->vm_start;
 315         struct resource *rp;
 316
 317         pr_debug("pci_mmap_legacy_page_range(%04x:%02x, %s @%llx..%llx)\n",
 318                  pci_domain_nr(bus), bus->number,
 319                  mmap_state == pci_mmap_mem ? "MEM" : "IO",
 320                  (unsigned long long)offset,
 321                  (unsigned long long)(offset + size - 1));
 322
 323         if (mmap_state == pci_mmap_mem) {
 324                 /* Hack alert !
 325                  *
 326                  * Because X is lame and can fail starting if it gets an error
 327                  * trying to mmap legacy_mem (instead of just moving on without
 328                  * legacy memory access) we fake it here by giving it anonymous
 329                  * memory, effectively behaving just like /dev/zero
 330                  */
 331                 if ((offset + size) > hose->isa_mem_size) {
 332 #ifdef CONFIG_MMU
 333                         pr_debug("Process %s (pid:%d) mapped non-existing PCI",
 334                                 current->comm, current->pid);
 335                         pr_debug("legacy memory for 0%04x:%02x\n",
 336                                 pci_domain_nr(bus), bus->number);
 337 #endif
 338                         if (vma->vm_flags & VM_SHARED)
 339                                 return shmem_zero_setup(vma);
 340                         return 0;
 341                 }
 342                 offset += hose->isa_mem_phys;
 343         } else {
 344                 unsigned long io_offset = (unsigned long)hose->io_base_virt -
 345                                                                 _IO_BASE;
 346                 unsigned long roffset = offset + io_offset;
 347                 rp = &hose->io_resource;
 348                 if (!(rp->flags & IORESOURCE_IO))
 349                         return -ENXIO;
 350                 if (roffset < rp->start || (roffset + size) > rp->end)
 351                         return -ENXIO;
 352                 offset += hose->io_base_phys;
 353         }
 354         pr_debug(" -> mapping phys %llx\n", (unsigned long long)offset);
 355
 356         vma->vm_pgoff = offset >> PAGE_SHIFT;
 357         vma->vm_page_prot = pgprot_noncached(vma->vm_page_prot);
 358         return remap_pfn_range(vma, vma->vm_start, vma->vm_pgoff,
 359                                vma->vm_end - vma->vm_start,
 360                                vma->vm_page_prot);
 361 }
 362
 363 void pci_resource_to_user(const struct pci_dev *dev, int bar,
 364                           const struct resource *rsrc,
 365                           resource_size_t *start, resource_size_t *end)
 366 {
 367         struct pci_bus_region region;
 368
 369         if (rsrc->flags & IORESOURCE_IO) {
 370                 pcibios_resource_to_bus(dev->bus, &region,
 371                                         (struct resource *) rsrc);
 372                 *start = region.start;
 373                 *end = region.end;
 374                 return;
 375         }
 376
 377         /* We pass a CPU physical address to userland for MMIO instead of a
 378          * BAR value because X is lame and expects to be able to use that
 379          * to pass to /dev/mem!
 380          *
 381          * That means we may have 64-bit values where some apps only expect
 382          * 32 (like X itself since it thinks only Sparc has 64-bit MMIO).
 383          */
 384         *start = rsrc->start;
 385         *end = rsrc->end;
 386 }
 387
 388 /**
 389  * pci_process_bridge_OF_ranges - Parse PCI bridge resources from device tree
 390  * @hose: newly allocated pci_controller to be setup
 391  * @dev: device node of the host bridge
 392  * @primary: set if primary bus (32 bits only, soon to be deprecated)
 393  *
 394  * This function will parse the "ranges" property of a PCI host bridge device
 395  * node and setup the resource mapping of a pci controller based on its
 396  * content.
 397  *
 398  * Life would be boring if it wasn't for a few issues that we have to deal
 399  * with here:
 400  *
 401  *   - We can only cope with one IO space range and up to 3 Memory space
 402  *     ranges. However, some machines (thanks Apple !) tend to split their
 403  *     space into lots of small contiguous ranges. So we have to coalesce.
 404  *
 405  *   - We can only cope with all memory ranges having the same offset
 406  *     between CPU addresses and PCI addresses. Unfortunately, some bridges
 407  *     are setup for a large 1:1 mapping along with a small "window" which
 408  *     maps PCI address 0 to some arbitrary high address of the CPU space in
 409  *     order to give access to the ISA memory hole.
 410  *     The way out of here that I've chosen for now is to always set the
 411  *     offset based on the first resource found, then override it if we
 412  *     have a different offset and the previous was set by an ISA hole.
 413  *
 414  *   - Some busses have IO space not starting at 0, which causes trouble with
 415  *     the way we do our IO resource renumbering. The code somewhat deals with
 416  *     it for 64 bits but I would expect problems on 32 bits.
 417  *
 418  *   - Some 32 bits platforms such as 4xx can have physical space larger than
 419  *     32 bits so we need to use 64 bits values for the parsing
 420  */
 421 void pci_process_bridge_OF_ranges(struct pci_controller *hose,
 422                                   struct device_node *dev, int primary)
 423 {
 424         int memno = 0, isa_hole = -1;
 425         unsigned long long isa_mb = 0;
 426         struct resource *res;
 427         struct of_pci_range range;
 428         struct of_pci_range_parser parser;
 429
 430         pr_info("PCI host bridge %pOF %s ranges:\n",
 431                dev, primary ? "(primary)" : "");
 432
 433         /* Check for ranges property */
 434         if (of_pci_range_parser_init(&parser, dev))
 435                 return;
 436
 437         pr_debug("Parsing ranges property...\n");
 438         for_each_of_pci_range(&parser, &range) {
 439                 /* Read next ranges element */
 440                 pr_debug("pci_space: 0x%08x pci_addr:0x%016llx ",
 441                                 range.pci_space, range.pci_addr);
 442                 pr_debug("cpu_addr:0x%016llx size:0x%016llx\n",
 443                                         range.cpu_addr, range.size);
 444
 445                 /* If we failed translation or got a zero-sized region
 446                  * (some FW try to feed us with non sensical zero sized regions
 447                  * such as power3 which look like some kind of attempt
 448                  * at exposing the VGA memory hole)
 449                  */
 450                 if (range.cpu_addr == OF_BAD_ADDR || range.size == 0)
 451                         continue;
 452
 453                 /* Act based on address space type */
 454                 res = NULL;
 455                 switch (range.flags & IORESOURCE_TYPE_BITS) {
 456                 case IORESOURCE_IO:
 457                         pr_info("  IO 0x%016llx..0x%016llx -> 0x%016llx\n",
 458                                 range.cpu_addr, range.cpu_addr + range.size - 1,
 459                                 range.pci_addr);
 460
 461                         /* We support only one IO range */
 462                         if (hose->pci_io_size) {
 463                                 pr_info(" \\--> Skipped (too many) !\n");
 464                                 continue;
 465                         }
 466                         /* On 32 bits, limit I/O space to 16MB */
 467                         if (range.size > 0x01000000)
 468                                 range.size = 0x01000000;
 469
 470                         /* 32 bits needs to map IOs here */
 471                         hose->io_base_virt = ioremap(range.cpu_addr,
 472                                                 range.size);
 473
 474                         /* Expect trouble if pci_addr is not 0 */
 475                         if (primary)
 476                                 isa_io_base =
 477                                         (unsigned long)hose->io_base_virt;
 478                         /* pci_io_size and io_base_phys always represent IO
 479                          * space starting at 0 so we factor in pci_addr
 480                          */
 481                         hose->pci_io_size = range.pci_addr + range.size;
 482                         hose->io_base_phys = range.cpu_addr - range.pci_addr;
 483
 484                         /* Build resource */
 485                         res = &hose->io_resource;
 486                         range.cpu_addr = range.pci_addr;
 487
 488                         break;
 489                 case IORESOURCE_MEM:
 490                         pr_info(" MEM 0x%016llx..0x%016llx -> 0x%016llx %s\n",
 491                                 range.cpu_addr, range.cpu_addr + range.size - 1,
 492                                 range.pci_addr,
 493                                 (range.pci_space & 0x40000000) ?
 494                                 "Prefetch" : "");
 495
 496                         /* We support only 3 memory ranges */
 497                         if (memno >= 3) {
 498                                 pr_info(" \\--> Skipped (too many) !\n");
 499                                 continue;
 500                         }
 501                         /* Handles ISA memory hole space here */
 502                         if (range.pci_addr == 0) {
 503                                 isa_mb = range.cpu_addr;
 504                                 isa_hole = memno;
 505                                 if (primary || isa_mem_base == 0)
 506                                         isa_mem_base = range.cpu_addr;
 507                                 hose->isa_mem_phys = range.cpu_addr;
 508                                 hose->isa_mem_size = range.size;
 509                         }
 510
 511                         /* We get the PCI/Mem offset from the first range or
 512                          * the, current one if the offset came from an ISA
 513                          * hole. If they don't match, bugger.
 514                          */
 515                         if (memno == 0 ||
 516                             (isa_hole >= 0 && range.pci_addr != 0 &&
 517                              hose->pci_mem_offset == isa_mb))
 518                                 hose->pci_mem_offset = range.cpu_addr -
 519                                                         range.pci_addr;
 520                         else if (range.pci_addr != 0 &&
 521                                  hose->pci_mem_offset != range.cpu_addr -
 522                                                         range.pci_addr) {
 523                                 pr_info(" \\--> Skipped (offset mismatch) !\n");
 524                                 continue;
 525                         }
 526
 527                         /* Build resource */
 528                         res = &hose->mem_resources[memno++];
 529                         break;
 530                 }
 531                 if (res != NULL) {
 532                         res->name = dev->full_name;
 533                         res->flags = range.flags;
 534                         res->start = range.cpu_addr;
 535                         res->end = range.cpu_addr + range.size - 1;
 536                         res->parent = res->child = res->sibling = NULL;
 537                 }
 538         }
 539
 540         /* If there's an ISA hole and the pci_mem_offset is -not- matching
 541          * the ISA hole offset, then we need to remove the ISA hole from
 542          * the resource list for that brige
 543          */
 544         if (isa_hole >= 0 && hose->pci_mem_offset != isa_mb) {
 545                 unsigned int next = isa_hole + 1;
 546                 pr_info(" Removing ISA hole at 0x%016llx\n", isa_mb);
 547                 if (next < memno)
 548                         memmove(&hose->mem_resources[isa_hole],
 549                                 &hose->mem_resources[next],
 550                                 sizeof(struct resource) * (memno - next));
 551                 hose->mem_resources[--memno].flags = 0;
 552         }
 553 }
 554
 555 /* Display the domain number in /proc */
 556 int pci_proc_domain(struct pci_bus *bus)
 557 {
 558         return pci_domain_nr(bus);
 559 }
 560
 561 /* This header fixup will do the resource fixup for all devices as they are
 562  * probed, but not for bridge ranges
 563  */
 564 static void pcibios_fixup_resources(struct pci_dev *dev)
 565 {
 566         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 567         int i;
 568
 569         if (!hose) {
 570                 pr_err("No host bridge for PCI dev %s !\n",
 571                        pci_name(dev));
 572                 return;
 573         }
 574         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++) {
 575                 struct resource *res = dev->resource + i;
 576                 if (!res->flags)
 577                         continue;
 578                 if (res->start == 0) {
 579                         pr_debug("PCI:%s Resource %d %016llx-%016llx [%x]",
 580                                  pci_name(dev), i,
 581                                  (unsigned long long)res->start,
 582                                  (unsigned long long)res->end,
 583                                  (unsigned int)res->flags);
 584                         pr_debug("is unassigned\n");
 585                         res->end -= res->start;
 586                         res->start = 0;
 587                         res->flags |= IORESOURCE_UNSET;
 588                         continue;
 589                 }
 590
 591                 pr_debug("PCI:%s Resource %d %016llx-%016llx [%x]\n",
 592                          pci_name(dev), i,
 593                          (unsigned long long)res->start,
 594                          (unsigned long long)res->end,
 595                          (unsigned int)res->flags);
 596         }
 597 }
 598 DECLARE_PCI_FIXUP_HEADER(PCI_ANY_ID, PCI_ANY_ID, pcibios_fixup_resources);
 599
 600 int pcibios_add_device(struct pci_dev *dev)
 601 {
 602         dev->irq = of_irq_parse_and_map_pci(dev, 0, 0);
 603
 604         return 0;
 605 }
 606 EXPORT_SYMBOL(pcibios_add_device);
 607
 608 /*
 609  * Reparent resource children of pr that conflict with res
 610  * under res, and make res replace those children.
 611  */
 612 static int __init reparent_resources(struct resource *parent,
 613                                      struct resource *res)
 614 {
 615         struct resource *p, **pp;
 616         struct resource **firstpp = NULL;
 617
 618         for (pp = &parent->child; (p = *pp) != NULL; pp = &p->sibling) {
 619                 if (p->end < res->start)
 620                         continue;
 621                 if (res->end < p->start)
 622                         break;
 623                 if (p->start < res->start || p->end > res->end)
 624                         return -1;      /* not completely contained */
 625                 if (firstpp == NULL)
 626                         firstpp = pp;
 627         }
 628         if (firstpp == NULL)
 629                 return -1;      /* didn't find any conflicting entries? */
 630         res->parent = parent;
 631         res->child = *firstpp;
 632         res->sibling = *pp;
 633         *firstpp = res;
 634         *pp = NULL;
 635         for (p = res->child; p != NULL; p = p->sibling) {
 636                 p->parent = res;
 637                 pr_debug("PCI: Reparented %s [%llx..%llx] under %s\n",
 638                          p->name,
 639                          (unsigned long long)p->start,
 640                          (unsigned long long)p->end, res->name);
 641         }
 642         return 0;
 643 }
 644
 645 /*
 646  *  Handle resources of PCI devices.  If the world were perfect, we could
 647  *  just allocate all the resource regions and do nothing more.  It isn't.
 648  *  On the other hand, we cannot just re-allocate all devices, as it would
 649  *  require us to know lots of host bridge internals.  So we attempt to
 650  *  keep as much of the original configuration as possible, but tweak it
 651  *  when it's found to be wrong.
 652  *
 653  *  Known BIOS problems we have to work around:
 654  *      - I/O or memory regions not configured
 655  *      - regions configured, but not enabled in the command register
 656  *      - bogus I/O addresses above 64K used
 657  *      - expansion ROMs left enabled (this may sound harmless, but given
 658  *        the fact the PCI specs explicitly allow address decoders to be
 659  *        shared between expansion ROMs and other resource regions, it's
 660  *        at least dangerous)
 661  *
 662  *  Our solution:
 663  *      (1) Allocate resources for all buses behind PCI-to-PCI bridges.
 664  *          This gives us fixed barriers on where we can allocate.
 665  *      (2) Allocate resources for all enabled devices.  If there is
 666  *          a collision, just mark the resource as unallocated. Also
 667  *          disable expansion ROMs during this step.
 668  *      (3) Try to allocate resources for disabled devices.  If the
 669  *          resources were assigned correctly, everything goes well,
 670  *          if they weren't, they won't disturb allocation of other
 671  *          resources.
 672  *      (4) Assign new addresses to resources which were either
 673  *          not configured at all or misconfigured.  If explicitly
 674  *          requested by the user, configure expansion ROM address
 675  *          as well.
 676  */
 677
 678 static void pcibios_allocate_bus_resources(struct pci_bus *bus)
 679 {
 680         struct pci_bus *b;
 681         int i;
 682         struct resource *res, *pr;
 683
 684         pr_debug("PCI: Allocating bus resources for %04x:%02x...\n",
 685                  pci_domain_nr(bus), bus->number);
 686
 687         pci_bus_for_each_resource(bus, res, i) {
 688                 if (!res || !res->flags
 689                     || res->start > res->end || res->parent)
 690                         continue;
 691                 if (bus->parent == NULL)
 692                         pr = (res->flags & IORESOURCE_IO) ?
 693                                 &ioport_resource : &iomem_resource;
 694                 else {
 695                         /* Don't bother with non-root busses when
 696                          * re-assigning all resources. We clear the
 697                          * resource flags as if they were colliding
 698                          * and as such ensure proper re-allocation
 699                          * later.
 700                          */
 701                         pr = pci_find_parent_resource(bus->self, res);
 702                         if (pr == res) {
 703                                 /* this happens when the generic PCI
 704                                  * code (wrongly) decides that this
 705                                  * bridge is transparent  -- paulus
 706                                  */
 707                                 continue;
 708                         }
 709                 }
 710
 711                 pr_debug("PCI: %s (bus %d) bridge rsrc %d: %016llx-%016llx ",
 712                          bus->self ? pci_name(bus->self) : "PHB",
 713                          bus->number, i,
 714                          (unsigned long long)res->start,
 715                          (unsigned long long)res->end);
 716                 pr_debug("[0x%x], parent %p (%s)\n",
 717                          (unsigned int)res->flags,
 718                          pr, (pr && pr->name) ? pr->name : "nil");
 719
 720                 if (pr && !(pr->flags & IORESOURCE_UNSET)) {
 721                         struct pci_dev *dev = bus->self;
 722
 723                         if (request_resource(pr, res) == 0)
 724                                 continue;
 725                         /*
 726                          * Must be a conflict with an existing entry.
 727                          * Move that entry (or entries) under the
 728                          * bridge resource and try again.
 729                          */
 730                         if (reparent_resources(pr, res) == 0)
 731                                 continue;
 732
 733                         if (dev && i < PCI_BRIDGE_RESOURCE_NUM &&
 734                             pci_claim_bridge_resource(dev,
 735                                                  i + PCI_BRIDGE_RESOURCES) == 0)
 736                                 continue;
 737
 738                 }
 739                 pr_warn("PCI: Cannot allocate resource region ");
 740                 pr_cont("%d of PCI bridge %d, will remap\n", i, bus->number);
 741                 res->start = res->end = 0;
 742                 res->flags = 0;
 743         }
 744
 745         list_for_each_entry(b, &bus->children, node)
 746                 pcibios_allocate_bus_resources(b);
 747 }
 748
 749 static inline void alloc_resource(struct pci_dev *dev, int idx)
 750 {
 751         struct resource *pr, *r = &dev->resource[idx];
 752
 753         pr_debug("PCI: Allocating %s: Resource %d: %016llx..%016llx [%x]\n",
 754                  pci_name(dev), idx,
 755                  (unsigned long long)r->start,
 756                  (unsigned long long)r->end,
 757                  (unsigned int)r->flags);
 758
 759         pr = pci_find_parent_resource(dev, r);
 760         if (!pr || (pr->flags & IORESOURCE_UNSET) ||
 761             request_resource(pr, r) < 0) {
 762                 pr_warn("PCI: Cannot allocate resource region %d ", idx);
 763                 pr_cont("of device %s, will remap\n", pci_name(dev));
 764                 if (pr)
 765                         pr_debug("PCI:  parent is %p: %016llx-%016llx [%x]\n",
 766                                  pr,
 767                                  (unsigned long long)pr->start,
 768                                  (unsigned long long)pr->end,
 769                                  (unsigned int)pr->flags);
 770                 /* We'll assign a new address later */
 771                 r->flags |= IORESOURCE_UNSET;
 772                 r->end -= r->start;
 773                 r->start = 0;
 774         }
 775 }
 776
 777 static void __init pcibios_allocate_resources(int pass)
 778 {
 779         struct pci_dev *dev = NULL;
 780         int idx, disabled;
 781         u16 command;
 782         struct resource *r;
 783
 784         for_each_pci_dev(dev) {
 785                 pci_read_config_word(dev, PCI_COMMAND, &command);
 786                 for (idx = 0; idx <= PCI_ROM_RESOURCE; idx++) {
 787                         r = &dev->resource[idx];
 788                         if (r->parent)          /* Already allocated */
 789                                 continue;
 790                         if (!r->flags || (r->flags & IORESOURCE_UNSET))
 791                                 continue;       /* Not assigned at all */
 792                         /* We only allocate ROMs on pass 1 just in case they
 793                          * have been screwed up by firmware
 794                          */
 795                         if (idx == PCI_ROM_RESOURCE)
 796                                 disabled = 1;
 797                         if (r->flags & IORESOURCE_IO)
 798                                 disabled = !(command & PCI_COMMAND_IO);
 799                         else
 800                                 disabled = !(command & PCI_COMMAND_MEMORY);
 801                         if (pass == disabled)
 802                                 alloc_resource(dev, idx);
 803                 }
 804                 if (pass)
 805                         continue;
 806                 r = &dev->resource[PCI_ROM_RESOURCE];
 807                 if (r->flags) {
 808                         /* Turn the ROM off, leave the resource region,
 809                          * but keep it unregistered.
 810                          */
 811                         u32 reg;
 812                         pci_read_config_dword(dev, dev->rom_base_reg, &reg);
 813                         if (reg & PCI_ROM_ADDRESS_ENABLE) {
 814                                 pr_debug("PCI: Switching off ROM of %s\n",
 815                                          pci_name(dev));
 816                                 r->flags &= ~IORESOURCE_ROM_ENABLE;
 817                                 pci_write_config_dword(dev, dev->rom_base_reg,
 818                                                 reg & ~PCI_ROM_ADDRESS_ENABLE);
 819                         }
 820                 }
 821         }
 822 }
 823
 824 static void __init pcibios_reserve_legacy_regions(struct pci_bus *bus)
 825 {
 826         struct pci_controller *hose = pci_bus_to_host(bus);
 827         resource_size_t offset;
 828         struct resource *res, *pres;
 829         int i;
 830
 831         pr_debug("Reserving legacy ranges for domain %04x\n",
 832                                                         pci_domain_nr(bus));
 833
 834         /* Check for IO */
 835         if (!(hose->io_resource.flags & IORESOURCE_IO))
 836                 goto no_io;
 837         offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 838         res = kzalloc(sizeof(struct resource), GFP_KERNEL);
 839         BUG_ON(res == NULL);
 840         res->name = "Legacy IO";
 841         res->flags = IORESOURCE_IO;
 842         res->start = offset;
 843         res->end = (offset + 0xfff) & 0xfffffffful;
 844         pr_debug("Candidate legacy IO: %pR\n", res);
 845         if (request_resource(&hose->io_resource, res)) {
 846                 pr_debug("PCI %04x:%02x Cannot reserve Legacy IO %pR\n",
 847                        pci_domain_nr(bus), bus->number, res);
 848                 kfree(res);
 849         }
 850
 851  no_io:
 852         /* Check for memory */
 853         offset = hose->pci_mem_offset;
 854         pr_debug("hose mem offset: %016llx\n", (unsigned long long)offset);
 855         for (i = 0; i < 3; i++) {
 856                 pres = &hose->mem_resources[i];
 857                 if (!(pres->flags & IORESOURCE_MEM))
 858                         continue;
 859                 pr_debug("hose mem res: %pR\n", pres);
 860                 if ((pres->start - offset) <= 0xa0000 &&
 861                     (pres->end - offset) >= 0xbffff)
 862                         break;
 863         }
 864         if (i >= 3)
 865                 return;
 866         res = kzalloc(sizeof(struct resource), GFP_KERNEL);
 867         BUG_ON(res == NULL);
 868         res->name = "Legacy VGA memory";
 869         res->flags = IORESOURCE_MEM;
 870         res->start = 0xa0000 + offset;
 871         res->end = 0xbffff + offset;
 872         pr_debug("Candidate VGA memory: %pR\n", res);
 873         if (request_resource(pres, res)) {
 874                 pr_debug("PCI %04x:%02x Cannot reserve VGA memory %pR\n",
 875                        pci_domain_nr(bus), bus->number, res);
 876                 kfree(res);
 877         }
 878 }
 879
 880 void __init pcibios_resource_survey(void)
 881 {
 882         struct pci_bus *b;
 883
 884         /* Allocate and assign resources. If we re-assign everything, then
 885          * we skip the allocate phase
 886          */
 887         list_for_each_entry(b, &pci_root_buses, node)
 888                 pcibios_allocate_bus_resources(b);
 889
 890         pcibios_allocate_resources(0);
 891         pcibios_allocate_resources(1);
 892
 893         /* Before we start assigning unassigned resource, we try to reserve
 894          * the low IO area and the VGA memory area if they intersect the
 895          * bus available resources to avoid allocating things on top of them
 896          */
 897         list_for_each_entry(b, &pci_root_buses, node)
 898                 pcibios_reserve_legacy_regions(b);
 899
 900         /* Now proceed to assigning things that were left unassigned */
 901         pr_debug("PCI: Assigning unassigned resources...\n");
 902         pci_assign_unassigned_resources();
 903 }
 904
 905 static void pcibios_setup_phb_resources(struct pci_controller *hose,
 906                                         struct list_head *resources)
 907 {
 908         unsigned long io_offset;
 909         struct resource *res;
 910         int i;
 911
 912         /* Hookup PHB IO resource */
 913         res = &hose->io_resource;
 914
 915         /* Fixup IO space offset */
 916         io_offset = (unsigned long)hose->io_base_virt - isa_io_base;
 917         res->start = (res->start + io_offset) & 0xffffffffu;
 918         res->end = (res->end + io_offset) & 0xffffffffu;
 919
 920         if (!res->flags) {
 921                 pr_warn("PCI: I/O resource not set for host ");
 922                 pr_cont("bridge %pOF (domain %d)\n",
 923                         hose->dn, hose->global_number);
 924                 /* Workaround for lack of IO resource only on 32-bit */
 925                 res->start = (unsigned long)hose->io_base_virt - isa_io_base;
 926                 res->end = res->start + IO_SPACE_LIMIT;
 927                 res->flags = IORESOURCE_IO;
 928         }
 929         pci_add_resource_offset(resources, res,
 930                 (__force resource_size_t)(hose->io_base_virt - _IO_BASE));
 931
 932         pr_debug("PCI: PHB IO resource    = %016llx-%016llx [%lx]\n",
 933                  (unsigned long long)res->start,
 934                  (unsigned long long)res->end,
 935                  (unsigned long)res->flags);
 936
 937         /* Hookup PHB Memory resources */
 938         for (i = 0; i < 3; ++i) {
 939                 res = &hose->mem_resources[i];
 940                 if (!res->flags) {
 941                         if (i > 0)
 942                                 continue;
 943                         pr_err("PCI: Memory resource 0 not set for ");
 944                         pr_cont("host bridge %pOF (domain %d)\n",
 945                                 hose->dn, hose->global_number);
 946
 947                         /* Workaround for lack of MEM resource only on 32-bit */
 948                         res->start = hose->pci_mem_offset;
 949                         res->end = (resource_size_t)-1LL;
 950                         res->flags = IORESOURCE_MEM;
 951
 952                 }
 953                 pci_add_resource_offset(resources, res, hose->pci_mem_offset);
 954
 955                 pr_debug("PCI: PHB MEM resource %d = %016llx-%016llx [%lx]\n",
 956                         i, (unsigned long long)res->start,
 957                         (unsigned long long)res->end,
 958                         (unsigned long)res->flags);
 959         }
 960
 961         pr_debug("PCI: PHB MEM offset     = %016llx\n",
 962                  (unsigned long long)hose->pci_mem_offset);
 963         pr_debug("PCI: PHB IO  offset     = %08lx\n",
 964                  (unsigned long)hose->io_base_virt - _IO_BASE);
 965 }
 966
 967 static void pcibios_scan_phb(struct pci_controller *hose)
 968 {
 969         LIST_HEAD(resources);
 970         struct pci_bus *bus;
 971         struct device_node *node = hose->dn;
 972
 973         pr_debug("PCI: Scanning PHB %pOF\n", node);
 974
 975         pcibios_setup_phb_resources(hose, &resources);
 976
 977         bus = pci_scan_root_bus(hose->parent, hose->first_busno,
 978                                 hose->ops, hose, &resources);
 979         if (bus == NULL) {
 980                 pr_err("Failed to create bus for PCI domain %04x\n",
 981                        hose->global_number);
 982                 pci_free_resource_list(&resources);
 983                 return;
 984         }
 985         bus->busn_res.start = hose->first_busno;
 986         hose->bus = bus;
 987
 988         hose->last_busno = bus->busn_res.end;
 989 }
 990
 991 static int __init pcibios_init(void)
 992 {
 993         struct pci_controller *hose, *tmp;
 994         int next_busno = 0;
 995
 996         pr_info("PCI: Probing PCI hardware\n");
 997
 998         /* Scan all of the recorded PCI controllers.  */
 999         list_for_each_entry_safe(hose, tmp, &hose_list, list_node) {
1000                 hose->last_busno = 0xff;
1001                 pcibios_scan_phb(hose);
1002                 if (next_busno <= hose->last_busno)
1003                         next_busno = hose->last_busno + 1;
1004         }
1005         pci_bus_count = next_busno;
1006
1007         /* Call common code to handle resource allocation */
1008         pcibios_resource_survey();
1009         list_for_each_entry_safe(hose, tmp, &hose_list, list_node) {
1010                 if (hose->bus)
1011                         pci_bus_add_devices(hose->bus);
1012         }
1013
1014         return 0;
1015 }
1016
1017 subsys_initcall(pcibios_init);
1018
1019 static struct pci_controller *pci_bus_to_hose(int bus)
1020 {
1021         struct pci_controller *hose, *tmp;
1022
1023         list_for_each_entry_safe(hose, tmp, &hose_list, list_node)
1024                 if (bus >= hose->first_busno && bus <= hose->last_busno)
1025                         return hose;
1026         return NULL;
1027 }
1028
1029 /* Provide information on locations of various I/O regions in physical
1030  * memory.  Do this on a per-card basis so that we choose the right
1031  * root bridge.
1032  * Note that the returned IO or memory base is a physical address
1033  */
1034
1035 long sys_pciconfig_iobase(long which, unsigned long bus, unsigned long devfn)
1036 {
1037         struct pci_controller *hose;
1038         long result = -EOPNOTSUPP;
1039
1040         hose = pci_bus_to_hose(bus);
1041         if (!hose)
1042                 return -ENODEV;
1043
1044         switch (which) {
1045         case IOBASE_BRIDGE_NUMBER:
1046                 return (long)hose->first_busno;
1047         case IOBASE_MEMORY:
1048                 return (long)hose->pci_mem_offset;
1049         case IOBASE_IO:
1050                 return (long)hose->io_base_phys;
1051         case IOBASE_ISA_IO:
1052                 return (long)isa_io_base;
1053         case IOBASE_ISA_MEM:
1054                 return (long)isa_mem_base;
1055         }
1056
1057         return result;
1058 }
1059
1060 /*
1061  * Null PCI config access functions, for the case when we can't
1062  * find a hose.
1063  */
1064 #define NULL_PCI_OP(rw, size, type)                                     \
1065 static int                                                              \
1066 null_##rw##_config_##size(struct pci_dev *dev, int offset, type val)    \
1067 {                                                                       \
1068         return PCIBIOS_DEVICE_NOT_FOUND;                                \
1069 }
1070
1071 static int
1072 null_read_config(struct pci_bus *bus, unsigned int devfn, int offset,
1073                  int len, u32 *val)
1074 {
1075         return PCIBIOS_DEVICE_NOT_FOUND;
1076 }
1077
1078 static int
1079 null_write_config(struct pci_bus *bus, unsigned int devfn, int offset,
1080                   int len, u32 val)
1081 {
1082         return PCIBIOS_DEVICE_NOT_FOUND;
1083 }
1084
1085 static struct pci_ops null_pci_ops = {
1086         .read = null_read_config,
1087         .write = null_write_config,
1088 };
1089
1090 /*
1091  * These functions are used early on before PCI scanning is done
1092  * and all of the pci_dev and pci_bus structures have been created.
1093  */
1094 static struct pci_bus *
1095 fake_pci_bus(struct pci_controller *hose, int busnr)
1096 {
1097         static struct pci_bus bus;
1098
1099         if (!hose)
1100                 pr_err("Can't find hose for PCI bus %d!\n", busnr);
1101
1102         bus.number = busnr;
1103         bus.sysdata = hose;
1104         bus.ops = hose ? hose->ops : &null_pci_ops;
1105         return &bus;
1106 }
1107
1108 #define EARLY_PCI_OP(rw, size, type)                                    \
1109 int early_##rw##_config_##size(struct pci_controller *hose, int bus,    \
1110                                int devfn, int offset, type value)       \
1111 {                                                                       \
1112         return pci_bus_##rw##_config_##size(fake_pci_bus(hose, bus),    \
1113                                             devfn, offset, value);      \
1114 }
1115
1116 EARLY_PCI_OP(read, byte, u8 *)
1117 EARLY_PCI_OP(read, word, u16 *)
1118 EARLY_PCI_OP(read, dword, u32 *)
1119 EARLY_PCI_OP(write, byte, u8)
1120 EARLY_PCI_OP(write, word, u16)
1121 EARLY_PCI_OP(write, dword, u32)
1122
1123 int early_find_capability(struct pci_controller *hose, int bus, int devfn,
1124                           int cap)
1125 {
1126         return pci_bus_find_capability(fake_pci_bus(hose, bus), devfn, cap);
1127 }
1128