38232b37668b3be87e8c8404aac2caea282bcc67
[sfrench/cifs-2.6.git] / arch / ia64 / kvm / vtlb.c
1 /*
2  * vtlb.c: guest virtual tlb handling module.
3  * Copyright (c) 2004, Intel Corporation.
4  *  Yaozu Dong (Eddie Dong) <Eddie.dong@intel.com>
5  *  Xuefei Xu (Anthony Xu) <anthony.xu@intel.com>
6  *
7  * Copyright (c) 2007, Intel Corporation.
8  *  Xuefei Xu (Anthony Xu) <anthony.xu@intel.com>
9  *  Xiantao Zhang <xiantao.zhang@intel.com>
10  *
11  * This program is free software; you can redistribute it and/or modify it
12  * under the terms and conditions of the GNU General Public License,
13  * version 2, as published by the Free Software Foundation.
14  *
15  * This program is distributed in the hope it will be useful, but WITHOUT
16  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
17  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
18  * more details.
19  *
20  * You should have received a copy of the GNU General Public License along with
21  * this program; if not, write to the Free Software Foundation, Inc., 59 Temple
22  * Place - Suite 330, Boston, MA 02111-1307 USA.
23  *
24  */
25
26 #include "vcpu.h"
27
28 #include <linux/rwsem.h>
29
30 #include <asm/tlb.h>
31
32 /*
33  * Check to see if the address rid:va is translated by the TLB
34  */
35
36 static int __is_tr_translated(struct thash_data *trp, u64 rid, u64 va)
37 {
38         return ((trp->p) && (trp->rid == rid)
39                                 && ((va-trp->vadr) < PSIZE(trp->ps)));
40 }
41
42 /*
43  * Only for GUEST TR format.
44  */
45 static int __is_tr_overlap(struct thash_data *trp, u64 rid, u64 sva, u64 eva)
46 {
47         u64 sa1, ea1;
48
49         if (!trp->p || trp->rid != rid)
50                 return 0;
51
52         sa1 = trp->vadr;
53         ea1 = sa1 + PSIZE(trp->ps) - 1;
54         eva -= 1;
55         if ((sva > ea1) || (sa1 > eva))
56                 return 0;
57         else
58                 return 1;
59
60 }
61
62 void machine_tlb_purge(u64 va, u64 ps)
63 {
64         ia64_ptcl(va, ps << 2);
65 }
66
67 void local_flush_tlb_all(void)
68 {
69         int i, j;
70         unsigned long flags, count0, count1;
71         unsigned long stride0, stride1, addr;
72
73         addr    = current_vcpu->arch.ptce_base;
74         count0  = current_vcpu->arch.ptce_count[0];
75         count1  = current_vcpu->arch.ptce_count[1];
76         stride0 = current_vcpu->arch.ptce_stride[0];
77         stride1 = current_vcpu->arch.ptce_stride[1];
78
79         local_irq_save(flags);
80         for (i = 0; i < count0; ++i) {
81                 for (j = 0; j < count1; ++j) {
82                         ia64_ptce(addr);
83                         addr += stride1;
84                 }
85                 addr += stride0;
86         }
87         local_irq_restore(flags);
88         ia64_srlz_i();          /* srlz.i implies srlz.d */
89 }
90
91 int vhpt_enabled(struct kvm_vcpu *vcpu, u64 vadr, enum vhpt_ref ref)
92 {
93         union ia64_rr    vrr;
94         union ia64_pta   vpta;
95         struct  ia64_psr   vpsr;
96
97         vpsr = *(struct ia64_psr *)&VCPU(vcpu, vpsr);
98         vrr.val = vcpu_get_rr(vcpu, vadr);
99         vpta.val = vcpu_get_pta(vcpu);
100
101         if (vrr.ve & vpta.ve) {
102                 switch (ref) {
103                 case DATA_REF:
104                 case NA_REF:
105                         return vpsr.dt;
106                 case INST_REF:
107                         return vpsr.dt && vpsr.it && vpsr.ic;
108                 case RSE_REF:
109                         return vpsr.dt && vpsr.rt;
110
111                 }
112         }
113         return 0;
114 }
115
116 struct thash_data *vsa_thash(union ia64_pta vpta, u64 va, u64 vrr, u64 *tag)
117 {
118         u64 index, pfn, rid, pfn_bits;
119
120         pfn_bits = vpta.size - 5 - 8;
121         pfn = REGION_OFFSET(va) >> _REGION_PAGE_SIZE(vrr);
122         rid = _REGION_ID(vrr);
123         index = ((rid & 0xff) << pfn_bits)|(pfn & ((1UL << pfn_bits) - 1));
124         *tag = ((rid >> 8) & 0xffff) | ((pfn >> pfn_bits) << 16);
125
126         return (struct thash_data *)((vpta.base << PTA_BASE_SHIFT) +
127                                 (index << 5));
128 }
129
130 struct thash_data *__vtr_lookup(struct kvm_vcpu *vcpu, u64 va, int type)
131 {
132
133         struct thash_data *trp;
134         int  i;
135         u64 rid;
136
137         rid = vcpu_get_rr(vcpu, va);
138         rid = rid & RR_RID_MASK;;
139         if (type == D_TLB) {
140                 if (vcpu_quick_region_check(vcpu->arch.dtr_regions, va)) {
141                         for (trp = (struct thash_data *)&vcpu->arch.dtrs, i = 0;
142                                                 i < NDTRS; i++, trp++) {
143                                 if (__is_tr_translated(trp, rid, va))
144                                         return trp;
145                         }
146                 }
147         } else {
148                 if (vcpu_quick_region_check(vcpu->arch.itr_regions, va)) {
149                         for (trp = (struct thash_data *)&vcpu->arch.itrs, i = 0;
150                                         i < NITRS; i++, trp++) {
151                                 if (__is_tr_translated(trp, rid, va))
152                                         return trp;
153                         }
154                 }
155         }
156
157         return NULL;
158 }
159
160 static void vhpt_insert(u64 pte, u64 itir, u64 ifa, u64 gpte)
161 {
162         union ia64_rr rr;
163         struct thash_data *head;
164         unsigned long ps, gpaddr;
165
166         ps = itir_ps(itir);
167         rr.val = ia64_get_rr(ifa);
168
169          gpaddr = ((gpte & _PAGE_PPN_MASK) >> ps << ps) |
170                                         (ifa & ((1UL << ps) - 1));
171
172         head = (struct thash_data *)ia64_thash(ifa);
173         head->etag = INVALID_TI_TAG;
174         ia64_mf();
175         head->page_flags = pte & ~PAGE_FLAGS_RV_MASK;
176         head->itir = rr.ps << 2;
177         head->etag = ia64_ttag(ifa);
178         head->gpaddr = gpaddr;
179 }
180
181 void mark_pages_dirty(struct kvm_vcpu *v, u64 pte, u64 ps)
182 {
183         u64 i, dirty_pages = 1;
184         u64 base_gfn = (pte&_PAGE_PPN_MASK) >> PAGE_SHIFT;
185         spinlock_t *lock = __kvm_va(v->arch.dirty_log_lock_pa);
186         void *dirty_bitmap = (void *)KVM_MEM_DIRTY_LOG_BASE;
187
188         dirty_pages <<= ps <= PAGE_SHIFT ? 0 : ps - PAGE_SHIFT;
189
190         vmm_spin_lock(lock);
191         for (i = 0; i < dirty_pages; i++) {
192                 /* avoid RMW */
193                 if (!test_bit(base_gfn + i, dirty_bitmap))
194                         set_bit(base_gfn + i , dirty_bitmap);
195         }
196         vmm_spin_unlock(lock);
197 }
198
199 void thash_vhpt_insert(struct kvm_vcpu *v, u64 pte, u64 itir, u64 va, int type)
200 {
201         u64 phy_pte, psr;
202         union ia64_rr mrr;
203
204         mrr.val = ia64_get_rr(va);
205         phy_pte = translate_phy_pte(&pte, itir, va);
206
207         if (itir_ps(itir) >= mrr.ps) {
208                 vhpt_insert(phy_pte, itir, va, pte);
209         } else {
210                 phy_pte  &= ~PAGE_FLAGS_RV_MASK;
211                 psr = ia64_clear_ic();
212                 ia64_itc(type, va, phy_pte, itir_ps(itir));
213                 ia64_set_psr(psr);
214         }
215
216         if (!(pte&VTLB_PTE_IO))
217                 mark_pages_dirty(v, pte, itir_ps(itir));
218 }
219
220 /*
221  *   vhpt lookup
222  */
223 struct thash_data *vhpt_lookup(u64 va)
224 {
225         struct thash_data *head;
226         u64 tag;
227
228         head = (struct thash_data *)ia64_thash(va);
229         tag = ia64_ttag(va);
230         if (head->etag == tag)
231                 return head;
232         return NULL;
233 }
234
235 u64 guest_vhpt_lookup(u64 iha, u64 *pte)
236 {
237         u64 ret;
238         struct thash_data *data;
239
240         data = __vtr_lookup(current_vcpu, iha, D_TLB);
241         if (data != NULL)
242                 thash_vhpt_insert(current_vcpu, data->page_flags,
243                         data->itir, iha, D_TLB);
244
245         asm volatile ("rsm psr.ic|psr.i;;"
246                         "srlz.d;;"
247                         "ld8.s r9=[%1];;"
248                         "tnat.nz p6,p7=r9;;"
249                         "(p6) mov %0=1;"
250                         "(p6) mov r9=r0;"
251                         "(p7) extr.u r9=r9,0,53;;"
252                         "(p7) mov %0=r0;"
253                         "(p7) st8 [%2]=r9;;"
254                         "ssm psr.ic;;"
255                         "srlz.d;;"
256                         /* "ssm psr.i;;" Once interrupts in vmm open, need fix*/
257                         : "=r"(ret) : "r"(iha), "r"(pte):"memory");
258
259         return ret;
260 }
261
262 /*
263  *  purge software guest tlb
264  */
265
266 static void vtlb_purge(struct kvm_vcpu *v, u64 va, u64 ps)
267 {
268         struct thash_data *cur;
269         u64 start, curadr, size, psbits, tag, rr_ps, num;
270         union ia64_rr vrr;
271         struct thash_cb *hcb = &v->arch.vtlb;
272
273         vrr.val = vcpu_get_rr(v, va);
274         psbits = VMX(v, psbits[(va >> 61)]);
275         start = va & ~((1UL << ps) - 1);
276         while (psbits) {
277                 curadr = start;
278                 rr_ps = __ffs(psbits);
279                 psbits &= ~(1UL << rr_ps);
280                 num = 1UL << ((ps < rr_ps) ? 0 : (ps - rr_ps));
281                 size = PSIZE(rr_ps);
282                 vrr.ps = rr_ps;
283                 while (num) {
284                         cur = vsa_thash(hcb->pta, curadr, vrr.val, &tag);
285                         if (cur->etag == tag && cur->ps == rr_ps)
286                                 cur->etag = INVALID_TI_TAG;
287                         curadr += size;
288                         num--;
289                 }
290         }
291 }
292
293
294 /*
295  *  purge VHPT and machine TLB
296  */
297 static void vhpt_purge(struct kvm_vcpu *v, u64 va, u64 ps)
298 {
299         struct thash_data *cur;
300         u64 start, size, tag, num;
301         union ia64_rr rr;
302
303         start = va & ~((1UL << ps) - 1);
304         rr.val = ia64_get_rr(va);
305         size = PSIZE(rr.ps);
306         num = 1UL << ((ps < rr.ps) ? 0 : (ps - rr.ps));
307         while (num) {
308                 cur = (struct thash_data *)ia64_thash(start);
309                 tag = ia64_ttag(start);
310                 if (cur->etag == tag)
311                         cur->etag = INVALID_TI_TAG;
312                 start += size;
313                 num--;
314         }
315         machine_tlb_purge(va, ps);
316 }
317
318 /*
319  * Insert an entry into hash TLB or VHPT.
320  * NOTES:
321  *  1: When inserting VHPT to thash, "va" is a must covered
322  *  address by the inserted machine VHPT entry.
323  *  2: The format of entry is always in TLB.
324  *  3: The caller need to make sure the new entry will not overlap
325  *     with any existed entry.
326  */
327 void vtlb_insert(struct kvm_vcpu *v, u64 pte, u64 itir, u64 va)
328 {
329         struct thash_data *head;
330         union ia64_rr vrr;
331         u64 tag;
332         struct thash_cb *hcb = &v->arch.vtlb;
333
334         vrr.val = vcpu_get_rr(v, va);
335         vrr.ps = itir_ps(itir);
336         VMX(v, psbits[va >> 61]) |= (1UL << vrr.ps);
337         head = vsa_thash(hcb->pta, va, vrr.val, &tag);
338         head->page_flags = pte;
339         head->itir = itir;
340         head->etag = tag;
341 }
342
343 int vtr_find_overlap(struct kvm_vcpu *vcpu, u64 va, u64 ps, int type)
344 {
345         struct thash_data  *trp;
346         int  i;
347         u64 end, rid;
348
349         rid = vcpu_get_rr(vcpu, va);
350         rid = rid & RR_RID_MASK;
351         end = va + PSIZE(ps);
352         if (type == D_TLB) {
353                 if (vcpu_quick_region_check(vcpu->arch.dtr_regions, va)) {
354                         for (trp = (struct thash_data *)&vcpu->arch.dtrs, i = 0;
355                                         i < NDTRS; i++, trp++) {
356                                 if (__is_tr_overlap(trp, rid, va, end))
357                                         return i;
358                         }
359                 }
360         } else {
361                 if (vcpu_quick_region_check(vcpu->arch.itr_regions, va)) {
362                         for (trp = (struct thash_data *)&vcpu->arch.itrs, i = 0;
363                                         i < NITRS; i++, trp++) {
364                                 if (__is_tr_overlap(trp, rid, va, end))
365                                         return i;
366                         }
367                 }
368         }
369         return -1;
370 }
371
372 /*
373  * Purge entries in VTLB and VHPT
374  */
375 void thash_purge_entries(struct kvm_vcpu *v, u64 va, u64 ps)
376 {
377         if (vcpu_quick_region_check(v->arch.tc_regions, va))
378                 vtlb_purge(v, va, ps);
379         vhpt_purge(v, va, ps);
380 }
381
382 void thash_purge_entries_remote(struct kvm_vcpu *v, u64 va, u64 ps)
383 {
384         u64 old_va = va;
385         va = REGION_OFFSET(va);
386         if (vcpu_quick_region_check(v->arch.tc_regions, old_va))
387                 vtlb_purge(v, va, ps);
388         vhpt_purge(v, va, ps);
389 }
390
391 u64 translate_phy_pte(u64 *pte, u64 itir, u64 va)
392 {
393         u64 ps, ps_mask, paddr, maddr, io_mask;
394         union pte_flags phy_pte;
395
396         ps = itir_ps(itir);
397         ps_mask = ~((1UL << ps) - 1);
398         phy_pte.val = *pte;
399         paddr = *pte;
400         paddr = ((paddr & _PAGE_PPN_MASK) & ps_mask) | (va & ~ps_mask);
401         maddr = kvm_get_mpt_entry(paddr >> PAGE_SHIFT);
402         io_mask = maddr & GPFN_IO_MASK;
403         if (io_mask && (io_mask != GPFN_PHYS_MMIO)) {
404                 *pte |= VTLB_PTE_IO;
405                 return -1;
406         }
407         maddr = ((maddr & _PAGE_PPN_MASK) & PAGE_MASK) |
408                                         (paddr & ~PAGE_MASK);
409         phy_pte.ppn = maddr >> ARCH_PAGE_SHIFT;
410         return phy_pte.val;
411 }
412
413 /*
414  * Purge overlap TCs and then insert the new entry to emulate itc ops.
415  * Notes: Only TC entry can purge and insert.
416  */
417 void  thash_purge_and_insert(struct kvm_vcpu *v, u64 pte, u64 itir,
418                                                 u64 ifa, int type)
419 {
420         u64 ps;
421         u64 phy_pte, io_mask, index;
422         union ia64_rr vrr, mrr;
423
424         ps = itir_ps(itir);
425         vrr.val = vcpu_get_rr(v, ifa);
426         mrr.val = ia64_get_rr(ifa);
427
428         index = (pte & _PAGE_PPN_MASK) >> PAGE_SHIFT;
429         io_mask = kvm_get_mpt_entry(index) & GPFN_IO_MASK;
430         phy_pte = translate_phy_pte(&pte, itir, ifa);
431
432         /* Ensure WB attribute if pte is related to a normal mem page,
433          * which is required by vga acceleration since qemu maps shared
434          * vram buffer with WB.
435          */
436         if (!(pte & VTLB_PTE_IO) && ((pte & _PAGE_MA_MASK) != _PAGE_MA_NAT) &&
437                         io_mask != GPFN_PHYS_MMIO) {
438                 pte &= ~_PAGE_MA_MASK;
439                 phy_pte &= ~_PAGE_MA_MASK;
440         }
441
442         vtlb_purge(v, ifa, ps);
443         vhpt_purge(v, ifa, ps);
444
445         if ((ps != mrr.ps) || (pte & VTLB_PTE_IO)) {
446                 vtlb_insert(v, pte, itir, ifa);
447                 vcpu_quick_region_set(VMX(v, tc_regions), ifa);
448         }
449         if (pte & VTLB_PTE_IO)
450                 return;
451
452         if (ps >= mrr.ps)
453                 vhpt_insert(phy_pte, itir, ifa, pte);
454         else {
455                 u64 psr;
456                 phy_pte  &= ~PAGE_FLAGS_RV_MASK;
457                 psr = ia64_clear_ic();
458                 ia64_itc(type, ifa, phy_pte, ps);
459                 ia64_set_psr(psr);
460         }
461         if (!(pte&VTLB_PTE_IO))
462                 mark_pages_dirty(v, pte, ps);
463
464 }
465
466 /*
467  * Purge all TCs or VHPT entries including those in Hash table.
468  *
469  */
470
471 void thash_purge_all(struct kvm_vcpu *v)
472 {
473         int i;
474         struct thash_data *head;
475         struct thash_cb  *vtlb, *vhpt;
476         vtlb = &v->arch.vtlb;
477         vhpt = &v->arch.vhpt;
478
479         for (i = 0; i < 8; i++)
480                 VMX(v, psbits[i]) = 0;
481
482         head = vtlb->hash;
483         for (i = 0; i < vtlb->num; i++) {
484                 head->page_flags = 0;
485                 head->etag = INVALID_TI_TAG;
486                 head->itir = 0;
487                 head->next = 0;
488                 head++;
489         };
490
491         head = vhpt->hash;
492         for (i = 0; i < vhpt->num; i++) {
493                 head->page_flags = 0;
494                 head->etag = INVALID_TI_TAG;
495                 head->itir = 0;
496                 head->next = 0;
497                 head++;
498         };
499
500         local_flush_tlb_all();
501 }
502
503 /*
504  * Lookup the hash table and its collision chain to find an entry
505  * covering this address rid:va or the entry.
506  *
507  * INPUT:
508  *  in: TLB format for both VHPT & TLB.
509  */
510 struct thash_data *vtlb_lookup(struct kvm_vcpu *v, u64 va, int is_data)
511 {
512         struct thash_data  *cch;
513         u64    psbits, ps, tag;
514         union ia64_rr vrr;
515
516         struct thash_cb *hcb = &v->arch.vtlb;
517
518         cch = __vtr_lookup(v, va, is_data);;
519         if (cch)
520                 return cch;
521
522         if (vcpu_quick_region_check(v->arch.tc_regions, va) == 0)
523                 return NULL;
524
525         psbits = VMX(v, psbits[(va >> 61)]);
526         vrr.val = vcpu_get_rr(v, va);
527         while (psbits) {
528                 ps = __ffs(psbits);
529                 psbits &= ~(1UL << ps);
530                 vrr.ps = ps;
531                 cch = vsa_thash(hcb->pta, va, vrr.val, &tag);
532                 if (cch->etag == tag && cch->ps == ps)
533                         return cch;
534         }
535
536         return NULL;
537 }
538
539 /*
540  * Initialize internal control data before service.
541  */
542 void thash_init(struct thash_cb *hcb, u64 sz)
543 {
544         int i;
545         struct thash_data *head;
546
547         hcb->pta.val = (unsigned long)hcb->hash;
548         hcb->pta.vf = 1;
549         hcb->pta.ve = 1;
550         hcb->pta.size = sz;
551         head = hcb->hash;
552         for (i = 0; i < hcb->num; i++) {
553                 head->page_flags = 0;
554                 head->itir = 0;
555                 head->etag = INVALID_TI_TAG;
556                 head->next = 0;
557                 head++;
558         }
559 }
560
561 u64 kvm_get_mpt_entry(u64 gpfn)
562 {
563         u64 *base = (u64 *) KVM_P2M_BASE;
564
565         if (gpfn >= (KVM_P2M_SIZE >> 3))
566                 panic_vm(current_vcpu, "Invalid gpfn =%lx\n", gpfn);
567
568         return *(base + gpfn);
569 }
570
571 u64 kvm_lookup_mpa(u64 gpfn)
572 {
573         u64 maddr;
574         maddr = kvm_get_mpt_entry(gpfn);
575         return maddr&_PAGE_PPN_MASK;
576 }
577
578 u64 kvm_gpa_to_mpa(u64 gpa)
579 {
580         u64 pte = kvm_lookup_mpa(gpa >> PAGE_SHIFT);
581         return (pte >> PAGE_SHIFT << PAGE_SHIFT) | (gpa & ~PAGE_MASK);
582 }
583
584 /*
585  * Fetch guest bundle code.
586  * INPUT:
587  *  gip: guest ip
588  *  pbundle: used to return fetched bundle.
589  */
590 int fetch_code(struct kvm_vcpu *vcpu, u64 gip, IA64_BUNDLE *pbundle)
591 {
592         u64     gpip = 0;   /* guest physical IP*/
593         u64     *vpa;
594         struct thash_data    *tlb;
595         u64     maddr;
596
597         if (!(VCPU(vcpu, vpsr) & IA64_PSR_IT)) {
598                 /* I-side physical mode */
599                 gpip = gip;
600         } else {
601                 tlb = vtlb_lookup(vcpu, gip, I_TLB);
602                 if (tlb)
603                         gpip = (tlb->ppn >> (tlb->ps - 12) << tlb->ps) |
604                                 (gip & (PSIZE(tlb->ps) - 1));
605         }
606         if (gpip) {
607                 maddr = kvm_gpa_to_mpa(gpip);
608         } else {
609                 tlb = vhpt_lookup(gip);
610                 if (tlb == NULL) {
611                         ia64_ptcl(gip, ARCH_PAGE_SHIFT << 2);
612                         return IA64_FAULT;
613                 }
614                 maddr = (tlb->ppn >> (tlb->ps - 12) << tlb->ps)
615                                         | (gip & (PSIZE(tlb->ps) - 1));
616         }
617         vpa = (u64 *)__kvm_va(maddr);
618
619         pbundle->i64[0] = *vpa++;
620         pbundle->i64[1] = *vpa;
621
622         return IA64_NO_FAULT;
623 }
624
625 void kvm_init_vhpt(struct kvm_vcpu *v)
626 {
627         v->arch.vhpt.num = VHPT_NUM_ENTRIES;
628         thash_init(&v->arch.vhpt, VHPT_SHIFT);
629         ia64_set_pta(v->arch.vhpt.pta.val);
630         /*Enable VHPT here?*/
631 }
632
633 void kvm_init_vtlb(struct kvm_vcpu *v)
634 {
635         v->arch.vtlb.num = VTLB_NUM_ENTRIES;
636         thash_init(&v->arch.vtlb, VTLB_SHIFT);
637 }