arch/i386/pci/visws.c

   1 /*
   2  *      Low-Level PCI Support for SGI Visual Workstation
   3  *
   4  *      (c) 1999--2000 Martin Mares <mj@ucw.cz>
   5  */
   6
   7 #include <linux/config.h>
   8 #include <linux/kernel.h>
   9 #include <linux/pci.h>
  10 #include <linux/init.h>
  11
  12 #include "cobalt.h"
  13 #include "lithium.h"
  14
  15 #include "pci.h"
  16
  17
  18 extern struct pci_raw_ops pci_direct_conf1;
  19
  20 static int pci_visws_enable_irq(struct pci_dev *dev) { return 0; }
  21 static void pci_visws_disable_irq(struct pci_dev *dev) { }
  22
  23 int (*pcibios_enable_irq)(struct pci_dev *dev) = &pci_visws_enable_irq;
  24 void (*pcibios_disable_irq)(struct pci_dev *dev) = &pci_visws_disable_irq;
  25
  26 void __init pcibios_penalize_isa_irq(int irq, int active) {}
  27
  28
  29 unsigned int pci_bus0, pci_bus1;
  30
  31 static inline u8 bridge_swizzle(u8 pin, u8 slot)
  32 {
  33         return (((pin - 1) + slot) % 4) + 1;
  34 }
  35
  36 static u8 __init visws_swizzle(struct pci_dev *dev, u8 *pinp)
  37 {
  38         u8 pin = *pinp;
  39
  40         while (dev->bus->self) {        /* Move up the chain of bridges. */
  41                 pin = bridge_swizzle(pin, PCI_SLOT(dev->devfn));
  42                 dev = dev->bus->self;
  43         }
  44         *pinp = pin;
  45
  46         return PCI_SLOT(dev->devfn);
  47 }
  48
  49 static int __init visws_map_irq(struct pci_dev *dev, u8 slot, u8 pin)
  50 {
  51         int irq, bus = dev->bus->number;
  52
  53         pin--;
  54
  55         /* Nothing useful at PIIX4 pin 1 */
  56         if (bus == pci_bus0 && slot == 4 && pin == 0)
  57                 return -1;
  58
  59         /* PIIX4 USB is on Bus 0, Slot 4, Line 3 */
  60         if (bus == pci_bus0 && slot == 4 && pin == 3) {
  61                 irq = CO_IRQ(CO_APIC_PIIX4_USB);
  62                 goto out;
  63         }
  64
  65         /* First pin spread down 1 APIC entry per slot */
  66         if (pin == 0) {
  67                 irq = CO_IRQ((bus == pci_bus0 ? CO_APIC_PCIB_BASE0 :
  68                                                 CO_APIC_PCIA_BASE0) + slot);
  69                 goto out;
  70         }
  71
  72         /* lines 1,2,3 from any slot is shared in this twirly pattern */
  73         if (bus == pci_bus1) {
  74                 /* lines 1-3 from devices 0 1 rotate over 2 apic entries */
  75                 irq = CO_IRQ(CO_APIC_PCIA_BASE123 + ((slot + (pin - 1)) % 2));
  76         } else { /* bus == pci_bus0 */
  77                 /* lines 1-3 from devices 0-3 rotate over 3 apic entries */
  78                 if (slot == 0)
  79                         slot = 3; /* same pattern */
  80                 irq = CO_IRQ(CO_APIC_PCIA_BASE123 + ((3 - slot) + (pin - 1) % 3));
  81         }
  82 out:
  83         printk(KERN_DEBUG "PCI: Bus %d Slot %d Line %d -> IRQ %d\n", bus, slot, pin, irq);
  84         return irq;
  85 }
  86
  87 void __init pcibios_update_irq(struct pci_dev *dev, int irq)
  88 {
  89         pci_write_config_byte(dev, PCI_INTERRUPT_LINE, irq);
  90 }
  91
  92 static int __init pcibios_init(void)
  93 {
  94         /* The VISWS supports configuration access type 1 only */
  95         pci_probe = (pci_probe | PCI_PROBE_CONF1) &
  96                     ~(PCI_PROBE_BIOS | PCI_PROBE_CONF2);
  97
  98         pci_bus0 = li_pcib_read16(LI_PCI_BUSNUM) & 0xff;
  99         pci_bus1 = li_pcia_read16(LI_PCI_BUSNUM) & 0xff;
 100
 101         printk(KERN_INFO "PCI: Lithium bridge A bus: %u, "
 102                 "bridge B (PIIX4) bus: %u\n", pci_bus1, pci_bus0);
 103
 104         raw_pci_ops = &pci_direct_conf1;
 105         pci_scan_bus(pci_bus0, &pci_root_ops, NULL);
 106         pci_scan_bus(pci_bus1, &pci_root_ops, NULL);
 107         pci_fixup_irqs(visws_swizzle, visws_map_irq);
 108         pcibios_resource_survey();
 109         return 0;
 110 }
 111
 112 subsys_initcall(pcibios_init);