arch/i386/kernel/smpboot.c

   1 /*
   2  *      x86 SMP booting functions
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@redhat.com>
   5  *      (c) 1998, 1999, 2000 Ingo Molnar <mingo@redhat.com>
   6  *
   7  *      Much of the core SMP work is based on previous work by Thomas Radke, to
   8  *      whom a great many thanks are extended.
   9  *
  10  *      Thanks to Intel for making available several different Pentium,
  11  *      Pentium Pro and Pentium-II/Xeon MP machines.
  12  *      Original development of Linux SMP code supported by Caldera.
  13  *
  14  *      This code is released under the GNU General Public License version 2 or
  15  *      later.
  16  *
  17  *      Fixes
  18  *              Felix Koop      :       NR_CPUS used properly
  19  *              Jose Renau      :       Handle single CPU case.
  20  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  21  *              Greg Wright     :       Fix for kernel stacks panic.
  22  *              Erich Boleyn    :       MP v1.4 and additional changes.
  23  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  24  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  25  *      Michael Chastain        :       Change trampoline.S to gnu as.
  26  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  27  *              Ingo Molnar     :       Added APIC timers, based on code
  28  *                                      from Jose Renau
  29  *              Ingo Molnar     :       various cleanups and rewrites
  30  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  31  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  32  *              Martin J. Bligh :       Added support for multi-quad systems
  33  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  34 *               Rusty Russell   :       Hacked into shape for new "hotplug" boot process. */
  35
  36
  37 /* SMP boot always wants to use real time delay to allow sufficient time for
  38  * the APs to come online */
  39 #define USE_REAL_TIME_DELAY
  40
  41 #include <linux/module.h>
  42 #include <linux/init.h>
  43 #include <linux/kernel.h>
  44
  45 #include <linux/mm.h>
  46 #include <linux/sched.h>
  47 #include <linux/kernel_stat.h>
  48 #include <linux/smp_lock.h>
  49 #include <linux/bootmem.h>
  50 #include <linux/notifier.h>
  51 #include <linux/cpu.h>
  52 #include <linux/percpu.h>
  53
  54 #include <linux/delay.h>
  55 #include <linux/mc146818rtc.h>
  56 #include <asm/tlbflush.h>
  57 #include <asm/desc.h>
  58 #include <asm/arch_hooks.h>
  59 #include <asm/nmi.h>
  60 #include <asm/pda.h>
  61 #include <asm/genapic.h>
  62
  63 #include <mach_apic.h>
  64 #include <mach_wakecpu.h>
  65 #include <smpboot_hooks.h>
  66 #include <asm/vmi.h>
  67
  68 /* Set if we find a B stepping CPU */
  69 static int __devinitdata smp_b_stepping;
  70
  71 /* Number of siblings per CPU package */
  72 int smp_num_siblings = 1;
  73 EXPORT_SYMBOL(smp_num_siblings);
  74
  75 /* Last level cache ID of each logical CPU */
  76 int cpu_llc_id[NR_CPUS] __cpuinitdata = {[0 ... NR_CPUS-1] = BAD_APICID};
  77
  78 /* representing HT siblings of each logical CPU */
  79 cpumask_t cpu_sibling_map[NR_CPUS] __read_mostly;
  80 EXPORT_SYMBOL(cpu_sibling_map);
  81
  82 /* representing HT and core siblings of each logical CPU */
  83 cpumask_t cpu_core_map[NR_CPUS] __read_mostly;
  84 EXPORT_SYMBOL(cpu_core_map);
  85
  86 /* bitmap of online cpus */
  87 cpumask_t cpu_online_map __read_mostly;
  88 EXPORT_SYMBOL(cpu_online_map);
  89
  90 cpumask_t cpu_callin_map;
  91 cpumask_t cpu_callout_map;
  92 EXPORT_SYMBOL(cpu_callout_map);
  93 cpumask_t cpu_possible_map;
  94 EXPORT_SYMBOL(cpu_possible_map);
  95 static cpumask_t smp_commenced_mask;
  96
  97 /* Per CPU bogomips and other parameters */
  98 struct cpuinfo_x86 cpu_data[NR_CPUS] __cacheline_aligned;
  99 EXPORT_SYMBOL(cpu_data);
 100
 101 u8 x86_cpu_to_apicid[NR_CPUS] __read_mostly =
 102                         { [0 ... NR_CPUS-1] = 0xff };
 103 EXPORT_SYMBOL(x86_cpu_to_apicid);
 104
 105 u8 apicid_2_node[MAX_APICID];
 106
 107 /*
 108  * Trampoline 80x86 program as an array.
 109  */
 110
 111 extern unsigned char trampoline_data [];
 112 extern unsigned char trampoline_end  [];
 113 static unsigned char *trampoline_base;
 114 static int trampoline_exec;
 115
 116 static void map_cpu_to_logical_apicid(void);
 117
 118 /* State of each CPU. */
 119 DEFINE_PER_CPU(int, cpu_state) = { 0 };
 120
 121 /*
 122  * Currently trivial. Write the real->protected mode
 123  * bootstrap into the page concerned. The caller
 124  * has made sure it's suitably aligned.
 125  */
 126
 127 static unsigned long __devinit setup_trampoline(void)
 128 {
 129         memcpy(trampoline_base, trampoline_data, trampoline_end - trampoline_data);
 130         return virt_to_phys(trampoline_base);
 131 }
 132
 133 /*
 134  * We are called very early to get the low memory for the
 135  * SMP bootup trampoline page.
 136  */
 137 void __init smp_alloc_memory(void)
 138 {
 139         trampoline_base = (void *) alloc_bootmem_low_pages(PAGE_SIZE);
 140         /*
 141          * Has to be in very low memory so we can execute
 142          * real-mode AP code.
 143          */
 144         if (__pa(trampoline_base) >= 0x9F000)
 145                 BUG();
 146         /*
 147          * Make the SMP trampoline executable:
 148          */
 149         trampoline_exec = set_kernel_exec((unsigned long)trampoline_base, 1);
 150 }
 151
 152 /*
 153  * The bootstrap kernel entry code has set these up. Save them for
 154  * a given CPU
 155  */
 156
 157 static void __cpuinit smp_store_cpu_info(int id)
 158 {
 159         struct cpuinfo_x86 *c = cpu_data + id;
 160
 161         *c = boot_cpu_data;
 162         if (id!=0)
 163                 identify_cpu(c);
 164         /*
 165          * Mask B, Pentium, but not Pentium MMX
 166          */
 167         if (c->x86_vendor == X86_VENDOR_INTEL &&
 168             c->x86 == 5 &&
 169             c->x86_mask >= 1 && c->x86_mask <= 4 &&
 170             c->x86_model <= 3)
 171                 /*
 172                  * Remember we have B step Pentia with bugs
 173                  */
 174                 smp_b_stepping = 1;
 175
 176         /*
 177          * Certain Athlons might work (for various values of 'work') in SMP
 178          * but they are not certified as MP capable.
 179          */
 180         if ((c->x86_vendor == X86_VENDOR_AMD) && (c->x86 == 6)) {
 181
 182                 if (num_possible_cpus() == 1)
 183                         goto valid_k7;
 184
 185                 /* Athlon 660/661 is valid. */
 186                 if ((c->x86_model==6) && ((c->x86_mask==0) || (c->x86_mask==1)))
 187                         goto valid_k7;
 188
 189                 /* Duron 670 is valid */
 190                 if ((c->x86_model==7) && (c->x86_mask==0))
 191                         goto valid_k7;
 192
 193                 /*
 194                  * Athlon 662, Duron 671, and Athlon >model 7 have capability bit.
 195                  * It's worth noting that the A5 stepping (662) of some Athlon XP's
 196                  * have the MP bit set.
 197                  * See http://www.heise.de/newsticker/data/jow-18.10.01-000 for more.
 198                  */
 199                 if (((c->x86_model==6) && (c->x86_mask>=2)) ||
 200                     ((c->x86_model==7) && (c->x86_mask>=1)) ||
 201                      (c->x86_model> 7))
 202                         if (cpu_has_mp)
 203                                 goto valid_k7;
 204
 205                 /* If we get here, it's not a certified SMP capable AMD system. */
 206                 add_taint(TAINT_UNSAFE_SMP);
 207         }
 208
 209 valid_k7:
 210         ;
 211 }
 212
 213 extern void calibrate_delay(void);
 214
 215 static atomic_t init_deasserted;
 216
 217 static void __cpuinit smp_callin(void)
 218 {
 219         int cpuid, phys_id;
 220         unsigned long timeout;
 221
 222         /*
 223          * If waken up by an INIT in an 82489DX configuration
 224          * we may get here before an INIT-deassert IPI reaches
 225          * our local APIC.  We have to wait for the IPI or we'll
 226          * lock up on an APIC access.
 227          */
 228         wait_for_init_deassert(&init_deasserted);
 229
 230         /*
 231          * (This works even if the APIC is not enabled.)
 232          */
 233         phys_id = GET_APIC_ID(apic_read(APIC_ID));
 234         cpuid = smp_processor_id();
 235         if (cpu_isset(cpuid, cpu_callin_map)) {
 236                 printk("huh, phys CPU#%d, CPU#%d already present??\n",
 237                                         phys_id, cpuid);
 238                 BUG();
 239         }
 240         Dprintk("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
 241
 242         /*
 243          * STARTUP IPIs are fragile beasts as they might sometimes
 244          * trigger some glue motherboard logic. Complete APIC bus
 245          * silence for 1 second, this overestimates the time the
 246          * boot CPU is spending to send the up to 2 STARTUP IPIs
 247          * by a factor of two. This should be enough.
 248          */
 249
 250         /*
 251          * Waiting 2s total for startup (udelay is not yet working)
 252          */
 253         timeout = jiffies + 2*HZ;
 254         while (time_before(jiffies, timeout)) {
 255                 /*
 256                  * Has the boot CPU finished it's STARTUP sequence?
 257                  */
 258                 if (cpu_isset(cpuid, cpu_callout_map))
 259                         break;
 260                 rep_nop();
 261         }
 262
 263         if (!time_before(jiffies, timeout)) {
 264                 printk("BUG: CPU%d started up but did not get a callout!\n",
 265                         cpuid);
 266                 BUG();
 267         }
 268
 269         /*
 270          * the boot CPU has finished the init stage and is spinning
 271          * on callin_map until we finish. We are free to set up this
 272          * CPU, first the APIC. (this is probably redundant on most
 273          * boards)
 274          */
 275
 276         Dprintk("CALLIN, before setup_local_APIC().\n");
 277         smp_callin_clear_local_apic();
 278         setup_local_APIC();
 279         map_cpu_to_logical_apicid();
 280
 281         /*
 282          * Get our bogomips.
 283          */
 284         calibrate_delay();
 285         Dprintk("Stack at about %p\n",&cpuid);
 286
 287         /*
 288          * Save our processor parameters
 289          */
 290         smp_store_cpu_info(cpuid);
 291
 292         /*
 293          * Allow the master to continue.
 294          */
 295         cpu_set(cpuid, cpu_callin_map);
 296 }
 297
 298 static int cpucount;
 299
 300 /* maps the cpu to the sched domain representing multi-core */
 301 cpumask_t cpu_coregroup_map(int cpu)
 302 {
 303         struct cpuinfo_x86 *c = cpu_data + cpu;
 304         /*
 305          * For perf, we return last level cache shared map.
 306          * And for power savings, we return cpu_core_map
 307          */
 308         if (sched_mc_power_savings || sched_smt_power_savings)
 309                 return cpu_core_map[cpu];
 310         else
 311                 return c->llc_shared_map;
 312 }
 313
 314 /* representing cpus for which sibling maps can be computed */
 315 static cpumask_t cpu_sibling_setup_map;
 316
 317 static inline void
 318 set_cpu_sibling_map(int cpu)
 319 {
 320         int i;
 321         struct cpuinfo_x86 *c = cpu_data;
 322
 323         cpu_set(cpu, cpu_sibling_setup_map);
 324
 325         if (smp_num_siblings > 1) {
 326                 for_each_cpu_mask(i, cpu_sibling_setup_map) {
 327                         if (c[cpu].phys_proc_id == c[i].phys_proc_id &&
 328                             c[cpu].cpu_core_id == c[i].cpu_core_id) {
 329                                 cpu_set(i, cpu_sibling_map[cpu]);
 330                                 cpu_set(cpu, cpu_sibling_map[i]);
 331                                 cpu_set(i, cpu_core_map[cpu]);
 332                                 cpu_set(cpu, cpu_core_map[i]);
 333                                 cpu_set(i, c[cpu].llc_shared_map);
 334                                 cpu_set(cpu, c[i].llc_shared_map);
 335                         }
 336                 }
 337         } else {
 338                 cpu_set(cpu, cpu_sibling_map[cpu]);
 339         }
 340
 341         cpu_set(cpu, c[cpu].llc_shared_map);
 342
 343         if (current_cpu_data.x86_max_cores == 1) {
 344                 cpu_core_map[cpu] = cpu_sibling_map[cpu];
 345                 c[cpu].booted_cores = 1;
 346                 return;
 347         }
 348
 349         for_each_cpu_mask(i, cpu_sibling_setup_map) {
 350                 if (cpu_llc_id[cpu] != BAD_APICID &&
 351                     cpu_llc_id[cpu] == cpu_llc_id[i]) {
 352                         cpu_set(i, c[cpu].llc_shared_map);
 353                         cpu_set(cpu, c[i].llc_shared_map);
 354                 }
 355                 if (c[cpu].phys_proc_id == c[i].phys_proc_id) {
 356                         cpu_set(i, cpu_core_map[cpu]);
 357                         cpu_set(cpu, cpu_core_map[i]);
 358                         /*
 359                          *  Does this new cpu bringup a new core?
 360                          */
 361                         if (cpus_weight(cpu_sibling_map[cpu]) == 1) {
 362                                 /*
 363                                  * for each core in package, increment
 364                                  * the booted_cores for this new cpu
 365                                  */
 366                                 if (first_cpu(cpu_sibling_map[i]) == i)
 367                                         c[cpu].booted_cores++;
 368                                 /*
 369                                  * increment the core count for all
 370                                  * the other cpus in this package
 371                                  */
 372                                 if (i != cpu)
 373                                         c[i].booted_cores++;
 374                         } else if (i != cpu && !c[cpu].booted_cores)
 375                                 c[cpu].booted_cores = c[i].booted_cores;
 376                 }
 377         }
 378 }
 379
 380 /*
 381  * Activate a secondary processor.
 382  */
 383 static void __cpuinit start_secondary(void *unused)
 384 {
 385         /*
 386          * Don't put *anything* before secondary_cpu_init(), SMP
 387          * booting is too fragile that we want to limit the
 388          * things done here to the most necessary things.
 389          */
 390 #ifdef CONFIG_VMI
 391         vmi_bringup();
 392 #endif
 393         secondary_cpu_init();
 394         preempt_disable();
 395         smp_callin();
 396         while (!cpu_isset(smp_processor_id(), smp_commenced_mask))
 397                 rep_nop();
 398         /*
 399          * Check TSC synchronization with the BP:
 400          */
 401         check_tsc_sync_target();
 402
 403         setup_secondary_clock();
 404         if (nmi_watchdog == NMI_IO_APIC) {
 405                 disable_8259A_irq(0);
 406                 enable_NMI_through_LVT0(NULL);
 407                 enable_8259A_irq(0);
 408         }
 409         /*
 410          * low-memory mappings have been cleared, flush them from
 411          * the local TLBs too.
 412          */
 413         local_flush_tlb();
 414
 415         /* This must be done before setting cpu_online_map */
 416         set_cpu_sibling_map(raw_smp_processor_id());
 417         wmb();
 418
 419         /*
 420          * We need to hold call_lock, so there is no inconsistency
 421          * between the time smp_call_function() determines number of
 422          * IPI receipients, and the time when the determination is made
 423          * for which cpus receive the IPI. Holding this
 424          * lock helps us to not include this cpu in a currently in progress
 425          * smp_call_function().
 426          */
 427         lock_ipi_call_lock();
 428         cpu_set(smp_processor_id(), cpu_online_map);
 429         unlock_ipi_call_lock();
 430         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
 431
 432         /* We can take interrupts now: we're officially "up". */
 433         local_irq_enable();
 434
 435         wmb();
 436         cpu_idle();
 437 }
 438
 439 /*
 440  * Everything has been set up for the secondary
 441  * CPUs - they just need to reload everything
 442  * from the task structure
 443  * This function must not return.
 444  */
 445 void __devinit initialize_secondary(void)
 446 {
 447         /*
 448          * switch to the per CPU GDT we already set up
 449          * in do_boot_cpu()
 450          */
 451         cpu_set_gdt(current_thread_info()->cpu);
 452
 453         /*
 454          * We don't actually need to load the full TSS,
 455          * basically just the stack pointer and the eip.
 456          */
 457
 458         asm volatile(
 459                 "movl %0,%%esp\n\t"
 460                 "jmp *%1"
 461                 :
 462                 :"m" (current->thread.esp),"m" (current->thread.eip));
 463 }
 464
 465 /* Static state in head.S used to set up a CPU */
 466 extern struct {
 467         void * esp;
 468         unsigned short ss;
 469 } stack_start;
 470 extern struct i386_pda *start_pda;
 471
 472 #ifdef CONFIG_NUMA
 473
 474 /* which logical CPUs are on which nodes */
 475 cpumask_t node_2_cpu_mask[MAX_NUMNODES] __read_mostly =
 476                                 { [0 ... MAX_NUMNODES-1] = CPU_MASK_NONE };
 477 EXPORT_SYMBOL(node_2_cpu_mask);
 478 /* which node each logical CPU is on */
 479 int cpu_2_node[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = 0 };
 480 EXPORT_SYMBOL(cpu_2_node);
 481
 482 /* set up a mapping between cpu and node. */
 483 static inline void map_cpu_to_node(int cpu, int node)
 484 {
 485         printk("Mapping cpu %d to node %d\n", cpu, node);
 486         cpu_set(cpu, node_2_cpu_mask[node]);
 487         cpu_2_node[cpu] = node;
 488 }
 489
 490 /* undo a mapping between cpu and node. */
 491 static inline void unmap_cpu_to_node(int cpu)
 492 {
 493         int node;
 494
 495         printk("Unmapping cpu %d from all nodes\n", cpu);
 496         for (node = 0; node < MAX_NUMNODES; node ++)
 497                 cpu_clear(cpu, node_2_cpu_mask[node]);
 498         cpu_2_node[cpu] = 0;
 499 }
 500 #else /* !CONFIG_NUMA */
 501
 502 #define map_cpu_to_node(cpu, node)      ({})
 503 #define unmap_cpu_to_node(cpu)  ({})
 504
 505 #endif /* CONFIG_NUMA */
 506
 507 u8 cpu_2_logical_apicid[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = BAD_APICID };
 508
 509 static void map_cpu_to_logical_apicid(void)
 510 {
 511         int cpu = smp_processor_id();
 512         int apicid = logical_smp_processor_id();
 513         int node = apicid_to_node(apicid);
 514
 515         if (!node_online(node))
 516                 node = first_online_node;
 517
 518         cpu_2_logical_apicid[cpu] = apicid;
 519         map_cpu_to_node(cpu, node);
 520 }
 521
 522 static void unmap_cpu_to_logical_apicid(int cpu)
 523 {
 524         cpu_2_logical_apicid[cpu] = BAD_APICID;
 525         unmap_cpu_to_node(cpu);
 526 }
 527
 528 #if APIC_DEBUG
 529 static inline void __inquire_remote_apic(int apicid)
 530 {
 531         int i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 532         char *names[] = { "ID", "VERSION", "SPIV" };
 533         int timeout, status;
 534
 535         printk("Inquiring remote APIC #%d...\n", apicid);
 536
 537         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 538                 printk("... APIC #%d %s: ", apicid, names[i]);
 539
 540                 /*
 541                  * Wait for idle.
 542                  */
 543                 apic_wait_icr_idle();
 544
 545                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(apicid));
 546                 apic_write_around(APIC_ICR, APIC_DM_REMRD | regs[i]);
 547
 548                 timeout = 0;
 549                 do {
 550                         udelay(100);
 551                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 552                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 553
 554                 switch (status) {
 555                 case APIC_ICR_RR_VALID:
 556                         status = apic_read(APIC_RRR);
 557                         printk("%08x\n", status);
 558                         break;
 559                 default:
 560                         printk("failed\n");
 561                 }
 562         }
 563 }
 564 #endif
 565
 566 #ifdef WAKE_SECONDARY_VIA_NMI
 567 /*
 568  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 569  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 570  * won't ... remember to clear down the APIC, etc later.
 571  */
 572 static int __devinit
 573 wakeup_secondary_cpu(int logical_apicid, unsigned long start_eip)
 574 {
 575         unsigned long send_status = 0, accept_status = 0;
 576         int timeout, maxlvt;
 577
 578         /* Target chip */
 579         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(logical_apicid));
 580
 581         /* Boot on the stack */
 582         /* Kick the second */
 583         apic_write_around(APIC_ICR, APIC_DM_NMI | APIC_DEST_LOGICAL);
 584
 585         Dprintk("Waiting for send to finish...\n");
 586         timeout = 0;
 587         do {
 588                 Dprintk("+");
 589                 udelay(100);
 590                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
 591         } while (send_status && (timeout++ < 1000));
 592
 593         /*
 594          * Give the other CPU some time to accept the IPI.
 595          */
 596         udelay(200);
 597         /*
 598          * Due to the Pentium erratum 3AP.
 599          */
 600         maxlvt = lapic_get_maxlvt();
 601         if (maxlvt > 3) {
 602                 apic_read_around(APIC_SPIV);
 603                 apic_write(APIC_ESR, 0);
 604         }
 605         accept_status = (apic_read(APIC_ESR) & 0xEF);
 606         Dprintk("NMI sent.\n");
 607
 608         if (send_status)
 609                 printk("APIC never delivered???\n");
 610         if (accept_status)
 611                 printk("APIC delivery error (%lx).\n", accept_status);
 612
 613         return (send_status | accept_status);
 614 }
 615 #endif  /* WAKE_SECONDARY_VIA_NMI */
 616
 617 #ifdef WAKE_SECONDARY_VIA_INIT
 618 static int __devinit
 619 wakeup_secondary_cpu(int phys_apicid, unsigned long start_eip)
 620 {
 621         unsigned long send_status = 0, accept_status = 0;
 622         int maxlvt, timeout, num_starts, j;
 623
 624         /*
 625          * Be paranoid about clearing APIC errors.
 626          */
 627         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
 628                 apic_read_around(APIC_SPIV);
 629                 apic_write(APIC_ESR, 0);
 630                 apic_read(APIC_ESR);
 631         }
 632
 633         Dprintk("Asserting INIT.\n");
 634
 635         /*
 636          * Turn INIT on target chip
 637          */
 638         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
 639
 640         /*
 641          * Send IPI
 642          */
 643         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_INT_ASSERT
 644                                 | APIC_DM_INIT);
 645
 646         Dprintk("Waiting for send to finish...\n");
 647         timeout = 0;
 648         do {
 649                 Dprintk("+");
 650                 udelay(100);
 651                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
 652         } while (send_status && (timeout++ < 1000));
 653
 654         mdelay(10);
 655
 656         Dprintk("Deasserting INIT.\n");
 657
 658         /* Target chip */
 659         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
 660
 661         /* Send IPI */
 662         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_DM_INIT);
 663
 664         Dprintk("Waiting for send to finish...\n");
 665         timeout = 0;
 666         do {
 667                 Dprintk("+");
 668                 udelay(100);
 669                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
 670         } while (send_status && (timeout++ < 1000));
 671
 672         atomic_set(&init_deasserted, 1);
 673
 674         /*
 675          * Should we send STARTUP IPIs ?
 676          *
 677          * Determine this based on the APIC version.
 678          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 679          */
 680         if (APIC_INTEGRATED(apic_version[phys_apicid]))
 681                 num_starts = 2;
 682         else
 683                 num_starts = 0;
 684
 685         /*
 686          * Paravirt / VMI wants a startup IPI hook here to set up the
 687          * target processor state.
 688          */
 689         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
 690                          (unsigned long) stack_start.esp);
 691
 692         /*
 693          * Run STARTUP IPI loop.
 694          */
 695         Dprintk("#startup loops: %d.\n", num_starts);
 696
 697         maxlvt = lapic_get_maxlvt();
 698
 699         for (j = 1; j <= num_starts; j++) {
 700                 Dprintk("Sending STARTUP #%d.\n",j);
 701                 apic_read_around(APIC_SPIV);
 702                 apic_write(APIC_ESR, 0);
 703                 apic_read(APIC_ESR);
 704                 Dprintk("After apic_write.\n");
 705
 706                 /*
 707                  * STARTUP IPI
 708                  */
 709
 710                 /* Target chip */
 711                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
 712
 713                 /* Boot on the stack */
 714                 /* Kick the second */
 715                 apic_write_around(APIC_ICR, APIC_DM_STARTUP
 716                                         | (start_eip >> 12));
 717
 718                 /*
 719                  * Give the other CPU some time to accept the IPI.
 720                  */
 721                 udelay(300);
 722
 723                 Dprintk("Startup point 1.\n");
 724
 725                 Dprintk("Waiting for send to finish...\n");
 726                 timeout = 0;
 727                 do {
 728                         Dprintk("+");
 729                         udelay(100);
 730                         send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
 731                 } while (send_status && (timeout++ < 1000));
 732
 733                 /*
 734                  * Give the other CPU some time to accept the IPI.
 735                  */
 736                 udelay(200);
 737                 /*
 738                  * Due to the Pentium erratum 3AP.
 739                  */
 740                 if (maxlvt > 3) {
 741                         apic_read_around(APIC_SPIV);
 742                         apic_write(APIC_ESR, 0);
 743                 }
 744                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 745                 if (send_status || accept_status)
 746                         break;
 747         }
 748         Dprintk("After Startup.\n");
 749
 750         if (send_status)
 751                 printk("APIC never delivered???\n");
 752         if (accept_status)
 753                 printk("APIC delivery error (%lx).\n", accept_status);
 754
 755         return (send_status | accept_status);
 756 }
 757 #endif  /* WAKE_SECONDARY_VIA_INIT */
 758
 759 extern cpumask_t cpu_initialized;
 760 static inline int alloc_cpu_id(void)
 761 {
 762         cpumask_t       tmp_map;
 763         int cpu;
 764         cpus_complement(tmp_map, cpu_present_map);
 765         cpu = first_cpu(tmp_map);
 766         if (cpu >= NR_CPUS)
 767                 return -ENODEV;
 768         return cpu;
 769 }
 770
 771 #ifdef CONFIG_HOTPLUG_CPU
 772 static struct task_struct * __devinitdata cpu_idle_tasks[NR_CPUS];
 773 static inline struct task_struct * alloc_idle_task(int cpu)
 774 {
 775         struct task_struct *idle;
 776
 777         if ((idle = cpu_idle_tasks[cpu]) != NULL) {
 778                 /* initialize thread_struct.  we really want to avoid destroy
 779                  * idle tread
 780                  */
 781                 idle->thread.esp = (unsigned long)task_pt_regs(idle);
 782                 init_idle(idle, cpu);
 783                 return idle;
 784         }
 785         idle = fork_idle(cpu);
 786
 787         if (!IS_ERR(idle))
 788                 cpu_idle_tasks[cpu] = idle;
 789         return idle;
 790 }
 791 #else
 792 #define alloc_idle_task(cpu) fork_idle(cpu)
 793 #endif
 794
 795 static int __cpuinit do_boot_cpu(int apicid, int cpu)
 796 /*
 797  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
 798  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
 799  * Returns zero if CPU booted OK, else error code from wakeup_secondary_cpu.
 800  */
 801 {
 802         struct task_struct *idle;
 803         unsigned long boot_error;
 804         int timeout;
 805         unsigned long start_eip;
 806         unsigned short nmi_high = 0, nmi_low = 0;
 807
 808         /*
 809          * We can't use kernel_thread since we must avoid to
 810          * reschedule the child.
 811          */
 812         idle = alloc_idle_task(cpu);
 813         if (IS_ERR(idle))
 814                 panic("failed fork for CPU %d", cpu);
 815
 816         /* Pre-allocate and initialize the CPU's GDT and PDA so it
 817            doesn't have to do any memory allocation during the
 818            delicate CPU-bringup phase. */
 819         if (!init_gdt(cpu, idle)) {
 820                 printk(KERN_INFO "Couldn't allocate GDT/PDA for CPU %d\n", cpu);
 821                 return -1;      /* ? */
 822         }
 823
 824         idle->thread.eip = (unsigned long) start_secondary;
 825         /* start_eip had better be page-aligned! */
 826         start_eip = setup_trampoline();
 827
 828         ++cpucount;
 829         alternatives_smp_switch(1);
 830
 831         /* So we see what's up   */
 832         printk("Booting processor %d/%d eip %lx\n", cpu, apicid, start_eip);
 833         /* Stack for startup_32 can be just as for start_secondary onwards */
 834         stack_start.esp = (void *) idle->thread.esp;
 835
 836         irq_ctx_init(cpu);
 837
 838         x86_cpu_to_apicid[cpu] = apicid;
 839         /*
 840          * This grunge runs the startup process for
 841          * the targeted processor.
 842          */
 843
 844         atomic_set(&init_deasserted, 0);
 845
 846         Dprintk("Setting warm reset code and vector.\n");
 847
 848         store_NMI_vector(&nmi_high, &nmi_low);
 849
 850         smpboot_setup_warm_reset_vector(start_eip);
 851
 852         /*
 853          * Starting actual IPI sequence...
 854          */
 855         boot_error = wakeup_secondary_cpu(apicid, start_eip);
 856
 857         if (!boot_error) {
 858                 /*
 859                  * allow APs to start initializing.
 860                  */
 861                 Dprintk("Before Callout %d.\n", cpu);
 862                 cpu_set(cpu, cpu_callout_map);
 863                 Dprintk("After Callout %d.\n", cpu);
 864
 865                 /*
 866                  * Wait 5s total for a response
 867                  */
 868                 for (timeout = 0; timeout < 50000; timeout++) {
 869                         if (cpu_isset(cpu, cpu_callin_map))
 870                                 break;  /* It has booted */
 871                         udelay(100);
 872                 }
 873
 874                 if (cpu_isset(cpu, cpu_callin_map)) {
 875                         /* number CPUs logically, starting from 1 (BSP is 0) */
 876                         Dprintk("OK.\n");
 877                         printk("CPU%d: ", cpu);
 878                         print_cpu_info(&cpu_data[cpu]);
 879                         Dprintk("CPU has booted.\n");
 880                 } else {
 881                         boot_error= 1;
 882                         if (*((volatile unsigned char *)trampoline_base)
 883                                         == 0xA5)
 884                                 /* trampoline started but...? */
 885                                 printk("Stuck ??\n");
 886                         else
 887                                 /* trampoline code not run */
 888                                 printk("Not responding.\n");
 889                         inquire_remote_apic(apicid);
 890                 }
 891         }
 892
 893         if (boot_error) {
 894                 /* Try to put things back the way they were before ... */
 895                 unmap_cpu_to_logical_apicid(cpu);
 896                 cpu_clear(cpu, cpu_callout_map); /* was set here (do_boot_cpu()) */
 897                 cpu_clear(cpu, cpu_initialized); /* was set by cpu_init() */
 898                 cpucount--;
 899         } else {
 900                 x86_cpu_to_apicid[cpu] = apicid;
 901                 cpu_set(cpu, cpu_present_map);
 902         }
 903
 904         /* mark "stuck" area as not stuck */
 905         *((volatile unsigned long *)trampoline_base) = 0;
 906
 907         return boot_error;
 908 }
 909
 910 #ifdef CONFIG_HOTPLUG_CPU
 911 void cpu_exit_clear(void)
 912 {
 913         int cpu = raw_smp_processor_id();
 914
 915         idle_task_exit();
 916
 917         cpucount --;
 918         cpu_uninit();
 919         irq_ctx_exit(cpu);
 920
 921         cpu_clear(cpu, cpu_callout_map);
 922         cpu_clear(cpu, cpu_callin_map);
 923
 924         cpu_clear(cpu, smp_commenced_mask);
 925         unmap_cpu_to_logical_apicid(cpu);
 926 }
 927
 928 struct warm_boot_cpu_info {
 929         struct completion *complete;
 930         struct work_struct task;
 931         int apicid;
 932         int cpu;
 933 };
 934
 935 static void __cpuinit do_warm_boot_cpu(struct work_struct *work)
 936 {
 937         struct warm_boot_cpu_info *info =
 938                 container_of(work, struct warm_boot_cpu_info, task);
 939         do_boot_cpu(info->apicid, info->cpu);
 940         complete(info->complete);
 941 }
 942
 943 static int __cpuinit __smp_prepare_cpu(int cpu)
 944 {
 945         DECLARE_COMPLETION_ONSTACK(done);
 946         struct warm_boot_cpu_info info;
 947         int     apicid, ret;
 948         struct Xgt_desc_struct *cpu_gdt_descr = &per_cpu(cpu_gdt_descr, cpu);
 949
 950         apicid = x86_cpu_to_apicid[cpu];
 951         if (apicid == BAD_APICID) {
 952                 ret = -ENODEV;
 953                 goto exit;
 954         }
 955
 956         /*
 957          * the CPU isn't initialized at boot time, allocate gdt table here.
 958          * cpu_init will initialize it
 959          */
 960         if (!cpu_gdt_descr->address) {
 961                 cpu_gdt_descr->address = get_zeroed_page(GFP_KERNEL);
 962                 if (!cpu_gdt_descr->address)
 963                         printk(KERN_CRIT "CPU%d failed to allocate GDT\n", cpu);
 964                         ret = -ENOMEM;
 965                         goto exit;
 966         }
 967
 968         info.complete = &done;
 969         info.apicid = apicid;
 970         info.cpu = cpu;
 971         INIT_WORK(&info.task, do_warm_boot_cpu);
 972
 973         /* init low mem mapping */
 974         clone_pgd_range(swapper_pg_dir, swapper_pg_dir + USER_PGD_PTRS,
 975                         min_t(unsigned long, KERNEL_PGD_PTRS, USER_PGD_PTRS));
 976         flush_tlb_all();
 977         schedule_work(&info.task);
 978         wait_for_completion(&done);
 979
 980         zap_low_mappings();
 981         ret = 0;
 982 exit:
 983         return ret;
 984 }
 985 #endif
 986
 987 static void smp_tune_scheduling(void)
 988 {
 989         unsigned long cachesize;       /* kB   */
 990
 991         if (cpu_khz) {
 992                 cachesize = boot_cpu_data.x86_cache_size;
 993
 994                 if (cachesize > 0)
 995                         max_cache_size = cachesize * 1024;
 996         }
 997 }
 998
 999 /*
1000  * Cycle through the processors sending APIC IPIs to boot each.
1001  */
1002
1003 static int boot_cpu_logical_apicid;
1004 /* Where the IO area was mapped on multiquad, always 0 otherwise */
1005 void *xquad_portio;
1006 #ifdef CONFIG_X86_NUMAQ
1007 EXPORT_SYMBOL(xquad_portio);
1008 #endif
1009
1010 static void __init smp_boot_cpus(unsigned int max_cpus)
1011 {
1012         int apicid, cpu, bit, kicked;
1013         unsigned long bogosum = 0;
1014
1015         /*
1016          * Setup boot CPU information
1017          */
1018         smp_store_cpu_info(0); /* Final full version of the data */
1019         printk("CPU%d: ", 0);
1020         print_cpu_info(&cpu_data[0]);
1021
1022         boot_cpu_physical_apicid = GET_APIC_ID(apic_read(APIC_ID));
1023         boot_cpu_logical_apicid = logical_smp_processor_id();
1024         x86_cpu_to_apicid[0] = boot_cpu_physical_apicid;
1025
1026         current_thread_info()->cpu = 0;
1027         smp_tune_scheduling();
1028
1029         set_cpu_sibling_map(0);
1030
1031         /*
1032          * If we couldn't find an SMP configuration at boot time,
1033          * get out of here now!
1034          */
1035         if (!smp_found_config && !acpi_lapic) {
1036                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
1037                 smpboot_clear_io_apic_irqs();
1038                 phys_cpu_present_map = physid_mask_of_physid(0);
1039                 if (APIC_init_uniprocessor())
1040                         printk(KERN_NOTICE "Local APIC not detected."
1041                                            " Using dummy APIC emulation.\n");
1042                 map_cpu_to_logical_apicid();
1043                 cpu_set(0, cpu_sibling_map[0]);
1044                 cpu_set(0, cpu_core_map[0]);
1045                 return;
1046         }
1047
1048         /*
1049          * Should not be necessary because the MP table should list the boot
1050          * CPU too, but we do it for the sake of robustness anyway.
1051          * Makes no sense to do this check in clustered apic mode, so skip it
1052          */
1053         if (!check_phys_apicid_present(boot_cpu_physical_apicid)) {
1054                 printk("weird, boot CPU (#%d) not listed by the BIOS.\n",
1055                                 boot_cpu_physical_apicid);
1056                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1057         }
1058
1059         /*
1060          * If we couldn't find a local APIC, then get out of here now!
1061          */
1062         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) && !cpu_has_apic) {
1063                 printk(KERN_ERR "BIOS bug, local APIC #%d not detected!...\n",
1064                         boot_cpu_physical_apicid);
1065                 printk(KERN_ERR "... forcing use of dummy APIC emulation. (tell your hw vendor)\n");
1066                 smpboot_clear_io_apic_irqs();
1067                 phys_cpu_present_map = physid_mask_of_physid(0);
1068                 cpu_set(0, cpu_sibling_map[0]);
1069                 cpu_set(0, cpu_core_map[0]);
1070                 return;
1071         }
1072
1073         verify_local_APIC();
1074
1075         /*
1076          * If SMP should be disabled, then really disable it!
1077          */
1078         if (!max_cpus) {
1079                 smp_found_config = 0;
1080                 printk(KERN_INFO "SMP mode deactivated, forcing use of dummy APIC emulation.\n");
1081                 smpboot_clear_io_apic_irqs();
1082                 phys_cpu_present_map = physid_mask_of_physid(0);
1083                 cpu_set(0, cpu_sibling_map[0]);
1084                 cpu_set(0, cpu_core_map[0]);
1085                 return;
1086         }
1087
1088         connect_bsp_APIC();
1089         setup_local_APIC();
1090         map_cpu_to_logical_apicid();
1091
1092
1093         setup_portio_remap();
1094
1095         /*
1096          * Scan the CPU present map and fire up the other CPUs via do_boot_cpu
1097          *
1098          * In clustered apic mode, phys_cpu_present_map is a constructed thus:
1099          * bits 0-3 are quad0, 4-7 are quad1, etc. A perverse twist on the
1100          * clustered apic ID.
1101          */
1102         Dprintk("CPU present map: %lx\n", physids_coerce(phys_cpu_present_map));
1103
1104         kicked = 1;
1105         for (bit = 0; kicked < NR_CPUS && bit < MAX_APICS; bit++) {
1106                 apicid = cpu_present_to_apicid(bit);
1107                 /*
1108                  * Don't even attempt to start the boot CPU!
1109                  */
1110                 if ((apicid == boot_cpu_apicid) || (apicid == BAD_APICID))
1111                         continue;
1112
1113                 if (!check_apicid_present(bit))
1114                         continue;
1115                 if (max_cpus <= cpucount+1)
1116                         continue;
1117
1118                 if (((cpu = alloc_cpu_id()) <= 0) || do_boot_cpu(apicid, cpu))
1119                         printk("CPU #%d not responding - cannot use it.\n",
1120                                                                 apicid);
1121                 else
1122                         ++kicked;
1123         }
1124
1125         /*
1126          * Cleanup possible dangling ends...
1127          */
1128         smpboot_restore_warm_reset_vector();
1129
1130         /*
1131          * Allow the user to impress friends.
1132          */
1133         Dprintk("Before bogomips.\n");
1134         for (cpu = 0; cpu < NR_CPUS; cpu++)
1135                 if (cpu_isset(cpu, cpu_callout_map))
1136                         bogosum += cpu_data[cpu].loops_per_jiffy;
1137         printk(KERN_INFO
1138                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
1139                 cpucount+1,
1140                 bogosum/(500000/HZ),
1141                 (bogosum/(5000/HZ))%100);
1142
1143         Dprintk("Before bogocount - setting activated=1.\n");
1144
1145         if (smp_b_stepping)
1146                 printk(KERN_WARNING "WARNING: SMP operation may be unreliable with B stepping processors.\n");
1147
1148         /*
1149          * Don't taint if we are running SMP kernel on a single non-MP
1150          * approved Athlon
1151          */
1152         if (tainted & TAINT_UNSAFE_SMP) {
1153                 if (cpucount)
1154                         printk (KERN_INFO "WARNING: This combination of AMD processors is not suitable for SMP.\n");
1155                 else
1156                         tainted &= ~TAINT_UNSAFE_SMP;
1157         }
1158
1159         Dprintk("Boot done.\n");
1160
1161         /*
1162          * construct cpu_sibling_map[], so that we can tell sibling CPUs
1163          * efficiently.
1164          */
1165         for (cpu = 0; cpu < NR_CPUS; cpu++) {
1166                 cpus_clear(cpu_sibling_map[cpu]);
1167                 cpus_clear(cpu_core_map[cpu]);
1168         }
1169
1170         cpu_set(0, cpu_sibling_map[0]);
1171         cpu_set(0, cpu_core_map[0]);
1172
1173         smpboot_setup_io_apic();
1174
1175         setup_boot_clock();
1176 }
1177
1178 /* These are wrappers to interface to the new boot process.  Someone
1179    who understands all this stuff should rewrite it properly. --RR 15/Jul/02 */
1180 void __init smp_prepare_cpus(unsigned int max_cpus)
1181 {
1182         smp_commenced_mask = cpumask_of_cpu(0);
1183         cpu_callin_map = cpumask_of_cpu(0);
1184         mb();
1185         smp_boot_cpus(max_cpus);
1186 }
1187
1188 void __devinit smp_prepare_boot_cpu(void)
1189 {
1190         cpu_set(smp_processor_id(), cpu_online_map);
1191         cpu_set(smp_processor_id(), cpu_callout_map);
1192         cpu_set(smp_processor_id(), cpu_present_map);
1193         cpu_set(smp_processor_id(), cpu_possible_map);
1194         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
1195 }
1196
1197 #ifdef CONFIG_HOTPLUG_CPU
1198 static void
1199 remove_siblinginfo(int cpu)
1200 {
1201         int sibling;
1202         struct cpuinfo_x86 *c = cpu_data;
1203
1204         for_each_cpu_mask(sibling, cpu_core_map[cpu]) {
1205                 cpu_clear(cpu, cpu_core_map[sibling]);
1206                 /*
1207                  * last thread sibling in this cpu core going down
1208                  */
1209                 if (cpus_weight(cpu_sibling_map[cpu]) == 1)
1210                         c[sibling].booted_cores--;
1211         }
1212
1213         for_each_cpu_mask(sibling, cpu_sibling_map[cpu])
1214                 cpu_clear(cpu, cpu_sibling_map[sibling]);
1215         cpus_clear(cpu_sibling_map[cpu]);
1216         cpus_clear(cpu_core_map[cpu]);
1217         c[cpu].phys_proc_id = 0;
1218         c[cpu].cpu_core_id = 0;
1219         cpu_clear(cpu, cpu_sibling_setup_map);
1220 }
1221
1222 int __cpu_disable(void)
1223 {
1224         cpumask_t map = cpu_online_map;
1225         int cpu = smp_processor_id();
1226
1227         /*
1228          * Perhaps use cpufreq to drop frequency, but that could go
1229          * into generic code.
1230          *
1231          * We won't take down the boot processor on i386 due to some
1232          * interrupts only being able to be serviced by the BSP.
1233          * Especially so if we're not using an IOAPIC   -zwane
1234          */
1235         if (cpu == 0)
1236                 return -EBUSY;
1237         if (nmi_watchdog == NMI_LOCAL_APIC)
1238                 stop_apic_nmi_watchdog(NULL);
1239         clear_local_APIC();
1240         /* Allow any queued timer interrupts to get serviced */
1241         local_irq_enable();
1242         mdelay(1);
1243         local_irq_disable();
1244
1245         remove_siblinginfo(cpu);
1246
1247         cpu_clear(cpu, map);
1248         fixup_irqs(map);
1249         /* It's now safe to remove this processor from the online map */
1250         cpu_clear(cpu, cpu_online_map);
1251         return 0;
1252 }
1253
1254 void __cpu_die(unsigned int cpu)
1255 {
1256         /* We don't do anything here: idle task is faking death itself. */
1257         unsigned int i;
1258
1259         for (i = 0; i < 10; i++) {
1260                 /* They ack this in play_dead by setting CPU_DEAD */
1261                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1262                         printk ("CPU %d is now offline\n", cpu);
1263                         if (1 == num_online_cpus())
1264                                 alternatives_smp_switch(0);
1265                         return;
1266                 }
1267                 msleep(100);
1268         }
1269         printk(KERN_ERR "CPU %u didn't die...\n", cpu);
1270 }
1271 #else /* ... !CONFIG_HOTPLUG_CPU */
1272 int __cpu_disable(void)
1273 {
1274         return -ENOSYS;
1275 }
1276
1277 void __cpu_die(unsigned int cpu)
1278 {
1279         /* We said "no" in __cpu_disable */
1280         BUG();
1281 }
1282 #endif /* CONFIG_HOTPLUG_CPU */
1283
1284 int __cpuinit __cpu_up(unsigned int cpu)
1285 {
1286 #ifdef CONFIG_HOTPLUG_CPU
1287         int ret=0;
1288
1289         /*
1290          * We do warm boot only on cpus that had booted earlier
1291          * Otherwise cold boot is all handled from smp_boot_cpus().
1292          * cpu_callin_map is set during AP kickstart process. Its reset
1293          * when a cpu is taken offline from cpu_exit_clear().
1294          */
1295         if (!cpu_isset(cpu, cpu_callin_map))
1296                 ret = __smp_prepare_cpu(cpu);
1297
1298         if (ret)
1299                 return -EIO;
1300 #endif
1301
1302         /* In case one didn't come up */
1303         if (!cpu_isset(cpu, cpu_callin_map)) {
1304                 printk(KERN_DEBUG "skipping cpu%d, didn't come online\n", cpu);
1305                 local_irq_enable();
1306                 return -EIO;
1307         }
1308
1309         local_irq_enable();
1310
1311         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
1312         /* Unleash the CPU! */
1313         cpu_set(cpu, smp_commenced_mask);
1314
1315         /*
1316          * Check TSC synchronization with the AP:
1317          */
1318         check_tsc_sync_source(cpu);
1319
1320         while (!cpu_isset(cpu, cpu_online_map))
1321                 cpu_relax();
1322
1323 #ifdef CONFIG_X86_GENERICARCH
1324         if (num_online_cpus() > 8 && genapic == &apic_default)
1325                 panic("Default flat APIC routing can't be used with > 8 cpus\n");
1326 #endif
1327
1328         return 0;
1329 }
1330
1331 void __init smp_cpus_done(unsigned int max_cpus)
1332 {
1333 #ifdef CONFIG_X86_IO_APIC
1334         setup_ioapic_dest();
1335 #endif
1336         zap_low_mappings();
1337 #ifndef CONFIG_HOTPLUG_CPU
1338         /*
1339          * Disable executability of the SMP trampoline:
1340          */
1341         set_kernel_exec((unsigned long)trampoline_base, trampoline_exec);
1342 #endif
1343 }
1344
1345 void __init smp_intr_init(void)
1346 {
1347         /*
1348          * IRQ0 must be given a fixed assignment and initialized,
1349          * because it's used before the IO-APIC is set up.
1350          */
1351         set_intr_gate(FIRST_DEVICE_VECTOR, interrupt[0]);
1352
1353         /*
1354          * The reschedule interrupt is a CPU-to-CPU reschedule-helper
1355          * IPI, driven by wakeup.
1356          */
1357         set_intr_gate(RESCHEDULE_VECTOR, reschedule_interrupt);
1358
1359         /* IPI for invalidation */
1360         set_intr_gate(INVALIDATE_TLB_VECTOR, invalidate_interrupt);
1361
1362         /* IPI for generic function call */
1363         set_intr_gate(CALL_FUNCTION_VECTOR, call_function_interrupt);
1364 }
1365
1366 /*
1367  * If the BIOS enumerates physical processors before logical,
1368  * maxcpus=N at enumeration-time can be used to disable HT.
1369  */
1370 static int __init parse_maxcpus(char *arg)
1371 {
1372         extern unsigned int maxcpus;
1373
1374         maxcpus = simple_strtoul(arg, NULL, 0);
1375         return 0;
1376 }
1377 early_param("maxcpus", parse_maxcpus);