arch/blackfin/mach-common/ints-priority-dc.c

   1 /*
   2  * File:         arch/blackfin/mach-common/ints-priority-dc.c
   3  * Based on:
   4  * Author:
   5  *
   6  * Created:      ?
   7  * Description:  Set up the interrupt priorities
   8  *
   9  * Modified:
  10  *               1996 Roman Zippel
  11  *               1999 D. Jeff Dionne <jeff@uclinux.org>
  12  *               2000-2001 Lineo, Inc. D. Jefff Dionne <jeff@lineo.ca>
  13  *               2002 Arcturus Networks Inc. MaTed <mated@sympatico.ca>
  14  *               2003 Metrowerks/Motorola
  15  *               2003 Bas Vermeulen <bas@buyways.nl>
  16  *               Copyright 2004-2006 Analog Devices Inc.
  17  *
  18  * Bugs:         Enter bugs at http://blackfin.uclinux.org/
  19  *
  20  * This program is free software; you can redistribute it and/or modify
  21  * it under the terms of the GNU General Public License as published by
  22  * the Free Software Foundation; either version 2 of the License, or
  23  * (at your option) any later version.
  24  *
  25  * This program is distributed in the hope that it will be useful,
  26  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  27  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  28  * GNU General Public License for more details.
  29  *
  30  * You should have received a copy of the GNU General Public License
  31  * along with this program; if not, see the file COPYING, or write
  32  * to the Free Software Foundation, Inc.,
  33  * 51 Franklin St, Fifth Floor, Boston, MA  02110-1301  USA
  34  */
  35
  36 #include <linux/module.h>
  37 #include <linux/kernel_stat.h>
  38 #include <linux/seq_file.h>
  39 #include <linux/irq.h>
  40 #ifdef CONFIG_KGDB
  41 #include <linux/kgdb.h>
  42 #endif
  43 #include <asm/traps.h>
  44 #include <asm/blackfin.h>
  45 #include <asm/gpio.h>
  46 #include <asm/irq_handler.h>
  47
  48 /*
  49  * NOTES:
  50  * - we have separated the physical Hardware interrupt from the
  51  * levels that the LINUX kernel sees (see the description in irq.h)
  52  * -
  53  */
  54
  55 /* Initialize this to an actual value to force it into the .data
  56  * section so that we know it is properly initialized at entry into
  57  * the kernel but before bss is initialized to zero (which is where
  58  * it would live otherwise).  The 0x1f magic represents the IRQs we
  59  * cannot actually mask out in hardware.
  60  */
  61 unsigned long irq_flags = 0x1f;
  62
  63 /* The number of spurious interrupts */
  64 atomic_t num_spurious;
  65
  66 struct ivgx {
  67         /* irq number for request_irq, available in mach-bf561/irq.h */
  68         int irqno;
  69         /* corresponding bit in the SICA_ISR0 register */
  70         int isrflag0;
  71         /* corresponding bit in the SICA_ISR1 register */
  72         int isrflag1;
  73 } ivg_table[NR_PERI_INTS];
  74
  75 struct ivg_slice {
  76         /* position of first irq in ivg_table for given ivg */
  77         struct ivgx *ifirst;
  78         struct ivgx *istop;
  79 } ivg7_13[IVG13 - IVG7 + 1];
  80
  81 static void search_IAR(void);
  82
  83 /*
  84  * Search SIC_IAR and fill tables with the irqvalues
  85  * and their positions in the SIC_ISR register.
  86  */
  87 static void __init search_IAR(void)
  88 {
  89         unsigned ivg, irq_pos = 0;
  90         for (ivg = 0; ivg <= IVG13 - IVG7; ivg++) {
  91                 int irqn;
  92
  93                 ivg7_13[ivg].istop = ivg7_13[ivg].ifirst = &ivg_table[irq_pos];
  94
  95                 for (irqn = 0; irqn < NR_PERI_INTS; irqn++) {
  96                         int iar_shift = (irqn & 7) * 4;
  97                         if (ivg ==
  98                             (0xf &
  99                              bfin_read32((unsigned long *)SICA_IAR0 +
 100                                          (irqn >> 3)) >> iar_shift)) {
 101                                 ivg_table[irq_pos].irqno = IVG7 + irqn;
 102                                 ivg_table[irq_pos].isrflag0 =
 103                                     (irqn < 32 ? (1 << irqn) : 0);
 104                                 ivg_table[irq_pos].isrflag1 =
 105                                     (irqn < 32 ? 0 : (1 << (irqn - 32)));
 106                                 ivg7_13[ivg].istop++;
 107                                 irq_pos++;
 108                         }
 109                 }
 110         }
 111 }
 112
 113 /*
 114  * This is for BF561 internal IRQs
 115  */
 116
 117 static void ack_noop(unsigned int irq)
 118 {
 119         /* Dummy function.  */
 120 }
 121
 122 static void bf561_core_mask_irq(unsigned int irq)
 123 {
 124         irq_flags &= ~(1 << irq);
 125         if (!irqs_disabled())
 126                 local_irq_enable();
 127 }
 128
 129 static void bf561_core_unmask_irq(unsigned int irq)
 130 {
 131         irq_flags |= 1 << irq;
 132         /*
 133          * If interrupts are enabled, IMASK must contain the same value
 134          * as irq_flags.  Make sure that invariant holds.  If interrupts
 135          * are currently disabled we need not do anything; one of the
 136          * callers will take care of setting IMASK to the proper value
 137          * when reenabling interrupts.
 138          * local_irq_enable just does "STI irq_flags", so it's exactly
 139          * what we need.
 140          */
 141         if (!irqs_disabled())
 142                 local_irq_enable();
 143         return;
 144 }
 145
 146 static void bf561_internal_mask_irq(unsigned int irq)
 147 {
 148         unsigned long irq_mask;
 149         if ((irq - (IRQ_CORETMR + 1)) < 32) {
 150                 irq_mask = (1 << (irq - (IRQ_CORETMR + 1)));
 151                 bfin_write_SICA_IMASK0(bfin_read_SICA_IMASK0() & ~irq_mask);
 152         } else {
 153                 irq_mask = (1 << (irq - (IRQ_CORETMR + 1) - 32));
 154                 bfin_write_SICA_IMASK1(bfin_read_SICA_IMASK1() & ~irq_mask);
 155         }
 156 }
 157
 158 static void bf561_internal_unmask_irq(unsigned int irq)
 159 {
 160         unsigned long irq_mask;
 161
 162         if ((irq - (IRQ_CORETMR + 1)) < 32) {
 163                 irq_mask = (1 << (irq - (IRQ_CORETMR + 1)));
 164                 bfin_write_SICA_IMASK0(bfin_read_SICA_IMASK0() | irq_mask);
 165         } else {
 166                 irq_mask = (1 << (irq - (IRQ_CORETMR + 1) - 32));
 167                 bfin_write_SICA_IMASK1(bfin_read_SICA_IMASK1() | irq_mask);
 168         }
 169         SSYNC();
 170 }
 171
 172 static struct irq_chip bf561_core_irqchip = {
 173         .ack = ack_noop,
 174         .mask = bf561_core_mask_irq,
 175         .unmask = bf561_core_unmask_irq,
 176 };
 177
 178 static struct irq_chip bf561_internal_irqchip = {
 179         .ack = ack_noop,
 180         .mask = bf561_internal_mask_irq,
 181         .unmask = bf561_internal_unmask_irq,
 182 };
 183
 184 #ifdef CONFIG_IRQCHIP_DEMUX_GPIO
 185 static unsigned short gpio_enabled[gpio_bank(MAX_BLACKFIN_GPIOS)];
 186 static unsigned short gpio_edge_triggered[gpio_bank(MAX_BLACKFIN_GPIOS)];
 187
 188 static void bf561_gpio_ack_irq(unsigned int irq)
 189 {
 190         u16 gpionr = irq - IRQ_PF0;
 191
 192         if (gpio_edge_triggered[gpio_bank(gpionr)] & gpio_bit(gpionr)) {
 193                 set_gpio_data(gpionr, 0);
 194                 SSYNC();
 195         }
 196 }
 197
 198 static void bf561_gpio_mask_ack_irq(unsigned int irq)
 199 {
 200         u16 gpionr = irq - IRQ_PF0;
 201
 202         if (gpio_edge_triggered[gpio_bank(gpionr)] & gpio_bit(gpionr)) {
 203                 set_gpio_data(gpionr, 0);
 204                 SSYNC();
 205         }
 206
 207         set_gpio_maska(gpionr, 0);
 208         SSYNC();
 209 }
 210
 211 static void bf561_gpio_mask_irq(unsigned int irq)
 212 {
 213         set_gpio_maska(irq - IRQ_PF0, 0);
 214         SSYNC();
 215 }
 216
 217 static void bf561_gpio_unmask_irq(unsigned int irq)
 218 {
 219         set_gpio_maska(irq - IRQ_PF0, 1);
 220         SSYNC();
 221 }
 222
 223 static unsigned int bf561_gpio_irq_startup(unsigned int irq)
 224 {
 225         unsigned int ret;
 226         u16 gpionr = irq - IRQ_PF0;
 227
 228         if (!(gpio_enabled[gpio_bank(gpionr)] & gpio_bit(gpionr))) {
 229
 230                 ret = gpio_request(gpionr, "IRQ");
 231                 if (ret)
 232                         return ret;
 233
 234         }
 235
 236         gpio_enabled[gpio_bank(gpionr)] |= gpio_bit(gpionr);
 237         bf561_gpio_unmask_irq(irq);
 238
 239   return ret;
 240
 241 }
 242
 243 static void bf561_gpio_irq_shutdown(unsigned int irq)
 244 {
 245         bf561_gpio_mask_irq(irq);
 246         gpio_free(irq - IRQ_PF0);
 247         gpio_enabled[gpio_bank(irq - IRQ_PF0)] &= ~gpio_bit(irq - IRQ_PF0);
 248 }
 249
 250 static int bf561_gpio_irq_type(unsigned int irq, unsigned int type)
 251 {
 252
 253         unsigned int ret;
 254         u16 gpionr = irq - IRQ_PF0;
 255
 256
 257                 if (type == IRQ_TYPE_PROBE) {
 258                         /* only probe unenabled GPIO interrupt lines */
 259                         if (gpio_enabled[gpio_bank(gpionr)] & gpio_bit(gpionr))
 260                                 return 0;
 261                         type = IRQ_TYPE_EDGE_RISING | IRQ_TYPE_EDGE_FALLING;
 262
 263                 }
 264
 265                 if (type & (IRQ_TYPE_EDGE_RISING | IRQ_TYPE_EDGE_FALLING |
 266                             IRQ_TYPE_LEVEL_HIGH | IRQ_TYPE_LEVEL_LOW)) {
 267
 268                 if (!(gpio_enabled[gpio_bank(gpionr)] & gpio_bit(gpionr))) {
 269
 270                         ret = gpio_request(gpionr, "IRQ");
 271                         if (ret)
 272                                 return ret;
 273
 274                 }
 275
 276                         gpio_enabled[gpio_bank(gpionr)] |= gpio_bit(gpionr);
 277                 } else {
 278                         gpio_enabled[gpio_bank(gpionr)] &= ~gpio_bit(gpionr);
 279                         return 0;
 280                 }
 281
 282
 283                 set_gpio_dir(gpionr, 0);
 284                 set_gpio_inen(gpionr, 1);
 285
 286
 287                 if (type & (IRQ_TYPE_EDGE_RISING | IRQ_TYPE_EDGE_FALLING)) {
 288                         gpio_edge_triggered[gpio_bank(gpionr)] |= gpio_bit(gpionr);
 289                         set_gpio_edge(gpionr, 1);
 290                 } else {
 291                         set_gpio_edge(gpionr, 0);
 292                         gpio_edge_triggered[gpio_bank(gpionr)] &= ~gpio_bit(gpionr);
 293                 }
 294
 295                 if ((type & (IRQ_TYPE_EDGE_RISING | IRQ_TYPE_EDGE_FALLING))
 296                     == (IRQ_TYPE_EDGE_RISING | IRQ_TYPE_EDGE_FALLING))
 297                         set_gpio_both(gpionr, 1);
 298                 else
 299                         set_gpio_both(gpionr, 0);
 300
 301                 if ((type & (IRQ_TYPE_EDGE_FALLING | IRQ_TYPE_LEVEL_LOW)))
 302                         set_gpio_polar(gpionr, 1);      /* low or falling edge denoted by one */
 303                 else
 304                         set_gpio_polar(gpionr, 0);      /* high or rising edge denoted by zero */
 305
 306         SSYNC();
 307
 308         if (type & (IRQ_TYPE_EDGE_RISING | IRQ_TYPE_EDGE_FALLING))
 309                 set_irq_handler(irq, handle_edge_irq);
 310         else
 311                 set_irq_handler(irq, handle_level_irq);
 312
 313         return 0;
 314 }
 315
 316 static struct irq_chip bf561_gpio_irqchip = {
 317         .ack = bf561_gpio_ack_irq,
 318         .mask = bf561_gpio_mask_irq,
 319         .mask_ack = bf561_gpio_mask_ack_irq,
 320         .unmask = bf561_gpio_unmask_irq,
 321         .set_type = bf561_gpio_irq_type,
 322         .startup = bf561_gpio_irq_startup,
 323         .shutdown = bf561_gpio_irq_shutdown
 324 };
 325
 326 static void bf561_demux_gpio_irq(unsigned int inta_irq,
 327                                  struct irq_desc *intb_desc)
 328 {
 329         int irq, flag_d, mask;
 330         u16 gpio;
 331
 332         switch (inta_irq) {
 333         case IRQ_PROG0_INTA:
 334                 irq = IRQ_PF0;
 335                 break;
 336         case IRQ_PROG1_INTA:
 337                 irq = IRQ_PF16;
 338                 break;
 339         case IRQ_PROG2_INTA:
 340                 irq = IRQ_PF32;
 341                 break;
 342         default:
 343                 dump_stack();
 344                 return;
 345         }
 346
 347         gpio = irq - IRQ_PF0;
 348
 349                 flag_d = get_gpiop_data(gpio);
 350                 mask = flag_d & (gpio_enabled[gpio_bank(gpio)] &
 351                               get_gpiop_maska(gpio));
 352
 353                         do {
 354                                 if (mask & 1) {
 355                                         struct irq_desc *desc = irq_desc + irq;
 356                                         desc->handle_irq(irq, desc);
 357                                 }
 358                                 irq++;
 359                                 mask >>= 1;
 360                         } while (mask);
 361
 362
 363 }
 364
 365 #endif                          /* CONFIG_IRQCHIP_DEMUX_GPIO */
 366
 367 void __init init_exception_vectors(void)
 368 {
 369         SSYNC();
 370
 371         /* cannot program in software:
 372          * evt0 - emulation (jtag)
 373          * evt1 - reset
 374          */
 375         bfin_write_EVT2(evt_nmi);
 376         bfin_write_EVT3(trap);
 377         bfin_write_EVT5(evt_ivhw);
 378         bfin_write_EVT6(evt_timer);
 379         bfin_write_EVT7(evt_evt7);
 380         bfin_write_EVT8(evt_evt8);
 381         bfin_write_EVT9(evt_evt9);
 382         bfin_write_EVT10(evt_evt10);
 383         bfin_write_EVT11(evt_evt11);
 384         bfin_write_EVT12(evt_evt12);
 385         bfin_write_EVT13(evt_evt13);
 386         bfin_write_EVT14(evt14_softirq);
 387         bfin_write_EVT15(evt_system_call);
 388         CSYNC();
 389 }
 390
 391 /*
 392  * This function should be called during kernel startup to initialize
 393  * the BFin IRQ handling routines.
 394  */
 395 int __init init_arch_irq(void)
 396 {
 397         int irq;
 398         unsigned long ilat = 0;
 399         /*  Disable all the peripheral intrs  - page 4-29 HW Ref manual */
 400         bfin_write_SICA_IMASK0(SIC_UNMASK_ALL);
 401         bfin_write_SICA_IMASK1(SIC_UNMASK_ALL);
 402         SSYNC();
 403
 404         bfin_write_SICA_IWR0(IWR_ENABLE_ALL);
 405         bfin_write_SICA_IWR1(IWR_ENABLE_ALL);
 406
 407         local_irq_disable();
 408
 409         init_exception_buff();
 410
 411         for (irq = 0; irq <= SYS_IRQS; irq++) {
 412                 if (irq <= IRQ_CORETMR)
 413                         set_irq_chip(irq, &bf561_core_irqchip);
 414                 else
 415                         set_irq_chip(irq, &bf561_internal_irqchip);
 416 #ifdef CONFIG_IRQCHIP_DEMUX_GPIO
 417                 if ((irq != IRQ_PROG0_INTA) &&
 418                     (irq != IRQ_PROG1_INTA) && (irq != IRQ_PROG2_INTA)) {
 419 #endif
 420                         set_irq_handler(irq, handle_simple_irq);
 421 #ifdef CONFIG_IRQCHIP_DEMUX_GPIO
 422                 } else {
 423                         set_irq_chained_handler(irq, bf561_demux_gpio_irq);
 424                 }
 425 #endif
 426
 427         }
 428
 429 #ifdef CONFIG_IRQCHIP_DEMUX_GPIO
 430         for (irq = IRQ_PF0; irq <= IRQ_PF47; irq++) {
 431                 set_irq_chip(irq, &bf561_gpio_irqchip);
 432                 /* if configured as edge, then will be changed to do_edge_IRQ */
 433                 set_irq_handler(irq, handle_level_irq);
 434         }
 435 #endif
 436         bfin_write_IMASK(0);
 437         CSYNC();
 438         ilat = bfin_read_ILAT();
 439         CSYNC();
 440         bfin_write_ILAT(ilat);
 441         CSYNC();
 442
 443         printk(KERN_INFO "Configuring Blackfin Priority Driven Interrupts\n");
 444         /* IMASK=xxx is equivalent to STI xx or irq_flags=xx,
 445          * local_irq_enable()
 446          */
 447         program_IAR();
 448         /* Therefore it's better to setup IARs before interrupts enabled */
 449         search_IAR();
 450
 451         /* Enable interrupts IVG7-15 */
 452         irq_flags = irq_flags | IMASK_IVG15 |
 453             IMASK_IVG14 | IMASK_IVG13 | IMASK_IVG12 | IMASK_IVG11 |
 454             IMASK_IVG10 | IMASK_IVG9 | IMASK_IVG8 | IMASK_IVG7 | IMASK_IVGHW;
 455
 456         return 0;
 457 }
 458
 459 #ifdef CONFIG_DO_IRQ_L1
 460 void do_irq(int vec, struct pt_regs *fp)__attribute__((l1_text));
 461 #endif
 462
 463 void do_irq(int vec, struct pt_regs *fp)
 464 {
 465         if (vec == EVT_IVTMR_P) {
 466                 vec = IRQ_CORETMR;
 467         } else {
 468                 struct ivgx *ivg = ivg7_13[vec - IVG7].ifirst;
 469                 struct ivgx *ivg_stop = ivg7_13[vec - IVG7].istop;
 470                 unsigned long sic_status0, sic_status1;
 471
 472                 SSYNC();
 473                 sic_status0 = bfin_read_SICA_IMASK0() & bfin_read_SICA_ISR0();
 474                 sic_status1 = bfin_read_SICA_IMASK1() & bfin_read_SICA_ISR1();
 475
 476                 for (;; ivg++) {
 477                         if (ivg >= ivg_stop) {
 478                                 atomic_inc(&num_spurious);
 479                                 return;
 480                         } else if ((sic_status0 & ivg->isrflag0) ||
 481                                    (sic_status1 & ivg->isrflag1))
 482                                 break;
 483                 }
 484                 vec = ivg->irqno;
 485         }
 486         asm_do_IRQ(vec, fp);
 487
 488 #ifdef CONFIG_KGDB
 489         kgdb_process_breakpoint();
 490 #endif
 491 }