arm64: mm: Support Common Not Private translations
[sfrench/cifs-2.6.git] / arch / arm64 / Kconfig
1 config ARM64
2         def_bool y
3         select ACPI_CCA_REQUIRED if ACPI
4         select ACPI_GENERIC_GSI if ACPI
5         select ACPI_GTDT if ACPI
6         select ACPI_IORT if ACPI
7         select ACPI_REDUCED_HARDWARE_ONLY if ACPI
8         select ACPI_MCFG if ACPI
9         select ACPI_SPCR_TABLE if ACPI
10         select ACPI_PPTT if ACPI
11         select ARCH_CLOCKSOURCE_DATA
12         select ARCH_HAS_DEBUG_VIRTUAL
13         select ARCH_HAS_DEVMEM_IS_ALLOWED
14         select ARCH_HAS_ACPI_TABLE_UPGRADE if ACPI
15         select ARCH_HAS_ELF_RANDOMIZE
16         select ARCH_HAS_FAST_MULTIPLIER
17         select ARCH_HAS_FORTIFY_SOURCE
18         select ARCH_HAS_GCOV_PROFILE_ALL
19         select ARCH_HAS_GIGANTIC_PAGE if (MEMORY_ISOLATION && COMPACTION) || CMA
20         select ARCH_HAS_KCOV
21         select ARCH_HAS_MEMBARRIER_SYNC_CORE
22         select ARCH_HAS_PTE_SPECIAL
23         select ARCH_HAS_SET_MEMORY
24         select ARCH_HAS_SG_CHAIN
25         select ARCH_HAS_STRICT_KERNEL_RWX
26         select ARCH_HAS_STRICT_MODULE_RWX
27         select ARCH_HAS_SYSCALL_WRAPPER
28         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
29         select ARCH_HAVE_NMI_SAFE_CMPXCHG
30         select ARCH_INLINE_READ_LOCK if !PREEMPT
31         select ARCH_INLINE_READ_LOCK_BH if !PREEMPT
32         select ARCH_INLINE_READ_LOCK_IRQ if !PREEMPT
33         select ARCH_INLINE_READ_LOCK_IRQSAVE if !PREEMPT
34         select ARCH_INLINE_READ_UNLOCK if !PREEMPT
35         select ARCH_INLINE_READ_UNLOCK_BH if !PREEMPT
36         select ARCH_INLINE_READ_UNLOCK_IRQ if !PREEMPT
37         select ARCH_INLINE_READ_UNLOCK_IRQRESTORE if !PREEMPT
38         select ARCH_INLINE_WRITE_LOCK if !PREEMPT
39         select ARCH_INLINE_WRITE_LOCK_BH if !PREEMPT
40         select ARCH_INLINE_WRITE_LOCK_IRQ if !PREEMPT
41         select ARCH_INLINE_WRITE_LOCK_IRQSAVE if !PREEMPT
42         select ARCH_INLINE_WRITE_UNLOCK if !PREEMPT
43         select ARCH_INLINE_WRITE_UNLOCK_BH if !PREEMPT
44         select ARCH_INLINE_WRITE_UNLOCK_IRQ if !PREEMPT
45         select ARCH_INLINE_WRITE_UNLOCK_IRQRESTORE if !PREEMPT
46         select ARCH_INLINE_SPIN_TRYLOCK if !PREEMPT
47         select ARCH_INLINE_SPIN_TRYLOCK_BH if !PREEMPT
48         select ARCH_INLINE_SPIN_LOCK if !PREEMPT
49         select ARCH_INLINE_SPIN_LOCK_BH if !PREEMPT
50         select ARCH_INLINE_SPIN_LOCK_IRQ if !PREEMPT
51         select ARCH_INLINE_SPIN_LOCK_IRQSAVE if !PREEMPT
52         select ARCH_INLINE_SPIN_UNLOCK if !PREEMPT
53         select ARCH_INLINE_SPIN_UNLOCK_BH if !PREEMPT
54         select ARCH_INLINE_SPIN_UNLOCK_IRQ if !PREEMPT
55         select ARCH_INLINE_SPIN_UNLOCK_IRQRESTORE if !PREEMPT
56         select ARCH_USE_CMPXCHG_LOCKREF
57         select ARCH_USE_QUEUED_RWLOCKS
58         select ARCH_USE_QUEUED_SPINLOCKS
59         select ARCH_SUPPORTS_MEMORY_FAILURE
60         select ARCH_SUPPORTS_ATOMIC_RMW
61         select ARCH_SUPPORTS_INT128 if GCC_VERSION >= 50000 || CC_IS_CLANG
62         select ARCH_SUPPORTS_NUMA_BALANCING
63         select ARCH_WANT_COMPAT_IPC_PARSE_VERSION
64         select ARCH_WANT_FRAME_POINTERS
65         select ARCH_HAS_UBSAN_SANITIZE_ALL
66         select ARM_AMBA
67         select ARM_ARCH_TIMER
68         select ARM_GIC
69         select AUDIT_ARCH_COMPAT_GENERIC
70         select ARM_GIC_V2M if PCI
71         select ARM_GIC_V3
72         select ARM_GIC_V3_ITS if PCI
73         select ARM_PSCI_FW
74         select BUILDTIME_EXTABLE_SORT
75         select CLONE_BACKWARDS
76         select COMMON_CLK
77         select CPU_PM if (SUSPEND || CPU_IDLE)
78         select CRC32
79         select DCACHE_WORD_ACCESS
80         select DMA_DIRECT_OPS
81         select EDAC_SUPPORT
82         select FRAME_POINTER
83         select GENERIC_ALLOCATOR
84         select GENERIC_ARCH_TOPOLOGY
85         select GENERIC_CLOCKEVENTS
86         select GENERIC_CLOCKEVENTS_BROADCAST
87         select GENERIC_CPU_AUTOPROBE
88         select GENERIC_EARLY_IOREMAP
89         select GENERIC_IDLE_POLL_SETUP
90         select GENERIC_IRQ_MULTI_HANDLER
91         select GENERIC_IRQ_PROBE
92         select GENERIC_IRQ_SHOW
93         select GENERIC_IRQ_SHOW_LEVEL
94         select GENERIC_PCI_IOMAP
95         select GENERIC_SCHED_CLOCK
96         select GENERIC_SMP_IDLE_THREAD
97         select GENERIC_STRNCPY_FROM_USER
98         select GENERIC_STRNLEN_USER
99         select GENERIC_TIME_VSYSCALL
100         select HANDLE_DOMAIN_IRQ
101         select HARDIRQS_SW_RESEND
102         select HAVE_ACPI_APEI if (ACPI && EFI)
103         select HAVE_ALIGNED_STRUCT_PAGE if SLUB
104         select HAVE_ARCH_AUDITSYSCALL
105         select HAVE_ARCH_BITREVERSE
106         select HAVE_ARCH_HUGE_VMAP
107         select HAVE_ARCH_JUMP_LABEL
108         select HAVE_ARCH_KASAN if !(ARM64_16K_PAGES && ARM64_VA_BITS_48)
109         select HAVE_ARCH_KGDB
110         select HAVE_ARCH_MMAP_RND_BITS
111         select HAVE_ARCH_MMAP_RND_COMPAT_BITS if COMPAT
112         select HAVE_ARCH_PREL32_RELOCATIONS
113         select HAVE_ARCH_SECCOMP_FILTER
114         select HAVE_ARCH_STACKLEAK
115         select HAVE_ARCH_THREAD_STRUCT_WHITELIST
116         select HAVE_ARCH_TRACEHOOK
117         select HAVE_ARCH_TRANSPARENT_HUGEPAGE
118         select HAVE_ARCH_VMAP_STACK
119         select HAVE_ARM_SMCCC
120         select HAVE_EBPF_JIT
121         select HAVE_C_RECORDMCOUNT
122         select HAVE_CMPXCHG_DOUBLE
123         select HAVE_CMPXCHG_LOCAL
124         select HAVE_CONTEXT_TRACKING
125         select HAVE_DEBUG_BUGVERBOSE
126         select HAVE_DEBUG_KMEMLEAK
127         select HAVE_DMA_CONTIGUOUS
128         select HAVE_DYNAMIC_FTRACE
129         select HAVE_EFFICIENT_UNALIGNED_ACCESS
130         select HAVE_FTRACE_MCOUNT_RECORD
131         select HAVE_FUNCTION_TRACER
132         select HAVE_FUNCTION_GRAPH_TRACER
133         select HAVE_GCC_PLUGINS
134         select HAVE_GENERIC_DMA_COHERENT
135         select HAVE_HW_BREAKPOINT if PERF_EVENTS
136         select HAVE_IRQ_TIME_ACCOUNTING
137         select HAVE_MEMBLOCK
138         select HAVE_MEMBLOCK_NODE_MAP if NUMA
139         select HAVE_NMI
140         select HAVE_PATA_PLATFORM
141         select HAVE_PERF_EVENTS
142         select HAVE_PERF_REGS
143         select HAVE_PERF_USER_STACK_DUMP
144         select HAVE_REGS_AND_STACK_ACCESS_API
145         select HAVE_RCU_TABLE_FREE
146         select HAVE_RCU_TABLE_INVALIDATE
147         select HAVE_RSEQ
148         select HAVE_STACKPROTECTOR
149         select HAVE_SYSCALL_TRACEPOINTS
150         select HAVE_KPROBES
151         select HAVE_KRETPROBES
152         select IOMMU_DMA if IOMMU_SUPPORT
153         select IRQ_DOMAIN
154         select IRQ_FORCED_THREADING
155         select MODULES_USE_ELF_RELA
156         select MULTI_IRQ_HANDLER
157         select NEED_DMA_MAP_STATE
158         select NEED_SG_DMA_LENGTH
159         select NO_BOOTMEM
160         select OF
161         select OF_EARLY_FLATTREE
162         select OF_RESERVED_MEM
163         select PCI_ECAM if ACPI
164         select POWER_RESET
165         select POWER_SUPPLY
166         select REFCOUNT_FULL
167         select SPARSE_IRQ
168         select SWIOTLB
169         select SYSCTL_EXCEPTION_TRACE
170         select THREAD_INFO_IN_TASK
171         help
172           ARM 64-bit (AArch64) Linux support.
173
174 config 64BIT
175         def_bool y
176
177 config MMU
178         def_bool y
179
180 config ARM64_PAGE_SHIFT
181         int
182         default 16 if ARM64_64K_PAGES
183         default 14 if ARM64_16K_PAGES
184         default 12
185
186 config ARM64_CONT_SHIFT
187         int
188         default 5 if ARM64_64K_PAGES
189         default 7 if ARM64_16K_PAGES
190         default 4
191
192 config ARCH_MMAP_RND_BITS_MIN
193        default 14 if ARM64_64K_PAGES
194        default 16 if ARM64_16K_PAGES
195        default 18
196
197 # max bits determined by the following formula:
198 #  VA_BITS - PAGE_SHIFT - 3
199 config ARCH_MMAP_RND_BITS_MAX
200        default 19 if ARM64_VA_BITS=36
201        default 24 if ARM64_VA_BITS=39
202        default 27 if ARM64_VA_BITS=42
203        default 30 if ARM64_VA_BITS=47
204        default 29 if ARM64_VA_BITS=48 && ARM64_64K_PAGES
205        default 31 if ARM64_VA_BITS=48 && ARM64_16K_PAGES
206        default 33 if ARM64_VA_BITS=48
207        default 14 if ARM64_64K_PAGES
208        default 16 if ARM64_16K_PAGES
209        default 18
210
211 config ARCH_MMAP_RND_COMPAT_BITS_MIN
212        default 7 if ARM64_64K_PAGES
213        default 9 if ARM64_16K_PAGES
214        default 11
215
216 config ARCH_MMAP_RND_COMPAT_BITS_MAX
217        default 16
218
219 config NO_IOPORT_MAP
220         def_bool y if !PCI
221
222 config STACKTRACE_SUPPORT
223         def_bool y
224
225 config ILLEGAL_POINTER_VALUE
226         hex
227         default 0xdead000000000000
228
229 config LOCKDEP_SUPPORT
230         def_bool y
231
232 config TRACE_IRQFLAGS_SUPPORT
233         def_bool y
234
235 config RWSEM_XCHGADD_ALGORITHM
236         def_bool y
237
238 config GENERIC_BUG
239         def_bool y
240         depends on BUG
241
242 config GENERIC_BUG_RELATIVE_POINTERS
243         def_bool y
244         depends on GENERIC_BUG
245
246 config GENERIC_HWEIGHT
247         def_bool y
248
249 config GENERIC_CSUM
250         def_bool y
251
252 config GENERIC_CALIBRATE_DELAY
253         def_bool y
254
255 config ZONE_DMA32
256         def_bool y
257
258 config HAVE_GENERIC_GUP
259         def_bool y
260
261 config SMP
262         def_bool y
263
264 config KERNEL_MODE_NEON
265         def_bool y
266
267 config FIX_EARLYCON_MEM
268         def_bool y
269
270 config PGTABLE_LEVELS
271         int
272         default 2 if ARM64_16K_PAGES && ARM64_VA_BITS_36
273         default 2 if ARM64_64K_PAGES && ARM64_VA_BITS_42
274         default 3 if ARM64_64K_PAGES && ARM64_VA_BITS_48
275         default 3 if ARM64_4K_PAGES && ARM64_VA_BITS_39
276         default 3 if ARM64_16K_PAGES && ARM64_VA_BITS_47
277         default 4 if !ARM64_64K_PAGES && ARM64_VA_BITS_48
278
279 config ARCH_SUPPORTS_UPROBES
280         def_bool y
281
282 config ARCH_PROC_KCORE_TEXT
283         def_bool y
284
285 source "arch/arm64/Kconfig.platforms"
286
287 menu "Bus support"
288
289 config PCI
290         bool "PCI support"
291         help
292           This feature enables support for PCI bus system. If you say Y
293           here, the kernel will include drivers and infrastructure code
294           to support PCI bus devices.
295
296 config PCI_DOMAINS
297         def_bool PCI
298
299 config PCI_DOMAINS_GENERIC
300         def_bool PCI
301
302 config PCI_SYSCALL
303         def_bool PCI
304
305 source "drivers/pci/Kconfig"
306
307 endmenu
308
309 menu "Kernel Features"
310
311 menu "ARM errata workarounds via the alternatives framework"
312
313 config ARM64_ERRATUM_826319
314         bool "Cortex-A53: 826319: System might deadlock if a write cannot complete until read data is accepted"
315         default y
316         help
317           This option adds an alternative code sequence to work around ARM
318           erratum 826319 on Cortex-A53 parts up to r0p2 with an AMBA 4 ACE or
319           AXI master interface and an L2 cache.
320
321           If a Cortex-A53 uses an AMBA AXI4 ACE interface to other processors
322           and is unable to accept a certain write via this interface, it will
323           not progress on read data presented on the read data channel and the
324           system can deadlock.
325
326           The workaround promotes data cache clean instructions to
327           data cache clean-and-invalidate.
328           Please note that this does not necessarily enable the workaround,
329           as it depends on the alternative framework, which will only patch
330           the kernel if an affected CPU is detected.
331
332           If unsure, say Y.
333
334 config ARM64_ERRATUM_827319
335         bool "Cortex-A53: 827319: Data cache clean instructions might cause overlapping transactions to the interconnect"
336         default y
337         help
338           This option adds an alternative code sequence to work around ARM
339           erratum 827319 on Cortex-A53 parts up to r0p2 with an AMBA 5 CHI
340           master interface and an L2 cache.
341
342           Under certain conditions this erratum can cause a clean line eviction
343           to occur at the same time as another transaction to the same address
344           on the AMBA 5 CHI interface, which can cause data corruption if the
345           interconnect reorders the two transactions.
346
347           The workaround promotes data cache clean instructions to
348           data cache clean-and-invalidate.
349           Please note that this does not necessarily enable the workaround,
350           as it depends on the alternative framework, which will only patch
351           the kernel if an affected CPU is detected.
352
353           If unsure, say Y.
354
355 config ARM64_ERRATUM_824069
356         bool "Cortex-A53: 824069: Cache line might not be marked as clean after a CleanShared snoop"
357         default y
358         help
359           This option adds an alternative code sequence to work around ARM
360           erratum 824069 on Cortex-A53 parts up to r0p2 when it is connected
361           to a coherent interconnect.
362
363           If a Cortex-A53 processor is executing a store or prefetch for
364           write instruction at the same time as a processor in another
365           cluster is executing a cache maintenance operation to the same
366           address, then this erratum might cause a clean cache line to be
367           incorrectly marked as dirty.
368
369           The workaround promotes data cache clean instructions to
370           data cache clean-and-invalidate.
371           Please note that this option does not necessarily enable the
372           workaround, as it depends on the alternative framework, which will
373           only patch the kernel if an affected CPU is detected.
374
375           If unsure, say Y.
376
377 config ARM64_ERRATUM_819472
378         bool "Cortex-A53: 819472: Store exclusive instructions might cause data corruption"
379         default y
380         help
381           This option adds an alternative code sequence to work around ARM
382           erratum 819472 on Cortex-A53 parts up to r0p1 with an L2 cache
383           present when it is connected to a coherent interconnect.
384
385           If the processor is executing a load and store exclusive sequence at
386           the same time as a processor in another cluster is executing a cache
387           maintenance operation to the same address, then this erratum might
388           cause data corruption.
389
390           The workaround promotes data cache clean instructions to
391           data cache clean-and-invalidate.
392           Please note that this does not necessarily enable the workaround,
393           as it depends on the alternative framework, which will only patch
394           the kernel if an affected CPU is detected.
395
396           If unsure, say Y.
397
398 config ARM64_ERRATUM_832075
399         bool "Cortex-A57: 832075: possible deadlock on mixing exclusive memory accesses with device loads"
400         default y
401         help
402           This option adds an alternative code sequence to work around ARM
403           erratum 832075 on Cortex-A57 parts up to r1p2.
404
405           Affected Cortex-A57 parts might deadlock when exclusive load/store
406           instructions to Write-Back memory are mixed with Device loads.
407
408           The workaround is to promote device loads to use Load-Acquire
409           semantics.
410           Please note that this does not necessarily enable the workaround,
411           as it depends on the alternative framework, which will only patch
412           the kernel if an affected CPU is detected.
413
414           If unsure, say Y.
415
416 config ARM64_ERRATUM_834220
417         bool "Cortex-A57: 834220: Stage 2 translation fault might be incorrectly reported in presence of a Stage 1 fault"
418         depends on KVM
419         default y
420         help
421           This option adds an alternative code sequence to work around ARM
422           erratum 834220 on Cortex-A57 parts up to r1p2.
423
424           Affected Cortex-A57 parts might report a Stage 2 translation
425           fault as the result of a Stage 1 fault for load crossing a
426           page boundary when there is a permission or device memory
427           alignment fault at Stage 1 and a translation fault at Stage 2.
428
429           The workaround is to verify that the Stage 1 translation
430           doesn't generate a fault before handling the Stage 2 fault.
431           Please note that this does not necessarily enable the workaround,
432           as it depends on the alternative framework, which will only patch
433           the kernel if an affected CPU is detected.
434
435           If unsure, say Y.
436
437 config ARM64_ERRATUM_845719
438         bool "Cortex-A53: 845719: a load might read incorrect data"
439         depends on COMPAT
440         default y
441         help
442           This option adds an alternative code sequence to work around ARM
443           erratum 845719 on Cortex-A53 parts up to r0p4.
444
445           When running a compat (AArch32) userspace on an affected Cortex-A53
446           part, a load at EL0 from a virtual address that matches the bottom 32
447           bits of the virtual address used by a recent load at (AArch64) EL1
448           might return incorrect data.
449
450           The workaround is to write the contextidr_el1 register on exception
451           return to a 32-bit task.
452           Please note that this does not necessarily enable the workaround,
453           as it depends on the alternative framework, which will only patch
454           the kernel if an affected CPU is detected.
455
456           If unsure, say Y.
457
458 config ARM64_ERRATUM_843419
459         bool "Cortex-A53: 843419: A load or store might access an incorrect address"
460         default y
461         select ARM64_MODULE_PLTS if MODULES
462         help
463           This option links the kernel with '--fix-cortex-a53-843419' and
464           enables PLT support to replace certain ADRP instructions, which can
465           cause subsequent memory accesses to use an incorrect address on
466           Cortex-A53 parts up to r0p4.
467
468           If unsure, say Y.
469
470 config ARM64_ERRATUM_1024718
471         bool "Cortex-A55: 1024718: Update of DBM/AP bits without break before make might result in incorrect update"
472         default y
473         help
474           This option adds work around for Arm Cortex-A55 Erratum 1024718.
475
476           Affected Cortex-A55 cores (r0p0, r0p1, r1p0) could cause incorrect
477           update of the hardware dirty bit when the DBM/AP bits are updated
478           without a break-before-make. The work around is to disable the usage
479           of hardware DBM locally on the affected cores. CPUs not affected by
480           erratum will continue to use the feature.
481
482           If unsure, say Y.
483
484 config CAVIUM_ERRATUM_22375
485         bool "Cavium erratum 22375, 24313"
486         default y
487         help
488           Enable workaround for erratum 22375, 24313.
489
490           This implements two gicv3-its errata workarounds for ThunderX. Both
491           with small impact affecting only ITS table allocation.
492
493             erratum 22375: only alloc 8MB table size
494             erratum 24313: ignore memory access type
495
496           The fixes are in ITS initialization and basically ignore memory access
497           type and table size provided by the TYPER and BASER registers.
498
499           If unsure, say Y.
500
501 config CAVIUM_ERRATUM_23144
502         bool "Cavium erratum 23144: ITS SYNC hang on dual socket system"
503         depends on NUMA
504         default y
505         help
506           ITS SYNC command hang for cross node io and collections/cpu mapping.
507
508           If unsure, say Y.
509
510 config CAVIUM_ERRATUM_23154
511         bool "Cavium erratum 23154: Access to ICC_IAR1_EL1 is not sync'ed"
512         default y
513         help
514           The gicv3 of ThunderX requires a modified version for
515           reading the IAR status to ensure data synchronization
516           (access to icc_iar1_el1 is not sync'ed before and after).
517
518           If unsure, say Y.
519
520 config CAVIUM_ERRATUM_27456
521         bool "Cavium erratum 27456: Broadcast TLBI instructions may cause icache corruption"
522         default y
523         help
524           On ThunderX T88 pass 1.x through 2.1 parts, broadcast TLBI
525           instructions may cause the icache to become corrupted if it
526           contains data for a non-current ASID.  The fix is to
527           invalidate the icache when changing the mm context.
528
529           If unsure, say Y.
530
531 config CAVIUM_ERRATUM_30115
532         bool "Cavium erratum 30115: Guest may disable interrupts in host"
533         default y
534         help
535           On ThunderX T88 pass 1.x through 2.2, T81 pass 1.0 through
536           1.2, and T83 Pass 1.0, KVM guest execution may disable
537           interrupts in host. Trapping both GICv3 group-0 and group-1
538           accesses sidesteps the issue.
539
540           If unsure, say Y.
541
542 config QCOM_FALKOR_ERRATUM_1003
543         bool "Falkor E1003: Incorrect translation due to ASID change"
544         default y
545         help
546           On Falkor v1, an incorrect ASID may be cached in the TLB when ASID
547           and BADDR are changed together in TTBRx_EL1. Since we keep the ASID
548           in TTBR1_EL1, this situation only occurs in the entry trampoline and
549           then only for entries in the walk cache, since the leaf translation
550           is unchanged. Work around the erratum by invalidating the walk cache
551           entries for the trampoline before entering the kernel proper.
552
553 config QCOM_FALKOR_ERRATUM_1009
554         bool "Falkor E1009: Prematurely complete a DSB after a TLBI"
555         default y
556         help
557           On Falkor v1, the CPU may prematurely complete a DSB following a
558           TLBI xxIS invalidate maintenance operation. Repeat the TLBI operation
559           one more time to fix the issue.
560
561           If unsure, say Y.
562
563 config QCOM_QDF2400_ERRATUM_0065
564         bool "QDF2400 E0065: Incorrect GITS_TYPER.ITT_Entry_size"
565         default y
566         help
567           On Qualcomm Datacenter Technologies QDF2400 SoC, ITS hardware reports
568           ITE size incorrectly. The GITS_TYPER.ITT_Entry_size field should have
569           been indicated as 16Bytes (0xf), not 8Bytes (0x7).
570
571           If unsure, say Y.
572
573 config SOCIONEXT_SYNQUACER_PREITS
574         bool "Socionext Synquacer: Workaround for GICv3 pre-ITS"
575         default y
576         help
577           Socionext Synquacer SoCs implement a separate h/w block to generate
578           MSI doorbell writes with non-zero values for the device ID.
579
580           If unsure, say Y.
581
582 config HISILICON_ERRATUM_161600802
583         bool "Hip07 161600802: Erroneous redistributor VLPI base"
584         default y
585         help
586           The HiSilicon Hip07 SoC usees the wrong redistributor base
587           when issued ITS commands such as VMOVP and VMAPP, and requires
588           a 128kB offset to be applied to the target address in this commands.
589
590           If unsure, say Y.
591
592 config QCOM_FALKOR_ERRATUM_E1041
593         bool "Falkor E1041: Speculative instruction fetches might cause errant memory access"
594         default y
595         help
596           Falkor CPU may speculatively fetch instructions from an improper
597           memory location when MMU translation is changed from SCTLR_ELn[M]=1
598           to SCTLR_ELn[M]=0. Prefix an ISB instruction to fix the problem.
599
600           If unsure, say Y.
601
602 endmenu
603
604
605 choice
606         prompt "Page size"
607         default ARM64_4K_PAGES
608         help
609           Page size (translation granule) configuration.
610
611 config ARM64_4K_PAGES
612         bool "4KB"
613         help
614           This feature enables 4KB pages support.
615
616 config ARM64_16K_PAGES
617         bool "16KB"
618         help
619           The system will use 16KB pages support. AArch32 emulation
620           requires applications compiled with 16K (or a multiple of 16K)
621           aligned segments.
622
623 config ARM64_64K_PAGES
624         bool "64KB"
625         help
626           This feature enables 64KB pages support (4KB by default)
627           allowing only two levels of page tables and faster TLB
628           look-up. AArch32 emulation requires applications compiled
629           with 64K aligned segments.
630
631 endchoice
632
633 choice
634         prompt "Virtual address space size"
635         default ARM64_VA_BITS_39 if ARM64_4K_PAGES
636         default ARM64_VA_BITS_47 if ARM64_16K_PAGES
637         default ARM64_VA_BITS_42 if ARM64_64K_PAGES
638         help
639           Allows choosing one of multiple possible virtual address
640           space sizes. The level of translation table is determined by
641           a combination of page size and virtual address space size.
642
643 config ARM64_VA_BITS_36
644         bool "36-bit" if EXPERT
645         depends on ARM64_16K_PAGES
646
647 config ARM64_VA_BITS_39
648         bool "39-bit"
649         depends on ARM64_4K_PAGES
650
651 config ARM64_VA_BITS_42
652         bool "42-bit"
653         depends on ARM64_64K_PAGES
654
655 config ARM64_VA_BITS_47
656         bool "47-bit"
657         depends on ARM64_16K_PAGES
658
659 config ARM64_VA_BITS_48
660         bool "48-bit"
661
662 endchoice
663
664 config ARM64_VA_BITS
665         int
666         default 36 if ARM64_VA_BITS_36
667         default 39 if ARM64_VA_BITS_39
668         default 42 if ARM64_VA_BITS_42
669         default 47 if ARM64_VA_BITS_47
670         default 48 if ARM64_VA_BITS_48
671
672 choice
673         prompt "Physical address space size"
674         default ARM64_PA_BITS_48
675         help
676           Choose the maximum physical address range that the kernel will
677           support.
678
679 config ARM64_PA_BITS_48
680         bool "48-bit"
681
682 config ARM64_PA_BITS_52
683         bool "52-bit (ARMv8.2)"
684         depends on ARM64_64K_PAGES
685         depends on ARM64_PAN || !ARM64_SW_TTBR0_PAN
686         help
687           Enable support for a 52-bit physical address space, introduced as
688           part of the ARMv8.2-LPA extension.
689
690           With this enabled, the kernel will also continue to work on CPUs that
691           do not support ARMv8.2-LPA, but with some added memory overhead (and
692           minor performance overhead).
693
694 endchoice
695
696 config ARM64_PA_BITS
697         int
698         default 48 if ARM64_PA_BITS_48
699         default 52 if ARM64_PA_BITS_52
700
701 config CPU_BIG_ENDIAN
702        bool "Build big-endian kernel"
703        help
704          Say Y if you plan on running a kernel in big-endian mode.
705
706 config SCHED_MC
707         bool "Multi-core scheduler support"
708         help
709           Multi-core scheduler support improves the CPU scheduler's decision
710           making when dealing with multi-core CPU chips at a cost of slightly
711           increased overhead in some places. If unsure say N here.
712
713 config SCHED_SMT
714         bool "SMT scheduler support"
715         help
716           Improves the CPU scheduler's decision making when dealing with
717           MultiThreading at a cost of slightly increased overhead in some
718           places. If unsure say N here.
719
720 config NR_CPUS
721         int "Maximum number of CPUs (2-4096)"
722         range 2 4096
723         # These have to remain sorted largest to smallest
724         default "64"
725
726 config HOTPLUG_CPU
727         bool "Support for hot-pluggable CPUs"
728         select GENERIC_IRQ_MIGRATION
729         help
730           Say Y here to experiment with turning CPUs off and on.  CPUs
731           can be controlled through /sys/devices/system/cpu.
732
733 # Common NUMA Features
734 config NUMA
735         bool "Numa Memory Allocation and Scheduler Support"
736         select ACPI_NUMA if ACPI
737         select OF_NUMA
738         help
739           Enable NUMA (Non Uniform Memory Access) support.
740
741           The kernel will try to allocate memory used by a CPU on the
742           local memory of the CPU and add some more
743           NUMA awareness to the kernel.
744
745 config NODES_SHIFT
746         int "Maximum NUMA Nodes (as a power of 2)"
747         range 1 10
748         default "2"
749         depends on NEED_MULTIPLE_NODES
750         help
751           Specify the maximum number of NUMA Nodes available on the target
752           system.  Increases memory reserved to accommodate various tables.
753
754 config USE_PERCPU_NUMA_NODE_ID
755         def_bool y
756         depends on NUMA
757
758 config HAVE_SETUP_PER_CPU_AREA
759         def_bool y
760         depends on NUMA
761
762 config NEED_PER_CPU_EMBED_FIRST_CHUNK
763         def_bool y
764         depends on NUMA
765
766 config HOLES_IN_ZONE
767         def_bool y
768
769 source kernel/Kconfig.hz
770
771 config ARCH_SUPPORTS_DEBUG_PAGEALLOC
772         def_bool y
773
774 config ARCH_HAS_HOLES_MEMORYMODEL
775         def_bool y if SPARSEMEM
776
777 config ARCH_SPARSEMEM_ENABLE
778         def_bool y
779         select SPARSEMEM_VMEMMAP_ENABLE
780
781 config ARCH_SPARSEMEM_DEFAULT
782         def_bool ARCH_SPARSEMEM_ENABLE
783
784 config ARCH_SELECT_MEMORY_MODEL
785         def_bool ARCH_SPARSEMEM_ENABLE
786
787 config ARCH_FLATMEM_ENABLE
788         def_bool !NUMA
789
790 config HAVE_ARCH_PFN_VALID
791         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
792
793 config HW_PERF_EVENTS
794         def_bool y
795         depends on ARM_PMU
796
797 config SYS_SUPPORTS_HUGETLBFS
798         def_bool y
799
800 config ARCH_WANT_HUGE_PMD_SHARE
801         def_bool y if ARM64_4K_PAGES || (ARM64_16K_PAGES && !ARM64_VA_BITS_36)
802
803 config ARCH_HAS_CACHE_LINE_SIZE
804         def_bool y
805
806 config SECCOMP
807         bool "Enable seccomp to safely compute untrusted bytecode"
808         ---help---
809           This kernel feature is useful for number crunching applications
810           that may need to compute untrusted bytecode during their
811           execution. By using pipes or other transports made available to
812           the process as file descriptors supporting the read/write
813           syscalls, it's possible to isolate those applications in
814           their own address space using seccomp. Once seccomp is
815           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
816           and the task is only allowed to execute a few safe syscalls
817           defined by each seccomp mode.
818
819 config PARAVIRT
820         bool "Enable paravirtualization code"
821         help
822           This changes the kernel so it can modify itself when it is run
823           under a hypervisor, potentially improving performance significantly
824           over full virtualization.
825
826 config PARAVIRT_TIME_ACCOUNTING
827         bool "Paravirtual steal time accounting"
828         select PARAVIRT
829         default n
830         help
831           Select this option to enable fine granularity task steal time
832           accounting. Time spent executing other tasks in parallel with
833           the current vCPU is discounted from the vCPU power. To account for
834           that, there can be a small performance impact.
835
836           If in doubt, say N here.
837
838 config KEXEC
839         depends on PM_SLEEP_SMP
840         select KEXEC_CORE
841         bool "kexec system call"
842         ---help---
843           kexec is a system call that implements the ability to shutdown your
844           current kernel, and to start another kernel.  It is like a reboot
845           but it is independent of the system firmware.   And like a reboot
846           you can start any kernel with it, not just Linux.
847
848 config CRASH_DUMP
849         bool "Build kdump crash kernel"
850         help
851           Generate crash dump after being started by kexec. This should
852           be normally only set in special crash dump kernels which are
853           loaded in the main kernel with kexec-tools into a specially
854           reserved region and then later executed after a crash by
855           kdump/kexec.
856
857           For more details see Documentation/kdump/kdump.txt
858
859 config XEN_DOM0
860         def_bool y
861         depends on XEN
862
863 config XEN
864         bool "Xen guest support on ARM64"
865         depends on ARM64 && OF
866         select SWIOTLB_XEN
867         select PARAVIRT
868         help
869           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM64.
870
871 config FORCE_MAX_ZONEORDER
872         int
873         default "14" if (ARM64_64K_PAGES && TRANSPARENT_HUGEPAGE)
874         default "12" if (ARM64_16K_PAGES && TRANSPARENT_HUGEPAGE)
875         default "11"
876         help
877           The kernel memory allocator divides physically contiguous memory
878           blocks into "zones", where each zone is a power of two number of
879           pages.  This option selects the largest power of two that the kernel
880           keeps in the memory allocator.  If you need to allocate very large
881           blocks of physically contiguous memory, then you may need to
882           increase this value.
883
884           This config option is actually maximum order plus one. For example,
885           a value of 11 means that the largest free memory block is 2^10 pages.
886
887           We make sure that we can allocate upto a HugePage size for each configuration.
888           Hence we have :
889                 MAX_ORDER = (PMD_SHIFT - PAGE_SHIFT) + 1 => PAGE_SHIFT - 2
890
891           However for 4K, we choose a higher default value, 11 as opposed to 10, giving us
892           4M allocations matching the default size used by generic code.
893
894 config UNMAP_KERNEL_AT_EL0
895         bool "Unmap kernel when running in userspace (aka \"KAISER\")" if EXPERT
896         default y
897         help
898           Speculation attacks against some high-performance processors can
899           be used to bypass MMU permission checks and leak kernel data to
900           userspace. This can be defended against by unmapping the kernel
901           when running in userspace, mapping it back in on exception entry
902           via a trampoline page in the vector table.
903
904           If unsure, say Y.
905
906 config HARDEN_BRANCH_PREDICTOR
907         bool "Harden the branch predictor against aliasing attacks" if EXPERT
908         default y
909         help
910           Speculation attacks against some high-performance processors rely on
911           being able to manipulate the branch predictor for a victim context by
912           executing aliasing branches in the attacker context.  Such attacks
913           can be partially mitigated against by clearing internal branch
914           predictor state and limiting the prediction logic in some situations.
915
916           This config option will take CPU-specific actions to harden the
917           branch predictor against aliasing attacks and may rely on specific
918           instruction sequences or control bits being set by the system
919           firmware.
920
921           If unsure, say Y.
922
923 config HARDEN_EL2_VECTORS
924         bool "Harden EL2 vector mapping against system register leak" if EXPERT
925         default y
926         help
927           Speculation attacks against some high-performance processors can
928           be used to leak privileged information such as the vector base
929           register, resulting in a potential defeat of the EL2 layout
930           randomization.
931
932           This config option will map the vectors to a fixed location,
933           independent of the EL2 code mapping, so that revealing VBAR_EL2
934           to an attacker does not give away any extra information. This
935           only gets enabled on affected CPUs.
936
937           If unsure, say Y.
938
939 config ARM64_SSBD
940         bool "Speculative Store Bypass Disable" if EXPERT
941         default y
942         help
943           This enables mitigation of the bypassing of previous stores
944           by speculative loads.
945
946           If unsure, say Y.
947
948 menuconfig ARMV8_DEPRECATED
949         bool "Emulate deprecated/obsolete ARMv8 instructions"
950         depends on COMPAT
951         depends on SYSCTL
952         help
953           Legacy software support may require certain instructions
954           that have been deprecated or obsoleted in the architecture.
955
956           Enable this config to enable selective emulation of these
957           features.
958
959           If unsure, say Y
960
961 if ARMV8_DEPRECATED
962
963 config SWP_EMULATION
964         bool "Emulate SWP/SWPB instructions"
965         help
966           ARMv8 obsoletes the use of A32 SWP/SWPB instructions such that
967           they are always undefined. Say Y here to enable software
968           emulation of these instructions for userspace using LDXR/STXR.
969
970           In some older versions of glibc [<=2.8] SWP is used during futex
971           trylock() operations with the assumption that the code will not
972           be preempted. This invalid assumption may be more likely to fail
973           with SWP emulation enabled, leading to deadlock of the user
974           application.
975
976           NOTE: when accessing uncached shared regions, LDXR/STXR rely
977           on an external transaction monitoring block called a global
978           monitor to maintain update atomicity. If your system does not
979           implement a global monitor, this option can cause programs that
980           perform SWP operations to uncached memory to deadlock.
981
982           If unsure, say Y
983
984 config CP15_BARRIER_EMULATION
985         bool "Emulate CP15 Barrier instructions"
986         help
987           The CP15 barrier instructions - CP15ISB, CP15DSB, and
988           CP15DMB - are deprecated in ARMv8 (and ARMv7). It is
989           strongly recommended to use the ISB, DSB, and DMB
990           instructions instead.
991
992           Say Y here to enable software emulation of these
993           instructions for AArch32 userspace code. When this option is
994           enabled, CP15 barrier usage is traced which can help
995           identify software that needs updating.
996
997           If unsure, say Y
998
999 config SETEND_EMULATION
1000         bool "Emulate SETEND instruction"
1001         help
1002           The SETEND instruction alters the data-endianness of the
1003           AArch32 EL0, and is deprecated in ARMv8.
1004
1005           Say Y here to enable software emulation of the instruction
1006           for AArch32 userspace code.
1007
1008           Note: All the cpus on the system must have mixed endian support at EL0
1009           for this feature to be enabled. If a new CPU - which doesn't support mixed
1010           endian - is hotplugged in after this feature has been enabled, there could
1011           be unexpected results in the applications.
1012
1013           If unsure, say Y
1014 endif
1015
1016 config ARM64_SW_TTBR0_PAN
1017         bool "Emulate Privileged Access Never using TTBR0_EL1 switching"
1018         help
1019           Enabling this option prevents the kernel from accessing
1020           user-space memory directly by pointing TTBR0_EL1 to a reserved
1021           zeroed area and reserved ASID. The user access routines
1022           restore the valid TTBR0_EL1 temporarily.
1023
1024 menu "ARMv8.1 architectural features"
1025
1026 config ARM64_HW_AFDBM
1027         bool "Support for hardware updates of the Access and Dirty page flags"
1028         default y
1029         help
1030           The ARMv8.1 architecture extensions introduce support for
1031           hardware updates of the access and dirty information in page
1032           table entries. When enabled in TCR_EL1 (HA and HD bits) on
1033           capable processors, accesses to pages with PTE_AF cleared will
1034           set this bit instead of raising an access flag fault.
1035           Similarly, writes to read-only pages with the DBM bit set will
1036           clear the read-only bit (AP[2]) instead of raising a
1037           permission fault.
1038
1039           Kernels built with this configuration option enabled continue
1040           to work on pre-ARMv8.1 hardware and the performance impact is
1041           minimal. If unsure, say Y.
1042
1043 config ARM64_PAN
1044         bool "Enable support for Privileged Access Never (PAN)"
1045         default y
1046         help
1047          Privileged Access Never (PAN; part of the ARMv8.1 Extensions)
1048          prevents the kernel or hypervisor from accessing user-space (EL0)
1049          memory directly.
1050
1051          Choosing this option will cause any unprotected (not using
1052          copy_to_user et al) memory access to fail with a permission fault.
1053
1054          The feature is detected at runtime, and will remain as a 'nop'
1055          instruction if the cpu does not implement the feature.
1056
1057 config ARM64_LSE_ATOMICS
1058         bool "Atomic instructions"
1059         default y
1060         help
1061           As part of the Large System Extensions, ARMv8.1 introduces new
1062           atomic instructions that are designed specifically to scale in
1063           very large systems.
1064
1065           Say Y here to make use of these instructions for the in-kernel
1066           atomic routines. This incurs a small overhead on CPUs that do
1067           not support these instructions and requires the kernel to be
1068           built with binutils >= 2.25 in order for the new instructions
1069           to be used.
1070
1071 config ARM64_VHE
1072         bool "Enable support for Virtualization Host Extensions (VHE)"
1073         default y
1074         help
1075           Virtualization Host Extensions (VHE) allow the kernel to run
1076           directly at EL2 (instead of EL1) on processors that support
1077           it. This leads to better performance for KVM, as they reduce
1078           the cost of the world switch.
1079
1080           Selecting this option allows the VHE feature to be detected
1081           at runtime, and does not affect processors that do not
1082           implement this feature.
1083
1084 endmenu
1085
1086 menu "ARMv8.2 architectural features"
1087
1088 config ARM64_UAO
1089         bool "Enable support for User Access Override (UAO)"
1090         default y
1091         help
1092           User Access Override (UAO; part of the ARMv8.2 Extensions)
1093           causes the 'unprivileged' variant of the load/store instructions to
1094           be overridden to be privileged.
1095
1096           This option changes get_user() and friends to use the 'unprivileged'
1097           variant of the load/store instructions. This ensures that user-space
1098           really did have access to the supplied memory. When addr_limit is
1099           set to kernel memory the UAO bit will be set, allowing privileged
1100           access to kernel memory.
1101
1102           Choosing this option will cause copy_to_user() et al to use user-space
1103           memory permissions.
1104
1105           The feature is detected at runtime, the kernel will use the
1106           regular load/store instructions if the cpu does not implement the
1107           feature.
1108
1109 config ARM64_PMEM
1110         bool "Enable support for persistent memory"
1111         select ARCH_HAS_PMEM_API
1112         select ARCH_HAS_UACCESS_FLUSHCACHE
1113         help
1114           Say Y to enable support for the persistent memory API based on the
1115           ARMv8.2 DCPoP feature.
1116
1117           The feature is detected at runtime, and the kernel will use DC CVAC
1118           operations if DC CVAP is not supported (following the behaviour of
1119           DC CVAP itself if the system does not define a point of persistence).
1120
1121 config ARM64_RAS_EXTN
1122         bool "Enable support for RAS CPU Extensions"
1123         default y
1124         help
1125           CPUs that support the Reliability, Availability and Serviceability
1126           (RAS) Extensions, part of ARMv8.2 are able to track faults and
1127           errors, classify them and report them to software.
1128
1129           On CPUs with these extensions system software can use additional
1130           barriers to determine if faults are pending and read the
1131           classification from a new set of registers.
1132
1133           Selecting this feature will allow the kernel to use these barriers
1134           and access the new registers if the system supports the extension.
1135           Platform RAS features may additionally depend on firmware support.
1136
1137 config ARM64_CNP
1138         bool "Enable support for Common Not Private (CNP) translations"
1139         default y
1140         depends on ARM64_PAN || !ARM64_SW_TTBR0_PAN
1141         help
1142           Common Not Private (CNP) allows translation table entries to
1143           be shared between different PEs in the same inner shareable
1144           domain, so the hardware can use this fact to optimise the
1145           caching of such entries in the TLB.
1146
1147           Selecting this option allows the CNP feature to be detected
1148           at runtime, and does not affect PEs that do not implement
1149           this feature.
1150
1151 endmenu
1152
1153 config ARM64_SVE
1154         bool "ARM Scalable Vector Extension support"
1155         default y
1156         depends on !KVM || ARM64_VHE
1157         help
1158           The Scalable Vector Extension (SVE) is an extension to the AArch64
1159           execution state which complements and extends the SIMD functionality
1160           of the base architecture to support much larger vectors and to enable
1161           additional vectorisation opportunities.
1162
1163           To enable use of this extension on CPUs that implement it, say Y.
1164
1165           Note that for architectural reasons, firmware _must_ implement SVE
1166           support when running on SVE capable hardware.  The required support
1167           is present in:
1168
1169             * version 1.5 and later of the ARM Trusted Firmware
1170             * the AArch64 boot wrapper since commit 5e1261e08abf
1171               ("bootwrapper: SVE: Enable SVE for EL2 and below").
1172
1173           For other firmware implementations, consult the firmware documentation
1174           or vendor.
1175
1176           If you need the kernel to boot on SVE-capable hardware with broken
1177           firmware, you may need to say N here until you get your firmware
1178           fixed.  Otherwise, you may experience firmware panics or lockups when
1179           booting the kernel.  If unsure and you are not observing these
1180           symptoms, you should assume that it is safe to say Y.
1181
1182           CPUs that support SVE are architecturally required to support the
1183           Virtualization Host Extensions (VHE), so the kernel makes no
1184           provision for supporting SVE alongside KVM without VHE enabled.
1185           Thus, you will need to enable CONFIG_ARM64_VHE if you want to support
1186           KVM in the same kernel image.
1187
1188 config ARM64_MODULE_PLTS
1189         bool
1190         select HAVE_MOD_ARCH_SPECIFIC
1191
1192 config RELOCATABLE
1193         bool
1194         help
1195           This builds the kernel as a Position Independent Executable (PIE),
1196           which retains all relocation metadata required to relocate the
1197           kernel binary at runtime to a different virtual address than the
1198           address it was linked at.
1199           Since AArch64 uses the RELA relocation format, this requires a
1200           relocation pass at runtime even if the kernel is loaded at the
1201           same address it was linked at.
1202
1203 config RANDOMIZE_BASE
1204         bool "Randomize the address of the kernel image"
1205         select ARM64_MODULE_PLTS if MODULES
1206         select RELOCATABLE
1207         help
1208           Randomizes the virtual address at which the kernel image is
1209           loaded, as a security feature that deters exploit attempts
1210           relying on knowledge of the location of kernel internals.
1211
1212           It is the bootloader's job to provide entropy, by passing a
1213           random u64 value in /chosen/kaslr-seed at kernel entry.
1214
1215           When booting via the UEFI stub, it will invoke the firmware's
1216           EFI_RNG_PROTOCOL implementation (if available) to supply entropy
1217           to the kernel proper. In addition, it will randomise the physical
1218           location of the kernel Image as well.
1219
1220           If unsure, say N.
1221
1222 config RANDOMIZE_MODULE_REGION_FULL
1223         bool "Randomize the module region over a 4 GB range"
1224         depends on RANDOMIZE_BASE
1225         default y
1226         help
1227           Randomizes the location of the module region inside a 4 GB window
1228           covering the core kernel. This way, it is less likely for modules
1229           to leak information about the location of core kernel data structures
1230           but it does imply that function calls between modules and the core
1231           kernel will need to be resolved via veneers in the module PLT.
1232
1233           When this option is not set, the module region will be randomized over
1234           a limited range that contains the [_stext, _etext] interval of the
1235           core kernel, so branch relocations are always in range.
1236
1237 endmenu
1238
1239 menu "Boot options"
1240
1241 config ARM64_ACPI_PARKING_PROTOCOL
1242         bool "Enable support for the ARM64 ACPI parking protocol"
1243         depends on ACPI
1244         help
1245           Enable support for the ARM64 ACPI parking protocol. If disabled
1246           the kernel will not allow booting through the ARM64 ACPI parking
1247           protocol even if the corresponding data is present in the ACPI
1248           MADT table.
1249
1250 config CMDLINE
1251         string "Default kernel command string"
1252         default ""
1253         help
1254           Provide a set of default command-line options at build time by
1255           entering them here. As a minimum, you should specify the the
1256           root device (e.g. root=/dev/nfs).
1257
1258 config CMDLINE_FORCE
1259         bool "Always use the default kernel command string"
1260         help
1261           Always use the default kernel command string, even if the boot
1262           loader passes other arguments to the kernel.
1263           This is useful if you cannot or don't want to change the
1264           command-line options your boot loader passes to the kernel.
1265
1266 config EFI_STUB
1267         bool
1268
1269 config EFI
1270         bool "UEFI runtime support"
1271         depends on OF && !CPU_BIG_ENDIAN
1272         depends on KERNEL_MODE_NEON
1273         select ARCH_SUPPORTS_ACPI
1274         select LIBFDT
1275         select UCS2_STRING
1276         select EFI_PARAMS_FROM_FDT
1277         select EFI_RUNTIME_WRAPPERS
1278         select EFI_STUB
1279         select EFI_ARMSTUB
1280         default y
1281         help
1282           This option provides support for runtime services provided
1283           by UEFI firmware (such as non-volatile variables, realtime
1284           clock, and platform reset). A UEFI stub is also provided to
1285           allow the kernel to be booted as an EFI application. This
1286           is only useful on systems that have UEFI firmware.
1287
1288 config DMI
1289         bool "Enable support for SMBIOS (DMI) tables"
1290         depends on EFI
1291         default y
1292         help
1293           This enables SMBIOS/DMI feature for systems.
1294
1295           This option is only useful on systems that have UEFI firmware.
1296           However, even with this option, the resultant kernel should
1297           continue to boot on existing non-UEFI platforms.
1298
1299 endmenu
1300
1301 config COMPAT
1302         bool "Kernel support for 32-bit EL0"
1303         depends on ARM64_4K_PAGES || EXPERT
1304         select COMPAT_BINFMT_ELF if BINFMT_ELF
1305         select HAVE_UID16
1306         select OLD_SIGSUSPEND3
1307         select COMPAT_OLD_SIGACTION
1308         help
1309           This option enables support for a 32-bit EL0 running under a 64-bit
1310           kernel at EL1. AArch32-specific components such as system calls,
1311           the user helper functions, VFP support and the ptrace interface are
1312           handled appropriately by the kernel.
1313
1314           If you use a page size other than 4KB (i.e, 16KB or 64KB), please be aware
1315           that you will only be able to execute AArch32 binaries that were compiled
1316           with page size aligned segments.
1317
1318           If you want to execute 32-bit userspace applications, say Y.
1319
1320 config SYSVIPC_COMPAT
1321         def_bool y
1322         depends on COMPAT && SYSVIPC
1323
1324 menu "Power management options"
1325
1326 source "kernel/power/Kconfig"
1327
1328 config ARCH_HIBERNATION_POSSIBLE
1329         def_bool y
1330         depends on CPU_PM
1331
1332 config ARCH_HIBERNATION_HEADER
1333         def_bool y
1334         depends on HIBERNATION
1335
1336 config ARCH_SUSPEND_POSSIBLE
1337         def_bool y
1338
1339 endmenu
1340
1341 menu "CPU Power Management"
1342
1343 source "drivers/cpuidle/Kconfig"
1344
1345 source "drivers/cpufreq/Kconfig"
1346
1347 endmenu
1348
1349 source "drivers/firmware/Kconfig"
1350
1351 source "drivers/acpi/Kconfig"
1352
1353 source "arch/arm64/kvm/Kconfig"
1354
1355 if CRYPTO
1356 source "arch/arm64/crypto/Kconfig"
1357 endif