arch/arm/plat-omap/gpio.c

   1 /*
   2  *  linux/arch/arm/plat-omap/gpio.c
   3  *
   4  * Support functions for OMAP GPIO
   5  *
   6  * Copyright (C) 2003-2005 Nokia Corporation
   7  * Written by Juha Yrjölä <juha.yrjola@nokia.com>
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  */
  13
  14 #include <linux/init.h>
  15 #include <linux/module.h>
  16 #include <linux/interrupt.h>
  17 #include <linux/sysdev.h>
  18 #include <linux/err.h>
  19 #include <linux/clk.h>
  20 #include <linux/io.h>
  21
  22 #include <mach/hardware.h>
  23 #include <asm/irq.h>
  24 #include <mach/irqs.h>
  25 #include <mach/gpio.h>
  26 #include <asm/mach/irq.h>
  27
  28 /*
  29  * OMAP1510 GPIO registers
  30  */
  31 #define OMAP1510_GPIO_BASE              IO_ADDRESS(0xfffce000)
  32 #define OMAP1510_GPIO_DATA_INPUT        0x00
  33 #define OMAP1510_GPIO_DATA_OUTPUT       0x04
  34 #define OMAP1510_GPIO_DIR_CONTROL       0x08
  35 #define OMAP1510_GPIO_INT_CONTROL       0x0c
  36 #define OMAP1510_GPIO_INT_MASK          0x10
  37 #define OMAP1510_GPIO_INT_STATUS        0x14
  38 #define OMAP1510_GPIO_PIN_CONTROL       0x18
  39
  40 #define OMAP1510_IH_GPIO_BASE           64
  41
  42 /*
  43  * OMAP1610 specific GPIO registers
  44  */
  45 #define OMAP1610_GPIO1_BASE             IO_ADDRESS(0xfffbe400)
  46 #define OMAP1610_GPIO2_BASE             IO_ADDRESS(0xfffbec00)
  47 #define OMAP1610_GPIO3_BASE             IO_ADDRESS(0xfffbb400)
  48 #define OMAP1610_GPIO4_BASE             IO_ADDRESS(0xfffbbc00)
  49 #define OMAP1610_GPIO_REVISION          0x0000
  50 #define OMAP1610_GPIO_SYSCONFIG         0x0010
  51 #define OMAP1610_GPIO_SYSSTATUS         0x0014
  52 #define OMAP1610_GPIO_IRQSTATUS1        0x0018
  53 #define OMAP1610_GPIO_IRQENABLE1        0x001c
  54 #define OMAP1610_GPIO_WAKEUPENABLE      0x0028
  55 #define OMAP1610_GPIO_DATAIN            0x002c
  56 #define OMAP1610_GPIO_DATAOUT           0x0030
  57 #define OMAP1610_GPIO_DIRECTION         0x0034
  58 #define OMAP1610_GPIO_EDGE_CTRL1        0x0038
  59 #define OMAP1610_GPIO_EDGE_CTRL2        0x003c
  60 #define OMAP1610_GPIO_CLEAR_IRQENABLE1  0x009c
  61 #define OMAP1610_GPIO_CLEAR_WAKEUPENA   0x00a8
  62 #define OMAP1610_GPIO_CLEAR_DATAOUT     0x00b0
  63 #define OMAP1610_GPIO_SET_IRQENABLE1    0x00dc
  64 #define OMAP1610_GPIO_SET_WAKEUPENA     0x00e8
  65 #define OMAP1610_GPIO_SET_DATAOUT       0x00f0
  66
  67 /*
  68  * OMAP730 specific GPIO registers
  69  */
  70 #define OMAP730_GPIO1_BASE              IO_ADDRESS(0xfffbc000)
  71 #define OMAP730_GPIO2_BASE              IO_ADDRESS(0xfffbc800)
  72 #define OMAP730_GPIO3_BASE              IO_ADDRESS(0xfffbd000)
  73 #define OMAP730_GPIO4_BASE              IO_ADDRESS(0xfffbd800)
  74 #define OMAP730_GPIO5_BASE              IO_ADDRESS(0xfffbe000)
  75 #define OMAP730_GPIO6_BASE              IO_ADDRESS(0xfffbe800)
  76 #define OMAP730_GPIO_DATA_INPUT         0x00
  77 #define OMAP730_GPIO_DATA_OUTPUT        0x04
  78 #define OMAP730_GPIO_DIR_CONTROL        0x08
  79 #define OMAP730_GPIO_INT_CONTROL        0x0c
  80 #define OMAP730_GPIO_INT_MASK           0x10
  81 #define OMAP730_GPIO_INT_STATUS         0x14
  82
  83 /*
  84  * omap24xx specific GPIO registers
  85  */
  86 #define OMAP242X_GPIO1_BASE             IO_ADDRESS(0x48018000)
  87 #define OMAP242X_GPIO2_BASE             IO_ADDRESS(0x4801a000)
  88 #define OMAP242X_GPIO3_BASE             IO_ADDRESS(0x4801c000)
  89 #define OMAP242X_GPIO4_BASE             IO_ADDRESS(0x4801e000)
  90
  91 #define OMAP243X_GPIO1_BASE             IO_ADDRESS(0x4900C000)
  92 #define OMAP243X_GPIO2_BASE             IO_ADDRESS(0x4900E000)
  93 #define OMAP243X_GPIO3_BASE             IO_ADDRESS(0x49010000)
  94 #define OMAP243X_GPIO4_BASE             IO_ADDRESS(0x49012000)
  95 #define OMAP243X_GPIO5_BASE             IO_ADDRESS(0x480B6000)
  96
  97 #define OMAP24XX_GPIO_REVISION          0x0000
  98 #define OMAP24XX_GPIO_SYSCONFIG         0x0010
  99 #define OMAP24XX_GPIO_SYSSTATUS         0x0014
 100 #define OMAP24XX_GPIO_IRQSTATUS1        0x0018
 101 #define OMAP24XX_GPIO_IRQSTATUS2        0x0028
 102 #define OMAP24XX_GPIO_IRQENABLE2        0x002c
 103 #define OMAP24XX_GPIO_IRQENABLE1        0x001c
 104 #define OMAP24XX_GPIO_WAKE_EN           0x0020
 105 #define OMAP24XX_GPIO_CTRL              0x0030
 106 #define OMAP24XX_GPIO_OE                0x0034
 107 #define OMAP24XX_GPIO_DATAIN            0x0038
 108 #define OMAP24XX_GPIO_DATAOUT           0x003c
 109 #define OMAP24XX_GPIO_LEVELDETECT0      0x0040
 110 #define OMAP24XX_GPIO_LEVELDETECT1      0x0044
 111 #define OMAP24XX_GPIO_RISINGDETECT      0x0048
 112 #define OMAP24XX_GPIO_FALLINGDETECT     0x004c
 113 #define OMAP24XX_GPIO_DEBOUNCE_EN       0x0050
 114 #define OMAP24XX_GPIO_DEBOUNCE_VAL      0x0054
 115 #define OMAP24XX_GPIO_CLEARIRQENABLE1   0x0060
 116 #define OMAP24XX_GPIO_SETIRQENABLE1     0x0064
 117 #define OMAP24XX_GPIO_CLEARWKUENA       0x0080
 118 #define OMAP24XX_GPIO_SETWKUENA         0x0084
 119 #define OMAP24XX_GPIO_CLEARDATAOUT      0x0090
 120 #define OMAP24XX_GPIO_SETDATAOUT        0x0094
 121
 122 /*
 123  * omap34xx specific GPIO registers
 124  */
 125
 126 #define OMAP34XX_GPIO1_BASE             IO_ADDRESS(0x48310000)
 127 #define OMAP34XX_GPIO2_BASE             IO_ADDRESS(0x49050000)
 128 #define OMAP34XX_GPIO3_BASE             IO_ADDRESS(0x49052000)
 129 #define OMAP34XX_GPIO4_BASE             IO_ADDRESS(0x49054000)
 130 #define OMAP34XX_GPIO5_BASE             IO_ADDRESS(0x49056000)
 131 #define OMAP34XX_GPIO6_BASE             IO_ADDRESS(0x49058000)
 132
 133 #define OMAP_MPUIO_VBASE                IO_ADDRESS(OMAP_MPUIO_BASE)
 134
 135 struct gpio_bank {
 136         void __iomem *base;
 137         u16 irq;
 138         u16 virtual_irq_start;
 139         int method;
 140 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 141         u32 suspend_wakeup;
 142         u32 saved_wakeup;
 143 #endif
 144 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 145         u32 non_wakeup_gpios;
 146         u32 enabled_non_wakeup_gpios;
 147
 148         u32 saved_datain;
 149         u32 saved_fallingdetect;
 150         u32 saved_risingdetect;
 151 #endif
 152         u32 level_mask;
 153         spinlock_t lock;
 154         struct gpio_chip chip;
 155 };
 156
 157 #define METHOD_MPUIO            0
 158 #define METHOD_GPIO_1510        1
 159 #define METHOD_GPIO_1610        2
 160 #define METHOD_GPIO_730         3
 161 #define METHOD_GPIO_24XX        4
 162
 163 #ifdef CONFIG_ARCH_OMAP16XX
 164 static struct gpio_bank gpio_bank_1610[5] = {
 165         { OMAP_MPUIO_VBASE,    INT_MPUIO,           IH_MPUIO_BASE,     METHOD_MPUIO},
 166         { OMAP1610_GPIO1_BASE, INT_GPIO_BANK1,      IH_GPIO_BASE,      METHOD_GPIO_1610 },
 167         { OMAP1610_GPIO2_BASE, INT_1610_GPIO_BANK2, IH_GPIO_BASE + 16, METHOD_GPIO_1610 },
 168         { OMAP1610_GPIO3_BASE, INT_1610_GPIO_BANK3, IH_GPIO_BASE + 32, METHOD_GPIO_1610 },
 169         { OMAP1610_GPIO4_BASE, INT_1610_GPIO_BANK4, IH_GPIO_BASE + 48, METHOD_GPIO_1610 },
 170 };
 171 #endif
 172
 173 #ifdef CONFIG_ARCH_OMAP15XX
 174 static struct gpio_bank gpio_bank_1510[2] = {
 175         { OMAP_MPUIO_VBASE,   INT_MPUIO,      IH_MPUIO_BASE, METHOD_MPUIO },
 176         { OMAP1510_GPIO_BASE, INT_GPIO_BANK1, IH_GPIO_BASE,  METHOD_GPIO_1510 }
 177 };
 178 #endif
 179
 180 #ifdef CONFIG_ARCH_OMAP730
 181 static struct gpio_bank gpio_bank_730[7] = {
 182         { OMAP_MPUIO_VBASE,    INT_730_MPUIO,       IH_MPUIO_BASE,      METHOD_MPUIO },
 183         { OMAP730_GPIO1_BASE,  INT_730_GPIO_BANK1,  IH_GPIO_BASE,       METHOD_GPIO_730 },
 184         { OMAP730_GPIO2_BASE,  INT_730_GPIO_BANK2,  IH_GPIO_BASE + 32,  METHOD_GPIO_730 },
 185         { OMAP730_GPIO3_BASE,  INT_730_GPIO_BANK3,  IH_GPIO_BASE + 64,  METHOD_GPIO_730 },
 186         { OMAP730_GPIO4_BASE,  INT_730_GPIO_BANK4,  IH_GPIO_BASE + 96,  METHOD_GPIO_730 },
 187         { OMAP730_GPIO5_BASE,  INT_730_GPIO_BANK5,  IH_GPIO_BASE + 128, METHOD_GPIO_730 },
 188         { OMAP730_GPIO6_BASE,  INT_730_GPIO_BANK6,  IH_GPIO_BASE + 160, METHOD_GPIO_730 },
 189 };
 190 #endif
 191
 192 #ifdef CONFIG_ARCH_OMAP24XX
 193
 194 static struct gpio_bank gpio_bank_242x[4] = {
 195         { OMAP242X_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 196         { OMAP242X_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 197         { OMAP242X_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 198         { OMAP242X_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 199 };
 200
 201 static struct gpio_bank gpio_bank_243x[5] = {
 202         { OMAP243X_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 203         { OMAP243X_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 204         { OMAP243X_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 205         { OMAP243X_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 206         { OMAP243X_GPIO5_BASE, INT_24XX_GPIO_BANK5, IH_GPIO_BASE + 128, METHOD_GPIO_24XX },
 207 };
 208
 209 #endif
 210
 211 #ifdef CONFIG_ARCH_OMAP34XX
 212 static struct gpio_bank gpio_bank_34xx[6] = {
 213         { OMAP34XX_GPIO1_BASE, INT_34XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 214         { OMAP34XX_GPIO2_BASE, INT_34XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 215         { OMAP34XX_GPIO3_BASE, INT_34XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 216         { OMAP34XX_GPIO4_BASE, INT_34XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 217         { OMAP34XX_GPIO5_BASE, INT_34XX_GPIO_BANK5, IH_GPIO_BASE + 128, METHOD_GPIO_24XX },
 218         { OMAP34XX_GPIO6_BASE, INT_34XX_GPIO_BANK6, IH_GPIO_BASE + 160, METHOD_GPIO_24XX },
 219 };
 220
 221 #endif
 222
 223 static struct gpio_bank *gpio_bank;
 224 static int gpio_bank_count;
 225
 226 static inline struct gpio_bank *get_gpio_bank(int gpio)
 227 {
 228         if (cpu_is_omap15xx()) {
 229                 if (OMAP_GPIO_IS_MPUIO(gpio))
 230                         return &gpio_bank[0];
 231                 return &gpio_bank[1];
 232         }
 233         if (cpu_is_omap16xx()) {
 234                 if (OMAP_GPIO_IS_MPUIO(gpio))
 235                         return &gpio_bank[0];
 236                 return &gpio_bank[1 + (gpio >> 4)];
 237         }
 238         if (cpu_is_omap730()) {
 239                 if (OMAP_GPIO_IS_MPUIO(gpio))
 240                         return &gpio_bank[0];
 241                 return &gpio_bank[1 + (gpio >> 5)];
 242         }
 243         if (cpu_is_omap24xx())
 244                 return &gpio_bank[gpio >> 5];
 245         if (cpu_is_omap34xx())
 246                 return &gpio_bank[gpio >> 5];
 247 }
 248
 249 static inline int get_gpio_index(int gpio)
 250 {
 251         if (cpu_is_omap730())
 252                 return gpio & 0x1f;
 253         if (cpu_is_omap24xx())
 254                 return gpio & 0x1f;
 255         if (cpu_is_omap34xx())
 256                 return gpio & 0x1f;
 257         return gpio & 0x0f;
 258 }
 259
 260 static inline int gpio_valid(int gpio)
 261 {
 262         if (gpio < 0)
 263                 return -1;
 264         if (cpu_class_is_omap1() && OMAP_GPIO_IS_MPUIO(gpio)) {
 265                 if (gpio >= OMAP_MAX_GPIO_LINES + 16)
 266                         return -1;
 267                 return 0;
 268         }
 269         if (cpu_is_omap15xx() && gpio < 16)
 270                 return 0;
 271         if ((cpu_is_omap16xx()) && gpio < 64)
 272                 return 0;
 273         if (cpu_is_omap730() && gpio < 192)
 274                 return 0;
 275         if (cpu_is_omap24xx() && gpio < 128)
 276                 return 0;
 277         if (cpu_is_omap34xx() && gpio < 160)
 278                 return 0;
 279         return -1;
 280 }
 281
 282 static int check_gpio(int gpio)
 283 {
 284         if (unlikely(gpio_valid(gpio)) < 0) {
 285                 printk(KERN_ERR "omap-gpio: invalid GPIO %d\n", gpio);
 286                 dump_stack();
 287                 return -1;
 288         }
 289         return 0;
 290 }
 291
 292 static void _set_gpio_direction(struct gpio_bank *bank, int gpio, int is_input)
 293 {
 294         void __iomem *reg = bank->base;
 295         u32 l;
 296
 297         switch (bank->method) {
 298 #ifdef CONFIG_ARCH_OMAP1
 299         case METHOD_MPUIO:
 300                 reg += OMAP_MPUIO_IO_CNTL;
 301                 break;
 302 #endif
 303 #ifdef CONFIG_ARCH_OMAP15XX
 304         case METHOD_GPIO_1510:
 305                 reg += OMAP1510_GPIO_DIR_CONTROL;
 306                 break;
 307 #endif
 308 #ifdef CONFIG_ARCH_OMAP16XX
 309         case METHOD_GPIO_1610:
 310                 reg += OMAP1610_GPIO_DIRECTION;
 311                 break;
 312 #endif
 313 #ifdef CONFIG_ARCH_OMAP730
 314         case METHOD_GPIO_730:
 315                 reg += OMAP730_GPIO_DIR_CONTROL;
 316                 break;
 317 #endif
 318 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 319         case METHOD_GPIO_24XX:
 320                 reg += OMAP24XX_GPIO_OE;
 321                 break;
 322 #endif
 323         default:
 324                 WARN_ON(1);
 325                 return;
 326         }
 327         l = __raw_readl(reg);
 328         if (is_input)
 329                 l |= 1 << gpio;
 330         else
 331                 l &= ~(1 << gpio);
 332         __raw_writel(l, reg);
 333 }
 334
 335 void omap_set_gpio_direction(int gpio, int is_input)
 336 {
 337         struct gpio_bank *bank;
 338         unsigned long flags;
 339
 340         if (check_gpio(gpio) < 0)
 341                 return;
 342         bank = get_gpio_bank(gpio);
 343         spin_lock_irqsave(&bank->lock, flags);
 344         _set_gpio_direction(bank, get_gpio_index(gpio), is_input);
 345         spin_unlock_irqrestore(&bank->lock, flags);
 346 }
 347
 348 static void _set_gpio_dataout(struct gpio_bank *bank, int gpio, int enable)
 349 {
 350         void __iomem *reg = bank->base;
 351         u32 l = 0;
 352
 353         switch (bank->method) {
 354 #ifdef CONFIG_ARCH_OMAP1
 355         case METHOD_MPUIO:
 356                 reg += OMAP_MPUIO_OUTPUT;
 357                 l = __raw_readl(reg);
 358                 if (enable)
 359                         l |= 1 << gpio;
 360                 else
 361                         l &= ~(1 << gpio);
 362                 break;
 363 #endif
 364 #ifdef CONFIG_ARCH_OMAP15XX
 365         case METHOD_GPIO_1510:
 366                 reg += OMAP1510_GPIO_DATA_OUTPUT;
 367                 l = __raw_readl(reg);
 368                 if (enable)
 369                         l |= 1 << gpio;
 370                 else
 371                         l &= ~(1 << gpio);
 372                 break;
 373 #endif
 374 #ifdef CONFIG_ARCH_OMAP16XX
 375         case METHOD_GPIO_1610:
 376                 if (enable)
 377                         reg += OMAP1610_GPIO_SET_DATAOUT;
 378                 else
 379                         reg += OMAP1610_GPIO_CLEAR_DATAOUT;
 380                 l = 1 << gpio;
 381                 break;
 382 #endif
 383 #ifdef CONFIG_ARCH_OMAP730
 384         case METHOD_GPIO_730:
 385                 reg += OMAP730_GPIO_DATA_OUTPUT;
 386                 l = __raw_readl(reg);
 387                 if (enable)
 388                         l |= 1 << gpio;
 389                 else
 390                         l &= ~(1 << gpio);
 391                 break;
 392 #endif
 393 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 394         case METHOD_GPIO_24XX:
 395                 if (enable)
 396                         reg += OMAP24XX_GPIO_SETDATAOUT;
 397                 else
 398                         reg += OMAP24XX_GPIO_CLEARDATAOUT;
 399                 l = 1 << gpio;
 400                 break;
 401 #endif
 402         default:
 403                 WARN_ON(1);
 404                 return;
 405         }
 406         __raw_writel(l, reg);
 407 }
 408
 409 void omap_set_gpio_dataout(int gpio, int enable)
 410 {
 411         struct gpio_bank *bank;
 412         unsigned long flags;
 413
 414         if (check_gpio(gpio) < 0)
 415                 return;
 416         bank = get_gpio_bank(gpio);
 417         spin_lock_irqsave(&bank->lock, flags);
 418         _set_gpio_dataout(bank, get_gpio_index(gpio), enable);
 419         spin_unlock_irqrestore(&bank->lock, flags);
 420 }
 421
 422 int omap_get_gpio_datain(int gpio)
 423 {
 424         struct gpio_bank *bank;
 425         void __iomem *reg;
 426
 427         if (check_gpio(gpio) < 0)
 428                 return -EINVAL;
 429         bank = get_gpio_bank(gpio);
 430         reg = bank->base;
 431         switch (bank->method) {
 432 #ifdef CONFIG_ARCH_OMAP1
 433         case METHOD_MPUIO:
 434                 reg += OMAP_MPUIO_INPUT_LATCH;
 435                 break;
 436 #endif
 437 #ifdef CONFIG_ARCH_OMAP15XX
 438         case METHOD_GPIO_1510:
 439                 reg += OMAP1510_GPIO_DATA_INPUT;
 440                 break;
 441 #endif
 442 #ifdef CONFIG_ARCH_OMAP16XX
 443         case METHOD_GPIO_1610:
 444                 reg += OMAP1610_GPIO_DATAIN;
 445                 break;
 446 #endif
 447 #ifdef CONFIG_ARCH_OMAP730
 448         case METHOD_GPIO_730:
 449                 reg += OMAP730_GPIO_DATA_INPUT;
 450                 break;
 451 #endif
 452 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 453         case METHOD_GPIO_24XX:
 454                 reg += OMAP24XX_GPIO_DATAIN;
 455                 break;
 456 #endif
 457         default:
 458                 return -EINVAL;
 459         }
 460         return (__raw_readl(reg)
 461                         & (1 << get_gpio_index(gpio))) != 0;
 462 }
 463
 464 #define MOD_REG_BIT(reg, bit_mask, set) \
 465 do {    \
 466         int l = __raw_readl(base + reg); \
 467         if (set) l |= bit_mask; \
 468         else l &= ~bit_mask; \
 469         __raw_writel(l, base + reg); \
 470 } while(0)
 471
 472 void omap_set_gpio_debounce(int gpio, int enable)
 473 {
 474         struct gpio_bank *bank;
 475         void __iomem *reg;
 476         u32 val, l = 1 << get_gpio_index(gpio);
 477
 478         if (cpu_class_is_omap1())
 479                 return;
 480
 481         bank = get_gpio_bank(gpio);
 482         reg = bank->base;
 483
 484         reg += OMAP24XX_GPIO_DEBOUNCE_EN;
 485         val = __raw_readl(reg);
 486
 487         if (enable)
 488                 val |= l;
 489         else
 490                 val &= ~l;
 491
 492         __raw_writel(val, reg);
 493 }
 494 EXPORT_SYMBOL(omap_set_gpio_debounce);
 495
 496 void omap_set_gpio_debounce_time(int gpio, int enc_time)
 497 {
 498         struct gpio_bank *bank;
 499         void __iomem *reg;
 500
 501         if (cpu_class_is_omap1())
 502                 return;
 503
 504         bank = get_gpio_bank(gpio);
 505         reg = bank->base;
 506
 507         enc_time &= 0xff;
 508         reg += OMAP24XX_GPIO_DEBOUNCE_VAL;
 509         __raw_writel(enc_time, reg);
 510 }
 511 EXPORT_SYMBOL(omap_set_gpio_debounce_time);
 512
 513 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 514 static inline void set_24xx_gpio_triggering(struct gpio_bank *bank, int gpio,
 515                                                 int trigger)
 516 {
 517         void __iomem *base = bank->base;
 518         u32 gpio_bit = 1 << gpio;
 519
 520         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT0, gpio_bit,
 521                 trigger & IRQ_TYPE_LEVEL_LOW);
 522         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT1, gpio_bit,
 523                 trigger & IRQ_TYPE_LEVEL_HIGH);
 524         MOD_REG_BIT(OMAP24XX_GPIO_RISINGDETECT, gpio_bit,
 525                 trigger & IRQ_TYPE_EDGE_RISING);
 526         MOD_REG_BIT(OMAP24XX_GPIO_FALLINGDETECT, gpio_bit,
 527                 trigger & IRQ_TYPE_EDGE_FALLING);
 528
 529         if (likely(!(bank->non_wakeup_gpios & gpio_bit))) {
 530                 if (trigger != 0)
 531                         __raw_writel(1 << gpio, bank->base
 532                                         + OMAP24XX_GPIO_SETWKUENA);
 533                 else
 534                         __raw_writel(1 << gpio, bank->base
 535                                         + OMAP24XX_GPIO_CLEARWKUENA);
 536         } else {
 537                 if (trigger != 0)
 538                         bank->enabled_non_wakeup_gpios |= gpio_bit;
 539                 else
 540                         bank->enabled_non_wakeup_gpios &= ~gpio_bit;
 541         }
 542
 543         bank->level_mask =
 544                 __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0) |
 545                 __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
 546 }
 547 #endif
 548
 549 static int _set_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
 550 {
 551         void __iomem *reg = bank->base;
 552         u32 l = 0;
 553
 554         switch (bank->method) {
 555 #ifdef CONFIG_ARCH_OMAP1
 556         case METHOD_MPUIO:
 557                 reg += OMAP_MPUIO_GPIO_INT_EDGE;
 558                 l = __raw_readl(reg);
 559                 if (trigger & IRQ_TYPE_EDGE_RISING)
 560                         l |= 1 << gpio;
 561                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 562                         l &= ~(1 << gpio);
 563                 else
 564                         goto bad;
 565                 break;
 566 #endif
 567 #ifdef CONFIG_ARCH_OMAP15XX
 568         case METHOD_GPIO_1510:
 569                 reg += OMAP1510_GPIO_INT_CONTROL;
 570                 l = __raw_readl(reg);
 571                 if (trigger & IRQ_TYPE_EDGE_RISING)
 572                         l |= 1 << gpio;
 573                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 574                         l &= ~(1 << gpio);
 575                 else
 576                         goto bad;
 577                 break;
 578 #endif
 579 #ifdef CONFIG_ARCH_OMAP16XX
 580         case METHOD_GPIO_1610:
 581                 if (gpio & 0x08)
 582                         reg += OMAP1610_GPIO_EDGE_CTRL2;
 583                 else
 584                         reg += OMAP1610_GPIO_EDGE_CTRL1;
 585                 gpio &= 0x07;
 586                 l = __raw_readl(reg);
 587                 l &= ~(3 << (gpio << 1));
 588                 if (trigger & IRQ_TYPE_EDGE_RISING)
 589                         l |= 2 << (gpio << 1);
 590                 if (trigger & IRQ_TYPE_EDGE_FALLING)
 591                         l |= 1 << (gpio << 1);
 592                 if (trigger)
 593                         /* Enable wake-up during idle for dynamic tick */
 594                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_SET_WAKEUPENA);
 595                 else
 596                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA);
 597                 break;
 598 #endif
 599 #ifdef CONFIG_ARCH_OMAP730
 600         case METHOD_GPIO_730:
 601                 reg += OMAP730_GPIO_INT_CONTROL;
 602                 l = __raw_readl(reg);
 603                 if (trigger & IRQ_TYPE_EDGE_RISING)
 604                         l |= 1 << gpio;
 605                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 606                         l &= ~(1 << gpio);
 607                 else
 608                         goto bad;
 609                 break;
 610 #endif
 611 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 612         case METHOD_GPIO_24XX:
 613                 set_24xx_gpio_triggering(bank, gpio, trigger);
 614                 break;
 615 #endif
 616         default:
 617                 goto bad;
 618         }
 619         __raw_writel(l, reg);
 620         return 0;
 621 bad:
 622         return -EINVAL;
 623 }
 624
 625 static int gpio_irq_type(unsigned irq, unsigned type)
 626 {
 627         struct gpio_bank *bank;
 628         unsigned gpio;
 629         int retval;
 630         unsigned long flags;
 631
 632         if (!cpu_class_is_omap2() && irq > IH_MPUIO_BASE)
 633                 gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 634         else
 635                 gpio = irq - IH_GPIO_BASE;
 636
 637         if (check_gpio(gpio) < 0)
 638                 return -EINVAL;
 639
 640         if (type & ~IRQ_TYPE_SENSE_MASK)
 641                 return -EINVAL;
 642
 643         /* OMAP1 allows only only edge triggering */
 644         if (!cpu_class_is_omap2()
 645                         && (type & (IRQ_TYPE_LEVEL_LOW|IRQ_TYPE_LEVEL_HIGH)))
 646                 return -EINVAL;
 647
 648         bank = get_irq_chip_data(irq);
 649         spin_lock_irqsave(&bank->lock, flags);
 650         retval = _set_gpio_triggering(bank, get_gpio_index(gpio), type);
 651         if (retval == 0) {
 652                 irq_desc[irq].status &= ~IRQ_TYPE_SENSE_MASK;
 653                 irq_desc[irq].status |= type;
 654         }
 655         spin_unlock_irqrestore(&bank->lock, flags);
 656
 657         if (type & (IRQ_TYPE_LEVEL_LOW | IRQ_TYPE_LEVEL_HIGH))
 658                 __set_irq_handler_unlocked(irq, handle_level_irq);
 659         else if (type & (IRQ_TYPE_EDGE_FALLING | IRQ_TYPE_EDGE_RISING))
 660                 __set_irq_handler_unlocked(irq, handle_edge_irq);
 661
 662         return retval;
 663 }
 664
 665 static void _clear_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
 666 {
 667         void __iomem *reg = bank->base;
 668
 669         switch (bank->method) {
 670 #ifdef CONFIG_ARCH_OMAP1
 671         case METHOD_MPUIO:
 672                 /* MPUIO irqstatus is reset by reading the status register,
 673                  * so do nothing here */
 674                 return;
 675 #endif
 676 #ifdef CONFIG_ARCH_OMAP15XX
 677         case METHOD_GPIO_1510:
 678                 reg += OMAP1510_GPIO_INT_STATUS;
 679                 break;
 680 #endif
 681 #ifdef CONFIG_ARCH_OMAP16XX
 682         case METHOD_GPIO_1610:
 683                 reg += OMAP1610_GPIO_IRQSTATUS1;
 684                 break;
 685 #endif
 686 #ifdef CONFIG_ARCH_OMAP730
 687         case METHOD_GPIO_730:
 688                 reg += OMAP730_GPIO_INT_STATUS;
 689                 break;
 690 #endif
 691 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 692         case METHOD_GPIO_24XX:
 693                 reg += OMAP24XX_GPIO_IRQSTATUS1;
 694                 break;
 695 #endif
 696         default:
 697                 WARN_ON(1);
 698                 return;
 699         }
 700         __raw_writel(gpio_mask, reg);
 701
 702         /* Workaround for clearing DSP GPIO interrupts to allow retention */
 703 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 704         if (cpu_is_omap24xx() || cpu_is_omap34xx())
 705                 __raw_writel(gpio_mask, bank->base + OMAP24XX_GPIO_IRQSTATUS2);
 706 #endif
 707 }
 708
 709 static inline void _clear_gpio_irqstatus(struct gpio_bank *bank, int gpio)
 710 {
 711         _clear_gpio_irqbank(bank, 1 << get_gpio_index(gpio));
 712 }
 713
 714 static u32 _get_gpio_irqbank_mask(struct gpio_bank *bank)
 715 {
 716         void __iomem *reg = bank->base;
 717         int inv = 0;
 718         u32 l;
 719         u32 mask;
 720
 721         switch (bank->method) {
 722 #ifdef CONFIG_ARCH_OMAP1
 723         case METHOD_MPUIO:
 724                 reg += OMAP_MPUIO_GPIO_MASKIT;
 725                 mask = 0xffff;
 726                 inv = 1;
 727                 break;
 728 #endif
 729 #ifdef CONFIG_ARCH_OMAP15XX
 730         case METHOD_GPIO_1510:
 731                 reg += OMAP1510_GPIO_INT_MASK;
 732                 mask = 0xffff;
 733                 inv = 1;
 734                 break;
 735 #endif
 736 #ifdef CONFIG_ARCH_OMAP16XX
 737         case METHOD_GPIO_1610:
 738                 reg += OMAP1610_GPIO_IRQENABLE1;
 739                 mask = 0xffff;
 740                 break;
 741 #endif
 742 #ifdef CONFIG_ARCH_OMAP730
 743         case METHOD_GPIO_730:
 744                 reg += OMAP730_GPIO_INT_MASK;
 745                 mask = 0xffffffff;
 746                 inv = 1;
 747                 break;
 748 #endif
 749 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 750         case METHOD_GPIO_24XX:
 751                 reg += OMAP24XX_GPIO_IRQENABLE1;
 752                 mask = 0xffffffff;
 753                 break;
 754 #endif
 755         default:
 756                 WARN_ON(1);
 757                 return 0;
 758         }
 759
 760         l = __raw_readl(reg);
 761         if (inv)
 762                 l = ~l;
 763         l &= mask;
 764         return l;
 765 }
 766
 767 static void _enable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask, int enable)
 768 {
 769         void __iomem *reg = bank->base;
 770         u32 l;
 771
 772         switch (bank->method) {
 773 #ifdef CONFIG_ARCH_OMAP1
 774         case METHOD_MPUIO:
 775                 reg += OMAP_MPUIO_GPIO_MASKIT;
 776                 l = __raw_readl(reg);
 777                 if (enable)
 778                         l &= ~(gpio_mask);
 779                 else
 780                         l |= gpio_mask;
 781                 break;
 782 #endif
 783 #ifdef CONFIG_ARCH_OMAP15XX
 784         case METHOD_GPIO_1510:
 785                 reg += OMAP1510_GPIO_INT_MASK;
 786                 l = __raw_readl(reg);
 787                 if (enable)
 788                         l &= ~(gpio_mask);
 789                 else
 790                         l |= gpio_mask;
 791                 break;
 792 #endif
 793 #ifdef CONFIG_ARCH_OMAP16XX
 794         case METHOD_GPIO_1610:
 795                 if (enable)
 796                         reg += OMAP1610_GPIO_SET_IRQENABLE1;
 797                 else
 798                         reg += OMAP1610_GPIO_CLEAR_IRQENABLE1;
 799                 l = gpio_mask;
 800                 break;
 801 #endif
 802 #ifdef CONFIG_ARCH_OMAP730
 803         case METHOD_GPIO_730:
 804                 reg += OMAP730_GPIO_INT_MASK;
 805                 l = __raw_readl(reg);
 806                 if (enable)
 807                         l &= ~(gpio_mask);
 808                 else
 809                         l |= gpio_mask;
 810                 break;
 811 #endif
 812 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 813         case METHOD_GPIO_24XX:
 814                 if (enable)
 815                         reg += OMAP24XX_GPIO_SETIRQENABLE1;
 816                 else
 817                         reg += OMAP24XX_GPIO_CLEARIRQENABLE1;
 818                 l = gpio_mask;
 819                 break;
 820 #endif
 821         default:
 822                 WARN_ON(1);
 823                 return;
 824         }
 825         __raw_writel(l, reg);
 826 }
 827
 828 static inline void _set_gpio_irqenable(struct gpio_bank *bank, int gpio, int enable)
 829 {
 830         _enable_gpio_irqbank(bank, 1 << get_gpio_index(gpio), enable);
 831 }
 832
 833 /*
 834  * Note that ENAWAKEUP needs to be enabled in GPIO_SYSCONFIG register.
 835  * 1510 does not seem to have a wake-up register. If JTAG is connected
 836  * to the target, system will wake up always on GPIO events. While
 837  * system is running all registered GPIO interrupts need to have wake-up
 838  * enabled. When system is suspended, only selected GPIO interrupts need
 839  * to have wake-up enabled.
 840  */
 841 static int _set_gpio_wakeup(struct gpio_bank *bank, int gpio, int enable)
 842 {
 843         unsigned long flags;
 844
 845         switch (bank->method) {
 846 #ifdef CONFIG_ARCH_OMAP16XX
 847         case METHOD_MPUIO:
 848         case METHOD_GPIO_1610:
 849                 spin_lock_irqsave(&bank->lock, flags);
 850                 if (enable) {
 851                         bank->suspend_wakeup |= (1 << gpio);
 852                         enable_irq_wake(bank->irq);
 853                 } else {
 854                         disable_irq_wake(bank->irq);
 855                         bank->suspend_wakeup &= ~(1 << gpio);
 856                 }
 857                 spin_unlock_irqrestore(&bank->lock, flags);
 858                 return 0;
 859 #endif
 860 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 861         case METHOD_GPIO_24XX:
 862                 if (bank->non_wakeup_gpios & (1 << gpio)) {
 863                         printk(KERN_ERR "Unable to modify wakeup on "
 864                                         "non-wakeup GPIO%d\n",
 865                                         (bank - gpio_bank) * 32 + gpio);
 866                         return -EINVAL;
 867                 }
 868                 spin_lock_irqsave(&bank->lock, flags);
 869                 if (enable) {
 870                         bank->suspend_wakeup |= (1 << gpio);
 871                         enable_irq_wake(bank->irq);
 872                 } else {
 873                         disable_irq_wake(bank->irq);
 874                         bank->suspend_wakeup &= ~(1 << gpio);
 875                 }
 876                 spin_unlock_irqrestore(&bank->lock, flags);
 877                 return 0;
 878 #endif
 879         default:
 880                 printk(KERN_ERR "Can't enable GPIO wakeup for method %i\n",
 881                        bank->method);
 882                 return -EINVAL;
 883         }
 884 }
 885
 886 static void _reset_gpio(struct gpio_bank *bank, int gpio)
 887 {
 888         _set_gpio_direction(bank, get_gpio_index(gpio), 1);
 889         _set_gpio_irqenable(bank, gpio, 0);
 890         _clear_gpio_irqstatus(bank, gpio);
 891         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQ_TYPE_NONE);
 892 }
 893
 894 /* Use disable_irq_wake() and enable_irq_wake() functions from drivers */
 895 static int gpio_wake_enable(unsigned int irq, unsigned int enable)
 896 {
 897         unsigned int gpio = irq - IH_GPIO_BASE;
 898         struct gpio_bank *bank;
 899         int retval;
 900
 901         if (check_gpio(gpio) < 0)
 902                 return -ENODEV;
 903         bank = get_irq_chip_data(irq);
 904         retval = _set_gpio_wakeup(bank, get_gpio_index(gpio), enable);
 905
 906         return retval;
 907 }
 908
 909 int omap_request_gpio(int gpio)
 910 {
 911         struct gpio_bank *bank;
 912         unsigned long flags;
 913         int status;
 914
 915         if (check_gpio(gpio) < 0)
 916                 return -EINVAL;
 917
 918         status = gpio_request(gpio, NULL);
 919         if (status < 0)
 920                 return status;
 921
 922         bank = get_gpio_bank(gpio);
 923         spin_lock_irqsave(&bank->lock, flags);
 924
 925         /* Set trigger to none. You need to enable the desired trigger with
 926          * request_irq() or set_irq_type().
 927          */
 928         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQ_TYPE_NONE);
 929
 930 #ifdef CONFIG_ARCH_OMAP15XX
 931         if (bank->method == METHOD_GPIO_1510) {
 932                 void __iomem *reg;
 933
 934                 /* Claim the pin for MPU */
 935                 reg = bank->base + OMAP1510_GPIO_PIN_CONTROL;
 936                 __raw_writel(__raw_readl(reg) | (1 << get_gpio_index(gpio)), reg);
 937         }
 938 #endif
 939         spin_unlock_irqrestore(&bank->lock, flags);
 940
 941         return 0;
 942 }
 943
 944 void omap_free_gpio(int gpio)
 945 {
 946         struct gpio_bank *bank;
 947         unsigned long flags;
 948
 949         if (check_gpio(gpio) < 0)
 950                 return;
 951         bank = get_gpio_bank(gpio);
 952         spin_lock_irqsave(&bank->lock, flags);
 953         if (unlikely(!gpiochip_is_requested(&bank->chip,
 954                                 get_gpio_index(gpio)))) {
 955                 spin_unlock_irqrestore(&bank->lock, flags);
 956                 printk(KERN_ERR "omap-gpio: GPIO %d wasn't reserved!\n", gpio);
 957                 dump_stack();
 958                 return;
 959         }
 960 #ifdef CONFIG_ARCH_OMAP16XX
 961         if (bank->method == METHOD_GPIO_1610) {
 962                 /* Disable wake-up during idle for dynamic tick */
 963                 void __iomem *reg = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
 964                 __raw_writel(1 << get_gpio_index(gpio), reg);
 965         }
 966 #endif
 967 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 968         if (bank->method == METHOD_GPIO_24XX) {
 969                 /* Disable wake-up during idle for dynamic tick */
 970                 void __iomem *reg = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
 971                 __raw_writel(1 << get_gpio_index(gpio), reg);
 972         }
 973 #endif
 974         _reset_gpio(bank, gpio);
 975         spin_unlock_irqrestore(&bank->lock, flags);
 976         gpio_free(gpio);
 977 }
 978
 979 /*
 980  * We need to unmask the GPIO bank interrupt as soon as possible to
 981  * avoid missing GPIO interrupts for other lines in the bank.
 982  * Then we need to mask-read-clear-unmask the triggered GPIO lines
 983  * in the bank to avoid missing nested interrupts for a GPIO line.
 984  * If we wait to unmask individual GPIO lines in the bank after the
 985  * line's interrupt handler has been run, we may miss some nested
 986  * interrupts.
 987  */
 988 static void gpio_irq_handler(unsigned int irq, struct irq_desc *desc)
 989 {
 990         void __iomem *isr_reg = NULL;
 991         u32 isr;
 992         unsigned int gpio_irq;
 993         struct gpio_bank *bank;
 994         u32 retrigger = 0;
 995         int unmasked = 0;
 996
 997         desc->chip->ack(irq);
 998
 999         bank = get_irq_data(irq);
1000 #ifdef CONFIG_ARCH_OMAP1
1001         if (bank->method == METHOD_MPUIO)
1002                 isr_reg = bank->base + OMAP_MPUIO_GPIO_INT;
1003 #endif
1004 #ifdef CONFIG_ARCH_OMAP15XX
1005         if (bank->method == METHOD_GPIO_1510)
1006                 isr_reg = bank->base + OMAP1510_GPIO_INT_STATUS;
1007 #endif
1008 #if defined(CONFIG_ARCH_OMAP16XX)
1009         if (bank->method == METHOD_GPIO_1610)
1010                 isr_reg = bank->base + OMAP1610_GPIO_IRQSTATUS1;
1011 #endif
1012 #ifdef CONFIG_ARCH_OMAP730
1013         if (bank->method == METHOD_GPIO_730)
1014                 isr_reg = bank->base + OMAP730_GPIO_INT_STATUS;
1015 #endif
1016 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1017         if (bank->method == METHOD_GPIO_24XX)
1018                 isr_reg = bank->base + OMAP24XX_GPIO_IRQSTATUS1;
1019 #endif
1020         while(1) {
1021                 u32 isr_saved, level_mask = 0;
1022                 u32 enabled;
1023
1024                 enabled = _get_gpio_irqbank_mask(bank);
1025                 isr_saved = isr = __raw_readl(isr_reg) & enabled;
1026
1027                 if (cpu_is_omap15xx() && (bank->method == METHOD_MPUIO))
1028                         isr &= 0x0000ffff;
1029
1030                 if (cpu_class_is_omap2()) {
1031                         level_mask = bank->level_mask & enabled;
1032                 }
1033
1034                 /* clear edge sensitive interrupts before handler(s) are
1035                 called so that we don't miss any interrupt occurred while
1036                 executing them */
1037                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 0);
1038                 _clear_gpio_irqbank(bank, isr_saved & ~level_mask);
1039                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 1);
1040
1041                 /* if there is only edge sensitive GPIO pin interrupts
1042                 configured, we could unmask GPIO bank interrupt immediately */
1043                 if (!level_mask && !unmasked) {
1044                         unmasked = 1;
1045                         desc->chip->unmask(irq);
1046                 }
1047
1048                 isr |= retrigger;
1049                 retrigger = 0;
1050                 if (!isr)
1051                         break;
1052
1053                 gpio_irq = bank->virtual_irq_start;
1054                 for (; isr != 0; isr >>= 1, gpio_irq++) {
1055                         if (!(isr & 1))
1056                                 continue;
1057
1058                         generic_handle_irq(gpio_irq);
1059                 }
1060         }
1061         /* if bank has any level sensitive GPIO pin interrupt
1062         configured, we must unmask the bank interrupt only after
1063         handler(s) are executed in order to avoid spurious bank
1064         interrupt */
1065         if (!unmasked)
1066                 desc->chip->unmask(irq);
1067
1068 }
1069
1070 static void gpio_irq_shutdown(unsigned int irq)
1071 {
1072         unsigned int gpio = irq - IH_GPIO_BASE;
1073         struct gpio_bank *bank = get_irq_chip_data(irq);
1074
1075         _reset_gpio(bank, gpio);
1076 }
1077
1078 static void gpio_ack_irq(unsigned int irq)
1079 {
1080         unsigned int gpio = irq - IH_GPIO_BASE;
1081         struct gpio_bank *bank = get_irq_chip_data(irq);
1082
1083         _clear_gpio_irqstatus(bank, gpio);
1084 }
1085
1086 static void gpio_mask_irq(unsigned int irq)
1087 {
1088         unsigned int gpio = irq - IH_GPIO_BASE;
1089         struct gpio_bank *bank = get_irq_chip_data(irq);
1090
1091         _set_gpio_irqenable(bank, gpio, 0);
1092 }
1093
1094 static void gpio_unmask_irq(unsigned int irq)
1095 {
1096         unsigned int gpio = irq - IH_GPIO_BASE;
1097         struct gpio_bank *bank = get_irq_chip_data(irq);
1098         unsigned int irq_mask = 1 << get_gpio_index(gpio);
1099
1100         /* For level-triggered GPIOs, the clearing must be done after
1101          * the HW source is cleared, thus after the handler has run */
1102         if (bank->level_mask & irq_mask) {
1103                 _set_gpio_irqenable(bank, gpio, 0);
1104                 _clear_gpio_irqstatus(bank, gpio);
1105         }
1106
1107         _set_gpio_irqenable(bank, gpio, 1);
1108 }
1109
1110 static struct irq_chip gpio_irq_chip = {
1111         .name           = "GPIO",
1112         .shutdown       = gpio_irq_shutdown,
1113         .ack            = gpio_ack_irq,
1114         .mask           = gpio_mask_irq,
1115         .unmask         = gpio_unmask_irq,
1116         .set_type       = gpio_irq_type,
1117         .set_wake       = gpio_wake_enable,
1118 };
1119
1120 /*---------------------------------------------------------------------*/
1121
1122 #ifdef CONFIG_ARCH_OMAP1
1123
1124 /* MPUIO uses the always-on 32k clock */
1125
1126 static void mpuio_ack_irq(unsigned int irq)
1127 {
1128         /* The ISR is reset automatically, so do nothing here. */
1129 }
1130
1131 static void mpuio_mask_irq(unsigned int irq)
1132 {
1133         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1134         struct gpio_bank *bank = get_irq_chip_data(irq);
1135
1136         _set_gpio_irqenable(bank, gpio, 0);
1137 }
1138
1139 static void mpuio_unmask_irq(unsigned int irq)
1140 {
1141         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1142         struct gpio_bank *bank = get_irq_chip_data(irq);
1143
1144         _set_gpio_irqenable(bank, gpio, 1);
1145 }
1146
1147 static struct irq_chip mpuio_irq_chip = {
1148         .name           = "MPUIO",
1149         .ack            = mpuio_ack_irq,
1150         .mask           = mpuio_mask_irq,
1151         .unmask         = mpuio_unmask_irq,
1152         .set_type       = gpio_irq_type,
1153 #ifdef CONFIG_ARCH_OMAP16XX
1154         /* REVISIT: assuming only 16xx supports MPUIO wake events */
1155         .set_wake       = gpio_wake_enable,
1156 #endif
1157 };
1158
1159
1160 #define bank_is_mpuio(bank)     ((bank)->method == METHOD_MPUIO)
1161
1162
1163 #ifdef CONFIG_ARCH_OMAP16XX
1164
1165 #include <linux/platform_device.h>
1166
1167 static int omap_mpuio_suspend_late(struct platform_device *pdev, pm_message_t mesg)
1168 {
1169         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1170         void __iomem            *mask_reg = bank->base + OMAP_MPUIO_GPIO_MASKIT;
1171         unsigned long           flags;
1172
1173         spin_lock_irqsave(&bank->lock, flags);
1174         bank->saved_wakeup = __raw_readl(mask_reg);
1175         __raw_writel(0xffff & ~bank->suspend_wakeup, mask_reg);
1176         spin_unlock_irqrestore(&bank->lock, flags);
1177
1178         return 0;
1179 }
1180
1181 static int omap_mpuio_resume_early(struct platform_device *pdev)
1182 {
1183         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1184         void __iomem            *mask_reg = bank->base + OMAP_MPUIO_GPIO_MASKIT;
1185         unsigned long           flags;
1186
1187         spin_lock_irqsave(&bank->lock, flags);
1188         __raw_writel(bank->saved_wakeup, mask_reg);
1189         spin_unlock_irqrestore(&bank->lock, flags);
1190
1191         return 0;
1192 }
1193
1194 /* use platform_driver for this, now that there's no longer any
1195  * point to sys_device (other than not disturbing old code).
1196  */
1197 static struct platform_driver omap_mpuio_driver = {
1198         .suspend_late   = omap_mpuio_suspend_late,
1199         .resume_early   = omap_mpuio_resume_early,
1200         .driver         = {
1201                 .name   = "mpuio",
1202         },
1203 };
1204
1205 static struct platform_device omap_mpuio_device = {
1206         .name           = "mpuio",
1207         .id             = -1,
1208         .dev = {
1209                 .driver = &omap_mpuio_driver.driver,
1210         }
1211         /* could list the /proc/iomem resources */
1212 };
1213
1214 static inline void mpuio_init(void)
1215 {
1216         platform_set_drvdata(&omap_mpuio_device, &gpio_bank_1610[0]);
1217
1218         if (platform_driver_register(&omap_mpuio_driver) == 0)
1219                 (void) platform_device_register(&omap_mpuio_device);
1220 }
1221
1222 #else
1223 static inline void mpuio_init(void) {}
1224 #endif  /* 16xx */
1225
1226 #else
1227
1228 extern struct irq_chip mpuio_irq_chip;
1229
1230 #define bank_is_mpuio(bank)     0
1231 static inline void mpuio_init(void) {}
1232
1233 #endif
1234
1235 /*---------------------------------------------------------------------*/
1236
1237 /* REVISIT these are stupid implementations!  replace by ones that
1238  * don't switch on METHOD_* and which mostly avoid spinlocks
1239  */
1240
1241 static int gpio_input(struct gpio_chip *chip, unsigned offset)
1242 {
1243         struct gpio_bank *bank;
1244         unsigned long flags;
1245
1246         bank = container_of(chip, struct gpio_bank, chip);
1247         spin_lock_irqsave(&bank->lock, flags);
1248         _set_gpio_direction(bank, offset, 1);
1249         spin_unlock_irqrestore(&bank->lock, flags);
1250         return 0;
1251 }
1252
1253 static int gpio_get(struct gpio_chip *chip, unsigned offset)
1254 {
1255         return omap_get_gpio_datain(chip->base + offset);
1256 }
1257
1258 static int gpio_output(struct gpio_chip *chip, unsigned offset, int value)
1259 {
1260         struct gpio_bank *bank;
1261         unsigned long flags;
1262
1263         bank = container_of(chip, struct gpio_bank, chip);
1264         spin_lock_irqsave(&bank->lock, flags);
1265         _set_gpio_dataout(bank, offset, value);
1266         _set_gpio_direction(bank, offset, 0);
1267         spin_unlock_irqrestore(&bank->lock, flags);
1268         return 0;
1269 }
1270
1271 static void gpio_set(struct gpio_chip *chip, unsigned offset, int value)
1272 {
1273         struct gpio_bank *bank;
1274         unsigned long flags;
1275
1276         bank = container_of(chip, struct gpio_bank, chip);
1277         spin_lock_irqsave(&bank->lock, flags);
1278         _set_gpio_dataout(bank, offset, value);
1279         spin_unlock_irqrestore(&bank->lock, flags);
1280 }
1281
1282 /*---------------------------------------------------------------------*/
1283
1284 static int initialized;
1285 #if !defined(CONFIG_ARCH_OMAP3)
1286 static struct clk * gpio_ick;
1287 #endif
1288
1289 #if defined(CONFIG_ARCH_OMAP2)
1290 static struct clk * gpio_fck;
1291 #endif
1292
1293 #if defined(CONFIG_ARCH_OMAP2430)
1294 static struct clk * gpio5_ick;
1295 static struct clk * gpio5_fck;
1296 #endif
1297
1298 #if defined(CONFIG_ARCH_OMAP3)
1299 static struct clk *gpio_fclks[OMAP34XX_NR_GPIOS];
1300 static struct clk *gpio_iclks[OMAP34XX_NR_GPIOS];
1301 #endif
1302
1303 /* This lock class tells lockdep that GPIO irqs are in a different
1304  * category than their parents, so it won't report false recursion.
1305  */
1306 static struct lock_class_key gpio_lock_class;
1307
1308 static int __init _omap_gpio_init(void)
1309 {
1310         int i;
1311         int gpio = 0;
1312         struct gpio_bank *bank;
1313 #if defined(CONFIG_ARCH_OMAP3)
1314         char clk_name[11];
1315 #endif
1316
1317         initialized = 1;
1318
1319 #if defined(CONFIG_ARCH_OMAP1)
1320         if (cpu_is_omap15xx()) {
1321                 gpio_ick = clk_get(NULL, "arm_gpio_ck");
1322                 if (IS_ERR(gpio_ick))
1323                         printk("Could not get arm_gpio_ck\n");
1324                 else
1325                         clk_enable(gpio_ick);
1326         }
1327 #endif
1328 #if defined(CONFIG_ARCH_OMAP2)
1329         if (cpu_class_is_omap2()) {
1330                 gpio_ick = clk_get(NULL, "gpios_ick");
1331                 if (IS_ERR(gpio_ick))
1332                         printk("Could not get gpios_ick\n");
1333                 else
1334                         clk_enable(gpio_ick);
1335                 gpio_fck = clk_get(NULL, "gpios_fck");
1336                 if (IS_ERR(gpio_fck))
1337                         printk("Could not get gpios_fck\n");
1338                 else
1339                         clk_enable(gpio_fck);
1340
1341                 /*
1342                  * On 2430 & 3430 GPIO 5 uses CORE L4 ICLK
1343                  */
1344 #if defined(CONFIG_ARCH_OMAP2430)
1345                 if (cpu_is_omap2430()) {
1346                         gpio5_ick = clk_get(NULL, "gpio5_ick");
1347                         if (IS_ERR(gpio5_ick))
1348                                 printk("Could not get gpio5_ick\n");
1349                         else
1350                                 clk_enable(gpio5_ick);
1351                         gpio5_fck = clk_get(NULL, "gpio5_fck");
1352                         if (IS_ERR(gpio5_fck))
1353                                 printk("Could not get gpio5_fck\n");
1354                         else
1355                                 clk_enable(gpio5_fck);
1356                 }
1357 #endif
1358         }
1359 #endif
1360
1361 #if defined(CONFIG_ARCH_OMAP3)
1362         if (cpu_is_omap34xx()) {
1363                 for (i = 0; i < OMAP34XX_NR_GPIOS; i++) {
1364                         sprintf(clk_name, "gpio%d_ick", i + 1);
1365                         gpio_iclks[i] = clk_get(NULL, clk_name);
1366                         if (IS_ERR(gpio_iclks[i]))
1367                                 printk(KERN_ERR "Could not get %s\n", clk_name);
1368                         else
1369                                 clk_enable(gpio_iclks[i]);
1370                         sprintf(clk_name, "gpio%d_fck", i + 1);
1371                         gpio_fclks[i] = clk_get(NULL, clk_name);
1372                         if (IS_ERR(gpio_fclks[i]))
1373                                 printk(KERN_ERR "Could not get %s\n", clk_name);
1374                         else
1375                                 clk_enable(gpio_fclks[i]);
1376                 }
1377         }
1378 #endif
1379
1380
1381 #ifdef CONFIG_ARCH_OMAP15XX
1382         if (cpu_is_omap15xx()) {
1383                 printk(KERN_INFO "OMAP1510 GPIO hardware\n");
1384                 gpio_bank_count = 2;
1385                 gpio_bank = gpio_bank_1510;
1386         }
1387 #endif
1388 #if defined(CONFIG_ARCH_OMAP16XX)
1389         if (cpu_is_omap16xx()) {
1390                 u32 rev;
1391
1392                 gpio_bank_count = 5;
1393                 gpio_bank = gpio_bank_1610;
1394                 rev = __raw_readw(gpio_bank[1].base + OMAP1610_GPIO_REVISION);
1395                 printk(KERN_INFO "OMAP GPIO hardware version %d.%d\n",
1396                        (rev >> 4) & 0x0f, rev & 0x0f);
1397         }
1398 #endif
1399 #ifdef CONFIG_ARCH_OMAP730
1400         if (cpu_is_omap730()) {
1401                 printk(KERN_INFO "OMAP730 GPIO hardware\n");
1402                 gpio_bank_count = 7;
1403                 gpio_bank = gpio_bank_730;
1404         }
1405 #endif
1406
1407 #ifdef CONFIG_ARCH_OMAP24XX
1408         if (cpu_is_omap242x()) {
1409                 int rev;
1410
1411                 gpio_bank_count = 4;
1412                 gpio_bank = gpio_bank_242x;
1413                 rev = __raw_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1414                 printk(KERN_INFO "OMAP242x GPIO hardware version %d.%d\n",
1415                         (rev >> 4) & 0x0f, rev & 0x0f);
1416         }
1417         if (cpu_is_omap243x()) {
1418                 int rev;
1419
1420                 gpio_bank_count = 5;
1421                 gpio_bank = gpio_bank_243x;
1422                 rev = __raw_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1423                 printk(KERN_INFO "OMAP243x GPIO hardware version %d.%d\n",
1424                         (rev >> 4) & 0x0f, rev & 0x0f);
1425         }
1426 #endif
1427 #ifdef CONFIG_ARCH_OMAP34XX
1428         if (cpu_is_omap34xx()) {
1429                 int rev;
1430
1431                 gpio_bank_count = OMAP34XX_NR_GPIOS;
1432                 gpio_bank = gpio_bank_34xx;
1433                 rev = __raw_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1434                 printk(KERN_INFO "OMAP34xx GPIO hardware version %d.%d\n",
1435                         (rev >> 4) & 0x0f, rev & 0x0f);
1436         }
1437 #endif
1438         for (i = 0; i < gpio_bank_count; i++) {
1439                 int j, gpio_count = 16;
1440
1441                 bank = &gpio_bank[i];
1442                 spin_lock_init(&bank->lock);
1443                 if (bank_is_mpuio(bank))
1444                         __raw_writew(0xffff, bank->base + OMAP_MPUIO_GPIO_MASKIT);
1445                 if (cpu_is_omap15xx() && bank->method == METHOD_GPIO_1510) {
1446                         __raw_writew(0xffff, bank->base + OMAP1510_GPIO_INT_MASK);
1447                         __raw_writew(0x0000, bank->base + OMAP1510_GPIO_INT_STATUS);
1448                 }
1449                 if (cpu_is_omap16xx() && bank->method == METHOD_GPIO_1610) {
1450                         __raw_writew(0x0000, bank->base + OMAP1610_GPIO_IRQENABLE1);
1451                         __raw_writew(0xffff, bank->base + OMAP1610_GPIO_IRQSTATUS1);
1452                         __raw_writew(0x0014, bank->base + OMAP1610_GPIO_SYSCONFIG);
1453                 }
1454                 if (cpu_is_omap730() && bank->method == METHOD_GPIO_730) {
1455                         __raw_writel(0xffffffff, bank->base + OMAP730_GPIO_INT_MASK);
1456                         __raw_writel(0x00000000, bank->base + OMAP730_GPIO_INT_STATUS);
1457
1458                         gpio_count = 32; /* 730 has 32-bit GPIOs */
1459                 }
1460
1461 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1462                 if (bank->method == METHOD_GPIO_24XX) {
1463                         static const u32 non_wakeup_gpios[] = {
1464                                 0xe203ffc0, 0x08700040
1465                         };
1466
1467                         __raw_writel(0x00000000, bank->base + OMAP24XX_GPIO_IRQENABLE1);
1468                         __raw_writel(0xffffffff, bank->base + OMAP24XX_GPIO_IRQSTATUS1);
1469                         __raw_writew(0x0015, bank->base + OMAP24XX_GPIO_SYSCONFIG);
1470
1471                         /* Initialize interface clock ungated, module enabled */
1472                         __raw_writel(0, bank->base + OMAP24XX_GPIO_CTRL);
1473                         if (i < ARRAY_SIZE(non_wakeup_gpios))
1474                                 bank->non_wakeup_gpios = non_wakeup_gpios[i];
1475                         gpio_count = 32;
1476                 }
1477 #endif
1478
1479                 /* REVISIT eventually switch from OMAP-specific gpio structs
1480                  * over to the generic ones
1481                  */
1482                 bank->chip.direction_input = gpio_input;
1483                 bank->chip.get = gpio_get;
1484                 bank->chip.direction_output = gpio_output;
1485                 bank->chip.set = gpio_set;
1486                 if (bank_is_mpuio(bank)) {
1487                         bank->chip.label = "mpuio";
1488 #ifdef CONFIG_ARCH_OMAP16XX
1489                         bank->chip.dev = &omap_mpuio_device.dev;
1490 #endif
1491                         bank->chip.base = OMAP_MPUIO(0);
1492                 } else {
1493                         bank->chip.label = "gpio";
1494                         bank->chip.base = gpio;
1495                         gpio += gpio_count;
1496                 }
1497                 bank->chip.ngpio = gpio_count;
1498
1499                 gpiochip_add(&bank->chip);
1500
1501                 for (j = bank->virtual_irq_start;
1502                      j < bank->virtual_irq_start + gpio_count; j++) {
1503                         lockdep_set_class(&irq_desc[j].lock, &gpio_lock_class);
1504                         set_irq_chip_data(j, bank);
1505                         if (bank_is_mpuio(bank))
1506                                 set_irq_chip(j, &mpuio_irq_chip);
1507                         else
1508                                 set_irq_chip(j, &gpio_irq_chip);
1509                         set_irq_handler(j, handle_simple_irq);
1510                         set_irq_flags(j, IRQF_VALID);
1511                 }
1512                 set_irq_chained_handler(bank->irq, gpio_irq_handler);
1513                 set_irq_data(bank->irq, bank);
1514         }
1515
1516         /* Enable system clock for GPIO module.
1517          * The CAM_CLK_CTRL *is* really the right place. */
1518         if (cpu_is_omap16xx())
1519                 omap_writel(omap_readl(ULPD_CAM_CLK_CTRL) | 0x04, ULPD_CAM_CLK_CTRL);
1520
1521         /* Enable autoidle for the OCP interface */
1522         if (cpu_is_omap24xx())
1523                 omap_writel(1 << 0, 0x48019010);
1524         if (cpu_is_omap34xx())
1525                 omap_writel(1 << 0, 0x48306814);
1526
1527         return 0;
1528 }
1529
1530 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1531 static int omap_gpio_suspend(struct sys_device *dev, pm_message_t mesg)
1532 {
1533         int i;
1534
1535         if (!cpu_class_is_omap2() && !cpu_is_omap16xx())
1536                 return 0;
1537
1538         for (i = 0; i < gpio_bank_count; i++) {
1539                 struct gpio_bank *bank = &gpio_bank[i];
1540                 void __iomem *wake_status;
1541                 void __iomem *wake_clear;
1542                 void __iomem *wake_set;
1543                 unsigned long flags;
1544
1545                 switch (bank->method) {
1546 #ifdef CONFIG_ARCH_OMAP16XX
1547                 case METHOD_GPIO_1610:
1548                         wake_status = bank->base + OMAP1610_GPIO_WAKEUPENABLE;
1549                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1550                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1551                         break;
1552 #endif
1553 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1554                 case METHOD_GPIO_24XX:
1555                         wake_status = bank->base + OMAP24XX_GPIO_WAKE_EN;
1556                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1557                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1558                         break;
1559 #endif
1560                 default:
1561                         continue;
1562                 }
1563
1564                 spin_lock_irqsave(&bank->lock, flags);
1565                 bank->saved_wakeup = __raw_readl(wake_status);
1566                 __raw_writel(0xffffffff, wake_clear);
1567                 __raw_writel(bank->suspend_wakeup, wake_set);
1568                 spin_unlock_irqrestore(&bank->lock, flags);
1569         }
1570
1571         return 0;
1572 }
1573
1574 static int omap_gpio_resume(struct sys_device *dev)
1575 {
1576         int i;
1577
1578         if (!cpu_class_is_omap2() && !cpu_is_omap16xx())
1579                 return 0;
1580
1581         for (i = 0; i < gpio_bank_count; i++) {
1582                 struct gpio_bank *bank = &gpio_bank[i];
1583                 void __iomem *wake_clear;
1584                 void __iomem *wake_set;
1585                 unsigned long flags;
1586
1587                 switch (bank->method) {
1588 #ifdef CONFIG_ARCH_OMAP16XX
1589                 case METHOD_GPIO_1610:
1590                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1591                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1592                         break;
1593 #endif
1594 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1595                 case METHOD_GPIO_24XX:
1596                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1597                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1598                         break;
1599 #endif
1600                 default:
1601                         continue;
1602                 }
1603
1604                 spin_lock_irqsave(&bank->lock, flags);
1605                 __raw_writel(0xffffffff, wake_clear);
1606                 __raw_writel(bank->saved_wakeup, wake_set);
1607                 spin_unlock_irqrestore(&bank->lock, flags);
1608         }
1609
1610         return 0;
1611 }
1612
1613 static struct sysdev_class omap_gpio_sysclass = {
1614         .name           = "gpio",
1615         .suspend        = omap_gpio_suspend,
1616         .resume         = omap_gpio_resume,
1617 };
1618
1619 static struct sys_device omap_gpio_device = {
1620         .id             = 0,
1621         .cls            = &omap_gpio_sysclass,
1622 };
1623
1624 #endif
1625
1626 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1627
1628 static int workaround_enabled;
1629
1630 void omap2_gpio_prepare_for_retention(void)
1631 {
1632         int i, c = 0;
1633
1634         /* Remove triggering for all non-wakeup GPIOs.  Otherwise spurious
1635          * IRQs will be generated.  See OMAP2420 Errata item 1.101. */
1636         for (i = 0; i < gpio_bank_count; i++) {
1637                 struct gpio_bank *bank = &gpio_bank[i];
1638                 u32 l1, l2;
1639
1640                 if (!(bank->enabled_non_wakeup_gpios))
1641                         continue;
1642 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1643                 bank->saved_datain = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1644                 l1 = __raw_readl(bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1645                 l2 = __raw_readl(bank->base + OMAP24XX_GPIO_RISINGDETECT);
1646 #endif
1647                 bank->saved_fallingdetect = l1;
1648                 bank->saved_risingdetect = l2;
1649                 l1 &= ~bank->enabled_non_wakeup_gpios;
1650                 l2 &= ~bank->enabled_non_wakeup_gpios;
1651 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1652                 __raw_writel(l1, bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1653                 __raw_writel(l2, bank->base + OMAP24XX_GPIO_RISINGDETECT);
1654 #endif
1655                 c++;
1656         }
1657         if (!c) {
1658                 workaround_enabled = 0;
1659                 return;
1660         }
1661         workaround_enabled = 1;
1662 }
1663
1664 void omap2_gpio_resume_after_retention(void)
1665 {
1666         int i;
1667
1668         if (!workaround_enabled)
1669                 return;
1670         for (i = 0; i < gpio_bank_count; i++) {
1671                 struct gpio_bank *bank = &gpio_bank[i];
1672                 u32 l;
1673
1674                 if (!(bank->enabled_non_wakeup_gpios))
1675                         continue;
1676 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1677                 __raw_writel(bank->saved_fallingdetect,
1678                                  bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1679                 __raw_writel(bank->saved_risingdetect,
1680                                  bank->base + OMAP24XX_GPIO_RISINGDETECT);
1681 #endif
1682                 /* Check if any of the non-wakeup interrupt GPIOs have changed
1683                  * state.  If so, generate an IRQ by software.  This is
1684                  * horribly racy, but it's the best we can do to work around
1685                  * this silicon bug. */
1686 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1687                 l = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1688 #endif
1689                 l ^= bank->saved_datain;
1690                 l &= bank->non_wakeup_gpios;
1691                 if (l) {
1692                         u32 old0, old1;
1693 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1694                         old0 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1695                         old1 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1696                         __raw_writel(old0 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1697                         __raw_writel(old1 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1698                         __raw_writel(old0, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1699                         __raw_writel(old1, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1700 #endif
1701                 }
1702         }
1703
1704 }
1705
1706 #endif
1707
1708 /*
1709  * This may get called early from board specific init
1710  * for boards that have interrupts routed via FPGA.
1711  */
1712 int __init omap_gpio_init(void)
1713 {
1714         if (!initialized)
1715                 return _omap_gpio_init();
1716         else
1717                 return 0;
1718 }
1719
1720 static int __init omap_gpio_sysinit(void)
1721 {
1722         int ret = 0;
1723
1724         if (!initialized)
1725                 ret = _omap_gpio_init();
1726
1727         mpuio_init();
1728
1729 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1730         if (cpu_is_omap16xx() || cpu_class_is_omap2()) {
1731                 if (ret == 0) {
1732                         ret = sysdev_class_register(&omap_gpio_sysclass);
1733                         if (ret == 0)
1734                                 ret = sysdev_register(&omap_gpio_device);
1735                 }
1736         }
1737 #endif
1738
1739         return ret;
1740 }
1741
1742 EXPORT_SYMBOL(omap_request_gpio);
1743 EXPORT_SYMBOL(omap_free_gpio);
1744 EXPORT_SYMBOL(omap_set_gpio_direction);
1745 EXPORT_SYMBOL(omap_set_gpio_dataout);
1746 EXPORT_SYMBOL(omap_get_gpio_datain);
1747
1748 arch_initcall(omap_gpio_sysinit);
1749
1750
1751 #ifdef  CONFIG_DEBUG_FS
1752
1753 #include <linux/debugfs.h>
1754 #include <linux/seq_file.h>
1755
1756 static int gpio_is_input(struct gpio_bank *bank, int mask)
1757 {
1758         void __iomem *reg = bank->base;
1759
1760         switch (bank->method) {
1761         case METHOD_MPUIO:
1762                 reg += OMAP_MPUIO_IO_CNTL;
1763                 break;
1764         case METHOD_GPIO_1510:
1765                 reg += OMAP1510_GPIO_DIR_CONTROL;
1766                 break;
1767         case METHOD_GPIO_1610:
1768                 reg += OMAP1610_GPIO_DIRECTION;
1769                 break;
1770         case METHOD_GPIO_730:
1771                 reg += OMAP730_GPIO_DIR_CONTROL;
1772                 break;
1773         case METHOD_GPIO_24XX:
1774                 reg += OMAP24XX_GPIO_OE;
1775                 break;
1776         }
1777         return __raw_readl(reg) & mask;
1778 }
1779
1780
1781 static int dbg_gpio_show(struct seq_file *s, void *unused)
1782 {
1783         unsigned        i, j, gpio;
1784
1785         for (i = 0, gpio = 0; i < gpio_bank_count; i++) {
1786                 struct gpio_bank        *bank = gpio_bank + i;
1787                 unsigned                bankwidth = 16;
1788                 u32                     mask = 1;
1789
1790                 if (bank_is_mpuio(bank))
1791                         gpio = OMAP_MPUIO(0);
1792                 else if (cpu_class_is_omap2() || cpu_is_omap730())
1793                         bankwidth = 32;
1794
1795                 for (j = 0; j < bankwidth; j++, gpio++, mask <<= 1) {
1796                         unsigned        irq, value, is_in, irqstat;
1797                         const char      *label;
1798
1799                         label = gpiochip_is_requested(&bank->chip, j);
1800                         if (!label)
1801                                 continue;
1802
1803                         irq = bank->virtual_irq_start + j;
1804                         value = omap_get_gpio_datain(gpio);
1805                         is_in = gpio_is_input(bank, mask);
1806
1807                         if (bank_is_mpuio(bank))
1808                                 seq_printf(s, "MPUIO %2d ", j);
1809                         else
1810                                 seq_printf(s, "GPIO %3d ", gpio);
1811                         seq_printf(s, "(%10s): %s %s",
1812                                         label,
1813                                         is_in ? "in " : "out",
1814                                         value ? "hi"  : "lo");
1815
1816 /* FIXME for at least omap2, show pullup/pulldown state */
1817
1818                         irqstat = irq_desc[irq].status;
1819                         if (is_in && ((bank->suspend_wakeup & mask)
1820                                         || irqstat & IRQ_TYPE_SENSE_MASK)) {
1821                                 char    *trigger = NULL;
1822
1823                                 switch (irqstat & IRQ_TYPE_SENSE_MASK) {
1824                                 case IRQ_TYPE_EDGE_FALLING:
1825                                         trigger = "falling";
1826                                         break;
1827                                 case IRQ_TYPE_EDGE_RISING:
1828                                         trigger = "rising";
1829                                         break;
1830                                 case IRQ_TYPE_EDGE_BOTH:
1831                                         trigger = "bothedge";
1832                                         break;
1833                                 case IRQ_TYPE_LEVEL_LOW:
1834                                         trigger = "low";
1835                                         break;
1836                                 case IRQ_TYPE_LEVEL_HIGH:
1837                                         trigger = "high";
1838                                         break;
1839                                 case IRQ_TYPE_NONE:
1840                                         trigger = "(?)";
1841                                         break;
1842                                 }
1843                                 seq_printf(s, ", irq-%d %-8s%s",
1844                                                 irq, trigger,
1845                                                 (bank->suspend_wakeup & mask)
1846                                                         ? " wakeup" : "");
1847                         }
1848                         seq_printf(s, "\n");
1849                 }
1850
1851                 if (bank_is_mpuio(bank)) {
1852                         seq_printf(s, "\n");
1853                         gpio = 0;
1854                 }
1855         }
1856         return 0;
1857 }
1858
1859 static int dbg_gpio_open(struct inode *inode, struct file *file)
1860 {
1861         return single_open(file, dbg_gpio_show, &inode->i_private);
1862 }
1863
1864 static const struct file_operations debug_fops = {
1865         .open           = dbg_gpio_open,
1866         .read           = seq_read,
1867         .llseek         = seq_lseek,
1868         .release        = single_release,
1869 };
1870
1871 static int __init omap_gpio_debuginit(void)
1872 {
1873         (void) debugfs_create_file("omap_gpio", S_IRUGO,
1874                                         NULL, NULL, &debug_fops);
1875         return 0;
1876 }
1877 late_initcall(omap_gpio_debuginit);
1878 #endif