arch/arm/plat-nomadik/include/plat/mtu.h

   1 #ifndef __PLAT_MTU_H
   2 #define __PLAT_MTU_H
   3
   4 /* should be set by the platform code */
   5 extern void __iomem *mtu_base;
   6
   7 /*
   8  * The MTU device hosts four different counters, with 4 set of
   9  * registers. These are register names.
  10  */
  11
  12 #define MTU_IMSC        0x00    /* Interrupt mask set/clear */
  13 #define MTU_RIS         0x04    /* Raw interrupt status */
  14 #define MTU_MIS         0x08    /* Masked interrupt status */
  15 #define MTU_ICR         0x0C    /* Interrupt clear register */
  16
  17 /* per-timer registers take 0..3 as argument */
  18 #define MTU_LR(x)       (0x10 + 0x10 * (x) + 0x00)      /* Load value */
  19 #define MTU_VAL(x)      (0x10 + 0x10 * (x) + 0x04)      /* Current value */
  20 #define MTU_CR(x)       (0x10 + 0x10 * (x) + 0x08)      /* Control reg */
  21 #define MTU_BGLR(x)     (0x10 + 0x10 * (x) + 0x0c)      /* At next overflow */
  22
  23 /* bits for the control register */
  24 #define MTU_CRn_ENA             0x80
  25 #define MTU_CRn_PERIODIC        0x40    /* if 0 = free-running */
  26 #define MTU_CRn_PRESCALE_MASK   0x0c
  27 #define MTU_CRn_PRESCALE_1              0x00
  28 #define MTU_CRn_PRESCALE_16             0x04
  29 #define MTU_CRn_PRESCALE_256            0x08
  30 #define MTU_CRn_32BITS          0x02
  31 #define MTU_CRn_ONESHOT         0x01    /* if 0 = wraps reloading from BGLR*/
  32
  33 /* Other registers are usual amba/primecell registers, currently not used */
  34 #define MTU_ITCR        0xff0
  35 #define MTU_ITOP        0xff4
  36
  37 #define MTU_PERIPH_ID0  0xfe0
  38 #define MTU_PERIPH_ID1  0xfe4
  39 #define MTU_PERIPH_ID2  0xfe8
  40 #define MTU_PERIPH_ID3  0xfeC
  41
  42 #define MTU_PCELL0      0xff0
  43 #define MTU_PCELL1      0xff4
  44 #define MTU_PCELL2      0xff8
  45 #define MTU_PCELL3      0xffC
  46
  47 #endif /* __PLAT_MTU_H */
  48