arch/arm/mach-integrator/integrator_ap.c

   1 /*
   2  *  linux/arch/arm/mach-integrator/integrator_ap.c
   3  *
   4  *  Copyright (C) 2000-2003 Deep Blue Solutions Ltd
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
  19  */
  20 #include <linux/types.h>
  21 #include <linux/kernel.h>
  22 #include <linux/init.h>
  23 #include <linux/list.h>
  24 #include <linux/platform_device.h>
  25 #include <linux/slab.h>
  26 #include <linux/string.h>
  27 #include <linux/syscore_ops.h>
  28 #include <linux/amba/bus.h>
  29 #include <linux/amba/kmi.h>
  30 #include <linux/clocksource.h>
  31 #include <linux/clockchips.h>
  32 #include <linux/interrupt.h>
  33 #include <linux/io.h>
  34 #include <linux/irqchip/versatile-fpga.h>
  35 #include <linux/mtd/physmap.h>
  36 #include <linux/clk.h>
  37 #include <linux/platform_data/clk-integrator.h>
  38 #include <linux/of_irq.h>
  39 #include <linux/of_address.h>
  40 #include <linux/of_platform.h>
  41 #include <linux/stat.h>
  42 #include <linux/sys_soc.h>
  43 #include <linux/termios.h>
  44 #include <linux/sched_clock.h>
  45 #include <linux/clk-provider.h>
  46
  47 #include <asm/hardware/arm_timer.h>
  48 #include <asm/setup.h>
  49 #include <asm/param.h>          /* HZ */
  50 #include <asm/mach-types.h>
  51
  52 #include <asm/mach/arch.h>
  53 #include <asm/mach/irq.h>
  54 #include <asm/mach/map.h>
  55 #include <asm/mach/time.h>
  56
  57 #include "hardware.h"
  58 #include "cm.h"
  59 #include "common.h"
  60 #include "pci_v3.h"
  61 #include "lm.h"
  62
  63 /* Base address to the AP system controller */
  64 void __iomem *ap_syscon_base;
  65 /* Base address to the external bus interface */
  66 static void __iomem *ebi_base;
  67
  68
  69 /*
  70  * All IO addresses are mapped onto VA 0xFFFx.xxxx, where x.xxxx
  71  * is the (PA >> 12).
  72  *
  73  * Setup a VA for the Integrator interrupt controller (for header #0,
  74  * just for now).
  75  */
  76 #define VA_IC_BASE      __io_address(INTEGRATOR_IC_BASE)
  77
  78 /*
  79  * Logical      Physical
  80  * ef000000                     Cache flush
  81  * f1100000     11000000        System controller registers
  82  * f1300000     13000000        Counter/Timer
  83  * f1400000     14000000        Interrupt controller
  84  * f1600000     16000000        UART 0
  85  * f1700000     17000000        UART 1
  86  * f1a00000     1a000000        Debug LEDs
  87  * f1b00000     1b000000        GPIO
  88  */
  89
  90 static struct map_desc ap_io_desc[] __initdata __maybe_unused = {
  91         {
  92                 .virtual        = IO_ADDRESS(INTEGRATOR_CT_BASE),
  93                 .pfn            = __phys_to_pfn(INTEGRATOR_CT_BASE),
  94                 .length         = SZ_4K,
  95                 .type           = MT_DEVICE
  96         }, {
  97                 .virtual        = IO_ADDRESS(INTEGRATOR_IC_BASE),
  98                 .pfn            = __phys_to_pfn(INTEGRATOR_IC_BASE),
  99                 .length         = SZ_4K,
 100                 .type           = MT_DEVICE
 101         }, {
 102                 .virtual        = IO_ADDRESS(INTEGRATOR_UART0_BASE),
 103                 .pfn            = __phys_to_pfn(INTEGRATOR_UART0_BASE),
 104                 .length         = SZ_4K,
 105                 .type           = MT_DEVICE
 106         }, {
 107                 .virtual        = IO_ADDRESS(INTEGRATOR_DBG_BASE),
 108                 .pfn            = __phys_to_pfn(INTEGRATOR_DBG_BASE),
 109                 .length         = SZ_4K,
 110                 .type           = MT_DEVICE
 111         }, {
 112                 .virtual        = IO_ADDRESS(INTEGRATOR_AP_GPIO_BASE),
 113                 .pfn            = __phys_to_pfn(INTEGRATOR_AP_GPIO_BASE),
 114                 .length         = SZ_4K,
 115                 .type           = MT_DEVICE
 116         }
 117 };
 118
 119 static void __init ap_map_io(void)
 120 {
 121         iotable_init(ap_io_desc, ARRAY_SIZE(ap_io_desc));
 122         pci_v3_early_init();
 123 }
 124
 125 #ifdef CONFIG_PM
 126 static unsigned long ic_irq_enable;
 127
 128 static int irq_suspend(void)
 129 {
 130         ic_irq_enable = readl(VA_IC_BASE + IRQ_ENABLE);
 131         return 0;
 132 }
 133
 134 static void irq_resume(void)
 135 {
 136         /* disable all irq sources */
 137         cm_clear_irqs();
 138         writel(-1, VA_IC_BASE + IRQ_ENABLE_CLEAR);
 139         writel(-1, VA_IC_BASE + FIQ_ENABLE_CLEAR);
 140
 141         writel(ic_irq_enable, VA_IC_BASE + IRQ_ENABLE_SET);
 142 }
 143 #else
 144 #define irq_suspend NULL
 145 #define irq_resume NULL
 146 #endif
 147
 148 static struct syscore_ops irq_syscore_ops = {
 149         .suspend        = irq_suspend,
 150         .resume         = irq_resume,
 151 };
 152
 153 static int __init irq_syscore_init(void)
 154 {
 155         register_syscore_ops(&irq_syscore_ops);
 156
 157         return 0;
 158 }
 159
 160 device_initcall(irq_syscore_init);
 161
 162 /*
 163  * Flash handling.
 164  */
 165 static int ap_flash_init(struct platform_device *dev)
 166 {
 167         u32 tmp;
 168
 169         writel(INTEGRATOR_SC_CTRL_nFLVPPEN | INTEGRATOR_SC_CTRL_nFLWP,
 170                ap_syscon_base + INTEGRATOR_SC_CTRLC_OFFSET);
 171
 172         tmp = readl(ebi_base + INTEGRATOR_EBI_CSR1_OFFSET) |
 173                 INTEGRATOR_EBI_WRITE_ENABLE;
 174         writel(tmp, ebi_base + INTEGRATOR_EBI_CSR1_OFFSET);
 175
 176         if (!(readl(ebi_base + INTEGRATOR_EBI_CSR1_OFFSET)
 177               & INTEGRATOR_EBI_WRITE_ENABLE)) {
 178                 writel(0xa05f, ebi_base + INTEGRATOR_EBI_LOCK_OFFSET);
 179                 writel(tmp, ebi_base + INTEGRATOR_EBI_CSR1_OFFSET);
 180                 writel(0, ebi_base + INTEGRATOR_EBI_LOCK_OFFSET);
 181         }
 182         return 0;
 183 }
 184
 185 static void ap_flash_exit(struct platform_device *dev)
 186 {
 187         u32 tmp;
 188
 189         writel(INTEGRATOR_SC_CTRL_nFLVPPEN | INTEGRATOR_SC_CTRL_nFLWP,
 190                ap_syscon_base + INTEGRATOR_SC_CTRLC_OFFSET);
 191
 192         tmp = readl(ebi_base + INTEGRATOR_EBI_CSR1_OFFSET) &
 193                 ~INTEGRATOR_EBI_WRITE_ENABLE;
 194         writel(tmp, ebi_base + INTEGRATOR_EBI_CSR1_OFFSET);
 195
 196         if (readl(ebi_base + INTEGRATOR_EBI_CSR1_OFFSET) &
 197             INTEGRATOR_EBI_WRITE_ENABLE) {
 198                 writel(0xa05f, ebi_base + INTEGRATOR_EBI_LOCK_OFFSET);
 199                 writel(tmp, ebi_base + INTEGRATOR_EBI_CSR1_OFFSET);
 200                 writel(0, ebi_base + INTEGRATOR_EBI_LOCK_OFFSET);
 201         }
 202 }
 203
 204 static void ap_flash_set_vpp(struct platform_device *pdev, int on)
 205 {
 206         if (on)
 207                 writel(INTEGRATOR_SC_CTRL_nFLVPPEN,
 208                        ap_syscon_base + INTEGRATOR_SC_CTRLS_OFFSET);
 209         else
 210                 writel(INTEGRATOR_SC_CTRL_nFLVPPEN,
 211                        ap_syscon_base + INTEGRATOR_SC_CTRLC_OFFSET);
 212 }
 213
 214 static struct physmap_flash_data ap_flash_data = {
 215         .width          = 4,
 216         .init           = ap_flash_init,
 217         .exit           = ap_flash_exit,
 218         .set_vpp        = ap_flash_set_vpp,
 219 };
 220
 221 /*
 222  * For the PL010 found in the Integrator/AP some of the UART control is
 223  * implemented in the system controller and accessed using a callback
 224  * from the driver.
 225  */
 226 static void integrator_uart_set_mctrl(struct amba_device *dev,
 227                                 void __iomem *base, unsigned int mctrl)
 228 {
 229         unsigned int ctrls = 0, ctrlc = 0, rts_mask, dtr_mask;
 230         u32 phybase = dev->res.start;
 231
 232         if (phybase == INTEGRATOR_UART0_BASE) {
 233                 /* UART0 */
 234                 rts_mask = 1 << 4;
 235                 dtr_mask = 1 << 5;
 236         } else {
 237                 /* UART1 */
 238                 rts_mask = 1 << 6;
 239                 dtr_mask = 1 << 7;
 240         }
 241
 242         if (mctrl & TIOCM_RTS)
 243                 ctrlc |= rts_mask;
 244         else
 245                 ctrls |= rts_mask;
 246
 247         if (mctrl & TIOCM_DTR)
 248                 ctrlc |= dtr_mask;
 249         else
 250                 ctrls |= dtr_mask;
 251
 252         __raw_writel(ctrls, ap_syscon_base + INTEGRATOR_SC_CTRLS_OFFSET);
 253         __raw_writel(ctrlc, ap_syscon_base + INTEGRATOR_SC_CTRLC_OFFSET);
 254 }
 255
 256 struct amba_pl010_data ap_uart_data = {
 257         .set_mctrl = integrator_uart_set_mctrl,
 258 };
 259
 260 /*
 261  * Where is the timer (VA)?
 262  */
 263 #define TIMER0_VA_BASE __io_address(INTEGRATOR_TIMER0_BASE)
 264 #define TIMER1_VA_BASE __io_address(INTEGRATOR_TIMER1_BASE)
 265 #define TIMER2_VA_BASE __io_address(INTEGRATOR_TIMER2_BASE)
 266
 267 static unsigned long timer_reload;
 268
 269 static u64 notrace integrator_read_sched_clock(void)
 270 {
 271         return -readl((void __iomem *) TIMER2_VA_BASE + TIMER_VALUE);
 272 }
 273
 274 static void integrator_clocksource_init(unsigned long inrate,
 275                                         void __iomem *base)
 276 {
 277         u32 ctrl = TIMER_CTRL_ENABLE | TIMER_CTRL_PERIODIC;
 278         unsigned long rate = inrate;
 279
 280         if (rate >= 1500000) {
 281                 rate /= 16;
 282                 ctrl |= TIMER_CTRL_DIV16;
 283         }
 284
 285         writel(0xffff, base + TIMER_LOAD);
 286         writel(ctrl, base + TIMER_CTRL);
 287
 288         clocksource_mmio_init(base + TIMER_VALUE, "timer2",
 289                         rate, 200, 16, clocksource_mmio_readl_down);
 290         sched_clock_register(integrator_read_sched_clock, 16, rate);
 291 }
 292
 293 static void __iomem * clkevt_base;
 294
 295 /*
 296  * IRQ handler for the timer
 297  */
 298 static irqreturn_t integrator_timer_interrupt(int irq, void *dev_id)
 299 {
 300         struct clock_event_device *evt = dev_id;
 301
 302         /* clear the interrupt */
 303         writel(1, clkevt_base + TIMER_INTCLR);
 304
 305         evt->event_handler(evt);
 306
 307         return IRQ_HANDLED;
 308 }
 309
 310 static void clkevt_set_mode(enum clock_event_mode mode, struct clock_event_device *evt)
 311 {
 312         u32 ctrl = readl(clkevt_base + TIMER_CTRL) & ~TIMER_CTRL_ENABLE;
 313
 314         /* Disable timer */
 315         writel(ctrl, clkevt_base + TIMER_CTRL);
 316
 317         switch (mode) {
 318         case CLOCK_EVT_MODE_PERIODIC:
 319                 /* Enable the timer and start the periodic tick */
 320                 writel(timer_reload, clkevt_base + TIMER_LOAD);
 321                 ctrl |= TIMER_CTRL_PERIODIC | TIMER_CTRL_ENABLE;
 322                 writel(ctrl, clkevt_base + TIMER_CTRL);
 323                 break;
 324         case CLOCK_EVT_MODE_ONESHOT:
 325                 /* Leave the timer disabled, .set_next_event will enable it */
 326                 ctrl &= ~TIMER_CTRL_PERIODIC;
 327                 writel(ctrl, clkevt_base + TIMER_CTRL);
 328                 break;
 329         case CLOCK_EVT_MODE_UNUSED:
 330         case CLOCK_EVT_MODE_SHUTDOWN:
 331         case CLOCK_EVT_MODE_RESUME:
 332         default:
 333                 /* Just leave in disabled state */
 334                 break;
 335         }
 336
 337 }
 338
 339 static int clkevt_set_next_event(unsigned long next, struct clock_event_device *evt)
 340 {
 341         unsigned long ctrl = readl(clkevt_base + TIMER_CTRL);
 342
 343         writel(ctrl & ~TIMER_CTRL_ENABLE, clkevt_base + TIMER_CTRL);
 344         writel(next, clkevt_base + TIMER_LOAD);
 345         writel(ctrl | TIMER_CTRL_ENABLE, clkevt_base + TIMER_CTRL);
 346
 347         return 0;
 348 }
 349
 350 static struct clock_event_device integrator_clockevent = {
 351         .name           = "timer1",
 352         .features       = CLOCK_EVT_FEAT_PERIODIC | CLOCK_EVT_FEAT_ONESHOT,
 353         .set_mode       = clkevt_set_mode,
 354         .set_next_event = clkevt_set_next_event,
 355         .rating         = 300,
 356 };
 357
 358 static struct irqaction integrator_timer_irq = {
 359         .name           = "timer",
 360         .flags          = IRQF_TIMER | IRQF_IRQPOLL,
 361         .handler        = integrator_timer_interrupt,
 362         .dev_id         = &integrator_clockevent,
 363 };
 364
 365 static void integrator_clockevent_init(unsigned long inrate,
 366                                 void __iomem *base, int irq)
 367 {
 368         unsigned long rate = inrate;
 369         unsigned int ctrl = 0;
 370
 371         clkevt_base = base;
 372         /* Calculate and program a divisor */
 373         if (rate > 0x100000 * HZ) {
 374                 rate /= 256;
 375                 ctrl |= TIMER_CTRL_DIV256;
 376         } else if (rate > 0x10000 * HZ) {
 377                 rate /= 16;
 378                 ctrl |= TIMER_CTRL_DIV16;
 379         }
 380         timer_reload = rate / HZ;
 381         writel(ctrl, clkevt_base + TIMER_CTRL);
 382
 383         setup_irq(irq, &integrator_timer_irq);
 384         clockevents_config_and_register(&integrator_clockevent,
 385                                         rate,
 386                                         1,
 387                                         0xffffU);
 388 }
 389
 390 void __init ap_init_early(void)
 391 {
 392 }
 393
 394 static void __init ap_of_timer_init(void)
 395 {
 396         struct device_node *node;
 397         const char *path;
 398         void __iomem *base;
 399         int err;
 400         int irq;
 401         struct clk *clk;
 402         unsigned long rate;
 403
 404         of_clk_init(NULL);
 405
 406         err = of_property_read_string(of_aliases,
 407                                 "arm,timer-primary", &path);
 408         if (WARN_ON(err))
 409                 return;
 410         node = of_find_node_by_path(path);
 411         base = of_iomap(node, 0);
 412         if (WARN_ON(!base))
 413                 return;
 414
 415         clk = of_clk_get(node, 0);
 416         BUG_ON(IS_ERR(clk));
 417         clk_prepare_enable(clk);
 418         rate = clk_get_rate(clk);
 419
 420         writel(0, base + TIMER_CTRL);
 421         integrator_clocksource_init(rate, base);
 422
 423         err = of_property_read_string(of_aliases,
 424                                 "arm,timer-secondary", &path);
 425         if (WARN_ON(err))
 426                 return;
 427         node = of_find_node_by_path(path);
 428         base = of_iomap(node, 0);
 429         if (WARN_ON(!base))
 430                 return;
 431         irq = irq_of_parse_and_map(node, 0);
 432
 433         clk = of_clk_get(node, 0);
 434         BUG_ON(IS_ERR(clk));
 435         clk_prepare_enable(clk);
 436         rate = clk_get_rate(clk);
 437
 438         writel(0, base + TIMER_CTRL);
 439         integrator_clockevent_init(rate, base, irq);
 440 }
 441
 442 static const struct of_device_id fpga_irq_of_match[] __initconst = {
 443         { .compatible = "arm,versatile-fpga-irq", .data = fpga_irq_of_init, },
 444         { /* Sentinel */ }
 445 };
 446
 447 static void __init ap_init_irq_of(void)
 448 {
 449         cm_init();
 450         of_irq_init(fpga_irq_of_match);
 451 }
 452
 453 /* For the Device Tree, add in the UART callbacks as AUXDATA */
 454 static struct of_dev_auxdata ap_auxdata_lookup[] __initdata = {
 455         OF_DEV_AUXDATA("arm,primecell", INTEGRATOR_RTC_BASE,
 456                 "rtc", NULL),
 457         OF_DEV_AUXDATA("arm,primecell", INTEGRATOR_UART0_BASE,
 458                 "uart0", &ap_uart_data),
 459         OF_DEV_AUXDATA("arm,primecell", INTEGRATOR_UART1_BASE,
 460                 "uart1", &ap_uart_data),
 461         OF_DEV_AUXDATA("arm,primecell", KMI0_BASE,
 462                 "kmi0", NULL),
 463         OF_DEV_AUXDATA("arm,primecell", KMI1_BASE,
 464                 "kmi1", NULL),
 465         OF_DEV_AUXDATA("cfi-flash", INTEGRATOR_FLASH_BASE,
 466                 "physmap-flash", &ap_flash_data),
 467         { /* sentinel */ },
 468 };
 469
 470 static const struct of_device_id ap_syscon_match[] = {
 471         { .compatible = "arm,integrator-ap-syscon"},
 472         { },
 473 };
 474
 475 static const struct of_device_id ebi_match[] = {
 476         { .compatible = "arm,external-bus-interface"},
 477         { },
 478 };
 479
 480 static void __init ap_init_of(void)
 481 {
 482         unsigned long sc_dec;
 483         struct device_node *root;
 484         struct device_node *syscon;
 485         struct device_node *ebi;
 486         struct device *parent;
 487         struct soc_device *soc_dev;
 488         struct soc_device_attribute *soc_dev_attr;
 489         u32 ap_sc_id;
 490         int err;
 491         int i;
 492
 493         /* Here we create an SoC device for the root node */
 494         root = of_find_node_by_path("/");
 495         if (!root)
 496                 return;
 497
 498         syscon = of_find_matching_node(root, ap_syscon_match);
 499         if (!syscon)
 500                 return;
 501         ebi = of_find_matching_node(root, ebi_match);
 502         if (!ebi)
 503                 return;
 504
 505         ap_syscon_base = of_iomap(syscon, 0);
 506         if (!ap_syscon_base)
 507                 return;
 508         ebi_base = of_iomap(ebi, 0);
 509         if (!ebi_base)
 510                 return;
 511
 512         ap_sc_id = readl(ap_syscon_base);
 513
 514         soc_dev_attr = kzalloc(sizeof(*soc_dev_attr), GFP_KERNEL);
 515         if (!soc_dev_attr)
 516                 return;
 517
 518         err = of_property_read_string(root, "compatible",
 519                                       &soc_dev_attr->soc_id);
 520         if (err)
 521                 return;
 522         err = of_property_read_string(root, "model", &soc_dev_attr->machine);
 523         if (err)
 524                 return;
 525         soc_dev_attr->family = "Integrator";
 526         soc_dev_attr->revision = kasprintf(GFP_KERNEL, "%c",
 527                                            'A' + (ap_sc_id & 0x0f));
 528
 529         soc_dev = soc_device_register(soc_dev_attr);
 530         if (IS_ERR(soc_dev)) {
 531                 kfree(soc_dev_attr->revision);
 532                 kfree(soc_dev_attr);
 533                 return;
 534         }
 535
 536         parent = soc_device_to_device(soc_dev);
 537         integrator_init_sysfs(parent, ap_sc_id);
 538
 539         of_platform_populate(root, of_default_bus_match_table,
 540                         ap_auxdata_lookup, parent);
 541
 542         sc_dec = readl(ap_syscon_base + INTEGRATOR_SC_DEC_OFFSET);
 543         for (i = 0; i < 4; i++) {
 544                 struct lm_device *lmdev;
 545
 546                 if ((sc_dec & (16 << i)) == 0)
 547                         continue;
 548
 549                 lmdev = kzalloc(sizeof(struct lm_device), GFP_KERNEL);
 550                 if (!lmdev)
 551                         continue;
 552
 553                 lmdev->resource.start = 0xc0000000 + 0x10000000 * i;
 554                 lmdev->resource.end = lmdev->resource.start + 0x0fffffff;
 555                 lmdev->resource.flags = IORESOURCE_MEM;
 556                 lmdev->irq = irq_of_parse_and_map(syscon, i);
 557                 lmdev->id = i;
 558
 559                 lm_device_register(lmdev);
 560         }
 561 }
 562
 563 static const char * ap_dt_board_compat[] = {
 564         "arm,integrator-ap",
 565         NULL,
 566 };
 567
 568 DT_MACHINE_START(INTEGRATOR_AP_DT, "ARM Integrator/AP (Device Tree)")
 569         .reserve        = integrator_reserve,
 570         .map_io         = ap_map_io,
 571         .init_early     = ap_init_early,
 572         .init_irq       = ap_init_irq_of,
 573         .handle_irq     = fpga_handle_irq,
 574         .init_time      = ap_of_timer_init,
 575         .init_machine   = ap_init_of,
 576         .restart        = integrator_restart,
 577         .dt_compat      = ap_dt_board_compat,
 578 MACHINE_END