arch/arm/mach-exynos/platsmp.c

   1  /*
   2  * Copyright (c) 2010-2011 Samsung Electronics Co., Ltd.
   3  *              http://www.samsung.com
   4  *
   5  * Cloned from linux/arch/arm/mach-vexpress/platsmp.c
   6  *
   7  *  Copyright (C) 2002 ARM Ltd.
   8  *  All Rights Reserved
   9  *
  10  * This program is free software; you can redistribute it and/or modify
  11  * it under the terms of the GNU General Public License version 2 as
  12  * published by the Free Software Foundation.
  13 */
  14
  15 #include <linux/init.h>
  16 #include <linux/errno.h>
  17 #include <linux/delay.h>
  18 #include <linux/device.h>
  19 #include <linux/jiffies.h>
  20 #include <linux/smp.h>
  21 #include <linux/io.h>
  22 #include <linux/of_address.h>
  23
  24 #include <asm/cacheflush.h>
  25 #include <asm/smp_plat.h>
  26 #include <asm/smp_scu.h>
  27 #include <asm/firmware.h>
  28
  29 #include <mach/map.h>
  30
  31 #include "common.h"
  32 #include "regs-pmu.h"
  33
  34 extern void exynos4_secondary_startup(void);
  35
  36 /**
  37  * exynos_core_power_down : power down the specified cpu
  38  * @cpu : the cpu to power down
  39  *
  40  * Power down the specified cpu. The sequence must be finished by a
  41  * call to cpu_do_idle()
  42  *
  43  */
  44 void exynos_cpu_power_down(int cpu)
  45 {
  46         pmu_raw_writel(0, EXYNOS_ARM_CORE_CONFIGURATION(cpu));
  47 }
  48
  49 /**
  50  * exynos_cpu_power_up : power up the specified cpu
  51  * @cpu : the cpu to power up
  52  *
  53  * Power up the specified cpu
  54  */
  55 void exynos_cpu_power_up(int cpu)
  56 {
  57         pmu_raw_writel(S5P_CORE_LOCAL_PWR_EN,
  58                         EXYNOS_ARM_CORE_CONFIGURATION(cpu));
  59 }
  60
  61 /**
  62  * exynos_cpu_power_state : returns the power state of the cpu
  63  * @cpu : the cpu to retrieve the power state from
  64  *
  65  */
  66 int exynos_cpu_power_state(int cpu)
  67 {
  68         return (pmu_raw_readl(EXYNOS_ARM_CORE_STATUS(cpu)) &
  69                         S5P_CORE_LOCAL_PWR_EN);
  70 }
  71
  72 /**
  73  * exynos_cluster_power_down : power down the specified cluster
  74  * @cluster : the cluster to power down
  75  */
  76 void exynos_cluster_power_down(int cluster)
  77 {
  78         pmu_raw_writel(0, EXYNOS_COMMON_CONFIGURATION(cluster));
  79 }
  80
  81 /**
  82  * exynos_cluster_power_up : power up the specified cluster
  83  * @cluster : the cluster to power up
  84  */
  85 void exynos_cluster_power_up(int cluster)
  86 {
  87         pmu_raw_writel(S5P_CORE_LOCAL_PWR_EN,
  88                         EXYNOS_COMMON_CONFIGURATION(cluster));
  89 }
  90
  91 /**
  92  * exynos_cluster_power_state : returns the power state of the cluster
  93  * @cluster : the cluster to retrieve the power state from
  94  *
  95  */
  96 int exynos_cluster_power_state(int cluster)
  97 {
  98         return (pmu_raw_readl(EXYNOS_COMMON_STATUS(cluster)) &
  99                 S5P_CORE_LOCAL_PWR_EN);
 100 }
 101
 102 static inline void __iomem *cpu_boot_reg_base(void)
 103 {
 104         if (soc_is_exynos4210() && samsung_rev() == EXYNOS4210_REV_1_1)
 105                 return pmu_base_addr + S5P_INFORM5;
 106         return sysram_base_addr;
 107 }
 108
 109 static inline void __iomem *cpu_boot_reg(int cpu)
 110 {
 111         void __iomem *boot_reg;
 112
 113         boot_reg = cpu_boot_reg_base();
 114         if (!boot_reg)
 115                 return ERR_PTR(-ENODEV);
 116         if (soc_is_exynos4412())
 117                 boot_reg += 4*cpu;
 118         else if (soc_is_exynos5420() || soc_is_exynos5800())
 119                 boot_reg += 4;
 120         return boot_reg;
 121 }
 122
 123 /*
 124  * Write pen_release in a way that is guaranteed to be visible to all
 125  * observers, irrespective of whether they're taking part in coherency
 126  * or not.  This is necessary for the hotplug code to work reliably.
 127  */
 128 static void write_pen_release(int val)
 129 {
 130         pen_release = val;
 131         smp_wmb();
 132         sync_cache_w(&pen_release);
 133 }
 134
 135 static void __iomem *scu_base_addr(void)
 136 {
 137         return (void __iomem *)(S5P_VA_SCU);
 138 }
 139
 140 static DEFINE_SPINLOCK(boot_lock);
 141
 142 static void exynos_secondary_init(unsigned int cpu)
 143 {
 144         /*
 145          * let the primary processor know we're out of the
 146          * pen, then head off into the C entry point
 147          */
 148         write_pen_release(-1);
 149
 150         /*
 151          * Synchronise with the boot thread.
 152          */
 153         spin_lock(&boot_lock);
 154         spin_unlock(&boot_lock);
 155 }
 156
 157 static int exynos_boot_secondary(unsigned int cpu, struct task_struct *idle)
 158 {
 159         unsigned long timeout;
 160         u32 mpidr = cpu_logical_map(cpu);
 161         u32 core_id = MPIDR_AFFINITY_LEVEL(mpidr, 0);
 162         int ret = -ENOSYS;
 163
 164         /*
 165          * Set synchronisation state between this boot processor
 166          * and the secondary one
 167          */
 168         spin_lock(&boot_lock);
 169
 170         /*
 171          * The secondary processor is waiting to be released from
 172          * the holding pen - release it, then wait for it to flag
 173          * that it has been released by resetting pen_release.
 174          *
 175          * Note that "pen_release" is the hardware CPU core ID, whereas
 176          * "cpu" is Linux's internal ID.
 177          */
 178         write_pen_release(core_id);
 179
 180         if (!exynos_cpu_power_state(core_id)) {
 181                 exynos_cpu_power_up(core_id);
 182                 timeout = 10;
 183
 184                 /* wait max 10 ms until cpu1 is on */
 185                 while (exynos_cpu_power_state(core_id)
 186                        != S5P_CORE_LOCAL_PWR_EN) {
 187                         if (timeout-- == 0)
 188                                 break;
 189
 190                         mdelay(1);
 191                 }
 192
 193                 if (timeout == 0) {
 194                         printk(KERN_ERR "cpu1 power enable failed");
 195                         spin_unlock(&boot_lock);
 196                         return -ETIMEDOUT;
 197                 }
 198         }
 199         /*
 200          * Send the secondary CPU a soft interrupt, thereby causing
 201          * the boot monitor to read the system wide flags register,
 202          * and branch to the address found there.
 203          */
 204
 205         timeout = jiffies + (1 * HZ);
 206         while (time_before(jiffies, timeout)) {
 207                 unsigned long boot_addr;
 208
 209                 smp_rmb();
 210
 211                 boot_addr = virt_to_phys(exynos4_secondary_startup);
 212
 213                 /*
 214                  * Try to set boot address using firmware first
 215                  * and fall back to boot register if it fails.
 216                  */
 217                 ret = call_firmware_op(set_cpu_boot_addr, core_id, boot_addr);
 218                 if (ret && ret != -ENOSYS)
 219                         goto fail;
 220                 if (ret == -ENOSYS) {
 221                         void __iomem *boot_reg = cpu_boot_reg(core_id);
 222
 223                         if (IS_ERR(boot_reg)) {
 224                                 ret = PTR_ERR(boot_reg);
 225                                 goto fail;
 226                         }
 227                         __raw_writel(boot_addr, boot_reg);
 228                 }
 229
 230                 call_firmware_op(cpu_boot, core_id);
 231
 232                 arch_send_wakeup_ipi_mask(cpumask_of(cpu));
 233
 234                 if (pen_release == -1)
 235                         break;
 236
 237                 udelay(10);
 238         }
 239
 240         /*
 241          * now the secondary core is starting up let it run its
 242          * calibrations, then wait for it to finish
 243          */
 244 fail:
 245         spin_unlock(&boot_lock);
 246
 247         return pen_release != -1 ? ret : 0;
 248 }
 249
 250 /*
 251  * Initialise the CPU possible map early - this describes the CPUs
 252  * which may be present or become present in the system.
 253  */
 254
 255 static void __init exynos_smp_init_cpus(void)
 256 {
 257         void __iomem *scu_base = scu_base_addr();
 258         unsigned int i, ncores;
 259
 260         if (read_cpuid_part() == ARM_CPU_PART_CORTEX_A9)
 261                 ncores = scu_base ? scu_get_core_count(scu_base) : 1;
 262         else
 263                 /*
 264                  * CPU Nodes are passed thru DT and set_cpu_possible
 265                  * is set by "arm_dt_init_cpu_maps".
 266                  */
 267                 return;
 268
 269         /* sanity check */
 270         if (ncores > nr_cpu_ids) {
 271                 pr_warn("SMP: %u cores greater than maximum (%u), clipping\n",
 272                         ncores, nr_cpu_ids);
 273                 ncores = nr_cpu_ids;
 274         }
 275
 276         for (i = 0; i < ncores; i++)
 277                 set_cpu_possible(i, true);
 278 }
 279
 280 static void __init exynos_smp_prepare_cpus(unsigned int max_cpus)
 281 {
 282         int i;
 283
 284         exynos_sysram_init();
 285
 286         if (read_cpuid_part() == ARM_CPU_PART_CORTEX_A9)
 287                 scu_enable(scu_base_addr());
 288
 289         /*
 290          * Write the address of secondary startup into the
 291          * system-wide flags register. The boot monitor waits
 292          * until it receives a soft interrupt, and then the
 293          * secondary CPU branches to this address.
 294          *
 295          * Try using firmware operation first and fall back to
 296          * boot register if it fails.
 297          */
 298         for (i = 1; i < max_cpus; ++i) {
 299                 unsigned long boot_addr;
 300                 u32 mpidr;
 301                 u32 core_id;
 302                 int ret;
 303
 304                 mpidr = cpu_logical_map(i);
 305                 core_id = MPIDR_AFFINITY_LEVEL(mpidr, 0);
 306                 boot_addr = virt_to_phys(exynos4_secondary_startup);
 307
 308                 ret = call_firmware_op(set_cpu_boot_addr, core_id, boot_addr);
 309                 if (ret && ret != -ENOSYS)
 310                         break;
 311                 if (ret == -ENOSYS) {
 312                         void __iomem *boot_reg = cpu_boot_reg(core_id);
 313
 314                         if (IS_ERR(boot_reg))
 315                                 break;
 316                         __raw_writel(boot_addr, boot_reg);
 317                 }
 318         }
 319 }
 320
 321 struct smp_operations exynos_smp_ops __initdata = {
 322         .smp_init_cpus          = exynos_smp_init_cpus,
 323         .smp_prepare_cpus       = exynos_smp_prepare_cpus,
 324         .smp_secondary_init     = exynos_secondary_init,
 325         .smp_boot_secondary     = exynos_boot_secondary,
 326 #ifdef CONFIG_HOTPLUG_CPU
 327         .cpu_die                = exynos_cpu_die,
 328 #endif
 329 };