arch/arm/boot/dts/armada-375-db.dts

   1 // SPDX-License-Identifier: (GPL-2.0+ OR MIT)
   2 /*
   3  * Device Tree file for Marvell Armada 375 evaluation board
   4  * (DB-88F6720)
   5  *
   6  *  Copyright (C) 2014 Marvell
   7  *
   8  * Gregory CLEMENT <gregory.clement@free-electrons.com>
   9  * Thomas Petazzoni <thomas.petazzoni@free-electrons.com>
  10  */
  11
  12 /dts-v1/;
  13 #include <dt-bindings/gpio/gpio.h>
  14 #include "armada-375.dtsi"
  15
  16 / {
  17         model = "Marvell Armada 375 Development Board";
  18         compatible = "marvell,a375-db", "marvell,armada375";
  19
  20         chosen {
  21                 stdout-path = "serial0:115200n8";
  22         };
  23
  24         memory@0 {
  25                 device_type = "memory";
  26                 reg = <0x00000000 0x40000000>; /* 1 GB */
  27         };
  28
  29         soc {
  30                 ranges = <MBUS_ID(0xf0, 0x01) 0 0xf1000000 0x100000
  31                           MBUS_ID(0x01, 0x1d) 0 0xfff00000 0x100000
  32                           MBUS_ID(0x09, 0x09) 0 0xf1100000 0x10000
  33                           MBUS_ID(0x09, 0x05) 0 0xf1110000 0x10000>;
  34
  35         };
  36 };
  37 &pciec {
  38         status = "okay";
  39 };
  40
  41 /*
  42  * The two PCIe units are accessible through
  43  * standard PCIe slots on the board.
  44  */
  45 &pcie0 {
  46         /* Port 0, Lane 0 */
  47         status = "okay";
  48 };
  49
  50 &pcie1 {
  51         /* Port 1, Lane 0 */
  52         status = "okay";
  53 };
  54
  55
  56 &spi0 {
  57         pinctrl-0 = <&spi0_pins>;
  58         pinctrl-names = "default";
  59
  60         /*
  61          * SPI conflicts with NAND, so we disable it here, and
  62          * select NAND as the enabled device by default.
  63          */
  64
  65         status = "disabled";
  66
  67         spi-flash@0 {
  68                 #address-cells = <1>;
  69                 #size-cells = <1>;
  70                 compatible = "n25q128a13", "jedec,spi-nor";
  71                 reg = <0>; /* Chip select 0 */
  72                 spi-max-frequency = <108000000>;
  73         };
  74 };
  75
  76 &i2c0 {
  77         status = "okay";
  78         clock-frequency = <100000>;
  79         pinctrl-0 = <&i2c0_pins>;
  80         pinctrl-names = "default";
  81 };
  82
  83 &i2c1 {
  84         status = "okay";
  85         clock-frequency = <100000>;
  86         pinctrl-0 = <&i2c1_pins>;
  87         pinctrl-names = "default";
  88 };
  89
  90 &uart0 {
  91         status = "okay";
  92 };
  93
  94 &pinctrl {
  95         sdio_st_pins: sdio-st-pins {
  96                 marvell,pins = "mpp44", "mpp45";
  97                 marvell,function = "gpio";
  98         };
  99 };
 100
 101 &sata {
 102         status = "okay";
 103         nr-ports = <2>;
 104 };
 105
 106 &nand {
 107         pinctrl-0 = <&nand_pins>;
 108         pinctrl-names = "default";
 109         status = "okay";
 110         num-cs = <1>;
 111         marvell,nand-keep-config;
 112         marvell,nand-enable-arbiter;
 113         nand-on-flash-bbt;
 114         nand-ecc-strength = <4>;
 115         nand-ecc-step-size = <512>;
 116
 117         partition@0 {
 118                 label = "U-Boot";
 119                 reg = <0 0x800000>;
 120         };
 121         partition@800000 {
 122                 label = "Linux";
 123                 reg = <0x800000 0x800000>;
 124         };
 125         partition@1000000 {
 126                 label = "Filesystem";
 127                 reg = <0x1000000 0x3f000000>;
 128         };
 129 };
 130
 131 &usb1 {
 132         status = "okay";
 133 };
 134
 135 &usb2 {
 136         status = "okay";
 137 };
 138
 139 &sdio {
 140         pinctrl-0 = <&sdio_pins &sdio_st_pins>;
 141         pinctrl-names = "default";
 142         status = "okay";
 143         cd-gpios = <&gpio1 12 GPIO_ACTIVE_HIGH>;
 144         wp-gpios = <&gpio1 13 GPIO_ACTIVE_HIGH>;
 145 };
 146
 147 &mdio {
 148         phy0: ethernet-phy@0 {
 149                 reg = <0>;
 150         };
 151
 152         phy3: ethernet-phy@3 {
 153                 reg = <3>;
 154         };
 155 };
 156
 157 &ethernet {
 158         status = "okay";
 159 };
 160
 161
 162 &eth0 {
 163         status = "okay";
 164         phy = <&phy0>;
 165         phy-mode = "rgmii-id";
 166 };
 167
 168 &eth1 {
 169         status = "okay";
 170         phy = <&phy3>;
 171         phy-mode = "gmii";
 172 };