arch/arm/Kconfig

   1 # SPDX-License-Identifier: GPL-2.0
   2 config ARM
   3         bool
   4         default y
   5         select ARCH_CLOCKSOURCE_DATA
   6         select ARCH_DISCARD_MEMBLOCK if !HAVE_ARCH_PFN_VALID && !KEXEC
   7         select ARCH_HAS_DEBUG_VIRTUAL if MMU
   8         select ARCH_HAS_DEVMEM_IS_ALLOWED
   9         select ARCH_HAS_ELF_RANDOMIZE
  10         select ARCH_HAS_FORTIFY_SOURCE
  11         select ARCH_HAS_KCOV
  12         select ARCH_HAS_MEMBARRIER_SYNC_CORE
  13         select ARCH_HAS_PTE_SPECIAL if ARM_LPAE
  14         select ARCH_HAS_PHYS_TO_DMA
  15         select ARCH_HAS_SET_MEMORY
  16         select ARCH_HAS_STRICT_KERNEL_RWX if MMU && !XIP_KERNEL
  17         select ARCH_HAS_STRICT_MODULE_RWX if MMU
  18         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
  19         select ARCH_HAVE_CUSTOM_GPIO_H
  20         select ARCH_HAS_GCOV_PROFILE_ALL
  21         select ARCH_MIGHT_HAVE_PC_PARPORT
  22         select ARCH_OPTIONAL_KERNEL_RWX if ARCH_HAS_STRICT_KERNEL_RWX
  23         select ARCH_OPTIONAL_KERNEL_RWX_DEFAULT if CPU_V7
  24         select ARCH_SUPPORTS_ATOMIC_RMW
  25         select ARCH_USE_BUILTIN_BSWAP
  26         select ARCH_USE_CMPXCHG_LOCKREF
  27         select ARCH_WANT_IPC_PARSE_VERSION
  28         select BUILDTIME_EXTABLE_SORT if MMU
  29         select CLONE_BACKWARDS
  30         select CPU_PM if (SUSPEND || CPU_IDLE)
  31         select DCACHE_WORD_ACCESS if HAVE_EFFICIENT_UNALIGNED_ACCESS
  32         select DMA_DIRECT_OPS if !MMU
  33         select EDAC_SUPPORT
  34         select EDAC_ATOMIC_SCRUB
  35         select GENERIC_ALLOCATOR
  36         select GENERIC_ARCH_TOPOLOGY if ARM_CPU_TOPOLOGY
  37         select GENERIC_ATOMIC64 if (CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI)
  38         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
  39         select GENERIC_CPU_AUTOPROBE
  40         select GENERIC_EARLY_IOREMAP
  41         select GENERIC_IDLE_POLL_SETUP
  42         select GENERIC_IRQ_PROBE
  43         select GENERIC_IRQ_SHOW
  44         select GENERIC_IRQ_SHOW_LEVEL
  45         select GENERIC_PCI_IOMAP
  46         select GENERIC_SCHED_CLOCK
  47         select GENERIC_SMP_IDLE_THREAD
  48         select GENERIC_STRNCPY_FROM_USER
  49         select GENERIC_STRNLEN_USER
  50         select HANDLE_DOMAIN_IRQ
  51         select HARDIRQS_SW_RESEND
  52         select HAVE_ARCH_AUDITSYSCALL if (AEABI && !OABI_COMPAT)
  53         select HAVE_ARCH_BITREVERSE if (CPU_32v7M || CPU_32v7) && !CPU_32v6
  54         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL && !CPU_ENDIAN_BE32 && MMU
  55         select HAVE_ARCH_KGDB if !CPU_ENDIAN_BE32 && MMU
  56         select HAVE_ARCH_MMAP_RND_BITS if MMU
  57         select HAVE_ARCH_SECCOMP_FILTER if (AEABI && !OABI_COMPAT)
  58         select HAVE_ARCH_THREAD_STRUCT_WHITELIST
  59         select HAVE_ARCH_TRACEHOOK
  60         select HAVE_ARM_SMCCC if CPU_V7
  61         select HAVE_EBPF_JIT if !CPU_ENDIAN_BE32
  62         select HAVE_CONTEXT_TRACKING
  63         select HAVE_C_RECORDMCOUNT
  64         select HAVE_DEBUG_KMEMLEAK
  65         select HAVE_DMA_CONTIGUOUS if MMU
  66         select HAVE_DYNAMIC_FTRACE if (!XIP_KERNEL) && !CPU_ENDIAN_BE32 && MMU
  67         select HAVE_DYNAMIC_FTRACE_WITH_REGS if HAVE_DYNAMIC_FTRACE
  68         select HAVE_EFFICIENT_UNALIGNED_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && MMU
  69         select HAVE_EXIT_THREAD
  70         select HAVE_FTRACE_MCOUNT_RECORD if (!XIP_KERNEL)
  71         select HAVE_FUNCTION_GRAPH_TRACER if (!THUMB2_KERNEL)
  72         select HAVE_FUNCTION_TRACER if (!XIP_KERNEL)
  73         select HAVE_GCC_PLUGINS
  74         select HAVE_GENERIC_DMA_COHERENT
  75         select HAVE_HW_BREAKPOINT if (PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7))
  76         select HAVE_IDE if PCI || ISA || PCMCIA
  77         select HAVE_IRQ_TIME_ACCOUNTING
  78         select HAVE_KERNEL_GZIP
  79         select HAVE_KERNEL_LZ4
  80         select HAVE_KERNEL_LZMA
  81         select HAVE_KERNEL_LZO
  82         select HAVE_KERNEL_XZ
  83         select HAVE_KPROBES if !XIP_KERNEL && !CPU_ENDIAN_BE32 && !CPU_V7M
  84         select HAVE_KRETPROBES if (HAVE_KPROBES)
  85         select HAVE_MEMBLOCK
  86         select HAVE_MOD_ARCH_SPECIFIC
  87         select HAVE_NMI
  88         select HAVE_OPROFILE if (HAVE_PERF_EVENTS)
  89         select HAVE_OPTPROBES if !THUMB2_KERNEL
  90         select HAVE_PERF_EVENTS
  91         select HAVE_PERF_REGS
  92         select HAVE_PERF_USER_STACK_DUMP
  93         select HAVE_RCU_TABLE_FREE if (SMP && ARM_LPAE)
  94         select HAVE_REGS_AND_STACK_ACCESS_API
  95         select HAVE_RSEQ
  96         select HAVE_STACKPROTECTOR
  97         select HAVE_SYSCALL_TRACEPOINTS
  98         select HAVE_UID16
  99         select HAVE_VIRT_CPU_ACCOUNTING_GEN
 100         select IRQ_FORCED_THREADING
 101         select MODULES_USE_ELF_REL
 102         select NEED_DMA_MAP_STATE
 103         select NO_BOOTMEM
 104         select OF_EARLY_FLATTREE if OF
 105         select OF_RESERVED_MEM if OF
 106         select OLD_SIGACTION
 107         select OLD_SIGSUSPEND3
 108         select PERF_USE_VMALLOC
 109         select REFCOUNT_FULL
 110         select RTC_LIB
 111         select SYS_SUPPORTS_APM_EMULATION
 112         # Above selects are sorted alphabetically; please add new ones
 113         # according to that.  Thanks.
 114         help
 115           The ARM series is a line of low-power-consumption RISC chip designs
 116           licensed by ARM Ltd and targeted at embedded applications and
 117           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
 118           manufactured, but legacy ARM-based PC hardware remains popular in
 119           Europe.  There is an ARM Linux project with a web page at
 120           <http://www.arm.linux.org.uk/>.
 121
 122 config ARM_HAS_SG_CHAIN
 123         select ARCH_HAS_SG_CHAIN
 124         bool
 125
 126 config ARM_DMA_USE_IOMMU
 127         bool
 128         select ARM_HAS_SG_CHAIN
 129         select NEED_SG_DMA_LENGTH
 130
 131 if ARM_DMA_USE_IOMMU
 132
 133 config ARM_DMA_IOMMU_ALIGNMENT
 134         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
 135         range 4 9
 136         default 8
 137         help
 138           DMA mapping framework by default aligns all buffers to the smallest
 139           PAGE_SIZE order which is greater than or equal to the requested buffer
 140           size. This works well for buffers up to a few hundreds kilobytes, but
 141           for larger buffers it just a waste of address space. Drivers which has
 142           relatively small addressing window (like 64Mib) might run out of
 143           virtual space with just a few allocations.
 144
 145           With this parameter you can specify the maximum PAGE_SIZE order for
 146           DMA IOMMU buffers. Larger buffers will be aligned only to this
 147           specified order. The order is expressed as a power of two multiplied
 148           by the PAGE_SIZE.
 149
 150 endif
 151
 152 config MIGHT_HAVE_PCI
 153         bool
 154
 155 config SYS_SUPPORTS_APM_EMULATION
 156         bool
 157
 158 config HAVE_TCM
 159         bool
 160         select GENERIC_ALLOCATOR
 161
 162 config HAVE_PROC_CPU
 163         bool
 164
 165 config NO_IOPORT_MAP
 166         bool
 167
 168 config EISA
 169         bool
 170         ---help---
 171           The Extended Industry Standard Architecture (EISA) bus was
 172           developed as an open alternative to the IBM MicroChannel bus.
 173
 174           The EISA bus provided some of the features of the IBM MicroChannel
 175           bus while maintaining backward compatibility with cards made for
 176           the older ISA bus.  The EISA bus saw limited use between 1988 and
 177           1995 when it was made obsolete by the PCI bus.
 178
 179           Say Y here if you are building a kernel for an EISA-based machine.
 180
 181           Otherwise, say N.
 182
 183 config SBUS
 184         bool
 185
 186 config STACKTRACE_SUPPORT
 187         bool
 188         default y
 189
 190 config LOCKDEP_SUPPORT
 191         bool
 192         default y
 193
 194 config TRACE_IRQFLAGS_SUPPORT
 195         bool
 196         default !CPU_V7M
 197
 198 config RWSEM_XCHGADD_ALGORITHM
 199         bool
 200         default y
 201
 202 config ARCH_HAS_ILOG2_U32
 203         bool
 204
 205 config ARCH_HAS_ILOG2_U64
 206         bool
 207
 208 config ARCH_HAS_BANDGAP
 209         bool
 210
 211 config FIX_EARLYCON_MEM
 212         def_bool y if MMU
 213
 214 config GENERIC_HWEIGHT
 215         bool
 216         default y
 217
 218 config GENERIC_CALIBRATE_DELAY
 219         bool
 220         default y
 221
 222 config ARCH_MAY_HAVE_PC_FDC
 223         bool
 224
 225 config ZONE_DMA
 226         bool
 227
 228 config ARCH_SUPPORTS_UPROBES
 229         def_bool y
 230
 231 config ARCH_HAS_DMA_SET_COHERENT_MASK
 232         bool
 233
 234 config GENERIC_ISA_DMA
 235         bool
 236
 237 config FIQ
 238         bool
 239
 240 config NEED_RET_TO_USER
 241         bool
 242
 243 config ARCH_MTD_XIP
 244         bool
 245
 246 config ARM_PATCH_PHYS_VIRT
 247         bool "Patch physical to virtual translations at runtime" if EMBEDDED
 248         default y
 249         depends on !XIP_KERNEL && MMU
 250         help
 251           Patch phys-to-virt and virt-to-phys translation functions at
 252           boot and module load time according to the position of the
 253           kernel in system memory.
 254
 255           This can only be used with non-XIP MMU kernels where the base
 256           of physical memory is at a 16MB boundary.
 257
 258           Only disable this option if you know that you do not require
 259           this feature (eg, building a kernel for a single machine) and
 260           you need to shrink the kernel to the minimal size.
 261
 262 config NEED_MACH_IO_H
 263         bool
 264         help
 265           Select this when mach/io.h is required to provide special
 266           definitions for this platform.  The need for mach/io.h should
 267           be avoided when possible.
 268
 269 config NEED_MACH_MEMORY_H
 270         bool
 271         help
 272           Select this when mach/memory.h is required to provide special
 273           definitions for this platform.  The need for mach/memory.h should
 274           be avoided when possible.
 275
 276 config PHYS_OFFSET
 277         hex "Physical address of main memory" if MMU
 278         depends on !ARM_PATCH_PHYS_VIRT
 279         default DRAM_BASE if !MMU
 280         default 0x00000000 if ARCH_EBSA110 || \
 281                         ARCH_FOOTBRIDGE || \
 282                         ARCH_INTEGRATOR || \
 283                         ARCH_IOP13XX || \
 284                         ARCH_KS8695 || \
 285                         ARCH_REALVIEW
 286         default 0x10000000 if ARCH_OMAP1 || ARCH_RPC
 287         default 0x20000000 if ARCH_S5PV210
 288         default 0xc0000000 if ARCH_SA1100
 289         help
 290           Please provide the physical address corresponding to the
 291           location of main memory in your system.
 292
 293 config GENERIC_BUG
 294         def_bool y
 295         depends on BUG
 296
 297 config PGTABLE_LEVELS
 298         int
 299         default 3 if ARM_LPAE
 300         default 2
 301
 302 menu "System Type"
 303
 304 config MMU
 305         bool "MMU-based Paged Memory Management Support"
 306         default y
 307         help
 308           Select if you want MMU-based virtualised addressing space
 309           support by paged memory management. If unsure, say 'Y'.
 310
 311 config ARCH_MMAP_RND_BITS_MIN
 312         default 8
 313
 314 config ARCH_MMAP_RND_BITS_MAX
 315         default 14 if PAGE_OFFSET=0x40000000
 316         default 15 if PAGE_OFFSET=0x80000000
 317         default 16
 318
 319 #
 320 # The "ARM system type" choice list is ordered alphabetically by option
 321 # text.  Please add new entries in the option alphabetic order.
 322 #
 323 choice
 324         prompt "ARM system type"
 325         default ARM_SINGLE_ARMV7M if !MMU
 326         default ARCH_MULTIPLATFORM if MMU
 327
 328 config ARCH_MULTIPLATFORM
 329         bool "Allow multiple platforms to be selected"
 330         depends on MMU
 331         select ARM_HAS_SG_CHAIN
 332         select ARM_PATCH_PHYS_VIRT
 333         select AUTO_ZRELADDR
 334         select TIMER_OF
 335         select COMMON_CLK
 336         select GENERIC_CLOCKEVENTS
 337         select GENERIC_IRQ_MULTI_HANDLER
 338         select MIGHT_HAVE_PCI
 339         select PCI_DOMAINS if PCI
 340         select SPARSE_IRQ
 341         select USE_OF
 342
 343 config ARM_SINGLE_ARMV7M
 344         bool "ARMv7-M based platforms (Cortex-M0/M3/M4)"
 345         depends on !MMU
 346         select ARM_NVIC
 347         select AUTO_ZRELADDR
 348         select TIMER_OF
 349         select COMMON_CLK
 350         select CPU_V7M
 351         select GENERIC_CLOCKEVENTS
 352         select NO_IOPORT_MAP
 353         select SPARSE_IRQ
 354         select USE_OF
 355
 356 config ARCH_EBSA110
 357         bool "EBSA-110"
 358         select ARCH_USES_GETTIMEOFFSET
 359         select CPU_SA110
 360         select ISA
 361         select NEED_MACH_IO_H
 362         select NEED_MACH_MEMORY_H
 363         select NO_IOPORT_MAP
 364         help
 365           This is an evaluation board for the StrongARM processor available
 366           from Digital. It has limited hardware on-board, including an
 367           Ethernet interface, two PCMCIA sockets, two serial ports and a
 368           parallel port.
 369
 370 config ARCH_EP93XX
 371         bool "EP93xx-based"
 372         select ARCH_SPARSEMEM_ENABLE
 373         select ARM_AMBA
 374         imply ARM_PATCH_PHYS_VIRT
 375         select ARM_VIC
 376         select AUTO_ZRELADDR
 377         select CLKDEV_LOOKUP
 378         select CLKSRC_MMIO
 379         select CPU_ARM920T
 380         select GENERIC_CLOCKEVENTS
 381         select GPIOLIB
 382         help
 383           This enables support for the Cirrus EP93xx series of CPUs.
 384
 385 config ARCH_FOOTBRIDGE
 386         bool "FootBridge"
 387         select CPU_SA110
 388         select FOOTBRIDGE
 389         select GENERIC_CLOCKEVENTS
 390         select HAVE_IDE
 391         select NEED_MACH_IO_H if !MMU
 392         select NEED_MACH_MEMORY_H
 393         help
 394           Support for systems based on the DC21285 companion chip
 395           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
 396
 397 config ARCH_NETX
 398         bool "Hilscher NetX based"
 399         select ARM_VIC
 400         select CLKSRC_MMIO
 401         select CPU_ARM926T
 402         select GENERIC_CLOCKEVENTS
 403         help
 404           This enables support for systems based on the Hilscher NetX Soc
 405
 406 config ARCH_IOP13XX
 407         bool "IOP13xx-based"
 408         depends on MMU
 409         select CPU_XSC3
 410         select NEED_MACH_MEMORY_H
 411         select NEED_RET_TO_USER
 412         select PCI
 413         select PLAT_IOP
 414         select VMSPLIT_1G
 415         select SPARSE_IRQ
 416         help
 417           Support for Intel's IOP13XX (XScale) family of processors.
 418
 419 config ARCH_IOP32X
 420         bool "IOP32x-based"
 421         depends on MMU
 422         select CPU_XSCALE
 423         select GPIO_IOP
 424         select GPIOLIB
 425         select NEED_RET_TO_USER
 426         select PCI
 427         select PLAT_IOP
 428         help
 429           Support for Intel's 80219 and IOP32X (XScale) family of
 430           processors.
 431
 432 config ARCH_IOP33X
 433         bool "IOP33x-based"
 434         depends on MMU
 435         select CPU_XSCALE
 436         select GPIO_IOP
 437         select GPIOLIB
 438         select NEED_RET_TO_USER
 439         select PCI
 440         select PLAT_IOP
 441         help
 442           Support for Intel's IOP33X (XScale) family of processors.
 443
 444 config ARCH_IXP4XX
 445         bool "IXP4xx-based"
 446         depends on MMU
 447         select ARCH_HAS_DMA_SET_COHERENT_MASK
 448         select ARCH_SUPPORTS_BIG_ENDIAN
 449         select CLKSRC_MMIO
 450         select CPU_XSCALE
 451         select DMABOUNCE if PCI
 452         select GENERIC_CLOCKEVENTS
 453         select GPIOLIB
 454         select MIGHT_HAVE_PCI
 455         select NEED_MACH_IO_H
 456         select USB_EHCI_BIG_ENDIAN_DESC
 457         select USB_EHCI_BIG_ENDIAN_MMIO
 458         help
 459           Support for Intel's IXP4XX (XScale) family of processors.
 460
 461 config ARCH_DOVE
 462         bool "Marvell Dove"
 463         select CPU_PJ4
 464         select GENERIC_CLOCKEVENTS
 465         select GENERIC_IRQ_MULTI_HANDLER
 466         select GPIOLIB
 467         select MIGHT_HAVE_PCI
 468         select MVEBU_MBUS
 469         select PINCTRL
 470         select PINCTRL_DOVE
 471         select PLAT_ORION_LEGACY
 472         select SPARSE_IRQ
 473         select PM_GENERIC_DOMAINS if PM
 474         help
 475           Support for the Marvell Dove SoC 88AP510
 476
 477 config ARCH_KS8695
 478         bool "Micrel/Kendin KS8695"
 479         select CLKSRC_MMIO
 480         select CPU_ARM922T
 481         select GENERIC_CLOCKEVENTS
 482         select GPIOLIB
 483         select NEED_MACH_MEMORY_H
 484         help
 485           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
 486           System-on-Chip devices.
 487
 488 config ARCH_W90X900
 489         bool "Nuvoton W90X900 CPU"
 490         select CLKDEV_LOOKUP
 491         select CLKSRC_MMIO
 492         select CPU_ARM926T
 493         select GENERIC_CLOCKEVENTS
 494         select GPIOLIB
 495         help
 496           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
 497           At present, the w90x900 has been renamed nuc900, regarding
 498           the ARM series product line, you can login the following
 499           link address to know more.
 500
 501           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
 502                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
 503
 504 config ARCH_LPC32XX
 505         bool "NXP LPC32XX"
 506         select ARM_AMBA
 507         select CLKDEV_LOOKUP
 508         select CLKSRC_LPC32XX
 509         select COMMON_CLK
 510         select CPU_ARM926T
 511         select GENERIC_CLOCKEVENTS
 512         select GENERIC_IRQ_MULTI_HANDLER
 513         select GPIOLIB
 514         select SPARSE_IRQ
 515         select USE_OF
 516         help
 517           Support for the NXP LPC32XX family of processors
 518
 519 config ARCH_PXA
 520         bool "PXA2xx/PXA3xx-based"
 521         depends on MMU
 522         select ARCH_MTD_XIP
 523         select ARM_CPU_SUSPEND if PM
 524         select AUTO_ZRELADDR
 525         select COMMON_CLK
 526         select CLKDEV_LOOKUP
 527         select CLKSRC_PXA
 528         select CLKSRC_MMIO
 529         select TIMER_OF
 530         select CPU_XSCALE if !CPU_XSC3
 531         select GENERIC_CLOCKEVENTS
 532         select GENERIC_IRQ_MULTI_HANDLER
 533         select GPIO_PXA
 534         select GPIOLIB
 535         select HAVE_IDE
 536         select IRQ_DOMAIN
 537         select PLAT_PXA
 538         select SPARSE_IRQ
 539         help
 540           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
 541
 542 config ARCH_RPC
 543         bool "RiscPC"
 544         depends on MMU
 545         select ARCH_ACORN
 546         select ARCH_MAY_HAVE_PC_FDC
 547         select ARCH_SPARSEMEM_ENABLE
 548         select ARCH_USES_GETTIMEOFFSET
 549         select CPU_SA110
 550         select FIQ
 551         select HAVE_IDE
 552         select HAVE_PATA_PLATFORM
 553         select ISA_DMA_API
 554         select NEED_MACH_IO_H
 555         select NEED_MACH_MEMORY_H
 556         select NO_IOPORT_MAP
 557         help
 558           On the Acorn Risc-PC, Linux can support the internal IDE disk and
 559           CD-ROM interface, serial and parallel port, and the floppy drive.
 560
 561 config ARCH_SA1100
 562         bool "SA1100-based"
 563         select ARCH_MTD_XIP
 564         select ARCH_SPARSEMEM_ENABLE
 565         select CLKDEV_LOOKUP
 566         select CLKSRC_MMIO
 567         select CLKSRC_PXA
 568         select TIMER_OF if OF
 569         select CPU_FREQ
 570         select CPU_SA1100
 571         select GENERIC_CLOCKEVENTS
 572         select GENERIC_IRQ_MULTI_HANDLER
 573         select GPIOLIB
 574         select HAVE_IDE
 575         select IRQ_DOMAIN
 576         select ISA
 577         select NEED_MACH_MEMORY_H
 578         select SPARSE_IRQ
 579         help
 580           Support for StrongARM 11x0 based boards.
 581
 582 config ARCH_S3C24XX
 583         bool "Samsung S3C24XX SoCs"
 584         select ATAGS
 585         select CLKDEV_LOOKUP
 586         select CLKSRC_SAMSUNG_PWM
 587         select GENERIC_CLOCKEVENTS
 588         select GPIO_SAMSUNG
 589         select GPIOLIB
 590         select GENERIC_IRQ_MULTI_HANDLER
 591         select HAVE_S3C2410_I2C if I2C
 592         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 593         select HAVE_S3C_RTC if RTC_CLASS
 594         select NEED_MACH_IO_H
 595         select SAMSUNG_ATAGS
 596         select USE_OF
 597         help
 598           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
 599           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
 600           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
 601           Samsung SMDK2410 development board (and derivatives).
 602
 603 config ARCH_DAVINCI
 604         bool "TI DaVinci"
 605         select ARCH_HAS_HOLES_MEMORYMODEL
 606         select CLKDEV_LOOKUP
 607         select CPU_ARM926T
 608         select GENERIC_ALLOCATOR
 609         select GENERIC_CLOCKEVENTS
 610         select GENERIC_IRQ_CHIP
 611         select GPIOLIB
 612         select HAVE_IDE
 613         select USE_OF
 614         select ZONE_DMA
 615         help
 616           Support for TI's DaVinci platform.
 617
 618 config ARCH_OMAP1
 619         bool "TI OMAP1"
 620         depends on MMU
 621         select ARCH_HAS_HOLES_MEMORYMODEL
 622         select ARCH_OMAP
 623         select CLKDEV_LOOKUP
 624         select CLKSRC_MMIO
 625         select GENERIC_CLOCKEVENTS
 626         select GENERIC_IRQ_CHIP
 627         select GENERIC_IRQ_MULTI_HANDLER
 628         select GPIOLIB
 629         select HAVE_IDE
 630         select IRQ_DOMAIN
 631         select NEED_MACH_IO_H if PCCARD
 632         select NEED_MACH_MEMORY_H
 633         select SPARSE_IRQ
 634         help
 635           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
 636
 637 endchoice
 638
 639 menu "Multiple platform selection"
 640         depends on ARCH_MULTIPLATFORM
 641
 642 comment "CPU Core family selection"
 643
 644 config ARCH_MULTI_V4
 645         bool "ARMv4 based platforms (FA526)"
 646         depends on !ARCH_MULTI_V6_V7
 647         select ARCH_MULTI_V4_V5
 648         select CPU_FA526
 649
 650 config ARCH_MULTI_V4T
 651         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
 652         depends on !ARCH_MULTI_V6_V7
 653         select ARCH_MULTI_V4_V5
 654         select CPU_ARM920T if !(CPU_ARM7TDMI || CPU_ARM720T || \
 655                 CPU_ARM740T || CPU_ARM9TDMI || CPU_ARM922T || \
 656                 CPU_ARM925T || CPU_ARM940T)
 657
 658 config ARCH_MULTI_V5
 659         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
 660         depends on !ARCH_MULTI_V6_V7
 661         select ARCH_MULTI_V4_V5
 662         select CPU_ARM926T if !(CPU_ARM946E || CPU_ARM1020 || \
 663                 CPU_ARM1020E || CPU_ARM1022 || CPU_ARM1026 || \
 664                 CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_FEROCEON)
 665
 666 config ARCH_MULTI_V4_V5
 667         bool
 668
 669 config ARCH_MULTI_V6
 670         bool "ARMv6 based platforms (ARM11)"
 671         select ARCH_MULTI_V6_V7
 672         select CPU_V6K
 673
 674 config ARCH_MULTI_V7
 675         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
 676         default y
 677         select ARCH_MULTI_V6_V7
 678         select CPU_V7
 679         select HAVE_SMP
 680
 681 config ARCH_MULTI_V6_V7
 682         bool
 683         select MIGHT_HAVE_CACHE_L2X0
 684
 685 config ARCH_MULTI_CPU_AUTO
 686         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
 687         select ARCH_MULTI_V5
 688
 689 endmenu
 690
 691 config ARCH_VIRT
 692         bool "Dummy Virtual Machine"
 693         depends on ARCH_MULTI_V7
 694         select ARM_AMBA
 695         select ARM_GIC
 696         select ARM_GIC_V2M if PCI
 697         select ARM_GIC_V3
 698         select ARM_GIC_V3_ITS if PCI
 699         select ARM_PSCI
 700         select HAVE_ARM_ARCH_TIMER
 701
 702 #
 703 # This is sorted alphabetically by mach-* pathname.  However, plat-*
 704 # Kconfigs may be included either alphabetically (according to the
 705 # plat- suffix) or along side the corresponding mach-* source.
 706 #
 707 source "arch/arm/mach-actions/Kconfig"
 708
 709 source "arch/arm/mach-alpine/Kconfig"
 710
 711 source "arch/arm/mach-artpec/Kconfig"
 712
 713 source "arch/arm/mach-asm9260/Kconfig"
 714
 715 source "arch/arm/mach-aspeed/Kconfig"
 716
 717 source "arch/arm/mach-at91/Kconfig"
 718
 719 source "arch/arm/mach-axxia/Kconfig"
 720
 721 source "arch/arm/mach-bcm/Kconfig"
 722
 723 source "arch/arm/mach-berlin/Kconfig"
 724
 725 source "arch/arm/mach-clps711x/Kconfig"
 726
 727 source "arch/arm/mach-cns3xxx/Kconfig"
 728
 729 source "arch/arm/mach-davinci/Kconfig"
 730
 731 source "arch/arm/mach-digicolor/Kconfig"
 732
 733 source "arch/arm/mach-dove/Kconfig"
 734
 735 source "arch/arm/mach-ep93xx/Kconfig"
 736
 737 source "arch/arm/mach-exynos/Kconfig"
 738 source "arch/arm/plat-samsung/Kconfig"
 739
 740 source "arch/arm/mach-footbridge/Kconfig"
 741
 742 source "arch/arm/mach-gemini/Kconfig"
 743
 744 source "arch/arm/mach-highbank/Kconfig"
 745
 746 source "arch/arm/mach-hisi/Kconfig"
 747
 748 source "arch/arm/mach-imx/Kconfig"
 749
 750 source "arch/arm/mach-integrator/Kconfig"
 751
 752 source "arch/arm/mach-iop13xx/Kconfig"
 753
 754 source "arch/arm/mach-iop32x/Kconfig"
 755
 756 source "arch/arm/mach-iop33x/Kconfig"
 757
 758 source "arch/arm/mach-ixp4xx/Kconfig"
 759
 760 source "arch/arm/mach-keystone/Kconfig"
 761
 762 source "arch/arm/mach-ks8695/Kconfig"
 763
 764 source "arch/arm/mach-mediatek/Kconfig"
 765
 766 source "arch/arm/mach-meson/Kconfig"
 767
 768 source "arch/arm/mach-mmp/Kconfig"
 769
 770 source "arch/arm/mach-moxart/Kconfig"
 771
 772 source "arch/arm/mach-mv78xx0/Kconfig"
 773
 774 source "arch/arm/mach-mvebu/Kconfig"
 775
 776 source "arch/arm/mach-mxs/Kconfig"
 777
 778 source "arch/arm/mach-netx/Kconfig"
 779
 780 source "arch/arm/mach-nomadik/Kconfig"
 781
 782 source "arch/arm/mach-npcm/Kconfig"
 783
 784 source "arch/arm/mach-nspire/Kconfig"
 785
 786 source "arch/arm/plat-omap/Kconfig"
 787
 788 source "arch/arm/mach-omap1/Kconfig"
 789
 790 source "arch/arm/mach-omap2/Kconfig"
 791
 792 source "arch/arm/mach-orion5x/Kconfig"
 793
 794 source "arch/arm/mach-oxnas/Kconfig"
 795
 796 source "arch/arm/mach-picoxcell/Kconfig"
 797
 798 source "arch/arm/mach-prima2/Kconfig"
 799
 800 source "arch/arm/mach-pxa/Kconfig"
 801 source "arch/arm/plat-pxa/Kconfig"
 802
 803 source "arch/arm/mach-qcom/Kconfig"
 804
 805 source "arch/arm/mach-realview/Kconfig"
 806
 807 source "arch/arm/mach-rockchip/Kconfig"
 808
 809 source "arch/arm/mach-s3c24xx/Kconfig"
 810
 811 source "arch/arm/mach-s3c64xx/Kconfig"
 812
 813 source "arch/arm/mach-s5pv210/Kconfig"
 814
 815 source "arch/arm/mach-sa1100/Kconfig"
 816
 817 source "arch/arm/mach-shmobile/Kconfig"
 818
 819 source "arch/arm/mach-socfpga/Kconfig"
 820
 821 source "arch/arm/mach-spear/Kconfig"
 822
 823 source "arch/arm/mach-sti/Kconfig"
 824
 825 source "arch/arm/mach-stm32/Kconfig"
 826
 827 source "arch/arm/mach-sunxi/Kconfig"
 828
 829 source "arch/arm/mach-tango/Kconfig"
 830
 831 source "arch/arm/mach-tegra/Kconfig"
 832
 833 source "arch/arm/mach-u300/Kconfig"
 834
 835 source "arch/arm/mach-uniphier/Kconfig"
 836
 837 source "arch/arm/mach-ux500/Kconfig"
 838
 839 source "arch/arm/mach-versatile/Kconfig"
 840
 841 source "arch/arm/mach-vexpress/Kconfig"
 842 source "arch/arm/plat-versatile/Kconfig"
 843
 844 source "arch/arm/mach-vt8500/Kconfig"
 845
 846 source "arch/arm/mach-w90x900/Kconfig"
 847
 848 source "arch/arm/mach-zx/Kconfig"
 849
 850 source "arch/arm/mach-zynq/Kconfig"
 851
 852 # ARMv7-M architecture
 853 config ARCH_EFM32
 854         bool "Energy Micro efm32"
 855         depends on ARM_SINGLE_ARMV7M
 856         select GPIOLIB
 857         help
 858           Support for Energy Micro's (now Silicon Labs) efm32 Giant Gecko
 859           processors.
 860
 861 config ARCH_LPC18XX
 862         bool "NXP LPC18xx/LPC43xx"
 863         depends on ARM_SINGLE_ARMV7M
 864         select ARCH_HAS_RESET_CONTROLLER
 865         select ARM_AMBA
 866         select CLKSRC_LPC32XX
 867         select PINCTRL
 868         help
 869           Support for NXP's LPC18xx Cortex-M3 and LPC43xx Cortex-M4
 870           high performance microcontrollers.
 871
 872 config ARCH_MPS2
 873         bool "ARM MPS2 platform"
 874         depends on ARM_SINGLE_ARMV7M
 875         select ARM_AMBA
 876         select CLKSRC_MPS2
 877         help
 878           Support for Cortex-M Prototyping System (or V2M-MPS2) which comes
 879           with a range of available cores like Cortex-M3/M4/M7.
 880
 881           Please, note that depends which Application Note is used memory map
 882           for the platform may vary, so adjustment of RAM base might be needed.
 883
 884 # Definitions to make life easier
 885 config ARCH_ACORN
 886         bool
 887
 888 config PLAT_IOP
 889         bool
 890         select GENERIC_CLOCKEVENTS
 891
 892 config PLAT_ORION
 893         bool
 894         select CLKSRC_MMIO
 895         select COMMON_CLK
 896         select GENERIC_IRQ_CHIP
 897         select IRQ_DOMAIN
 898
 899 config PLAT_ORION_LEGACY
 900         bool
 901         select PLAT_ORION
 902
 903 config PLAT_PXA
 904         bool
 905
 906 config PLAT_VERSATILE
 907         bool
 908
 909 source "arch/arm/firmware/Kconfig"
 910
 911 source arch/arm/mm/Kconfig
 912
 913 config IWMMXT
 914         bool "Enable iWMMXt support"
 915         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4 || CPU_PJ4B
 916         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4 || CPU_PJ4B
 917         help
 918           Enable support for iWMMXt context switching at run time if
 919           running on a CPU that supports it.
 920
 921 if !MMU
 922 source "arch/arm/Kconfig-nommu"
 923 endif
 924
 925 config PJ4B_ERRATA_4742
 926         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
 927         depends on CPU_PJ4B && MACH_ARMADA_370
 928         default y
 929         help
 930           When coming out of either a Wait for Interrupt (WFI) or a Wait for
 931           Event (WFE) IDLE states, a specific timing sensitivity exists between
 932           the retiring WFI/WFE instructions and the newly issued subsequent
 933           instructions.  This sensitivity can result in a CPU hang scenario.
 934           Workaround:
 935           The software must insert either a Data Synchronization Barrier (DSB)
 936           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
 937           instruction
 938
 939 config ARM_ERRATA_326103
 940         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
 941         depends on CPU_V6
 942         help
 943           Executing a SWP instruction to read-only memory does not set bit 11
 944           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
 945           treat the access as a read, preventing a COW from occurring and
 946           causing the faulting task to livelock.
 947
 948 config ARM_ERRATA_411920
 949         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
 950         depends on CPU_V6 || CPU_V6K
 951         help
 952           Invalidation of the Instruction Cache operation can
 953           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
 954           It does not affect the MPCore. This option enables the ARM Ltd.
 955           recommended workaround.
 956
 957 config ARM_ERRATA_430973
 958         bool "ARM errata: Stale prediction on replaced interworking branch"
 959         depends on CPU_V7
 960         help
 961           This option enables the workaround for the 430973 Cortex-A8
 962           r1p* erratum. If a code sequence containing an ARM/Thumb
 963           interworking branch is replaced with another code sequence at the
 964           same virtual address, whether due to self-modifying code or virtual
 965           to physical address re-mapping, Cortex-A8 does not recover from the
 966           stale interworking branch prediction. This results in Cortex-A8
 967           executing the new code sequence in the incorrect ARM or Thumb state.
 968           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
 969           and also flushes the branch target cache at every context switch.
 970           Note that setting specific bits in the ACTLR register may not be
 971           available in non-secure mode.
 972
 973 config ARM_ERRATA_458693
 974         bool "ARM errata: Processor deadlock when a false hazard is created"
 975         depends on CPU_V7
 976         depends on !ARCH_MULTIPLATFORM
 977         help
 978           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
 979           erratum. For very specific sequences of memory operations, it is
 980           possible for a hazard condition intended for a cache line to instead
 981           be incorrectly associated with a different cache line. This false
 982           hazard might then cause a processor deadlock. The workaround enables
 983           the L1 caching of the NEON accesses and disables the PLD instruction
 984           in the ACTLR register. Note that setting specific bits in the ACTLR
 985           register may not be available in non-secure mode.
 986
 987 config ARM_ERRATA_460075
 988         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
 989         depends on CPU_V7
 990         depends on !ARCH_MULTIPLATFORM
 991         help
 992           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
 993           erratum. Any asynchronous access to the L2 cache may encounter a
 994           situation in which recent store transactions to the L2 cache are lost
 995           and overwritten with stale memory contents from external memory. The
 996           workaround disables the write-allocate mode for the L2 cache via the
 997           ACTLR register. Note that setting specific bits in the ACTLR register
 998           may not be available in non-secure mode.
 999
1000 config ARM_ERRATA_742230
1001         bool "ARM errata: DMB operation may be faulty"
1002         depends on CPU_V7 && SMP
1003         depends on !ARCH_MULTIPLATFORM
1004         help
1005           This option enables the workaround for the 742230 Cortex-A9
1006           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
1007           between two write operations may not ensure the correct visibility
1008           ordering of the two writes. This workaround sets a specific bit in
1009           the diagnostic register of the Cortex-A9 which causes the DMB
1010           instruction to behave as a DSB, ensuring the correct behaviour of
1011           the two writes.
1012
1013 config ARM_ERRATA_742231
1014         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1015         depends on CPU_V7 && SMP
1016         depends on !ARCH_MULTIPLATFORM
1017         help
1018           This option enables the workaround for the 742231 Cortex-A9
1019           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1020           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1021           accessing some data located in the same cache line, may get corrupted
1022           data due to bad handling of the address hazard when the line gets
1023           replaced from one of the CPUs at the same time as another CPU is
1024           accessing it. This workaround sets specific bits in the diagnostic
1025           register of the Cortex-A9 which reduces the linefill issuing
1026           capabilities of the processor.
1027
1028 config ARM_ERRATA_643719
1029         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
1030         depends on CPU_V7 && SMP
1031         default y
1032         help
1033           This option enables the workaround for the 643719 Cortex-A9 (prior to
1034           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
1035           register returns zero when it should return one. The workaround
1036           corrects this value, ensuring cache maintenance operations which use
1037           it behave as intended and avoiding data corruption.
1038
1039 config ARM_ERRATA_720789
1040         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1041         depends on CPU_V7
1042         help
1043           This option enables the workaround for the 720789 Cortex-A9 (prior to
1044           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1045           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1046           As a consequence of this erratum, some TLB entries which should be
1047           invalidated are not, resulting in an incoherency in the system page
1048           tables. The workaround changes the TLB flushing routines to invalidate
1049           entries regardless of the ASID.
1050
1051 config ARM_ERRATA_743622
1052         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1053         depends on CPU_V7
1054         depends on !ARCH_MULTIPLATFORM
1055         help
1056           This option enables the workaround for the 743622 Cortex-A9
1057           (r2p*) erratum. Under very rare conditions, a faulty
1058           optimisation in the Cortex-A9 Store Buffer may lead to data
1059           corruption. This workaround sets a specific bit in the diagnostic
1060           register of the Cortex-A9 which disables the Store Buffer
1061           optimisation, preventing the defect from occurring. This has no
1062           visible impact on the overall performance or power consumption of the
1063           processor.
1064
1065 config ARM_ERRATA_751472
1066         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1067         depends on CPU_V7
1068         depends on !ARCH_MULTIPLATFORM
1069         help
1070           This option enables the workaround for the 751472 Cortex-A9 (prior
1071           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1072           completion of a following broadcasted operation if the second
1073           operation is received by a CPU before the ICIALLUIS has completed,
1074           potentially leading to corrupted entries in the cache or TLB.
1075
1076 config ARM_ERRATA_754322
1077         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1078         depends on CPU_V7
1079         help
1080           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1081           r3p*) erratum. A speculative memory access may cause a page table walk
1082           which starts prior to an ASID switch but completes afterwards. This
1083           can populate the micro-TLB with a stale entry which may be hit with
1084           the new ASID. This workaround places two dsb instructions in the mm
1085           switching code so that no page table walks can cross the ASID switch.
1086
1087 config ARM_ERRATA_754327
1088         bool "ARM errata: no automatic Store Buffer drain"
1089         depends on CPU_V7 && SMP
1090         help
1091           This option enables the workaround for the 754327 Cortex-A9 (prior to
1092           r2p0) erratum. The Store Buffer does not have any automatic draining
1093           mechanism and therefore a livelock may occur if an external agent
1094           continuously polls a memory location waiting to observe an update.
1095           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1096           written polling loops from denying visibility of updates to memory.
1097
1098 config ARM_ERRATA_364296
1099         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1100         depends on CPU_V6
1101         help
1102           This options enables the workaround for the 364296 ARM1136
1103           r0p2 erratum (possible cache data corruption with
1104           hit-under-miss enabled). It sets the undocumented bit 31 in
1105           the auxiliary control register and the FI bit in the control
1106           register, thus disabling hit-under-miss without putting the
1107           processor into full low interrupt latency mode. ARM11MPCore
1108           is not affected.
1109
1110 config ARM_ERRATA_764369
1111         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1112         depends on CPU_V7 && SMP
1113         help
1114           This option enables the workaround for erratum 764369
1115           affecting Cortex-A9 MPCore with two or more processors (all
1116           current revisions). Under certain timing circumstances, a data
1117           cache line maintenance operation by MVA targeting an Inner
1118           Shareable memory region may fail to proceed up to either the
1119           Point of Coherency or to the Point of Unification of the
1120           system. This workaround adds a DSB instruction before the
1121           relevant cache maintenance functions and sets a specific bit
1122           in the diagnostic control register of the SCU.
1123
1124 config ARM_ERRATA_775420
1125        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1126        depends on CPU_V7
1127        help
1128          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1129          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1130          operation aborts with MMU exception, it might cause the processor
1131          to deadlock. This workaround puts DSB before executing ISB if
1132          an abort may occur on cache maintenance.
1133
1134 config ARM_ERRATA_798181
1135         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1136         depends on CPU_V7 && SMP
1137         help
1138           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1139           adequately shooting down all use of the old entries. This
1140           option enables the Linux kernel workaround for this erratum
1141           which sends an IPI to the CPUs that are running the same ASID
1142           as the one being invalidated.
1143
1144 config ARM_ERRATA_773022
1145         bool "ARM errata: incorrect instructions may be executed from loop buffer"
1146         depends on CPU_V7
1147         help
1148           This option enables the workaround for the 773022 Cortex-A15
1149           (up to r0p4) erratum. In certain rare sequences of code, the
1150           loop buffer may deliver incorrect instructions. This
1151           workaround disables the loop buffer to avoid the erratum.
1152
1153 config ARM_ERRATA_818325_852422
1154         bool "ARM errata: A12: some seqs of opposed cond code instrs => deadlock or corruption"
1155         depends on CPU_V7
1156         help
1157           This option enables the workaround for:
1158           - Cortex-A12 818325: Execution of an UNPREDICTABLE STR or STM
1159             instruction might deadlock.  Fixed in r0p1.
1160           - Cortex-A12 852422: Execution of a sequence of instructions might
1161             lead to either a data corruption or a CPU deadlock.  Not fixed in
1162             any Cortex-A12 cores yet.
1163           This workaround for all both errata involves setting bit[12] of the
1164           Feature Register. This bit disables an optimisation applied to a
1165           sequence of 2 instructions that use opposing condition codes.
1166
1167 config ARM_ERRATA_821420
1168         bool "ARM errata: A12: sequence of VMOV to core registers might lead to a dead lock"
1169         depends on CPU_V7
1170         help
1171           This option enables the workaround for the 821420 Cortex-A12
1172           (all revs) erratum. In very rare timing conditions, a sequence
1173           of VMOV to Core registers instructions, for which the second
1174           one is in the shadow of a branch or abort, can lead to a
1175           deadlock when the VMOV instructions are issued out-of-order.
1176
1177 config ARM_ERRATA_825619
1178         bool "ARM errata: A12: DMB NSHST/ISHST mixed ... might cause deadlock"
1179         depends on CPU_V7
1180         help
1181           This option enables the workaround for the 825619 Cortex-A12
1182           (all revs) erratum. Within rare timing constraints, executing a
1183           DMB NSHST or DMB ISHST instruction followed by a mix of Cacheable
1184           and Device/Strongly-Ordered loads and stores might cause deadlock
1185
1186 config ARM_ERRATA_852421
1187         bool "ARM errata: A17: DMB ST might fail to create order between stores"
1188         depends on CPU_V7
1189         help
1190           This option enables the workaround for the 852421 Cortex-A17
1191           (r1p0, r1p1, r1p2) erratum. Under very rare timing conditions,
1192           execution of a DMB ST instruction might fail to properly order
1193           stores from GroupA and stores from GroupB.
1194
1195 config ARM_ERRATA_852423
1196         bool "ARM errata: A17: some seqs of opposed cond code instrs => deadlock or corruption"
1197         depends on CPU_V7
1198         help
1199           This option enables the workaround for:
1200           - Cortex-A17 852423: Execution of a sequence of instructions might
1201             lead to either a data corruption or a CPU deadlock.  Not fixed in
1202             any Cortex-A17 cores yet.
1203           This is identical to Cortex-A12 erratum 852422.  It is a separate
1204           config option from the A12 erratum due to the way errata are checked
1205           for and handled.
1206
1207 endmenu
1208
1209 source "arch/arm/common/Kconfig"
1210
1211 menu "Bus support"
1212
1213 config ISA
1214         bool
1215         help
1216           Find out whether you have ISA slots on your motherboard.  ISA is the
1217           name of a bus system, i.e. the way the CPU talks to the other stuff
1218           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1219           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1220           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1221
1222 # Select ISA DMA controller support
1223 config ISA_DMA
1224         bool
1225         select ISA_DMA_API
1226
1227 # Select ISA DMA interface
1228 config ISA_DMA_API
1229         bool
1230
1231 config PCI
1232         bool "PCI support" if MIGHT_HAVE_PCI
1233         help
1234           Find out whether you have a PCI motherboard. PCI is the name of a
1235           bus system, i.e. the way the CPU talks to the other stuff inside
1236           your box. Other bus systems are ISA, EISA, MicroChannel (MCA) or
1237           VESA. If you have PCI, say Y, otherwise N.
1238
1239 config PCI_DOMAINS
1240         bool "Support for multiple PCI domains"
1241         depends on PCI
1242         help
1243           Enable PCI domains kernel management. Say Y if your machine
1244           has a PCI bus hierarchy that requires more than one PCI
1245           domain (aka segment) to be correctly managed. Say N otherwise.
1246
1247           If you don't know what to do here, say N.
1248
1249 config PCI_DOMAINS_GENERIC
1250         def_bool PCI_DOMAINS
1251
1252 config PCI_NANOENGINE
1253         bool "BSE nanoEngine PCI support"
1254         depends on SA1100_NANOENGINE
1255         help
1256           Enable PCI on the BSE nanoEngine board.
1257
1258 config PCI_SYSCALL
1259         def_bool PCI
1260
1261 config PCI_HOST_ITE8152
1262         bool
1263         depends on PCI && MACH_ARMCORE
1264         default y
1265         select DMABOUNCE
1266
1267 source "drivers/pci/Kconfig"
1268
1269 source "drivers/pcmcia/Kconfig"
1270
1271 endmenu
1272
1273 menu "Kernel Features"
1274
1275 config HAVE_SMP
1276         bool
1277         help
1278           This option should be selected by machines which have an SMP-
1279           capable CPU.
1280
1281           The only effect of this option is to make the SMP-related
1282           options available to the user for configuration.
1283
1284 config SMP
1285         bool "Symmetric Multi-Processing"
1286         depends on CPU_V6K || CPU_V7
1287         depends on GENERIC_CLOCKEVENTS
1288         depends on HAVE_SMP
1289         depends on MMU || ARM_MPU
1290         select IRQ_WORK
1291         help
1292           This enables support for systems with more than one CPU. If you have
1293           a system with only one CPU, say N. If you have a system with more
1294           than one CPU, say Y.
1295
1296           If you say N here, the kernel will run on uni- and multiprocessor
1297           machines, but will use only one CPU of a multiprocessor machine. If
1298           you say Y here, the kernel will run on many, but not all,
1299           uniprocessor machines. On a uniprocessor machine, the kernel
1300           will run faster if you say N here.
1301
1302           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1303           <file:Documentation/lockup-watchdogs.txt> and the SMP-HOWTO available at
1304           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1305
1306           If you don't know what to do here, say N.
1307
1308 config SMP_ON_UP
1309         bool "Allow booting SMP kernel on uniprocessor systems"
1310         depends on SMP && !XIP_KERNEL && MMU
1311         default y
1312         help
1313           SMP kernels contain instructions which fail on non-SMP processors.
1314           Enabling this option allows the kernel to modify itself to make
1315           these instructions safe.  Disabling it allows about 1K of space
1316           savings.
1317
1318           If you don't know what to do here, say Y.
1319
1320 config ARM_CPU_TOPOLOGY
1321         bool "Support cpu topology definition"
1322         depends on SMP && CPU_V7
1323         default y
1324         help
1325           Support ARM cpu topology definition. The MPIDR register defines
1326           affinity between processors which is then used to describe the cpu
1327           topology of an ARM System.
1328
1329 config SCHED_MC
1330         bool "Multi-core scheduler support"
1331         depends on ARM_CPU_TOPOLOGY
1332         help
1333           Multi-core scheduler support improves the CPU scheduler's decision
1334           making when dealing with multi-core CPU chips at a cost of slightly
1335           increased overhead in some places. If unsure say N here.
1336
1337 config SCHED_SMT
1338         bool "SMT scheduler support"
1339         depends on ARM_CPU_TOPOLOGY
1340         help
1341           Improves the CPU scheduler's decision making when dealing with
1342           MultiThreading at a cost of slightly increased overhead in some
1343           places. If unsure say N here.
1344
1345 config HAVE_ARM_SCU
1346         bool
1347         help
1348           This option enables support for the ARM system coherency unit
1349
1350 config HAVE_ARM_ARCH_TIMER
1351         bool "Architected timer support"
1352         depends on CPU_V7
1353         select ARM_ARCH_TIMER
1354         select GENERIC_CLOCKEVENTS
1355         help
1356           This option enables support for the ARM architected timer
1357
1358 config HAVE_ARM_TWD
1359         bool
1360         select TIMER_OF if OF
1361         help
1362           This options enables support for the ARM timer and watchdog unit
1363
1364 config MCPM
1365         bool "Multi-Cluster Power Management"
1366         depends on CPU_V7 && SMP
1367         help
1368           This option provides the common power management infrastructure
1369           for (multi-)cluster based systems, such as big.LITTLE based
1370           systems.
1371
1372 config MCPM_QUAD_CLUSTER
1373         bool
1374         depends on MCPM
1375         help
1376           To avoid wasting resources unnecessarily, MCPM only supports up
1377           to 2 clusters by default.
1378           Platforms with 3 or 4 clusters that use MCPM must select this
1379           option to allow the additional clusters to be managed.
1380
1381 config BIG_LITTLE
1382         bool "big.LITTLE support (Experimental)"
1383         depends on CPU_V7 && SMP
1384         select MCPM
1385         help
1386           This option enables support selections for the big.LITTLE
1387           system architecture.
1388
1389 config BL_SWITCHER
1390         bool "big.LITTLE switcher support"
1391         depends on BIG_LITTLE && MCPM && HOTPLUG_CPU && ARM_GIC
1392         select CPU_PM
1393         help
1394           The big.LITTLE "switcher" provides the core functionality to
1395           transparently handle transition between a cluster of A15's
1396           and a cluster of A7's in a big.LITTLE system.
1397
1398 config BL_SWITCHER_DUMMY_IF
1399         tristate "Simple big.LITTLE switcher user interface"
1400         depends on BL_SWITCHER && DEBUG_KERNEL
1401         help
1402           This is a simple and dummy char dev interface to control
1403           the big.LITTLE switcher core code.  It is meant for
1404           debugging purposes only.
1405
1406 choice
1407         prompt "Memory split"
1408         depends on MMU
1409         default VMSPLIT_3G
1410         help
1411           Select the desired split between kernel and user memory.
1412
1413           If you are not absolutely sure what you are doing, leave this
1414           option alone!
1415
1416         config VMSPLIT_3G
1417                 bool "3G/1G user/kernel split"
1418         config VMSPLIT_3G_OPT
1419                 depends on !ARM_LPAE
1420                 bool "3G/1G user/kernel split (for full 1G low memory)"
1421         config VMSPLIT_2G
1422                 bool "2G/2G user/kernel split"
1423         config VMSPLIT_1G
1424                 bool "1G/3G user/kernel split"
1425 endchoice
1426
1427 config PAGE_OFFSET
1428         hex
1429         default PHYS_OFFSET if !MMU
1430         default 0x40000000 if VMSPLIT_1G
1431         default 0x80000000 if VMSPLIT_2G
1432         default 0xB0000000 if VMSPLIT_3G_OPT
1433         default 0xC0000000
1434
1435 config NR_CPUS
1436         int "Maximum number of CPUs (2-32)"
1437         range 2 32
1438         depends on SMP
1439         default "4"
1440
1441 config HOTPLUG_CPU
1442         bool "Support for hot-pluggable CPUs"
1443         depends on SMP
1444         help
1445           Say Y here to experiment with turning CPUs off and on.  CPUs
1446           can be controlled through /sys/devices/system/cpu.
1447
1448 config ARM_PSCI
1449         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1450         depends on HAVE_ARM_SMCCC
1451         select ARM_PSCI_FW
1452         help
1453           Say Y here if you want Linux to communicate with system firmware
1454           implementing the PSCI specification for CPU-centric power
1455           management operations described in ARM document number ARM DEN
1456           0022A ("Power State Coordination Interface System Software on
1457           ARM processors").
1458
1459 # The GPIO number here must be sorted by descending number. In case of
1460 # a multiplatform kernel, we just want the highest value required by the
1461 # selected platforms.
1462 config ARCH_NR_GPIO
1463         int
1464         default 2048 if ARCH_SOCFPGA
1465         default 1024 if ARCH_BRCMSTB || ARCH_RENESAS || ARCH_TEGRA || \
1466                 ARCH_ZYNQ
1467         default 512 if ARCH_EXYNOS || ARCH_KEYSTONE || SOC_OMAP5 || \
1468                 SOC_DRA7XX || ARCH_S3C24XX || ARCH_S3C64XX || ARCH_S5PV210
1469         default 416 if ARCH_SUNXI
1470         default 392 if ARCH_U8500
1471         default 352 if ARCH_VT8500
1472         default 288 if ARCH_ROCKCHIP
1473         default 264 if MACH_H4700
1474         default 0
1475         help
1476           Maximum number of GPIOs in the system.
1477
1478           If unsure, leave the default value.
1479
1480 config HZ_FIXED
1481         int
1482         default 200 if ARCH_EBSA110
1483         default 128 if SOC_AT91RM9200
1484         default 0
1485
1486 choice
1487         depends on HZ_FIXED = 0
1488         prompt "Timer frequency"
1489
1490 config HZ_100
1491         bool "100 Hz"
1492
1493 config HZ_200
1494         bool "200 Hz"
1495
1496 config HZ_250
1497         bool "250 Hz"
1498
1499 config HZ_300
1500         bool "300 Hz"
1501
1502 config HZ_500
1503         bool "500 Hz"
1504
1505 config HZ_1000
1506         bool "1000 Hz"
1507
1508 endchoice
1509
1510 config HZ
1511         int
1512         default HZ_FIXED if HZ_FIXED != 0
1513         default 100 if HZ_100
1514         default 200 if HZ_200
1515         default 250 if HZ_250
1516         default 300 if HZ_300
1517         default 500 if HZ_500
1518         default 1000
1519
1520 config SCHED_HRTICK
1521         def_bool HIGH_RES_TIMERS
1522
1523 config THUMB2_KERNEL
1524         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1525         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1526         default y if CPU_THUMBONLY
1527         select ARM_UNWIND
1528         help
1529           By enabling this option, the kernel will be compiled in
1530           Thumb-2 mode.
1531
1532           If unsure, say N.
1533
1534 config THUMB2_AVOID_R_ARM_THM_JUMP11
1535         bool "Work around buggy Thumb-2 short branch relocations in gas"
1536         depends on THUMB2_KERNEL && MODULES
1537         default y
1538         help
1539           Various binutils versions can resolve Thumb-2 branches to
1540           locally-defined, preemptible global symbols as short-range "b.n"
1541           branch instructions.
1542
1543           This is a problem, because there's no guarantee the final
1544           destination of the symbol, or any candidate locations for a
1545           trampoline, are within range of the branch.  For this reason, the
1546           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1547           relocation in modules at all, and it makes little sense to add
1548           support.
1549
1550           The symptom is that the kernel fails with an "unsupported
1551           relocation" error when loading some modules.
1552
1553           Until fixed tools are available, passing
1554           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1555           code which hits this problem, at the cost of a bit of extra runtime
1556           stack usage in some cases.
1557
1558           The problem is described in more detail at:
1559               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1560
1561           Only Thumb-2 kernels are affected.
1562
1563           Unless you are sure your tools don't have this problem, say Y.
1564
1565 config ARM_PATCH_IDIV
1566         bool "Runtime patch udiv/sdiv instructions into __aeabi_{u}idiv()"
1567         depends on CPU_32v7 && !XIP_KERNEL
1568         default y
1569         help
1570           The ARM compiler inserts calls to __aeabi_idiv() and
1571           __aeabi_uidiv() when it needs to perform division on signed
1572           and unsigned integers. Some v7 CPUs have support for the sdiv
1573           and udiv instructions that can be used to implement those
1574           functions.
1575
1576           Enabling this option allows the kernel to modify itself to
1577           replace the first two instructions of these library functions
1578           with the sdiv or udiv plus "bx lr" instructions when the CPU
1579           it is running on supports them. Typically this will be faster
1580           and less power intensive than running the original library
1581           code to do integer division.
1582
1583 config AEABI
1584         bool "Use the ARM EABI to compile the kernel" if !CPU_V7 && !CPU_V7M && !CPU_V6 && !CPU_V6K
1585         default CPU_V7 || CPU_V7M || CPU_V6 || CPU_V6K
1586         help
1587           This option allows for the kernel to be compiled using the latest
1588           ARM ABI (aka EABI).  This is only useful if you are using a user
1589           space environment that is also compiled with EABI.
1590
1591           Since there are major incompatibilities between the legacy ABI and
1592           EABI, especially with regard to structure member alignment, this
1593           option also changes the kernel syscall calling convention to
1594           disambiguate both ABIs and allow for backward compatibility support
1595           (selected with CONFIG_OABI_COMPAT).
1596
1597           To use this you need GCC version 4.0.0 or later.
1598
1599 config OABI_COMPAT
1600         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1601         depends on AEABI && !THUMB2_KERNEL
1602         help
1603           This option preserves the old syscall interface along with the
1604           new (ARM EABI) one. It also provides a compatibility layer to
1605           intercept syscalls that have structure arguments which layout
1606           in memory differs between the legacy ABI and the new ARM EABI
1607           (only for non "thumb" binaries). This option adds a tiny
1608           overhead to all syscalls and produces a slightly larger kernel.
1609
1610           The seccomp filter system will not be available when this is
1611           selected, since there is no way yet to sensibly distinguish
1612           between calling conventions during filtering.
1613
1614           If you know you'll be using only pure EABI user space then you
1615           can say N here. If this option is not selected and you attempt
1616           to execute a legacy ABI binary then the result will be
1617           UNPREDICTABLE (in fact it can be predicted that it won't work
1618           at all). If in doubt say N.
1619
1620 config ARCH_HAS_HOLES_MEMORYMODEL
1621         bool
1622
1623 config ARCH_SPARSEMEM_ENABLE
1624         bool
1625
1626 config ARCH_SPARSEMEM_DEFAULT
1627         def_bool ARCH_SPARSEMEM_ENABLE
1628
1629 config ARCH_SELECT_MEMORY_MODEL
1630         def_bool ARCH_SPARSEMEM_ENABLE
1631
1632 config HAVE_ARCH_PFN_VALID
1633         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1634
1635 config HAVE_GENERIC_GUP
1636         def_bool y
1637         depends on ARM_LPAE
1638
1639 config HIGHMEM
1640         bool "High Memory Support"
1641         depends on MMU
1642         help
1643           The address space of ARM processors is only 4 Gigabytes large
1644           and it has to accommodate user address space, kernel address
1645           space as well as some memory mapped IO. That means that, if you
1646           have a large amount of physical memory and/or IO, not all of the
1647           memory can be "permanently mapped" by the kernel. The physical
1648           memory that is not permanently mapped is called "high memory".
1649
1650           Depending on the selected kernel/user memory split, minimum
1651           vmalloc space and actual amount of RAM, you may not need this
1652           option which should result in a slightly faster kernel.
1653
1654           If unsure, say n.
1655
1656 config HIGHPTE
1657         bool "Allocate 2nd-level pagetables from highmem" if EXPERT
1658         depends on HIGHMEM
1659         default y
1660         help
1661           The VM uses one page of physical memory for each page table.
1662           For systems with a lot of processes, this can use a lot of
1663           precious low memory, eventually leading to low memory being
1664           consumed by page tables.  Setting this option will allow
1665           user-space 2nd level page tables to reside in high memory.
1666
1667 config CPU_SW_DOMAIN_PAN
1668         bool "Enable use of CPU domains to implement privileged no-access"
1669         depends on MMU && !ARM_LPAE
1670         default y
1671         help
1672           Increase kernel security by ensuring that normal kernel accesses
1673           are unable to access userspace addresses.  This can help prevent
1674           use-after-free bugs becoming an exploitable privilege escalation
1675           by ensuring that magic values (such as LIST_POISON) will always
1676           fault when dereferenced.
1677
1678           CPUs with low-vector mappings use a best-efforts implementation.
1679           Their lower 1MB needs to remain accessible for the vectors, but
1680           the remainder of userspace will become appropriately inaccessible.
1681
1682 config HW_PERF_EVENTS
1683         def_bool y
1684         depends on ARM_PMU
1685
1686 config SYS_SUPPORTS_HUGETLBFS
1687        def_bool y
1688        depends on ARM_LPAE
1689
1690 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1691        def_bool y
1692        depends on ARM_LPAE
1693
1694 config ARCH_WANT_GENERAL_HUGETLB
1695         def_bool y
1696
1697 config ARM_MODULE_PLTS
1698         bool "Use PLTs to allow module memory to spill over into vmalloc area"
1699         depends on MODULES
1700         default y
1701         help
1702           Allocate PLTs when loading modules so that jumps and calls whose
1703           targets are too far away for their relative offsets to be encoded
1704           in the instructions themselves can be bounced via veneers in the
1705           module's PLT. This allows modules to be allocated in the generic
1706           vmalloc area after the dedicated module memory area has been
1707           exhausted. The modules will use slightly more memory, but after
1708           rounding up to page size, the actual memory footprint is usually
1709           the same.
1710
1711           Disabling this is usually safe for small single-platform
1712           configurations. If unsure, say y.
1713
1714 config FORCE_MAX_ZONEORDER
1715         int "Maximum zone order"
1716         default "12" if SOC_AM33XX
1717         default "9" if SA1111 || ARCH_EFM32
1718         default "11"
1719         help
1720           The kernel memory allocator divides physically contiguous memory
1721           blocks into "zones", where each zone is a power of two number of
1722           pages.  This option selects the largest power of two that the kernel
1723           keeps in the memory allocator.  If you need to allocate very large
1724           blocks of physically contiguous memory, then you may need to
1725           increase this value.
1726
1727           This config option is actually maximum order plus one. For example,
1728           a value of 11 means that the largest free memory block is 2^10 pages.
1729
1730 config ALIGNMENT_TRAP
1731         bool
1732         depends on CPU_CP15_MMU
1733         default y if !ARCH_EBSA110
1734         select HAVE_PROC_CPU if PROC_FS
1735         help
1736           ARM processors cannot fetch/store information which is not
1737           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1738           address divisible by 4. On 32-bit ARM processors, these non-aligned
1739           fetch/store instructions will be emulated in software if you say
1740           here, which has a severe performance impact. This is necessary for
1741           correct operation of some network protocols. With an IP-only
1742           configuration it is safe to say N, otherwise say Y.
1743
1744 config UACCESS_WITH_MEMCPY
1745         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1746         depends on MMU
1747         default y if CPU_FEROCEON
1748         help
1749           Implement faster copy_to_user and clear_user methods for CPU
1750           cores where a 8-word STM instruction give significantly higher
1751           memory write throughput than a sequence of individual 32bit stores.
1752
1753           A possible side effect is a slight increase in scheduling latency
1754           between threads sharing the same address space if they invoke
1755           such copy operations with large buffers.
1756
1757           However, if the CPU data cache is using a write-allocate mode,
1758           this option is unlikely to provide any performance gain.
1759
1760 config SECCOMP
1761         bool
1762         prompt "Enable seccomp to safely compute untrusted bytecode"
1763         ---help---
1764           This kernel feature is useful for number crunching applications
1765           that may need to compute untrusted bytecode during their
1766           execution. By using pipes or other transports made available to
1767           the process as file descriptors supporting the read/write
1768           syscalls, it's possible to isolate those applications in
1769           their own address space using seccomp. Once seccomp is
1770           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1771           and the task is only allowed to execute a few safe syscalls
1772           defined by each seccomp mode.
1773
1774 config PARAVIRT
1775         bool "Enable paravirtualization code"
1776         help
1777           This changes the kernel so it can modify itself when it is run
1778           under a hypervisor, potentially improving performance significantly
1779           over full virtualization.
1780
1781 config PARAVIRT_TIME_ACCOUNTING
1782         bool "Paravirtual steal time accounting"
1783         select PARAVIRT
1784         default n
1785         help
1786           Select this option to enable fine granularity task steal time
1787           accounting. Time spent executing other tasks in parallel with
1788           the current vCPU is discounted from the vCPU power. To account for
1789           that, there can be a small performance impact.
1790
1791           If in doubt, say N here.
1792
1793 config XEN_DOM0
1794         def_bool y
1795         depends on XEN
1796
1797 config XEN
1798         bool "Xen guest support on ARM"
1799         depends on ARM && AEABI && OF
1800         depends on CPU_V7 && !CPU_V6
1801         depends on !GENERIC_ATOMIC64
1802         depends on MMU
1803         select ARCH_DMA_ADDR_T_64BIT
1804         select ARM_PSCI
1805         select SWIOTLB
1806         select SWIOTLB_XEN
1807         select PARAVIRT
1808         help
1809           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1810
1811 endmenu
1812
1813 menu "Boot options"
1814
1815 config USE_OF
1816         bool "Flattened Device Tree support"
1817         select IRQ_DOMAIN
1818         select OF
1819         help
1820           Include support for flattened device tree machine descriptions.
1821
1822 config ATAGS
1823         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1824         default y
1825         help
1826           This is the traditional way of passing data to the kernel at boot
1827           time. If you are solely relying on the flattened device tree (or
1828           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1829           to remove ATAGS support from your kernel binary.  If unsure,
1830           leave this to y.
1831
1832 config DEPRECATED_PARAM_STRUCT
1833         bool "Provide old way to pass kernel parameters"
1834         depends on ATAGS
1835         help
1836           This was deprecated in 2001 and announced to live on for 5 years.
1837           Some old boot loaders still use this way.
1838
1839 # Compressed boot loader in ROM.  Yes, we really want to ask about
1840 # TEXT and BSS so we preserve their values in the config files.
1841 config ZBOOT_ROM_TEXT
1842         hex "Compressed ROM boot loader base address"
1843         default "0"
1844         help
1845           The physical address at which the ROM-able zImage is to be
1846           placed in the target.  Platforms which normally make use of
1847           ROM-able zImage formats normally set this to a suitable
1848           value in their defconfig file.
1849
1850           If ZBOOT_ROM is not enabled, this has no effect.
1851
1852 config ZBOOT_ROM_BSS
1853         hex "Compressed ROM boot loader BSS address"
1854         default "0"
1855         help
1856           The base address of an area of read/write memory in the target
1857           for the ROM-able zImage which must be available while the
1858           decompressor is running. It must be large enough to hold the
1859           entire decompressed kernel plus an additional 128 KiB.
1860           Platforms which normally make use of ROM-able zImage formats
1861           normally set this to a suitable value in their defconfig file.
1862
1863           If ZBOOT_ROM is not enabled, this has no effect.
1864
1865 config ZBOOT_ROM
1866         bool "Compressed boot loader in ROM/flash"
1867         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1868         depends on !ARM_APPENDED_DTB && !XIP_KERNEL && !AUTO_ZRELADDR
1869         help
1870           Say Y here if you intend to execute your compressed kernel image
1871           (zImage) directly from ROM or flash.  If unsure, say N.
1872
1873 config ARM_APPENDED_DTB
1874         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1875         depends on OF
1876         help
1877           With this option, the boot code will look for a device tree binary
1878           (DTB) appended to zImage
1879           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1880
1881           This is meant as a backward compatibility convenience for those
1882           systems with a bootloader that can't be upgraded to accommodate
1883           the documented boot protocol using a device tree.
1884
1885           Beware that there is very little in terms of protection against
1886           this option being confused by leftover garbage in memory that might
1887           look like a DTB header after a reboot if no actual DTB is appended
1888           to zImage.  Do not leave this option active in a production kernel
1889           if you don't intend to always append a DTB.  Proper passing of the
1890           location into r2 of a bootloader provided DTB is always preferable
1891           to this option.
1892
1893 config ARM_ATAG_DTB_COMPAT
1894         bool "Supplement the appended DTB with traditional ATAG information"
1895         depends on ARM_APPENDED_DTB
1896         help
1897           Some old bootloaders can't be updated to a DTB capable one, yet
1898           they provide ATAGs with memory configuration, the ramdisk address,
1899           the kernel cmdline string, etc.  Such information is dynamically
1900           provided by the bootloader and can't always be stored in a static
1901           DTB.  To allow a device tree enabled kernel to be used with such
1902           bootloaders, this option allows zImage to extract the information
1903           from the ATAG list and store it at run time into the appended DTB.
1904
1905 choice
1906         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
1907         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1908
1909 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1910         bool "Use bootloader kernel arguments if available"
1911         help
1912           Uses the command-line options passed by the boot loader instead of
1913           the device tree bootargs property. If the boot loader doesn't provide
1914           any, the device tree bootargs property will be used.
1915
1916 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
1917         bool "Extend with bootloader kernel arguments"
1918         help
1919           The command-line arguments provided by the boot loader will be
1920           appended to the the device tree bootargs property.
1921
1922 endchoice
1923
1924 config CMDLINE
1925         string "Default kernel command string"
1926         default ""
1927         help
1928           On some architectures (EBSA110 and CATS), there is currently no way
1929           for the boot loader to pass arguments to the kernel. For these
1930           architectures, you should supply some command-line options at build
1931           time by entering them here. As a minimum, you should specify the
1932           memory size and the root device (e.g., mem=64M root=/dev/nfs).
1933
1934 choice
1935         prompt "Kernel command line type" if CMDLINE != ""
1936         default CMDLINE_FROM_BOOTLOADER
1937         depends on ATAGS
1938
1939 config CMDLINE_FROM_BOOTLOADER
1940         bool "Use bootloader kernel arguments if available"
1941         help
1942           Uses the command-line options passed by the boot loader. If
1943           the boot loader doesn't provide any, the default kernel command
1944           string provided in CMDLINE will be used.
1945
1946 config CMDLINE_EXTEND
1947         bool "Extend bootloader kernel arguments"
1948         help
1949           The command-line arguments provided by the boot loader will be
1950           appended to the default kernel command string.
1951
1952 config CMDLINE_FORCE
1953         bool "Always use the default kernel command string"
1954         help
1955           Always use the default kernel command string, even if the boot
1956           loader passes other arguments to the kernel.
1957           This is useful if you cannot or don't want to change the
1958           command-line options your boot loader passes to the kernel.
1959 endchoice
1960
1961 config XIP_KERNEL
1962         bool "Kernel Execute-In-Place from ROM"
1963         depends on !ARM_LPAE && !ARCH_MULTIPLATFORM
1964         help
1965           Execute-In-Place allows the kernel to run from non-volatile storage
1966           directly addressable by the CPU, such as NOR flash. This saves RAM
1967           space since the text section of the kernel is not loaded from flash
1968           to RAM.  Read-write sections, such as the data section and stack,
1969           are still copied to RAM.  The XIP kernel is not compressed since
1970           it has to run directly from flash, so it will take more space to
1971           store it.  The flash address used to link the kernel object files,
1972           and for storing it, is configuration dependent. Therefore, if you
1973           say Y here, you must know the proper physical address where to
1974           store the kernel image depending on your own flash memory usage.
1975
1976           Also note that the make target becomes "make xipImage" rather than
1977           "make zImage" or "make Image".  The final kernel binary to put in
1978           ROM memory will be arch/arm/boot/xipImage.
1979
1980           If unsure, say N.
1981
1982 config XIP_PHYS_ADDR
1983         hex "XIP Kernel Physical Location"
1984         depends on XIP_KERNEL
1985         default "0x00080000"
1986         help
1987           This is the physical address in your flash memory the kernel will
1988           be linked for and stored to.  This address is dependent on your
1989           own flash usage.
1990
1991 config XIP_DEFLATED_DATA
1992         bool "Store kernel .data section compressed in ROM"
1993         depends on XIP_KERNEL
1994         select ZLIB_INFLATE
1995         help
1996           Before the kernel is actually executed, its .data section has to be
1997           copied to RAM from ROM. This option allows for storing that data
1998           in compressed form and decompressed to RAM rather than merely being
1999           copied, saving some precious ROM space. A possible drawback is a
2000           slightly longer boot delay.
2001
2002 config KEXEC
2003         bool "Kexec system call (EXPERIMENTAL)"
2004         depends on (!SMP || PM_SLEEP_SMP)
2005         depends on !CPU_V7M
2006         select KEXEC_CORE
2007         help
2008           kexec is a system call that implements the ability to shutdown your
2009           current kernel, and to start another kernel.  It is like a reboot
2010           but it is independent of the system firmware.   And like a reboot
2011           you can start any kernel with it, not just Linux.
2012
2013           It is an ongoing process to be certain the hardware in a machine
2014           is properly shutdown, so do not be surprised if this code does not
2015           initially work for you.
2016
2017 config ATAGS_PROC
2018         bool "Export atags in procfs"
2019         depends on ATAGS && KEXEC
2020         default y
2021         help
2022           Should the atags used to boot the kernel be exported in an "atags"
2023           file in procfs. Useful with kexec.
2024
2025 config CRASH_DUMP
2026         bool "Build kdump crash kernel (EXPERIMENTAL)"
2027         help
2028           Generate crash dump after being started by kexec. This should
2029           be normally only set in special crash dump kernels which are
2030           loaded in the main kernel with kexec-tools into a specially
2031           reserved region and then later executed after a crash by
2032           kdump/kexec. The crash dump kernel must be compiled to a
2033           memory address not used by the main kernel
2034
2035           For more details see Documentation/kdump/kdump.txt
2036
2037 config AUTO_ZRELADDR
2038         bool "Auto calculation of the decompressed kernel image address"
2039         help
2040           ZRELADDR is the physical address where the decompressed kernel
2041           image will be placed. If AUTO_ZRELADDR is selected, the address
2042           will be determined at run-time by masking the current IP with
2043           0xf8000000. This assumes the zImage being placed in the first 128MB
2044           from start of memory.
2045
2046 config EFI_STUB
2047         bool
2048
2049 config EFI
2050         bool "UEFI runtime support"
2051         depends on OF && !CPU_BIG_ENDIAN && MMU && AUTO_ZRELADDR && !XIP_KERNEL
2052         select UCS2_STRING
2053         select EFI_PARAMS_FROM_FDT
2054         select EFI_STUB
2055         select EFI_ARMSTUB
2056         select EFI_RUNTIME_WRAPPERS
2057         ---help---
2058           This option provides support for runtime services provided
2059           by UEFI firmware (such as non-volatile variables, realtime
2060           clock, and platform reset). A UEFI stub is also provided to
2061           allow the kernel to be booted as an EFI application. This
2062           is only useful for kernels that may run on systems that have
2063           UEFI firmware.
2064
2065 config DMI
2066         bool "Enable support for SMBIOS (DMI) tables"
2067         depends on EFI
2068         default y
2069         help
2070           This enables SMBIOS/DMI feature for systems.
2071
2072           This option is only useful on systems that have UEFI firmware.
2073           However, even with this option, the resultant kernel should
2074           continue to boot on existing non-UEFI platforms.
2075
2076           NOTE: This does *NOT* enable or encourage the use of DMI quirks,
2077           i.e., the the practice of identifying the platform via DMI to
2078           decide whether certain workarounds for buggy hardware and/or
2079           firmware need to be enabled. This would require the DMI subsystem
2080           to be enabled much earlier than we do on ARM, which is non-trivial.
2081
2082 endmenu
2083
2084 menu "CPU Power Management"
2085
2086 source "drivers/cpufreq/Kconfig"
2087
2088 source "drivers/cpuidle/Kconfig"
2089
2090 endmenu
2091
2092 menu "Floating point emulation"
2093
2094 comment "At least one emulation must be selected"
2095
2096 config FPE_NWFPE
2097         bool "NWFPE math emulation"
2098         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2099         ---help---
2100           Say Y to include the NWFPE floating point emulator in the kernel.
2101           This is necessary to run most binaries. Linux does not currently
2102           support floating point hardware so you need to say Y here even if
2103           your machine has an FPA or floating point co-processor podule.
2104
2105           You may say N here if you are going to load the Acorn FPEmulator
2106           early in the bootup.
2107
2108 config FPE_NWFPE_XP
2109         bool "Support extended precision"
2110         depends on FPE_NWFPE
2111         help
2112           Say Y to include 80-bit support in the kernel floating-point
2113           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2114           Note that gcc does not generate 80-bit operations by default,
2115           so in most cases this option only enlarges the size of the
2116           floating point emulator without any good reason.
2117
2118           You almost surely want to say N here.
2119
2120 config FPE_FASTFPE
2121         bool "FastFPE math emulation (EXPERIMENTAL)"
2122         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2123         ---help---
2124           Say Y here to include the FAST floating point emulator in the kernel.
2125           This is an experimental much faster emulator which now also has full
2126           precision for the mantissa.  It does not support any exceptions.
2127           It is very simple, and approximately 3-6 times faster than NWFPE.
2128
2129           It should be sufficient for most programs.  It may be not suitable
2130           for scientific calculations, but you have to check this for yourself.
2131           If you do not feel you need a faster FP emulation you should better
2132           choose NWFPE.
2133
2134 config VFP
2135         bool "VFP-format floating point maths"
2136         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2137         help
2138           Say Y to include VFP support code in the kernel. This is needed
2139           if your hardware includes a VFP unit.
2140
2141           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2142           release notes and additional status information.
2143
2144           Say N if your target does not have VFP hardware.
2145
2146 config VFPv3
2147         bool
2148         depends on VFP
2149         default y if CPU_V7
2150
2151 config NEON
2152         bool "Advanced SIMD (NEON) Extension support"
2153         depends on VFPv3 && CPU_V7
2154         help
2155           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2156           Extension.
2157
2158 config KERNEL_MODE_NEON
2159         bool "Support for NEON in kernel mode"
2160         depends on NEON && AEABI
2161         help
2162           Say Y to include support for NEON in kernel mode.
2163
2164 endmenu
2165
2166 menu "Power management options"
2167
2168 source "kernel/power/Kconfig"
2169
2170 config ARCH_SUSPEND_POSSIBLE
2171         depends on CPU_ARM920T || CPU_ARM926T || CPU_FEROCEON || CPU_SA1100 || \
2172                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_V7M || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2173         def_bool y
2174
2175 config ARM_CPU_SUSPEND
2176         def_bool PM_SLEEP || BL_SWITCHER || ARM_PSCI_FW
2177         depends on ARCH_SUSPEND_POSSIBLE
2178
2179 config ARCH_HIBERNATION_POSSIBLE
2180         bool
2181         depends on MMU
2182         default y if ARCH_SUSPEND_POSSIBLE
2183
2184 endmenu
2185
2186 source "drivers/firmware/Kconfig"
2187
2188 if CRYPTO
2189 source "arch/arm/crypto/Kconfig"
2190 endif
2191
2192 source "arch/arm/kvm/Kconfig"