arch/arm/Kconfig

   1 # SPDX-License-Identifier: GPL-2.0
   2 config ARM
   3         bool
   4         default y
   5         select ARCH_CLOCKSOURCE_DATA
   6         select ARCH_DISCARD_MEMBLOCK if !HAVE_ARCH_PFN_VALID && !KEXEC
   7         select ARCH_HAS_DEBUG_VIRTUAL if MMU
   8         select ARCH_HAS_DEVMEM_IS_ALLOWED
   9         select ARCH_HAS_ELF_RANDOMIZE
  10         select ARCH_HAS_FORTIFY_SOURCE
  11         select ARCH_HAS_KCOV
  12         select ARCH_HAS_MEMBARRIER_SYNC_CORE
  13         select ARCH_HAS_PTE_SPECIAL if ARM_LPAE
  14         select ARCH_HAS_PHYS_TO_DMA
  15         select ARCH_HAS_SET_MEMORY
  16         select ARCH_HAS_STRICT_KERNEL_RWX if MMU && !XIP_KERNEL
  17         select ARCH_HAS_STRICT_MODULE_RWX if MMU
  18         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
  19         select ARCH_HAVE_CUSTOM_GPIO_H
  20         select ARCH_HAS_GCOV_PROFILE_ALL
  21         select ARCH_MIGHT_HAVE_PC_PARPORT
  22         select ARCH_NO_SG_CHAIN if !ARM_HAS_SG_CHAIN
  23         select ARCH_OPTIONAL_KERNEL_RWX if ARCH_HAS_STRICT_KERNEL_RWX
  24         select ARCH_OPTIONAL_KERNEL_RWX_DEFAULT if CPU_V7
  25         select ARCH_SUPPORTS_ATOMIC_RMW
  26         select ARCH_USE_BUILTIN_BSWAP
  27         select ARCH_USE_CMPXCHG_LOCKREF
  28         select ARCH_WANT_IPC_PARSE_VERSION
  29         select BUILDTIME_EXTABLE_SORT if MMU
  30         select CLONE_BACKWARDS
  31         select CPU_PM if (SUSPEND || CPU_IDLE)
  32         select DCACHE_WORD_ACCESS if HAVE_EFFICIENT_UNALIGNED_ACCESS
  33         select DMA_REMAP if MMU
  34         select EDAC_SUPPORT
  35         select EDAC_ATOMIC_SCRUB
  36         select GENERIC_ALLOCATOR
  37         select GENERIC_ARCH_TOPOLOGY if ARM_CPU_TOPOLOGY
  38         select GENERIC_ATOMIC64 if (CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI)
  39         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
  40         select GENERIC_CPU_AUTOPROBE
  41         select GENERIC_EARLY_IOREMAP
  42         select GENERIC_IDLE_POLL_SETUP
  43         select GENERIC_IRQ_PROBE
  44         select GENERIC_IRQ_SHOW
  45         select GENERIC_IRQ_SHOW_LEVEL
  46         select GENERIC_PCI_IOMAP
  47         select GENERIC_SCHED_CLOCK
  48         select GENERIC_SMP_IDLE_THREAD
  49         select GENERIC_STRNCPY_FROM_USER
  50         select GENERIC_STRNLEN_USER
  51         select HANDLE_DOMAIN_IRQ
  52         select HARDIRQS_SW_RESEND
  53         select HAVE_ARCH_AUDITSYSCALL if (AEABI && !OABI_COMPAT)
  54         select HAVE_ARCH_BITREVERSE if (CPU_32v7M || CPU_32v7) && !CPU_32v6
  55         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL && !CPU_ENDIAN_BE32 && MMU
  56         select HAVE_ARCH_KGDB if !CPU_ENDIAN_BE32 && MMU
  57         select HAVE_ARCH_MMAP_RND_BITS if MMU
  58         select HAVE_ARCH_SECCOMP_FILTER if (AEABI && !OABI_COMPAT)
  59         select HAVE_ARCH_THREAD_STRUCT_WHITELIST
  60         select HAVE_ARCH_TRACEHOOK
  61         select HAVE_ARM_SMCCC if CPU_V7
  62         select HAVE_EBPF_JIT if !CPU_ENDIAN_BE32
  63         select HAVE_CONTEXT_TRACKING
  64         select HAVE_C_RECORDMCOUNT
  65         select HAVE_DEBUG_KMEMLEAK
  66         select HAVE_DMA_CONTIGUOUS if MMU
  67         select HAVE_DYNAMIC_FTRACE if (!XIP_KERNEL) && !CPU_ENDIAN_BE32 && MMU
  68         select HAVE_DYNAMIC_FTRACE_WITH_REGS if HAVE_DYNAMIC_FTRACE
  69         select HAVE_EFFICIENT_UNALIGNED_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && MMU
  70         select HAVE_EXIT_THREAD
  71         select HAVE_FTRACE_MCOUNT_RECORD if (!XIP_KERNEL)
  72         select HAVE_FUNCTION_GRAPH_TRACER if (!THUMB2_KERNEL)
  73         select HAVE_FUNCTION_TRACER if (!XIP_KERNEL)
  74         select HAVE_GCC_PLUGINS
  75         select HAVE_GENERIC_DMA_COHERENT
  76         select HAVE_HW_BREAKPOINT if (PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7))
  77         select HAVE_IDE if PCI || ISA || PCMCIA
  78         select HAVE_IRQ_TIME_ACCOUNTING
  79         select HAVE_KERNEL_GZIP
  80         select HAVE_KERNEL_LZ4
  81         select HAVE_KERNEL_LZMA
  82         select HAVE_KERNEL_LZO
  83         select HAVE_KERNEL_XZ
  84         select HAVE_KPROBES if !XIP_KERNEL && !CPU_ENDIAN_BE32 && !CPU_V7M
  85         select HAVE_KRETPROBES if (HAVE_KPROBES)
  86         select HAVE_MOD_ARCH_SPECIFIC
  87         select HAVE_NMI
  88         select HAVE_OPROFILE if (HAVE_PERF_EVENTS)
  89         select HAVE_OPTPROBES if !THUMB2_KERNEL
  90         select HAVE_PERF_EVENTS
  91         select HAVE_PERF_REGS
  92         select HAVE_PERF_USER_STACK_DUMP
  93         select HAVE_RCU_TABLE_FREE if (SMP && ARM_LPAE)
  94         select HAVE_REGS_AND_STACK_ACCESS_API
  95         select HAVE_RSEQ
  96         select HAVE_STACKPROTECTOR
  97         select HAVE_SYSCALL_TRACEPOINTS
  98         select HAVE_UID16
  99         select HAVE_VIRT_CPU_ACCOUNTING_GEN
 100         select IRQ_FORCED_THREADING
 101         select MODULES_USE_ELF_REL
 102         select NEED_DMA_MAP_STATE
 103         select OF_EARLY_FLATTREE if OF
 104         select OF_RESERVED_MEM if OF
 105         select OLD_SIGACTION
 106         select OLD_SIGSUSPEND3
 107         select PCI_SYSCALL if PCI
 108         select PERF_USE_VMALLOC
 109         select REFCOUNT_FULL
 110         select RTC_LIB
 111         select SYS_SUPPORTS_APM_EMULATION
 112         # Above selects are sorted alphabetically; please add new ones
 113         # according to that.  Thanks.
 114         help
 115           The ARM series is a line of low-power-consumption RISC chip designs
 116           licensed by ARM Ltd and targeted at embedded applications and
 117           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
 118           manufactured, but legacy ARM-based PC hardware remains popular in
 119           Europe.  There is an ARM Linux project with a web page at
 120           <http://www.arm.linux.org.uk/>.
 121
 122 config ARM_HAS_SG_CHAIN
 123         bool
 124
 125 config ARM_DMA_USE_IOMMU
 126         bool
 127         select ARM_HAS_SG_CHAIN
 128         select NEED_SG_DMA_LENGTH
 129
 130 if ARM_DMA_USE_IOMMU
 131
 132 config ARM_DMA_IOMMU_ALIGNMENT
 133         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
 134         range 4 9
 135         default 8
 136         help
 137           DMA mapping framework by default aligns all buffers to the smallest
 138           PAGE_SIZE order which is greater than or equal to the requested buffer
 139           size. This works well for buffers up to a few hundreds kilobytes, but
 140           for larger buffers it just a waste of address space. Drivers which has
 141           relatively small addressing window (like 64Mib) might run out of
 142           virtual space with just a few allocations.
 143
 144           With this parameter you can specify the maximum PAGE_SIZE order for
 145           DMA IOMMU buffers. Larger buffers will be aligned only to this
 146           specified order. The order is expressed as a power of two multiplied
 147           by the PAGE_SIZE.
 148
 149 endif
 150
 151 config SYS_SUPPORTS_APM_EMULATION
 152         bool
 153
 154 config HAVE_TCM
 155         bool
 156         select GENERIC_ALLOCATOR
 157
 158 config HAVE_PROC_CPU
 159         bool
 160
 161 config NO_IOPORT_MAP
 162         bool
 163
 164 config SBUS
 165         bool
 166
 167 config STACKTRACE_SUPPORT
 168         bool
 169         default y
 170
 171 config LOCKDEP_SUPPORT
 172         bool
 173         default y
 174
 175 config TRACE_IRQFLAGS_SUPPORT
 176         bool
 177         default !CPU_V7M
 178
 179 config RWSEM_XCHGADD_ALGORITHM
 180         bool
 181         default y
 182
 183 config ARCH_HAS_ILOG2_U32
 184         bool
 185
 186 config ARCH_HAS_ILOG2_U64
 187         bool
 188
 189 config ARCH_HAS_BANDGAP
 190         bool
 191
 192 config FIX_EARLYCON_MEM
 193         def_bool y if MMU
 194
 195 config GENERIC_HWEIGHT
 196         bool
 197         default y
 198
 199 config GENERIC_CALIBRATE_DELAY
 200         bool
 201         default y
 202
 203 config ARCH_MAY_HAVE_PC_FDC
 204         bool
 205
 206 config ZONE_DMA
 207         bool
 208
 209 config ARCH_SUPPORTS_UPROBES
 210         def_bool y
 211
 212 config ARCH_HAS_DMA_SET_COHERENT_MASK
 213         bool
 214
 215 config GENERIC_ISA_DMA
 216         bool
 217
 218 config FIQ
 219         bool
 220
 221 config NEED_RET_TO_USER
 222         bool
 223
 224 config ARCH_MTD_XIP
 225         bool
 226
 227 config ARM_PATCH_PHYS_VIRT
 228         bool "Patch physical to virtual translations at runtime" if EMBEDDED
 229         default y
 230         depends on !XIP_KERNEL && MMU
 231         help
 232           Patch phys-to-virt and virt-to-phys translation functions at
 233           boot and module load time according to the position of the
 234           kernel in system memory.
 235
 236           This can only be used with non-XIP MMU kernels where the base
 237           of physical memory is at a 16MB boundary.
 238
 239           Only disable this option if you know that you do not require
 240           this feature (eg, building a kernel for a single machine) and
 241           you need to shrink the kernel to the minimal size.
 242
 243 config NEED_MACH_IO_H
 244         bool
 245         help
 246           Select this when mach/io.h is required to provide special
 247           definitions for this platform.  The need for mach/io.h should
 248           be avoided when possible.
 249
 250 config NEED_MACH_MEMORY_H
 251         bool
 252         help
 253           Select this when mach/memory.h is required to provide special
 254           definitions for this platform.  The need for mach/memory.h should
 255           be avoided when possible.
 256
 257 config PHYS_OFFSET
 258         hex "Physical address of main memory" if MMU
 259         depends on !ARM_PATCH_PHYS_VIRT
 260         default DRAM_BASE if !MMU
 261         default 0x00000000 if ARCH_EBSA110 || \
 262                         ARCH_FOOTBRIDGE || \
 263                         ARCH_INTEGRATOR || \
 264                         ARCH_IOP13XX || \
 265                         ARCH_KS8695 || \
 266                         ARCH_REALVIEW
 267         default 0x10000000 if ARCH_OMAP1 || ARCH_RPC
 268         default 0x20000000 if ARCH_S5PV210
 269         default 0xc0000000 if ARCH_SA1100
 270         help
 271           Please provide the physical address corresponding to the
 272           location of main memory in your system.
 273
 274 config GENERIC_BUG
 275         def_bool y
 276         depends on BUG
 277
 278 config PGTABLE_LEVELS
 279         int
 280         default 3 if ARM_LPAE
 281         default 2
 282
 283 menu "System Type"
 284
 285 config MMU
 286         bool "MMU-based Paged Memory Management Support"
 287         default y
 288         help
 289           Select if you want MMU-based virtualised addressing space
 290           support by paged memory management. If unsure, say 'Y'.
 291
 292 config ARCH_MMAP_RND_BITS_MIN
 293         default 8
 294
 295 config ARCH_MMAP_RND_BITS_MAX
 296         default 14 if PAGE_OFFSET=0x40000000
 297         default 15 if PAGE_OFFSET=0x80000000
 298         default 16
 299
 300 #
 301 # The "ARM system type" choice list is ordered alphabetically by option
 302 # text.  Please add new entries in the option alphabetic order.
 303 #
 304 choice
 305         prompt "ARM system type"
 306         default ARM_SINGLE_ARMV7M if !MMU
 307         default ARCH_MULTIPLATFORM if MMU
 308
 309 config ARCH_MULTIPLATFORM
 310         bool "Allow multiple platforms to be selected"
 311         depends on MMU
 312         select ARM_HAS_SG_CHAIN
 313         select ARM_PATCH_PHYS_VIRT
 314         select AUTO_ZRELADDR
 315         select TIMER_OF
 316         select COMMON_CLK
 317         select GENERIC_CLOCKEVENTS
 318         select GENERIC_IRQ_MULTI_HANDLER
 319         select HAVE_PCI
 320         select PCI_DOMAINS_GENERIC if PCI
 321         select SPARSE_IRQ
 322         select USE_OF
 323
 324 config ARM_SINGLE_ARMV7M
 325         bool "ARMv7-M based platforms (Cortex-M0/M3/M4)"
 326         depends on !MMU
 327         select ARM_NVIC
 328         select AUTO_ZRELADDR
 329         select TIMER_OF
 330         select COMMON_CLK
 331         select CPU_V7M
 332         select GENERIC_CLOCKEVENTS
 333         select NO_IOPORT_MAP
 334         select SPARSE_IRQ
 335         select USE_OF
 336
 337 config ARCH_EBSA110
 338         bool "EBSA-110"
 339         select ARCH_USES_GETTIMEOFFSET
 340         select CPU_SA110
 341         select ISA
 342         select NEED_MACH_IO_H
 343         select NEED_MACH_MEMORY_H
 344         select NO_IOPORT_MAP
 345         help
 346           This is an evaluation board for the StrongARM processor available
 347           from Digital. It has limited hardware on-board, including an
 348           Ethernet interface, two PCMCIA sockets, two serial ports and a
 349           parallel port.
 350
 351 config ARCH_EP93XX
 352         bool "EP93xx-based"
 353         select ARCH_SPARSEMEM_ENABLE
 354         select ARM_AMBA
 355         imply ARM_PATCH_PHYS_VIRT
 356         select ARM_VIC
 357         select AUTO_ZRELADDR
 358         select CLKDEV_LOOKUP
 359         select CLKSRC_MMIO
 360         select CPU_ARM920T
 361         select GENERIC_CLOCKEVENTS
 362         select GPIOLIB
 363         help
 364           This enables support for the Cirrus EP93xx series of CPUs.
 365
 366 config ARCH_FOOTBRIDGE
 367         bool "FootBridge"
 368         select CPU_SA110
 369         select FOOTBRIDGE
 370         select GENERIC_CLOCKEVENTS
 371         select HAVE_IDE
 372         select NEED_MACH_IO_H if !MMU
 373         select NEED_MACH_MEMORY_H
 374         help
 375           Support for systems based on the DC21285 companion chip
 376           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
 377
 378 config ARCH_NETX
 379         bool "Hilscher NetX based"
 380         select ARM_VIC
 381         select CLKSRC_MMIO
 382         select CPU_ARM926T
 383         select GENERIC_CLOCKEVENTS
 384         help
 385           This enables support for systems based on the Hilscher NetX Soc
 386
 387 config ARCH_IOP13XX
 388         bool "IOP13xx-based"
 389         depends on MMU
 390         select CPU_XSC3
 391         select NEED_MACH_MEMORY_H
 392         select NEED_RET_TO_USER
 393         select FORCE_PCI
 394         select PLAT_IOP
 395         select VMSPLIT_1G
 396         select SPARSE_IRQ
 397         help
 398           Support for Intel's IOP13XX (XScale) family of processors.
 399
 400 config ARCH_IOP32X
 401         bool "IOP32x-based"
 402         depends on MMU
 403         select CPU_XSCALE
 404         select GPIO_IOP
 405         select GPIOLIB
 406         select NEED_RET_TO_USER
 407         select FORCE_PCI
 408         select PLAT_IOP
 409         help
 410           Support for Intel's 80219 and IOP32X (XScale) family of
 411           processors.
 412
 413 config ARCH_IOP33X
 414         bool "IOP33x-based"
 415         depends on MMU
 416         select CPU_XSCALE
 417         select GPIO_IOP
 418         select GPIOLIB
 419         select NEED_RET_TO_USER
 420         select FORCE_PCI
 421         select PLAT_IOP
 422         help
 423           Support for Intel's IOP33X (XScale) family of processors.
 424
 425 config ARCH_IXP4XX
 426         bool "IXP4xx-based"
 427         depends on MMU
 428         select ARCH_HAS_DMA_SET_COHERENT_MASK
 429         select ARCH_SUPPORTS_BIG_ENDIAN
 430         select CLKSRC_MMIO
 431         select CPU_XSCALE
 432         select DMABOUNCE if PCI
 433         select GENERIC_CLOCKEVENTS
 434         select GPIOLIB
 435         select HAVE_PCI
 436         select NEED_MACH_IO_H
 437         select USB_EHCI_BIG_ENDIAN_DESC
 438         select USB_EHCI_BIG_ENDIAN_MMIO
 439         help
 440           Support for Intel's IXP4XX (XScale) family of processors.
 441
 442 config ARCH_DOVE
 443         bool "Marvell Dove"
 444         select CPU_PJ4
 445         select GENERIC_CLOCKEVENTS
 446         select GENERIC_IRQ_MULTI_HANDLER
 447         select GPIOLIB
 448         select HAVE_PCI
 449         select MVEBU_MBUS
 450         select PINCTRL
 451         select PINCTRL_DOVE
 452         select PLAT_ORION_LEGACY
 453         select SPARSE_IRQ
 454         select PM_GENERIC_DOMAINS if PM
 455         help
 456           Support for the Marvell Dove SoC 88AP510
 457
 458 config ARCH_KS8695
 459         bool "Micrel/Kendin KS8695"
 460         select CLKSRC_MMIO
 461         select CPU_ARM922T
 462         select GENERIC_CLOCKEVENTS
 463         select GPIOLIB
 464         select NEED_MACH_MEMORY_H
 465         help
 466           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
 467           System-on-Chip devices.
 468
 469 config ARCH_W90X900
 470         bool "Nuvoton W90X900 CPU"
 471         select CLKDEV_LOOKUP
 472         select CLKSRC_MMIO
 473         select CPU_ARM926T
 474         select GENERIC_CLOCKEVENTS
 475         select GPIOLIB
 476         help
 477           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
 478           At present, the w90x900 has been renamed nuc900, regarding
 479           the ARM series product line, you can login the following
 480           link address to know more.
 481
 482           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
 483                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
 484
 485 config ARCH_LPC32XX
 486         bool "NXP LPC32XX"
 487         select ARM_AMBA
 488         select CLKDEV_LOOKUP
 489         select CLKSRC_LPC32XX
 490         select COMMON_CLK
 491         select CPU_ARM926T
 492         select GENERIC_CLOCKEVENTS
 493         select GENERIC_IRQ_MULTI_HANDLER
 494         select GPIOLIB
 495         select SPARSE_IRQ
 496         select USE_OF
 497         help
 498           Support for the NXP LPC32XX family of processors
 499
 500 config ARCH_PXA
 501         bool "PXA2xx/PXA3xx-based"
 502         depends on MMU
 503         select ARCH_MTD_XIP
 504         select ARM_CPU_SUSPEND if PM
 505         select AUTO_ZRELADDR
 506         select COMMON_CLK
 507         select CLKDEV_LOOKUP
 508         select CLKSRC_PXA
 509         select CLKSRC_MMIO
 510         select TIMER_OF
 511         select CPU_XSCALE if !CPU_XSC3
 512         select GENERIC_CLOCKEVENTS
 513         select GENERIC_IRQ_MULTI_HANDLER
 514         select GPIO_PXA
 515         select GPIOLIB
 516         select HAVE_IDE
 517         select IRQ_DOMAIN
 518         select PLAT_PXA
 519         select SPARSE_IRQ
 520         help
 521           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
 522
 523 config ARCH_RPC
 524         bool "RiscPC"
 525         depends on MMU
 526         select ARCH_ACORN
 527         select ARCH_MAY_HAVE_PC_FDC
 528         select ARCH_SPARSEMEM_ENABLE
 529         select ARCH_USES_GETTIMEOFFSET
 530         select CPU_SA110
 531         select FIQ
 532         select HAVE_IDE
 533         select HAVE_PATA_PLATFORM
 534         select ISA_DMA_API
 535         select NEED_MACH_IO_H
 536         select NEED_MACH_MEMORY_H
 537         select NO_IOPORT_MAP
 538         help
 539           On the Acorn Risc-PC, Linux can support the internal IDE disk and
 540           CD-ROM interface, serial and parallel port, and the floppy drive.
 541
 542 config ARCH_SA1100
 543         bool "SA1100-based"
 544         select ARCH_MTD_XIP
 545         select ARCH_SPARSEMEM_ENABLE
 546         select CLKDEV_LOOKUP
 547         select CLKSRC_MMIO
 548         select CLKSRC_PXA
 549         select TIMER_OF if OF
 550         select CPU_FREQ
 551         select CPU_SA1100
 552         select GENERIC_CLOCKEVENTS
 553         select GENERIC_IRQ_MULTI_HANDLER
 554         select GPIOLIB
 555         select HAVE_IDE
 556         select IRQ_DOMAIN
 557         select ISA
 558         select NEED_MACH_MEMORY_H
 559         select SPARSE_IRQ
 560         help
 561           Support for StrongARM 11x0 based boards.
 562
 563 config ARCH_S3C24XX
 564         bool "Samsung S3C24XX SoCs"
 565         select ATAGS
 566         select CLKDEV_LOOKUP
 567         select CLKSRC_SAMSUNG_PWM
 568         select GENERIC_CLOCKEVENTS
 569         select GPIO_SAMSUNG
 570         select GPIOLIB
 571         select GENERIC_IRQ_MULTI_HANDLER
 572         select HAVE_S3C2410_I2C if I2C
 573         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 574         select HAVE_S3C_RTC if RTC_CLASS
 575         select NEED_MACH_IO_H
 576         select SAMSUNG_ATAGS
 577         select USE_OF
 578         help
 579           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
 580           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
 581           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
 582           Samsung SMDK2410 development board (and derivatives).
 583
 584 config ARCH_DAVINCI
 585         bool "TI DaVinci"
 586         select ARCH_HAS_HOLES_MEMORYMODEL
 587         select COMMON_CLK
 588         select CPU_ARM926T
 589         select GENERIC_ALLOCATOR
 590         select GENERIC_CLOCKEVENTS
 591         select GENERIC_IRQ_CHIP
 592         select GPIOLIB
 593         select HAVE_IDE
 594         select PM_GENERIC_DOMAINS if PM
 595         select PM_GENERIC_DOMAINS_OF if PM && OF
 596         select RESET_CONTROLLER
 597         select USE_OF
 598         select ZONE_DMA
 599         help
 600           Support for TI's DaVinci platform.
 601
 602 config ARCH_OMAP1
 603         bool "TI OMAP1"
 604         depends on MMU
 605         select ARCH_HAS_HOLES_MEMORYMODEL
 606         select ARCH_OMAP
 607         select CLKDEV_LOOKUP
 608         select CLKSRC_MMIO
 609         select GENERIC_CLOCKEVENTS
 610         select GENERIC_IRQ_CHIP
 611         select GENERIC_IRQ_MULTI_HANDLER
 612         select GPIOLIB
 613         select HAVE_IDE
 614         select IRQ_DOMAIN
 615         select NEED_MACH_IO_H if PCCARD
 616         select NEED_MACH_MEMORY_H
 617         select SPARSE_IRQ
 618         help
 619           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
 620
 621 endchoice
 622
 623 menu "Multiple platform selection"
 624         depends on ARCH_MULTIPLATFORM
 625
 626 comment "CPU Core family selection"
 627
 628 config ARCH_MULTI_V4
 629         bool "ARMv4 based platforms (FA526)"
 630         depends on !ARCH_MULTI_V6_V7
 631         select ARCH_MULTI_V4_V5
 632         select CPU_FA526
 633
 634 config ARCH_MULTI_V4T
 635         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
 636         depends on !ARCH_MULTI_V6_V7
 637         select ARCH_MULTI_V4_V5
 638         select CPU_ARM920T if !(CPU_ARM7TDMI || CPU_ARM720T || \
 639                 CPU_ARM740T || CPU_ARM9TDMI || CPU_ARM922T || \
 640                 CPU_ARM925T || CPU_ARM940T)
 641
 642 config ARCH_MULTI_V5
 643         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
 644         depends on !ARCH_MULTI_V6_V7
 645         select ARCH_MULTI_V4_V5
 646         select CPU_ARM926T if !(CPU_ARM946E || CPU_ARM1020 || \
 647                 CPU_ARM1020E || CPU_ARM1022 || CPU_ARM1026 || \
 648                 CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_FEROCEON)
 649
 650 config ARCH_MULTI_V4_V5
 651         bool
 652
 653 config ARCH_MULTI_V6
 654         bool "ARMv6 based platforms (ARM11)"
 655         select ARCH_MULTI_V6_V7
 656         select CPU_V6K
 657
 658 config ARCH_MULTI_V7
 659         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
 660         default y
 661         select ARCH_MULTI_V6_V7
 662         select CPU_V7
 663         select HAVE_SMP
 664
 665 config ARCH_MULTI_V6_V7
 666         bool
 667         select MIGHT_HAVE_CACHE_L2X0
 668
 669 config ARCH_MULTI_CPU_AUTO
 670         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
 671         select ARCH_MULTI_V5
 672
 673 endmenu
 674
 675 config ARCH_VIRT
 676         bool "Dummy Virtual Machine"
 677         depends on ARCH_MULTI_V7
 678         select ARM_AMBA
 679         select ARM_GIC
 680         select ARM_GIC_V2M if PCI
 681         select ARM_GIC_V3
 682         select ARM_GIC_V3_ITS if PCI
 683         select ARM_PSCI
 684         select HAVE_ARM_ARCH_TIMER
 685         select ARCH_SUPPORTS_BIG_ENDIAN
 686
 687 #
 688 # This is sorted alphabetically by mach-* pathname.  However, plat-*
 689 # Kconfigs may be included either alphabetically (according to the
 690 # plat- suffix) or along side the corresponding mach-* source.
 691 #
 692 source "arch/arm/mach-actions/Kconfig"
 693
 694 source "arch/arm/mach-alpine/Kconfig"
 695
 696 source "arch/arm/mach-artpec/Kconfig"
 697
 698 source "arch/arm/mach-asm9260/Kconfig"
 699
 700 source "arch/arm/mach-aspeed/Kconfig"
 701
 702 source "arch/arm/mach-at91/Kconfig"
 703
 704 source "arch/arm/mach-axxia/Kconfig"
 705
 706 source "arch/arm/mach-bcm/Kconfig"
 707
 708 source "arch/arm/mach-berlin/Kconfig"
 709
 710 source "arch/arm/mach-clps711x/Kconfig"
 711
 712 source "arch/arm/mach-cns3xxx/Kconfig"
 713
 714 source "arch/arm/mach-davinci/Kconfig"
 715
 716 source "arch/arm/mach-digicolor/Kconfig"
 717
 718 source "arch/arm/mach-dove/Kconfig"
 719
 720 source "arch/arm/mach-ep93xx/Kconfig"
 721
 722 source "arch/arm/mach-exynos/Kconfig"
 723 source "arch/arm/plat-samsung/Kconfig"
 724
 725 source "arch/arm/mach-footbridge/Kconfig"
 726
 727 source "arch/arm/mach-gemini/Kconfig"
 728
 729 source "arch/arm/mach-highbank/Kconfig"
 730
 731 source "arch/arm/mach-hisi/Kconfig"
 732
 733 source "arch/arm/mach-imx/Kconfig"
 734
 735 source "arch/arm/mach-integrator/Kconfig"
 736
 737 source "arch/arm/mach-iop13xx/Kconfig"
 738
 739 source "arch/arm/mach-iop32x/Kconfig"
 740
 741 source "arch/arm/mach-iop33x/Kconfig"
 742
 743 source "arch/arm/mach-ixp4xx/Kconfig"
 744
 745 source "arch/arm/mach-keystone/Kconfig"
 746
 747 source "arch/arm/mach-ks8695/Kconfig"
 748
 749 source "arch/arm/mach-mediatek/Kconfig"
 750
 751 source "arch/arm/mach-meson/Kconfig"
 752
 753 source "arch/arm/mach-mmp/Kconfig"
 754
 755 source "arch/arm/mach-moxart/Kconfig"
 756
 757 source "arch/arm/mach-mv78xx0/Kconfig"
 758
 759 source "arch/arm/mach-mvebu/Kconfig"
 760
 761 source "arch/arm/mach-mxs/Kconfig"
 762
 763 source "arch/arm/mach-netx/Kconfig"
 764
 765 source "arch/arm/mach-nomadik/Kconfig"
 766
 767 source "arch/arm/mach-npcm/Kconfig"
 768
 769 source "arch/arm/mach-nspire/Kconfig"
 770
 771 source "arch/arm/plat-omap/Kconfig"
 772
 773 source "arch/arm/mach-omap1/Kconfig"
 774
 775 source "arch/arm/mach-omap2/Kconfig"
 776
 777 source "arch/arm/mach-orion5x/Kconfig"
 778
 779 source "arch/arm/mach-oxnas/Kconfig"
 780
 781 source "arch/arm/mach-picoxcell/Kconfig"
 782
 783 source "arch/arm/mach-prima2/Kconfig"
 784
 785 source "arch/arm/mach-pxa/Kconfig"
 786 source "arch/arm/plat-pxa/Kconfig"
 787
 788 source "arch/arm/mach-qcom/Kconfig"
 789
 790 source "arch/arm/mach-realview/Kconfig"
 791
 792 source "arch/arm/mach-rockchip/Kconfig"
 793
 794 source "arch/arm/mach-s3c24xx/Kconfig"
 795
 796 source "arch/arm/mach-s3c64xx/Kconfig"
 797
 798 source "arch/arm/mach-s5pv210/Kconfig"
 799
 800 source "arch/arm/mach-sa1100/Kconfig"
 801
 802 source "arch/arm/mach-shmobile/Kconfig"
 803
 804 source "arch/arm/mach-socfpga/Kconfig"
 805
 806 source "arch/arm/mach-spear/Kconfig"
 807
 808 source "arch/arm/mach-sti/Kconfig"
 809
 810 source "arch/arm/mach-stm32/Kconfig"
 811
 812 source "arch/arm/mach-sunxi/Kconfig"
 813
 814 source "arch/arm/mach-tango/Kconfig"
 815
 816 source "arch/arm/mach-tegra/Kconfig"
 817
 818 source "arch/arm/mach-u300/Kconfig"
 819
 820 source "arch/arm/mach-uniphier/Kconfig"
 821
 822 source "arch/arm/mach-ux500/Kconfig"
 823
 824 source "arch/arm/mach-versatile/Kconfig"
 825
 826 source "arch/arm/mach-vexpress/Kconfig"
 827 source "arch/arm/plat-versatile/Kconfig"
 828
 829 source "arch/arm/mach-vt8500/Kconfig"
 830
 831 source "arch/arm/mach-w90x900/Kconfig"
 832
 833 source "arch/arm/mach-zx/Kconfig"
 834
 835 source "arch/arm/mach-zynq/Kconfig"
 836
 837 # ARMv7-M architecture
 838 config ARCH_EFM32
 839         bool "Energy Micro efm32"
 840         depends on ARM_SINGLE_ARMV7M
 841         select GPIOLIB
 842         help
 843           Support for Energy Micro's (now Silicon Labs) efm32 Giant Gecko
 844           processors.
 845
 846 config ARCH_LPC18XX
 847         bool "NXP LPC18xx/LPC43xx"
 848         depends on ARM_SINGLE_ARMV7M
 849         select ARCH_HAS_RESET_CONTROLLER
 850         select ARM_AMBA
 851         select CLKSRC_LPC32XX
 852         select PINCTRL
 853         help
 854           Support for NXP's LPC18xx Cortex-M3 and LPC43xx Cortex-M4
 855           high performance microcontrollers.
 856
 857 config ARCH_MPS2
 858         bool "ARM MPS2 platform"
 859         depends on ARM_SINGLE_ARMV7M
 860         select ARM_AMBA
 861         select CLKSRC_MPS2
 862         help
 863           Support for Cortex-M Prototyping System (or V2M-MPS2) which comes
 864           with a range of available cores like Cortex-M3/M4/M7.
 865
 866           Please, note that depends which Application Note is used memory map
 867           for the platform may vary, so adjustment of RAM base might be needed.
 868
 869 # Definitions to make life easier
 870 config ARCH_ACORN
 871         bool
 872
 873 config PLAT_IOP
 874         bool
 875         select GENERIC_CLOCKEVENTS
 876
 877 config PLAT_ORION
 878         bool
 879         select CLKSRC_MMIO
 880         select COMMON_CLK
 881         select GENERIC_IRQ_CHIP
 882         select IRQ_DOMAIN
 883
 884 config PLAT_ORION_LEGACY
 885         bool
 886         select PLAT_ORION
 887
 888 config PLAT_PXA
 889         bool
 890
 891 config PLAT_VERSATILE
 892         bool
 893
 894 source "arch/arm/firmware/Kconfig"
 895
 896 source "arch/arm/mm/Kconfig"
 897
 898 config IWMMXT
 899         bool "Enable iWMMXt support"
 900         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4 || CPU_PJ4B
 901         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4 || CPU_PJ4B
 902         help
 903           Enable support for iWMMXt context switching at run time if
 904           running on a CPU that supports it.
 905
 906 if !MMU
 907 source "arch/arm/Kconfig-nommu"
 908 endif
 909
 910 config PJ4B_ERRATA_4742
 911         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
 912         depends on CPU_PJ4B && MACH_ARMADA_370
 913         default y
 914         help
 915           When coming out of either a Wait for Interrupt (WFI) or a Wait for
 916           Event (WFE) IDLE states, a specific timing sensitivity exists between
 917           the retiring WFI/WFE instructions and the newly issued subsequent
 918           instructions.  This sensitivity can result in a CPU hang scenario.
 919           Workaround:
 920           The software must insert either a Data Synchronization Barrier (DSB)
 921           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
 922           instruction
 923
 924 config ARM_ERRATA_326103
 925         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
 926         depends on CPU_V6
 927         help
 928           Executing a SWP instruction to read-only memory does not set bit 11
 929           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
 930           treat the access as a read, preventing a COW from occurring and
 931           causing the faulting task to livelock.
 932
 933 config ARM_ERRATA_411920
 934         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
 935         depends on CPU_V6 || CPU_V6K
 936         help
 937           Invalidation of the Instruction Cache operation can
 938           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
 939           It does not affect the MPCore. This option enables the ARM Ltd.
 940           recommended workaround.
 941
 942 config ARM_ERRATA_430973
 943         bool "ARM errata: Stale prediction on replaced interworking branch"
 944         depends on CPU_V7
 945         help
 946           This option enables the workaround for the 430973 Cortex-A8
 947           r1p* erratum. If a code sequence containing an ARM/Thumb
 948           interworking branch is replaced with another code sequence at the
 949           same virtual address, whether due to self-modifying code or virtual
 950           to physical address re-mapping, Cortex-A8 does not recover from the
 951           stale interworking branch prediction. This results in Cortex-A8
 952           executing the new code sequence in the incorrect ARM or Thumb state.
 953           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
 954           and also flushes the branch target cache at every context switch.
 955           Note that setting specific bits in the ACTLR register may not be
 956           available in non-secure mode.
 957
 958 config ARM_ERRATA_458693
 959         bool "ARM errata: Processor deadlock when a false hazard is created"
 960         depends on CPU_V7
 961         depends on !ARCH_MULTIPLATFORM
 962         help
 963           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
 964           erratum. For very specific sequences of memory operations, it is
 965           possible for a hazard condition intended for a cache line to instead
 966           be incorrectly associated with a different cache line. This false
 967           hazard might then cause a processor deadlock. The workaround enables
 968           the L1 caching of the NEON accesses and disables the PLD instruction
 969           in the ACTLR register. Note that setting specific bits in the ACTLR
 970           register may not be available in non-secure mode.
 971
 972 config ARM_ERRATA_460075
 973         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
 974         depends on CPU_V7
 975         depends on !ARCH_MULTIPLATFORM
 976         help
 977           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
 978           erratum. Any asynchronous access to the L2 cache may encounter a
 979           situation in which recent store transactions to the L2 cache are lost
 980           and overwritten with stale memory contents from external memory. The
 981           workaround disables the write-allocate mode for the L2 cache via the
 982           ACTLR register. Note that setting specific bits in the ACTLR register
 983           may not be available in non-secure mode.
 984
 985 config ARM_ERRATA_742230
 986         bool "ARM errata: DMB operation may be faulty"
 987         depends on CPU_V7 && SMP
 988         depends on !ARCH_MULTIPLATFORM
 989         help
 990           This option enables the workaround for the 742230 Cortex-A9
 991           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
 992           between two write operations may not ensure the correct visibility
 993           ordering of the two writes. This workaround sets a specific bit in
 994           the diagnostic register of the Cortex-A9 which causes the DMB
 995           instruction to behave as a DSB, ensuring the correct behaviour of
 996           the two writes.
 997
 998 config ARM_ERRATA_742231
 999         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1000         depends on CPU_V7 && SMP
1001         depends on !ARCH_MULTIPLATFORM
1002         help
1003           This option enables the workaround for the 742231 Cortex-A9
1004           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1005           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1006           accessing some data located in the same cache line, may get corrupted
1007           data due to bad handling of the address hazard when the line gets
1008           replaced from one of the CPUs at the same time as another CPU is
1009           accessing it. This workaround sets specific bits in the diagnostic
1010           register of the Cortex-A9 which reduces the linefill issuing
1011           capabilities of the processor.
1012
1013 config ARM_ERRATA_643719
1014         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
1015         depends on CPU_V7 && SMP
1016         default y
1017         help
1018           This option enables the workaround for the 643719 Cortex-A9 (prior to
1019           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
1020           register returns zero when it should return one. The workaround
1021           corrects this value, ensuring cache maintenance operations which use
1022           it behave as intended and avoiding data corruption.
1023
1024 config ARM_ERRATA_720789
1025         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1026         depends on CPU_V7
1027         help
1028           This option enables the workaround for the 720789 Cortex-A9 (prior to
1029           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1030           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1031           As a consequence of this erratum, some TLB entries which should be
1032           invalidated are not, resulting in an incoherency in the system page
1033           tables. The workaround changes the TLB flushing routines to invalidate
1034           entries regardless of the ASID.
1035
1036 config ARM_ERRATA_743622
1037         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1038         depends on CPU_V7
1039         depends on !ARCH_MULTIPLATFORM
1040         help
1041           This option enables the workaround for the 743622 Cortex-A9
1042           (r2p*) erratum. Under very rare conditions, a faulty
1043           optimisation in the Cortex-A9 Store Buffer may lead to data
1044           corruption. This workaround sets a specific bit in the diagnostic
1045           register of the Cortex-A9 which disables the Store Buffer
1046           optimisation, preventing the defect from occurring. This has no
1047           visible impact on the overall performance or power consumption of the
1048           processor.
1049
1050 config ARM_ERRATA_751472
1051         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1052         depends on CPU_V7
1053         depends on !ARCH_MULTIPLATFORM
1054         help
1055           This option enables the workaround for the 751472 Cortex-A9 (prior
1056           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1057           completion of a following broadcasted operation if the second
1058           operation is received by a CPU before the ICIALLUIS has completed,
1059           potentially leading to corrupted entries in the cache or TLB.
1060
1061 config ARM_ERRATA_754322
1062         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1063         depends on CPU_V7
1064         help
1065           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1066           r3p*) erratum. A speculative memory access may cause a page table walk
1067           which starts prior to an ASID switch but completes afterwards. This
1068           can populate the micro-TLB with a stale entry which may be hit with
1069           the new ASID. This workaround places two dsb instructions in the mm
1070           switching code so that no page table walks can cross the ASID switch.
1071
1072 config ARM_ERRATA_754327
1073         bool "ARM errata: no automatic Store Buffer drain"
1074         depends on CPU_V7 && SMP
1075         help
1076           This option enables the workaround for the 754327 Cortex-A9 (prior to
1077           r2p0) erratum. The Store Buffer does not have any automatic draining
1078           mechanism and therefore a livelock may occur if an external agent
1079           continuously polls a memory location waiting to observe an update.
1080           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1081           written polling loops from denying visibility of updates to memory.
1082
1083 config ARM_ERRATA_364296
1084         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1085         depends on CPU_V6
1086         help
1087           This options enables the workaround for the 364296 ARM1136
1088           r0p2 erratum (possible cache data corruption with
1089           hit-under-miss enabled). It sets the undocumented bit 31 in
1090           the auxiliary control register and the FI bit in the control
1091           register, thus disabling hit-under-miss without putting the
1092           processor into full low interrupt latency mode. ARM11MPCore
1093           is not affected.
1094
1095 config ARM_ERRATA_764369
1096         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1097         depends on CPU_V7 && SMP
1098         help
1099           This option enables the workaround for erratum 764369
1100           affecting Cortex-A9 MPCore with two or more processors (all
1101           current revisions). Under certain timing circumstances, a data
1102           cache line maintenance operation by MVA targeting an Inner
1103           Shareable memory region may fail to proceed up to either the
1104           Point of Coherency or to the Point of Unification of the
1105           system. This workaround adds a DSB instruction before the
1106           relevant cache maintenance functions and sets a specific bit
1107           in the diagnostic control register of the SCU.
1108
1109 config ARM_ERRATA_775420
1110        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1111        depends on CPU_V7
1112        help
1113          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1114          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1115          operation aborts with MMU exception, it might cause the processor
1116          to deadlock. This workaround puts DSB before executing ISB if
1117          an abort may occur on cache maintenance.
1118
1119 config ARM_ERRATA_798181
1120         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1121         depends on CPU_V7 && SMP
1122         help
1123           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1124           adequately shooting down all use of the old entries. This
1125           option enables the Linux kernel workaround for this erratum
1126           which sends an IPI to the CPUs that are running the same ASID
1127           as the one being invalidated.
1128
1129 config ARM_ERRATA_773022
1130         bool "ARM errata: incorrect instructions may be executed from loop buffer"
1131         depends on CPU_V7
1132         help
1133           This option enables the workaround for the 773022 Cortex-A15
1134           (up to r0p4) erratum. In certain rare sequences of code, the
1135           loop buffer may deliver incorrect instructions. This
1136           workaround disables the loop buffer to avoid the erratum.
1137
1138 config ARM_ERRATA_818325_852422
1139         bool "ARM errata: A12: some seqs of opposed cond code instrs => deadlock or corruption"
1140         depends on CPU_V7
1141         help
1142           This option enables the workaround for:
1143           - Cortex-A12 818325: Execution of an UNPREDICTABLE STR or STM
1144             instruction might deadlock.  Fixed in r0p1.
1145           - Cortex-A12 852422: Execution of a sequence of instructions might
1146             lead to either a data corruption or a CPU deadlock.  Not fixed in
1147             any Cortex-A12 cores yet.
1148           This workaround for all both errata involves setting bit[12] of the
1149           Feature Register. This bit disables an optimisation applied to a
1150           sequence of 2 instructions that use opposing condition codes.
1151
1152 config ARM_ERRATA_821420
1153         bool "ARM errata: A12: sequence of VMOV to core registers might lead to a dead lock"
1154         depends on CPU_V7
1155         help
1156           This option enables the workaround for the 821420 Cortex-A12
1157           (all revs) erratum. In very rare timing conditions, a sequence
1158           of VMOV to Core registers instructions, for which the second
1159           one is in the shadow of a branch or abort, can lead to a
1160           deadlock when the VMOV instructions are issued out-of-order.
1161
1162 config ARM_ERRATA_825619
1163         bool "ARM errata: A12: DMB NSHST/ISHST mixed ... might cause deadlock"
1164         depends on CPU_V7
1165         help
1166           This option enables the workaround for the 825619 Cortex-A12
1167           (all revs) erratum. Within rare timing constraints, executing a
1168           DMB NSHST or DMB ISHST instruction followed by a mix of Cacheable
1169           and Device/Strongly-Ordered loads and stores might cause deadlock
1170
1171 config ARM_ERRATA_852421
1172         bool "ARM errata: A17: DMB ST might fail to create order between stores"
1173         depends on CPU_V7
1174         help
1175           This option enables the workaround for the 852421 Cortex-A17
1176           (r1p0, r1p1, r1p2) erratum. Under very rare timing conditions,
1177           execution of a DMB ST instruction might fail to properly order
1178           stores from GroupA and stores from GroupB.
1179
1180 config ARM_ERRATA_852423
1181         bool "ARM errata: A17: some seqs of opposed cond code instrs => deadlock or corruption"
1182         depends on CPU_V7
1183         help
1184           This option enables the workaround for:
1185           - Cortex-A17 852423: Execution of a sequence of instructions might
1186             lead to either a data corruption or a CPU deadlock.  Not fixed in
1187             any Cortex-A17 cores yet.
1188           This is identical to Cortex-A12 erratum 852422.  It is a separate
1189           config option from the A12 erratum due to the way errata are checked
1190           for and handled.
1191
1192 endmenu
1193
1194 source "arch/arm/common/Kconfig"
1195
1196 menu "Bus support"
1197
1198 config ISA
1199         bool
1200         help
1201           Find out whether you have ISA slots on your motherboard.  ISA is the
1202           name of a bus system, i.e. the way the CPU talks to the other stuff
1203           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1204           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1205           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1206
1207 # Select ISA DMA controller support
1208 config ISA_DMA
1209         bool
1210         select ISA_DMA_API
1211
1212 # Select ISA DMA interface
1213 config ISA_DMA_API
1214         bool
1215
1216 config PCI_NANOENGINE
1217         bool "BSE nanoEngine PCI support"
1218         depends on SA1100_NANOENGINE
1219         help
1220           Enable PCI on the BSE nanoEngine board.
1221
1222 config PCI_HOST_ITE8152
1223         bool
1224         depends on PCI && MACH_ARMCORE
1225         default y
1226         select DMABOUNCE
1227
1228 endmenu
1229
1230 menu "Kernel Features"
1231
1232 config HAVE_SMP
1233         bool
1234         help
1235           This option should be selected by machines which have an SMP-
1236           capable CPU.
1237
1238           The only effect of this option is to make the SMP-related
1239           options available to the user for configuration.
1240
1241 config SMP
1242         bool "Symmetric Multi-Processing"
1243         depends on CPU_V6K || CPU_V7
1244         depends on GENERIC_CLOCKEVENTS
1245         depends on HAVE_SMP
1246         depends on MMU || ARM_MPU
1247         select IRQ_WORK
1248         help
1249           This enables support for systems with more than one CPU. If you have
1250           a system with only one CPU, say N. If you have a system with more
1251           than one CPU, say Y.
1252
1253           If you say N here, the kernel will run on uni- and multiprocessor
1254           machines, but will use only one CPU of a multiprocessor machine. If
1255           you say Y here, the kernel will run on many, but not all,
1256           uniprocessor machines. On a uniprocessor machine, the kernel
1257           will run faster if you say N here.
1258
1259           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1260           <file:Documentation/lockup-watchdogs.txt> and the SMP-HOWTO available at
1261           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1262
1263           If you don't know what to do here, say N.
1264
1265 config SMP_ON_UP
1266         bool "Allow booting SMP kernel on uniprocessor systems"
1267         depends on SMP && !XIP_KERNEL && MMU
1268         default y
1269         help
1270           SMP kernels contain instructions which fail on non-SMP processors.
1271           Enabling this option allows the kernel to modify itself to make
1272           these instructions safe.  Disabling it allows about 1K of space
1273           savings.
1274
1275           If you don't know what to do here, say Y.
1276
1277 config ARM_CPU_TOPOLOGY
1278         bool "Support cpu topology definition"
1279         depends on SMP && CPU_V7
1280         default y
1281         help
1282           Support ARM cpu topology definition. The MPIDR register defines
1283           affinity between processors which is then used to describe the cpu
1284           topology of an ARM System.
1285
1286 config SCHED_MC
1287         bool "Multi-core scheduler support"
1288         depends on ARM_CPU_TOPOLOGY
1289         help
1290           Multi-core scheduler support improves the CPU scheduler's decision
1291           making when dealing with multi-core CPU chips at a cost of slightly
1292           increased overhead in some places. If unsure say N here.
1293
1294 config SCHED_SMT
1295         bool "SMT scheduler support"
1296         depends on ARM_CPU_TOPOLOGY
1297         help
1298           Improves the CPU scheduler's decision making when dealing with
1299           MultiThreading at a cost of slightly increased overhead in some
1300           places. If unsure say N here.
1301
1302 config HAVE_ARM_SCU
1303         bool
1304         help
1305           This option enables support for the ARM system coherency unit
1306
1307 config HAVE_ARM_ARCH_TIMER
1308         bool "Architected timer support"
1309         depends on CPU_V7
1310         select ARM_ARCH_TIMER
1311         select GENERIC_CLOCKEVENTS
1312         help
1313           This option enables support for the ARM architected timer
1314
1315 config HAVE_ARM_TWD
1316         bool
1317         select TIMER_OF if OF
1318         help
1319           This options enables support for the ARM timer and watchdog unit
1320
1321 config MCPM
1322         bool "Multi-Cluster Power Management"
1323         depends on CPU_V7 && SMP
1324         help
1325           This option provides the common power management infrastructure
1326           for (multi-)cluster based systems, such as big.LITTLE based
1327           systems.
1328
1329 config MCPM_QUAD_CLUSTER
1330         bool
1331         depends on MCPM
1332         help
1333           To avoid wasting resources unnecessarily, MCPM only supports up
1334           to 2 clusters by default.
1335           Platforms with 3 or 4 clusters that use MCPM must select this
1336           option to allow the additional clusters to be managed.
1337
1338 config BIG_LITTLE
1339         bool "big.LITTLE support (Experimental)"
1340         depends on CPU_V7 && SMP
1341         select MCPM
1342         help
1343           This option enables support selections for the big.LITTLE
1344           system architecture.
1345
1346 config BL_SWITCHER
1347         bool "big.LITTLE switcher support"
1348         depends on BIG_LITTLE && MCPM && HOTPLUG_CPU && ARM_GIC
1349         select CPU_PM
1350         help
1351           The big.LITTLE "switcher" provides the core functionality to
1352           transparently handle transition between a cluster of A15's
1353           and a cluster of A7's in a big.LITTLE system.
1354
1355 config BL_SWITCHER_DUMMY_IF
1356         tristate "Simple big.LITTLE switcher user interface"
1357         depends on BL_SWITCHER && DEBUG_KERNEL
1358         help
1359           This is a simple and dummy char dev interface to control
1360           the big.LITTLE switcher core code.  It is meant for
1361           debugging purposes only.
1362
1363 choice
1364         prompt "Memory split"
1365         depends on MMU
1366         default VMSPLIT_3G
1367         help
1368           Select the desired split between kernel and user memory.
1369
1370           If you are not absolutely sure what you are doing, leave this
1371           option alone!
1372
1373         config VMSPLIT_3G
1374                 bool "3G/1G user/kernel split"
1375         config VMSPLIT_3G_OPT
1376                 depends on !ARM_LPAE
1377                 bool "3G/1G user/kernel split (for full 1G low memory)"
1378         config VMSPLIT_2G
1379                 bool "2G/2G user/kernel split"
1380         config VMSPLIT_1G
1381                 bool "1G/3G user/kernel split"
1382 endchoice
1383
1384 config PAGE_OFFSET
1385         hex
1386         default PHYS_OFFSET if !MMU
1387         default 0x40000000 if VMSPLIT_1G
1388         default 0x80000000 if VMSPLIT_2G
1389         default 0xB0000000 if VMSPLIT_3G_OPT
1390         default 0xC0000000
1391
1392 config NR_CPUS
1393         int "Maximum number of CPUs (2-32)"
1394         range 2 32
1395         depends on SMP
1396         default "4"
1397
1398 config HOTPLUG_CPU
1399         bool "Support for hot-pluggable CPUs"
1400         depends on SMP
1401         help
1402           Say Y here to experiment with turning CPUs off and on.  CPUs
1403           can be controlled through /sys/devices/system/cpu.
1404
1405 config ARM_PSCI
1406         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1407         depends on HAVE_ARM_SMCCC
1408         select ARM_PSCI_FW
1409         help
1410           Say Y here if you want Linux to communicate with system firmware
1411           implementing the PSCI specification for CPU-centric power
1412           management operations described in ARM document number ARM DEN
1413           0022A ("Power State Coordination Interface System Software on
1414           ARM processors").
1415
1416 # The GPIO number here must be sorted by descending number. In case of
1417 # a multiplatform kernel, we just want the highest value required by the
1418 # selected platforms.
1419 config ARCH_NR_GPIO
1420         int
1421         default 2048 if ARCH_SOCFPGA
1422         default 1024 if ARCH_BRCMSTB || ARCH_RENESAS || ARCH_TEGRA || \
1423                 ARCH_ZYNQ
1424         default 512 if ARCH_EXYNOS || ARCH_KEYSTONE || SOC_OMAP5 || \
1425                 SOC_DRA7XX || ARCH_S3C24XX || ARCH_S3C64XX || ARCH_S5PV210
1426         default 416 if ARCH_SUNXI
1427         default 392 if ARCH_U8500
1428         default 352 if ARCH_VT8500
1429         default 288 if ARCH_ROCKCHIP
1430         default 264 if MACH_H4700
1431         default 0
1432         help
1433           Maximum number of GPIOs in the system.
1434
1435           If unsure, leave the default value.
1436
1437 config HZ_FIXED
1438         int
1439         default 200 if ARCH_EBSA110
1440         default 128 if SOC_AT91RM9200
1441         default 0
1442
1443 choice
1444         depends on HZ_FIXED = 0
1445         prompt "Timer frequency"
1446
1447 config HZ_100
1448         bool "100 Hz"
1449
1450 config HZ_200
1451         bool "200 Hz"
1452
1453 config HZ_250
1454         bool "250 Hz"
1455
1456 config HZ_300
1457         bool "300 Hz"
1458
1459 config HZ_500
1460         bool "500 Hz"
1461
1462 config HZ_1000
1463         bool "1000 Hz"
1464
1465 endchoice
1466
1467 config HZ
1468         int
1469         default HZ_FIXED if HZ_FIXED != 0
1470         default 100 if HZ_100
1471         default 200 if HZ_200
1472         default 250 if HZ_250
1473         default 300 if HZ_300
1474         default 500 if HZ_500
1475         default 1000
1476
1477 config SCHED_HRTICK
1478         def_bool HIGH_RES_TIMERS
1479
1480 config THUMB2_KERNEL
1481         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1482         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1483         default y if CPU_THUMBONLY
1484         select ARM_UNWIND
1485         help
1486           By enabling this option, the kernel will be compiled in
1487           Thumb-2 mode.
1488
1489           If unsure, say N.
1490
1491 config THUMB2_AVOID_R_ARM_THM_JUMP11
1492         bool "Work around buggy Thumb-2 short branch relocations in gas"
1493         depends on THUMB2_KERNEL && MODULES
1494         default y
1495         help
1496           Various binutils versions can resolve Thumb-2 branches to
1497           locally-defined, preemptible global symbols as short-range "b.n"
1498           branch instructions.
1499
1500           This is a problem, because there's no guarantee the final
1501           destination of the symbol, or any candidate locations for a
1502           trampoline, are within range of the branch.  For this reason, the
1503           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1504           relocation in modules at all, and it makes little sense to add
1505           support.
1506
1507           The symptom is that the kernel fails with an "unsupported
1508           relocation" error when loading some modules.
1509
1510           Until fixed tools are available, passing
1511           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1512           code which hits this problem, at the cost of a bit of extra runtime
1513           stack usage in some cases.
1514
1515           The problem is described in more detail at:
1516               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1517
1518           Only Thumb-2 kernels are affected.
1519
1520           Unless you are sure your tools don't have this problem, say Y.
1521
1522 config ARM_PATCH_IDIV
1523         bool "Runtime patch udiv/sdiv instructions into __aeabi_{u}idiv()"
1524         depends on CPU_32v7 && !XIP_KERNEL
1525         default y
1526         help
1527           The ARM compiler inserts calls to __aeabi_idiv() and
1528           __aeabi_uidiv() when it needs to perform division on signed
1529           and unsigned integers. Some v7 CPUs have support for the sdiv
1530           and udiv instructions that can be used to implement those
1531           functions.
1532
1533           Enabling this option allows the kernel to modify itself to
1534           replace the first two instructions of these library functions
1535           with the sdiv or udiv plus "bx lr" instructions when the CPU
1536           it is running on supports them. Typically this will be faster
1537           and less power intensive than running the original library
1538           code to do integer division.
1539
1540 config AEABI
1541         bool "Use the ARM EABI to compile the kernel" if !CPU_V7 && !CPU_V7M && !CPU_V6 && !CPU_V6K
1542         default CPU_V7 || CPU_V7M || CPU_V6 || CPU_V6K
1543         help
1544           This option allows for the kernel to be compiled using the latest
1545           ARM ABI (aka EABI).  This is only useful if you are using a user
1546           space environment that is also compiled with EABI.
1547
1548           Since there are major incompatibilities between the legacy ABI and
1549           EABI, especially with regard to structure member alignment, this
1550           option also changes the kernel syscall calling convention to
1551           disambiguate both ABIs and allow for backward compatibility support
1552           (selected with CONFIG_OABI_COMPAT).
1553
1554           To use this you need GCC version 4.0.0 or later.
1555
1556 config OABI_COMPAT
1557         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1558         depends on AEABI && !THUMB2_KERNEL
1559         help
1560           This option preserves the old syscall interface along with the
1561           new (ARM EABI) one. It also provides a compatibility layer to
1562           intercept syscalls that have structure arguments which layout
1563           in memory differs between the legacy ABI and the new ARM EABI
1564           (only for non "thumb" binaries). This option adds a tiny
1565           overhead to all syscalls and produces a slightly larger kernel.
1566
1567           The seccomp filter system will not be available when this is
1568           selected, since there is no way yet to sensibly distinguish
1569           between calling conventions during filtering.
1570
1571           If you know you'll be using only pure EABI user space then you
1572           can say N here. If this option is not selected and you attempt
1573           to execute a legacy ABI binary then the result will be
1574           UNPREDICTABLE (in fact it can be predicted that it won't work
1575           at all). If in doubt say N.
1576
1577 config ARCH_HAS_HOLES_MEMORYMODEL
1578         bool
1579
1580 config ARCH_SPARSEMEM_ENABLE
1581         bool
1582
1583 config ARCH_SPARSEMEM_DEFAULT
1584         def_bool ARCH_SPARSEMEM_ENABLE
1585
1586 config ARCH_SELECT_MEMORY_MODEL
1587         def_bool ARCH_SPARSEMEM_ENABLE
1588
1589 config HAVE_ARCH_PFN_VALID
1590         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1591
1592 config HAVE_GENERIC_GUP
1593         def_bool y
1594         depends on ARM_LPAE
1595
1596 config HIGHMEM
1597         bool "High Memory Support"
1598         depends on MMU
1599         help
1600           The address space of ARM processors is only 4 Gigabytes large
1601           and it has to accommodate user address space, kernel address
1602           space as well as some memory mapped IO. That means that, if you
1603           have a large amount of physical memory and/or IO, not all of the
1604           memory can be "permanently mapped" by the kernel. The physical
1605           memory that is not permanently mapped is called "high memory".
1606
1607           Depending on the selected kernel/user memory split, minimum
1608           vmalloc space and actual amount of RAM, you may not need this
1609           option which should result in a slightly faster kernel.
1610
1611           If unsure, say n.
1612
1613 config HIGHPTE
1614         bool "Allocate 2nd-level pagetables from highmem" if EXPERT
1615         depends on HIGHMEM
1616         default y
1617         help
1618           The VM uses one page of physical memory for each page table.
1619           For systems with a lot of processes, this can use a lot of
1620           precious low memory, eventually leading to low memory being
1621           consumed by page tables.  Setting this option will allow
1622           user-space 2nd level page tables to reside in high memory.
1623
1624 config CPU_SW_DOMAIN_PAN
1625         bool "Enable use of CPU domains to implement privileged no-access"
1626         depends on MMU && !ARM_LPAE
1627         default y
1628         help
1629           Increase kernel security by ensuring that normal kernel accesses
1630           are unable to access userspace addresses.  This can help prevent
1631           use-after-free bugs becoming an exploitable privilege escalation
1632           by ensuring that magic values (such as LIST_POISON) will always
1633           fault when dereferenced.
1634
1635           CPUs with low-vector mappings use a best-efforts implementation.
1636           Their lower 1MB needs to remain accessible for the vectors, but
1637           the remainder of userspace will become appropriately inaccessible.
1638
1639 config HW_PERF_EVENTS
1640         def_bool y
1641         depends on ARM_PMU
1642
1643 config SYS_SUPPORTS_HUGETLBFS
1644        def_bool y
1645        depends on ARM_LPAE
1646
1647 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1648        def_bool y
1649        depends on ARM_LPAE
1650
1651 config ARCH_WANT_GENERAL_HUGETLB
1652         def_bool y
1653
1654 config ARM_MODULE_PLTS
1655         bool "Use PLTs to allow module memory to spill over into vmalloc area"
1656         depends on MODULES
1657         default y
1658         help
1659           Allocate PLTs when loading modules so that jumps and calls whose
1660           targets are too far away for their relative offsets to be encoded
1661           in the instructions themselves can be bounced via veneers in the
1662           module's PLT. This allows modules to be allocated in the generic
1663           vmalloc area after the dedicated module memory area has been
1664           exhausted. The modules will use slightly more memory, but after
1665           rounding up to page size, the actual memory footprint is usually
1666           the same.
1667
1668           Disabling this is usually safe for small single-platform
1669           configurations. If unsure, say y.
1670
1671 config FORCE_MAX_ZONEORDER
1672         int "Maximum zone order"
1673         default "12" if SOC_AM33XX
1674         default "9" if SA1111 || ARCH_EFM32
1675         default "11"
1676         help
1677           The kernel memory allocator divides physically contiguous memory
1678           blocks into "zones", where each zone is a power of two number of
1679           pages.  This option selects the largest power of two that the kernel
1680           keeps in the memory allocator.  If you need to allocate very large
1681           blocks of physically contiguous memory, then you may need to
1682           increase this value.
1683
1684           This config option is actually maximum order plus one. For example,
1685           a value of 11 means that the largest free memory block is 2^10 pages.
1686
1687 config ALIGNMENT_TRAP
1688         bool
1689         depends on CPU_CP15_MMU
1690         default y if !ARCH_EBSA110
1691         select HAVE_PROC_CPU if PROC_FS
1692         help
1693           ARM processors cannot fetch/store information which is not
1694           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1695           address divisible by 4. On 32-bit ARM processors, these non-aligned
1696           fetch/store instructions will be emulated in software if you say
1697           here, which has a severe performance impact. This is necessary for
1698           correct operation of some network protocols. With an IP-only
1699           configuration it is safe to say N, otherwise say Y.
1700
1701 config UACCESS_WITH_MEMCPY
1702         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1703         depends on MMU
1704         default y if CPU_FEROCEON
1705         help
1706           Implement faster copy_to_user and clear_user methods for CPU
1707           cores where a 8-word STM instruction give significantly higher
1708           memory write throughput than a sequence of individual 32bit stores.
1709
1710           A possible side effect is a slight increase in scheduling latency
1711           between threads sharing the same address space if they invoke
1712           such copy operations with large buffers.
1713
1714           However, if the CPU data cache is using a write-allocate mode,
1715           this option is unlikely to provide any performance gain.
1716
1717 config SECCOMP
1718         bool
1719         prompt "Enable seccomp to safely compute untrusted bytecode"
1720         ---help---
1721           This kernel feature is useful for number crunching applications
1722           that may need to compute untrusted bytecode during their
1723           execution. By using pipes or other transports made available to
1724           the process as file descriptors supporting the read/write
1725           syscalls, it's possible to isolate those applications in
1726           their own address space using seccomp. Once seccomp is
1727           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1728           and the task is only allowed to execute a few safe syscalls
1729           defined by each seccomp mode.
1730
1731 config PARAVIRT
1732         bool "Enable paravirtualization code"
1733         help
1734           This changes the kernel so it can modify itself when it is run
1735           under a hypervisor, potentially improving performance significantly
1736           over full virtualization.
1737
1738 config PARAVIRT_TIME_ACCOUNTING
1739         bool "Paravirtual steal time accounting"
1740         select PARAVIRT
1741         default n
1742         help
1743           Select this option to enable fine granularity task steal time
1744           accounting. Time spent executing other tasks in parallel with
1745           the current vCPU is discounted from the vCPU power. To account for
1746           that, there can be a small performance impact.
1747
1748           If in doubt, say N here.
1749
1750 config XEN_DOM0
1751         def_bool y
1752         depends on XEN
1753
1754 config XEN
1755         bool "Xen guest support on ARM"
1756         depends on ARM && AEABI && OF
1757         depends on CPU_V7 && !CPU_V6
1758         depends on !GENERIC_ATOMIC64
1759         depends on MMU
1760         select ARCH_DMA_ADDR_T_64BIT
1761         select ARM_PSCI
1762         select SWIOTLB
1763         select SWIOTLB_XEN
1764         select PARAVIRT
1765         help
1766           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1767
1768 config STACKPROTECTOR_PER_TASK
1769         bool "Use a unique stack canary value for each task"
1770         depends on GCC_PLUGINS && STACKPROTECTOR && SMP && !XIP_DEFLATED_DATA
1771         select GCC_PLUGIN_ARM_SSP_PER_TASK
1772         default y
1773         help
1774           Due to the fact that GCC uses an ordinary symbol reference from
1775           which to load the value of the stack canary, this value can only
1776           change at reboot time on SMP systems, and all tasks running in the
1777           kernel's address space are forced to use the same canary value for
1778           the entire duration that the system is up.
1779
1780           Enable this option to switch to a different method that uses a
1781           different canary value for each task.
1782
1783 endmenu
1784
1785 menu "Boot options"
1786
1787 config USE_OF
1788         bool "Flattened Device Tree support"
1789         select IRQ_DOMAIN
1790         select OF
1791         help
1792           Include support for flattened device tree machine descriptions.
1793
1794 config ATAGS
1795         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1796         default y
1797         help
1798           This is the traditional way of passing data to the kernel at boot
1799           time. If you are solely relying on the flattened device tree (or
1800           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1801           to remove ATAGS support from your kernel binary.  If unsure,
1802           leave this to y.
1803
1804 config DEPRECATED_PARAM_STRUCT
1805         bool "Provide old way to pass kernel parameters"
1806         depends on ATAGS
1807         help
1808           This was deprecated in 2001 and announced to live on for 5 years.
1809           Some old boot loaders still use this way.
1810
1811 # Compressed boot loader in ROM.  Yes, we really want to ask about
1812 # TEXT and BSS so we preserve their values in the config files.
1813 config ZBOOT_ROM_TEXT
1814         hex "Compressed ROM boot loader base address"
1815         default "0"
1816         help
1817           The physical address at which the ROM-able zImage is to be
1818           placed in the target.  Platforms which normally make use of
1819           ROM-able zImage formats normally set this to a suitable
1820           value in their defconfig file.
1821
1822           If ZBOOT_ROM is not enabled, this has no effect.
1823
1824 config ZBOOT_ROM_BSS
1825         hex "Compressed ROM boot loader BSS address"
1826         default "0"
1827         help
1828           The base address of an area of read/write memory in the target
1829           for the ROM-able zImage which must be available while the
1830           decompressor is running. It must be large enough to hold the
1831           entire decompressed kernel plus an additional 128 KiB.
1832           Platforms which normally make use of ROM-able zImage formats
1833           normally set this to a suitable value in their defconfig file.
1834
1835           If ZBOOT_ROM is not enabled, this has no effect.
1836
1837 config ZBOOT_ROM
1838         bool "Compressed boot loader in ROM/flash"
1839         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1840         depends on !ARM_APPENDED_DTB && !XIP_KERNEL && !AUTO_ZRELADDR
1841         help
1842           Say Y here if you intend to execute your compressed kernel image
1843           (zImage) directly from ROM or flash.  If unsure, say N.
1844
1845 config ARM_APPENDED_DTB
1846         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1847         depends on OF
1848         help
1849           With this option, the boot code will look for a device tree binary
1850           (DTB) appended to zImage
1851           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1852
1853           This is meant as a backward compatibility convenience for those
1854           systems with a bootloader that can't be upgraded to accommodate
1855           the documented boot protocol using a device tree.
1856
1857           Beware that there is very little in terms of protection against
1858           this option being confused by leftover garbage in memory that might
1859           look like a DTB header after a reboot if no actual DTB is appended
1860           to zImage.  Do not leave this option active in a production kernel
1861           if you don't intend to always append a DTB.  Proper passing of the
1862           location into r2 of a bootloader provided DTB is always preferable
1863           to this option.
1864
1865 config ARM_ATAG_DTB_COMPAT
1866         bool "Supplement the appended DTB with traditional ATAG information"
1867         depends on ARM_APPENDED_DTB
1868         help
1869           Some old bootloaders can't be updated to a DTB capable one, yet
1870           they provide ATAGs with memory configuration, the ramdisk address,
1871           the kernel cmdline string, etc.  Such information is dynamically
1872           provided by the bootloader and can't always be stored in a static
1873           DTB.  To allow a device tree enabled kernel to be used with such
1874           bootloaders, this option allows zImage to extract the information
1875           from the ATAG list and store it at run time into the appended DTB.
1876
1877 choice
1878         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
1879         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1880
1881 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1882         bool "Use bootloader kernel arguments if available"
1883         help
1884           Uses the command-line options passed by the boot loader instead of
1885           the device tree bootargs property. If the boot loader doesn't provide
1886           any, the device tree bootargs property will be used.
1887
1888 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
1889         bool "Extend with bootloader kernel arguments"
1890         help
1891           The command-line arguments provided by the boot loader will be
1892           appended to the the device tree bootargs property.
1893
1894 endchoice
1895
1896 config CMDLINE
1897         string "Default kernel command string"
1898         default ""
1899         help
1900           On some architectures (EBSA110 and CATS), there is currently no way
1901           for the boot loader to pass arguments to the kernel. For these
1902           architectures, you should supply some command-line options at build
1903           time by entering them here. As a minimum, you should specify the
1904           memory size and the root device (e.g., mem=64M root=/dev/nfs).
1905
1906 choice
1907         prompt "Kernel command line type" if CMDLINE != ""
1908         default CMDLINE_FROM_BOOTLOADER
1909         depends on ATAGS
1910
1911 config CMDLINE_FROM_BOOTLOADER
1912         bool "Use bootloader kernel arguments if available"
1913         help
1914           Uses the command-line options passed by the boot loader. If
1915           the boot loader doesn't provide any, the default kernel command
1916           string provided in CMDLINE will be used.
1917
1918 config CMDLINE_EXTEND
1919         bool "Extend bootloader kernel arguments"
1920         help
1921           The command-line arguments provided by the boot loader will be
1922           appended to the default kernel command string.
1923
1924 config CMDLINE_FORCE
1925         bool "Always use the default kernel command string"
1926         help
1927           Always use the default kernel command string, even if the boot
1928           loader passes other arguments to the kernel.
1929           This is useful if you cannot or don't want to change the
1930           command-line options your boot loader passes to the kernel.
1931 endchoice
1932
1933 config XIP_KERNEL
1934         bool "Kernel Execute-In-Place from ROM"
1935         depends on !ARM_LPAE && !ARCH_MULTIPLATFORM
1936         help
1937           Execute-In-Place allows the kernel to run from non-volatile storage
1938           directly addressable by the CPU, such as NOR flash. This saves RAM
1939           space since the text section of the kernel is not loaded from flash
1940           to RAM.  Read-write sections, such as the data section and stack,
1941           are still copied to RAM.  The XIP kernel is not compressed since
1942           it has to run directly from flash, so it will take more space to
1943           store it.  The flash address used to link the kernel object files,
1944           and for storing it, is configuration dependent. Therefore, if you
1945           say Y here, you must know the proper physical address where to
1946           store the kernel image depending on your own flash memory usage.
1947
1948           Also note that the make target becomes "make xipImage" rather than
1949           "make zImage" or "make Image".  The final kernel binary to put in
1950           ROM memory will be arch/arm/boot/xipImage.
1951
1952           If unsure, say N.
1953
1954 config XIP_PHYS_ADDR
1955         hex "XIP Kernel Physical Location"
1956         depends on XIP_KERNEL
1957         default "0x00080000"
1958         help
1959           This is the physical address in your flash memory the kernel will
1960           be linked for and stored to.  This address is dependent on your
1961           own flash usage.
1962
1963 config XIP_DEFLATED_DATA
1964         bool "Store kernel .data section compressed in ROM"
1965         depends on XIP_KERNEL
1966         select ZLIB_INFLATE
1967         help
1968           Before the kernel is actually executed, its .data section has to be
1969           copied to RAM from ROM. This option allows for storing that data
1970           in compressed form and decompressed to RAM rather than merely being
1971           copied, saving some precious ROM space. A possible drawback is a
1972           slightly longer boot delay.
1973
1974 config KEXEC
1975         bool "Kexec system call (EXPERIMENTAL)"
1976         depends on (!SMP || PM_SLEEP_SMP)
1977         depends on !CPU_V7M
1978         select KEXEC_CORE
1979         help
1980           kexec is a system call that implements the ability to shutdown your
1981           current kernel, and to start another kernel.  It is like a reboot
1982           but it is independent of the system firmware.   And like a reboot
1983           you can start any kernel with it, not just Linux.
1984
1985           It is an ongoing process to be certain the hardware in a machine
1986           is properly shutdown, so do not be surprised if this code does not
1987           initially work for you.
1988
1989 config ATAGS_PROC
1990         bool "Export atags in procfs"
1991         depends on ATAGS && KEXEC
1992         default y
1993         help
1994           Should the atags used to boot the kernel be exported in an "atags"
1995           file in procfs. Useful with kexec.
1996
1997 config CRASH_DUMP
1998         bool "Build kdump crash kernel (EXPERIMENTAL)"
1999         help
2000           Generate crash dump after being started by kexec. This should
2001           be normally only set in special crash dump kernels which are
2002           loaded in the main kernel with kexec-tools into a specially
2003           reserved region and then later executed after a crash by
2004           kdump/kexec. The crash dump kernel must be compiled to a
2005           memory address not used by the main kernel
2006
2007           For more details see Documentation/kdump/kdump.txt
2008
2009 config AUTO_ZRELADDR
2010         bool "Auto calculation of the decompressed kernel image address"
2011         help
2012           ZRELADDR is the physical address where the decompressed kernel
2013           image will be placed. If AUTO_ZRELADDR is selected, the address
2014           will be determined at run-time by masking the current IP with
2015           0xf8000000. This assumes the zImage being placed in the first 128MB
2016           from start of memory.
2017
2018 config EFI_STUB
2019         bool
2020
2021 config EFI
2022         bool "UEFI runtime support"
2023         depends on OF && !CPU_BIG_ENDIAN && MMU && AUTO_ZRELADDR && !XIP_KERNEL
2024         select UCS2_STRING
2025         select EFI_PARAMS_FROM_FDT
2026         select EFI_STUB
2027         select EFI_ARMSTUB
2028         select EFI_RUNTIME_WRAPPERS
2029         ---help---
2030           This option provides support for runtime services provided
2031           by UEFI firmware (such as non-volatile variables, realtime
2032           clock, and platform reset). A UEFI stub is also provided to
2033           allow the kernel to be booted as an EFI application. This
2034           is only useful for kernels that may run on systems that have
2035           UEFI firmware.
2036
2037 config DMI
2038         bool "Enable support for SMBIOS (DMI) tables"
2039         depends on EFI
2040         default y
2041         help
2042           This enables SMBIOS/DMI feature for systems.
2043
2044           This option is only useful on systems that have UEFI firmware.
2045           However, even with this option, the resultant kernel should
2046           continue to boot on existing non-UEFI platforms.
2047
2048           NOTE: This does *NOT* enable or encourage the use of DMI quirks,
2049           i.e., the the practice of identifying the platform via DMI to
2050           decide whether certain workarounds for buggy hardware and/or
2051           firmware need to be enabled. This would require the DMI subsystem
2052           to be enabled much earlier than we do on ARM, which is non-trivial.
2053
2054 endmenu
2055
2056 menu "CPU Power Management"
2057
2058 source "drivers/cpufreq/Kconfig"
2059
2060 source "drivers/cpuidle/Kconfig"
2061
2062 endmenu
2063
2064 menu "Floating point emulation"
2065
2066 comment "At least one emulation must be selected"
2067
2068 config FPE_NWFPE
2069         bool "NWFPE math emulation"
2070         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2071         ---help---
2072           Say Y to include the NWFPE floating point emulator in the kernel.
2073           This is necessary to run most binaries. Linux does not currently
2074           support floating point hardware so you need to say Y here even if
2075           your machine has an FPA or floating point co-processor podule.
2076
2077           You may say N here if you are going to load the Acorn FPEmulator
2078           early in the bootup.
2079
2080 config FPE_NWFPE_XP
2081         bool "Support extended precision"
2082         depends on FPE_NWFPE
2083         help
2084           Say Y to include 80-bit support in the kernel floating-point
2085           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2086           Note that gcc does not generate 80-bit operations by default,
2087           so in most cases this option only enlarges the size of the
2088           floating point emulator without any good reason.
2089
2090           You almost surely want to say N here.
2091
2092 config FPE_FASTFPE
2093         bool "FastFPE math emulation (EXPERIMENTAL)"
2094         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2095         ---help---
2096           Say Y here to include the FAST floating point emulator in the kernel.
2097           This is an experimental much faster emulator which now also has full
2098           precision for the mantissa.  It does not support any exceptions.
2099           It is very simple, and approximately 3-6 times faster than NWFPE.
2100
2101           It should be sufficient for most programs.  It may be not suitable
2102           for scientific calculations, but you have to check this for yourself.
2103           If you do not feel you need a faster FP emulation you should better
2104           choose NWFPE.
2105
2106 config VFP
2107         bool "VFP-format floating point maths"
2108         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2109         help
2110           Say Y to include VFP support code in the kernel. This is needed
2111           if your hardware includes a VFP unit.
2112
2113           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2114           release notes and additional status information.
2115
2116           Say N if your target does not have VFP hardware.
2117
2118 config VFPv3
2119         bool
2120         depends on VFP
2121         default y if CPU_V7
2122
2123 config NEON
2124         bool "Advanced SIMD (NEON) Extension support"
2125         depends on VFPv3 && CPU_V7
2126         help
2127           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2128           Extension.
2129
2130 config KERNEL_MODE_NEON
2131         bool "Support for NEON in kernel mode"
2132         depends on NEON && AEABI
2133         help
2134           Say Y to include support for NEON in kernel mode.
2135
2136 endmenu
2137
2138 menu "Power management options"
2139
2140 source "kernel/power/Kconfig"
2141
2142 config ARCH_SUSPEND_POSSIBLE
2143         depends on CPU_ARM920T || CPU_ARM926T || CPU_FEROCEON || CPU_SA1100 || \
2144                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_V7M || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2145         def_bool y
2146
2147 config ARM_CPU_SUSPEND
2148         def_bool PM_SLEEP || BL_SWITCHER || ARM_PSCI_FW
2149         depends on ARCH_SUSPEND_POSSIBLE
2150
2151 config ARCH_HIBERNATION_POSSIBLE
2152         bool
2153         depends on MMU
2154         default y if ARCH_SUSPEND_POSSIBLE
2155
2156 endmenu
2157
2158 source "drivers/firmware/Kconfig"
2159
2160 if CRYPTO
2161 source "arch/arm/crypto/Kconfig"
2162 endif
2163
2164 source "arch/arm/kvm/Kconfig"