Merge tag 'dma-mapping-4.13' of git://git.infradead.org/users/hch/dma-mapping
[sfrench/cifs-2.6.git] / arch / arm / Kconfig
1 config ARM
2         bool
3         default y
4         select ARCH_CLOCKSOURCE_DATA
5         select ARCH_HAS_DEBUG_VIRTUAL
6         select ARCH_HAS_DEVMEM_IS_ALLOWED
7         select ARCH_HAS_ELF_RANDOMIZE
8         select ARCH_HAS_SET_MEMORY
9         select ARCH_HAS_STRICT_KERNEL_RWX if MMU && !XIP_KERNEL
10         select ARCH_HAS_STRICT_MODULE_RWX if MMU
11         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
12         select ARCH_HAVE_CUSTOM_GPIO_H
13         select ARCH_HAS_GCOV_PROFILE_ALL
14         select ARCH_MIGHT_HAVE_PC_PARPORT
15         select ARCH_OPTIONAL_KERNEL_RWX if ARCH_HAS_STRICT_KERNEL_RWX
16         select ARCH_OPTIONAL_KERNEL_RWX_DEFAULT if CPU_V7
17         select ARCH_SUPPORTS_ATOMIC_RMW
18         select ARCH_USE_BUILTIN_BSWAP
19         select ARCH_USE_CMPXCHG_LOCKREF
20         select ARCH_WANT_IPC_PARSE_VERSION
21         select BUILDTIME_EXTABLE_SORT if MMU
22         select CLONE_BACKWARDS
23         select CPU_PM if (SUSPEND || CPU_IDLE)
24         select DCACHE_WORD_ACCESS if HAVE_EFFICIENT_UNALIGNED_ACCESS
25         select DMA_NOOP_OPS if !MMU
26         select EDAC_SUPPORT
27         select EDAC_ATOMIC_SCRUB
28         select GENERIC_ALLOCATOR
29         select GENERIC_ARCH_TOPOLOGY if ARM_CPU_TOPOLOGY
30         select GENERIC_ATOMIC64 if (CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI)
31         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
32         select GENERIC_CPU_AUTOPROBE
33         select GENERIC_EARLY_IOREMAP
34         select GENERIC_IDLE_POLL_SETUP
35         select GENERIC_IRQ_PROBE
36         select GENERIC_IRQ_SHOW
37         select GENERIC_IRQ_SHOW_LEVEL
38         select GENERIC_PCI_IOMAP
39         select GENERIC_SCHED_CLOCK
40         select GENERIC_SMP_IDLE_THREAD
41         select GENERIC_STRNCPY_FROM_USER
42         select GENERIC_STRNLEN_USER
43         select HANDLE_DOMAIN_IRQ
44         select HARDIRQS_SW_RESEND
45         select HAVE_ARCH_AUDITSYSCALL if (AEABI && !OABI_COMPAT)
46         select HAVE_ARCH_BITREVERSE if (CPU_32v7M || CPU_32v7) && !CPU_32v6
47         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL && !CPU_ENDIAN_BE32 && MMU
48         select HAVE_ARCH_KGDB if !CPU_ENDIAN_BE32 && MMU
49         select HAVE_ARCH_MMAP_RND_BITS if MMU
50         select HAVE_ARCH_SECCOMP_FILTER if (AEABI && !OABI_COMPAT)
51         select HAVE_ARCH_TRACEHOOK
52         select HAVE_ARM_SMCCC if CPU_V7
53         select HAVE_CBPF_JIT
54         select HAVE_CC_STACKPROTECTOR
55         select HAVE_CONTEXT_TRACKING
56         select HAVE_C_RECORDMCOUNT
57         select HAVE_DEBUG_KMEMLEAK
58         select HAVE_DMA_API_DEBUG
59         select HAVE_DMA_CONTIGUOUS if MMU
60         select HAVE_DYNAMIC_FTRACE if (!XIP_KERNEL) && !CPU_ENDIAN_BE32 && MMU
61         select HAVE_EFFICIENT_UNALIGNED_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && MMU
62         select HAVE_EXIT_THREAD
63         select HAVE_FTRACE_MCOUNT_RECORD if (!XIP_KERNEL)
64         select HAVE_FUNCTION_GRAPH_TRACER if (!THUMB2_KERNEL)
65         select HAVE_FUNCTION_TRACER if (!XIP_KERNEL)
66         select HAVE_GCC_PLUGINS
67         select HAVE_GENERIC_DMA_COHERENT
68         select HAVE_HW_BREAKPOINT if (PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7))
69         select HAVE_IDE if PCI || ISA || PCMCIA
70         select HAVE_IRQ_TIME_ACCOUNTING
71         select HAVE_KERNEL_GZIP
72         select HAVE_KERNEL_LZ4
73         select HAVE_KERNEL_LZMA
74         select HAVE_KERNEL_LZO
75         select HAVE_KERNEL_XZ
76         select HAVE_KPROBES if !XIP_KERNEL && !CPU_ENDIAN_BE32 && !CPU_V7M
77         select HAVE_KRETPROBES if (HAVE_KPROBES)
78         select HAVE_MEMBLOCK
79         select HAVE_MOD_ARCH_SPECIFIC
80         select HAVE_NMI
81         select HAVE_OPROFILE if (HAVE_PERF_EVENTS)
82         select HAVE_OPTPROBES if !THUMB2_KERNEL
83         select HAVE_PERF_EVENTS
84         select HAVE_PERF_REGS
85         select HAVE_PERF_USER_STACK_DUMP
86         select HAVE_RCU_TABLE_FREE if (SMP && ARM_LPAE)
87         select HAVE_REGS_AND_STACK_ACCESS_API
88         select HAVE_SYSCALL_TRACEPOINTS
89         select HAVE_UID16
90         select HAVE_VIRT_CPU_ACCOUNTING_GEN
91         select IRQ_FORCED_THREADING
92         select MODULES_USE_ELF_REL
93         select NO_BOOTMEM
94         select OF_EARLY_FLATTREE if OF
95         select OF_RESERVED_MEM if OF
96         select OLD_SIGACTION
97         select OLD_SIGSUSPEND3
98         select PERF_USE_VMALLOC
99         select RTC_LIB
100         select SYS_SUPPORTS_APM_EMULATION
101         # Above selects are sorted alphabetically; please add new ones
102         # according to that.  Thanks.
103         help
104           The ARM series is a line of low-power-consumption RISC chip designs
105           licensed by ARM Ltd and targeted at embedded applications and
106           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
107           manufactured, but legacy ARM-based PC hardware remains popular in
108           Europe.  There is an ARM Linux project with a web page at
109           <http://www.arm.linux.org.uk/>.
110
111 config ARM_HAS_SG_CHAIN
112         select ARCH_HAS_SG_CHAIN
113         bool
114
115 config NEED_SG_DMA_LENGTH
116         bool
117
118 config ARM_DMA_USE_IOMMU
119         bool
120         select ARM_HAS_SG_CHAIN
121         select NEED_SG_DMA_LENGTH
122
123 if ARM_DMA_USE_IOMMU
124
125 config ARM_DMA_IOMMU_ALIGNMENT
126         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
127         range 4 9
128         default 8
129         help
130           DMA mapping framework by default aligns all buffers to the smallest
131           PAGE_SIZE order which is greater than or equal to the requested buffer
132           size. This works well for buffers up to a few hundreds kilobytes, but
133           for larger buffers it just a waste of address space. Drivers which has
134           relatively small addressing window (like 64Mib) might run out of
135           virtual space with just a few allocations.
136
137           With this parameter you can specify the maximum PAGE_SIZE order for
138           DMA IOMMU buffers. Larger buffers will be aligned only to this
139           specified order. The order is expressed as a power of two multiplied
140           by the PAGE_SIZE.
141
142 endif
143
144 config MIGHT_HAVE_PCI
145         bool
146
147 config SYS_SUPPORTS_APM_EMULATION
148         bool
149
150 config HAVE_TCM
151         bool
152         select GENERIC_ALLOCATOR
153
154 config HAVE_PROC_CPU
155         bool
156
157 config NO_IOPORT_MAP
158         bool
159
160 config EISA
161         bool
162         ---help---
163           The Extended Industry Standard Architecture (EISA) bus was
164           developed as an open alternative to the IBM MicroChannel bus.
165
166           The EISA bus provided some of the features of the IBM MicroChannel
167           bus while maintaining backward compatibility with cards made for
168           the older ISA bus.  The EISA bus saw limited use between 1988 and
169           1995 when it was made obsolete by the PCI bus.
170
171           Say Y here if you are building a kernel for an EISA-based machine.
172
173           Otherwise, say N.
174
175 config SBUS
176         bool
177
178 config STACKTRACE_SUPPORT
179         bool
180         default y
181
182 config LOCKDEP_SUPPORT
183         bool
184         default y
185
186 config TRACE_IRQFLAGS_SUPPORT
187         bool
188         default !CPU_V7M
189
190 config RWSEM_XCHGADD_ALGORITHM
191         bool
192         default y
193
194 config ARCH_HAS_ILOG2_U32
195         bool
196
197 config ARCH_HAS_ILOG2_U64
198         bool
199
200 config ARCH_HAS_BANDGAP
201         bool
202
203 config FIX_EARLYCON_MEM
204         def_bool y if MMU
205
206 config GENERIC_HWEIGHT
207         bool
208         default y
209
210 config GENERIC_CALIBRATE_DELAY
211         bool
212         default y
213
214 config ARCH_MAY_HAVE_PC_FDC
215         bool
216
217 config ZONE_DMA
218         bool
219
220 config NEED_DMA_MAP_STATE
221        def_bool y
222
223 config ARCH_SUPPORTS_UPROBES
224         def_bool y
225
226 config ARCH_HAS_DMA_SET_COHERENT_MASK
227         bool
228
229 config GENERIC_ISA_DMA
230         bool
231
232 config FIQ
233         bool
234
235 config NEED_RET_TO_USER
236         bool
237
238 config ARCH_MTD_XIP
239         bool
240
241 config VECTORS_BASE
242         hex
243         default 0xffff0000 if MMU || CPU_HIGH_VECTOR
244         default DRAM_BASE if REMAP_VECTORS_TO_RAM
245         default 0x00000000
246         help
247           The base address of exception vectors.  This must be two pages
248           in size.
249
250 config ARM_PATCH_PHYS_VIRT
251         bool "Patch physical to virtual translations at runtime" if EMBEDDED
252         default y
253         depends on !XIP_KERNEL && MMU
254         help
255           Patch phys-to-virt and virt-to-phys translation functions at
256           boot and module load time according to the position of the
257           kernel in system memory.
258
259           This can only be used with non-XIP MMU kernels where the base
260           of physical memory is at a 16MB boundary.
261
262           Only disable this option if you know that you do not require
263           this feature (eg, building a kernel for a single machine) and
264           you need to shrink the kernel to the minimal size.
265
266 config NEED_MACH_IO_H
267         bool
268         help
269           Select this when mach/io.h is required to provide special
270           definitions for this platform.  The need for mach/io.h should
271           be avoided when possible.
272
273 config NEED_MACH_MEMORY_H
274         bool
275         help
276           Select this when mach/memory.h is required to provide special
277           definitions for this platform.  The need for mach/memory.h should
278           be avoided when possible.
279
280 config PHYS_OFFSET
281         hex "Physical address of main memory" if MMU
282         depends on !ARM_PATCH_PHYS_VIRT
283         default DRAM_BASE if !MMU
284         default 0x00000000 if ARCH_EBSA110 || \
285                         ARCH_FOOTBRIDGE || \
286                         ARCH_INTEGRATOR || \
287                         ARCH_IOP13XX || \
288                         ARCH_KS8695 || \
289                         ARCH_REALVIEW
290         default 0x10000000 if ARCH_OMAP1 || ARCH_RPC
291         default 0x20000000 if ARCH_S5PV210
292         default 0xc0000000 if ARCH_SA1100
293         help
294           Please provide the physical address corresponding to the
295           location of main memory in your system.
296
297 config GENERIC_BUG
298         def_bool y
299         depends on BUG
300
301 config PGTABLE_LEVELS
302         int
303         default 3 if ARM_LPAE
304         default 2
305
306 source "init/Kconfig"
307
308 source "kernel/Kconfig.freezer"
309
310 menu "System Type"
311
312 config MMU
313         bool "MMU-based Paged Memory Management Support"
314         default y
315         help
316           Select if you want MMU-based virtualised addressing space
317           support by paged memory management. If unsure, say 'Y'.
318
319 config ARCH_MMAP_RND_BITS_MIN
320         default 8
321
322 config ARCH_MMAP_RND_BITS_MAX
323         default 14 if PAGE_OFFSET=0x40000000
324         default 15 if PAGE_OFFSET=0x80000000
325         default 16
326
327 #
328 # The "ARM system type" choice list is ordered alphabetically by option
329 # text.  Please add new entries in the option alphabetic order.
330 #
331 choice
332         prompt "ARM system type"
333         default ARM_SINGLE_ARMV7M if !MMU
334         default ARCH_MULTIPLATFORM if MMU
335
336 config ARCH_MULTIPLATFORM
337         bool "Allow multiple platforms to be selected"
338         depends on MMU
339         select ARM_HAS_SG_CHAIN
340         select ARM_PATCH_PHYS_VIRT
341         select AUTO_ZRELADDR
342         select TIMER_OF
343         select COMMON_CLK
344         select GENERIC_CLOCKEVENTS
345         select MIGHT_HAVE_PCI
346         select MULTI_IRQ_HANDLER
347         select PCI_DOMAINS if PCI
348         select SPARSE_IRQ
349         select USE_OF
350
351 config ARM_SINGLE_ARMV7M
352         bool "ARMv7-M based platforms (Cortex-M0/M3/M4)"
353         depends on !MMU
354         select ARM_NVIC
355         select AUTO_ZRELADDR
356         select TIMER_OF
357         select COMMON_CLK
358         select CPU_V7M
359         select GENERIC_CLOCKEVENTS
360         select NO_IOPORT_MAP
361         select SPARSE_IRQ
362         select USE_OF
363
364 config ARCH_EBSA110
365         bool "EBSA-110"
366         select ARCH_USES_GETTIMEOFFSET
367         select CPU_SA110
368         select ISA
369         select NEED_MACH_IO_H
370         select NEED_MACH_MEMORY_H
371         select NO_IOPORT_MAP
372         help
373           This is an evaluation board for the StrongARM processor available
374           from Digital. It has limited hardware on-board, including an
375           Ethernet interface, two PCMCIA sockets, two serial ports and a
376           parallel port.
377
378 config ARCH_EP93XX
379         bool "EP93xx-based"
380         select ARCH_HAS_HOLES_MEMORYMODEL
381         select ARM_AMBA
382         select ARM_PATCH_PHYS_VIRT
383         select ARM_VIC
384         select AUTO_ZRELADDR
385         select CLKDEV_LOOKUP
386         select CLKSRC_MMIO
387         select CPU_ARM920T
388         select GENERIC_CLOCKEVENTS
389         select GPIOLIB
390         help
391           This enables support for the Cirrus EP93xx series of CPUs.
392
393 config ARCH_FOOTBRIDGE
394         bool "FootBridge"
395         select CPU_SA110
396         select FOOTBRIDGE
397         select GENERIC_CLOCKEVENTS
398         select HAVE_IDE
399         select NEED_MACH_IO_H if !MMU
400         select NEED_MACH_MEMORY_H
401         help
402           Support for systems based on the DC21285 companion chip
403           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
404
405 config ARCH_NETX
406         bool "Hilscher NetX based"
407         select ARM_VIC
408         select CLKSRC_MMIO
409         select CPU_ARM926T
410         select GENERIC_CLOCKEVENTS
411         help
412           This enables support for systems based on the Hilscher NetX Soc
413
414 config ARCH_IOP13XX
415         bool "IOP13xx-based"
416         depends on MMU
417         select CPU_XSC3
418         select NEED_MACH_MEMORY_H
419         select NEED_RET_TO_USER
420         select PCI
421         select PLAT_IOP
422         select VMSPLIT_1G
423         select SPARSE_IRQ
424         help
425           Support for Intel's IOP13XX (XScale) family of processors.
426
427 config ARCH_IOP32X
428         bool "IOP32x-based"
429         depends on MMU
430         select CPU_XSCALE
431         select GPIO_IOP
432         select GPIOLIB
433         select NEED_RET_TO_USER
434         select PCI
435         select PLAT_IOP
436         help
437           Support for Intel's 80219 and IOP32X (XScale) family of
438           processors.
439
440 config ARCH_IOP33X
441         bool "IOP33x-based"
442         depends on MMU
443         select CPU_XSCALE
444         select GPIO_IOP
445         select GPIOLIB
446         select NEED_RET_TO_USER
447         select PCI
448         select PLAT_IOP
449         help
450           Support for Intel's IOP33X (XScale) family of processors.
451
452 config ARCH_IXP4XX
453         bool "IXP4xx-based"
454         depends on MMU
455         select ARCH_HAS_DMA_SET_COHERENT_MASK
456         select ARCH_SUPPORTS_BIG_ENDIAN
457         select CLKSRC_MMIO
458         select CPU_XSCALE
459         select DMABOUNCE if PCI
460         select GENERIC_CLOCKEVENTS
461         select GPIOLIB
462         select MIGHT_HAVE_PCI
463         select NEED_MACH_IO_H
464         select USB_EHCI_BIG_ENDIAN_DESC
465         select USB_EHCI_BIG_ENDIAN_MMIO
466         help
467           Support for Intel's IXP4XX (XScale) family of processors.
468
469 config ARCH_DOVE
470         bool "Marvell Dove"
471         select CPU_PJ4
472         select GENERIC_CLOCKEVENTS
473         select GPIOLIB
474         select MIGHT_HAVE_PCI
475         select MULTI_IRQ_HANDLER
476         select MVEBU_MBUS
477         select PINCTRL
478         select PINCTRL_DOVE
479         select PLAT_ORION_LEGACY
480         select SPARSE_IRQ
481         select PM_GENERIC_DOMAINS if PM
482         help
483           Support for the Marvell Dove SoC 88AP510
484
485 config ARCH_KS8695
486         bool "Micrel/Kendin KS8695"
487         select CLKSRC_MMIO
488         select CPU_ARM922T
489         select GENERIC_CLOCKEVENTS
490         select GPIOLIB
491         select NEED_MACH_MEMORY_H
492         help
493           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
494           System-on-Chip devices.
495
496 config ARCH_W90X900
497         bool "Nuvoton W90X900 CPU"
498         select CLKDEV_LOOKUP
499         select CLKSRC_MMIO
500         select CPU_ARM926T
501         select GENERIC_CLOCKEVENTS
502         select GPIOLIB
503         help
504           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
505           At present, the w90x900 has been renamed nuc900, regarding
506           the ARM series product line, you can login the following
507           link address to know more.
508
509           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
510                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
511
512 config ARCH_LPC32XX
513         bool "NXP LPC32XX"
514         select ARM_AMBA
515         select CLKDEV_LOOKUP
516         select CLKSRC_LPC32XX
517         select COMMON_CLK
518         select CPU_ARM926T
519         select GENERIC_CLOCKEVENTS
520         select GPIOLIB
521         select MULTI_IRQ_HANDLER
522         select SPARSE_IRQ
523         select USE_OF
524         help
525           Support for the NXP LPC32XX family of processors
526
527 config ARCH_PXA
528         bool "PXA2xx/PXA3xx-based"
529         depends on MMU
530         select ARCH_MTD_XIP
531         select ARM_CPU_SUSPEND if PM
532         select AUTO_ZRELADDR
533         select COMMON_CLK
534         select CLKDEV_LOOKUP
535         select CLKSRC_PXA
536         select CLKSRC_MMIO
537         select TIMER_OF
538         select CPU_XSCALE if !CPU_XSC3
539         select GENERIC_CLOCKEVENTS
540         select GPIO_PXA
541         select GPIOLIB
542         select HAVE_IDE
543         select IRQ_DOMAIN
544         select MULTI_IRQ_HANDLER
545         select PLAT_PXA
546         select SPARSE_IRQ
547         help
548           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
549
550 config ARCH_RPC
551         bool "RiscPC"
552         depends on MMU
553         select ARCH_ACORN
554         select ARCH_MAY_HAVE_PC_FDC
555         select ARCH_SPARSEMEM_ENABLE
556         select ARCH_USES_GETTIMEOFFSET
557         select CPU_SA110
558         select FIQ
559         select HAVE_IDE
560         select HAVE_PATA_PLATFORM
561         select ISA_DMA_API
562         select NEED_MACH_IO_H
563         select NEED_MACH_MEMORY_H
564         select NO_IOPORT_MAP
565         help
566           On the Acorn Risc-PC, Linux can support the internal IDE disk and
567           CD-ROM interface, serial and parallel port, and the floppy drive.
568
569 config ARCH_SA1100
570         bool "SA1100-based"
571         select ARCH_MTD_XIP
572         select ARCH_SPARSEMEM_ENABLE
573         select CLKDEV_LOOKUP
574         select CLKSRC_MMIO
575         select CLKSRC_PXA
576         select TIMER_OF if OF
577         select CPU_FREQ
578         select CPU_SA1100
579         select GENERIC_CLOCKEVENTS
580         select GPIOLIB
581         select HAVE_IDE
582         select IRQ_DOMAIN
583         select ISA
584         select MULTI_IRQ_HANDLER
585         select NEED_MACH_MEMORY_H
586         select SPARSE_IRQ
587         help
588           Support for StrongARM 11x0 based boards.
589
590 config ARCH_S3C24XX
591         bool "Samsung S3C24XX SoCs"
592         select ATAGS
593         select CLKDEV_LOOKUP
594         select CLKSRC_SAMSUNG_PWM
595         select GENERIC_CLOCKEVENTS
596         select GPIO_SAMSUNG
597         select GPIOLIB
598         select HAVE_S3C2410_I2C if I2C
599         select HAVE_S3C2410_WATCHDOG if WATCHDOG
600         select HAVE_S3C_RTC if RTC_CLASS
601         select MULTI_IRQ_HANDLER
602         select NEED_MACH_IO_H
603         select SAMSUNG_ATAGS
604         help
605           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
606           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
607           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
608           Samsung SMDK2410 development board (and derivatives).
609
610 config ARCH_DAVINCI
611         bool "TI DaVinci"
612         select ARCH_HAS_HOLES_MEMORYMODEL
613         select CLKDEV_LOOKUP
614         select CPU_ARM926T
615         select GENERIC_ALLOCATOR
616         select GENERIC_CLOCKEVENTS
617         select GENERIC_IRQ_CHIP
618         select GPIOLIB
619         select HAVE_IDE
620         select USE_OF
621         select ZONE_DMA
622         help
623           Support for TI's DaVinci platform.
624
625 config ARCH_OMAP1
626         bool "TI OMAP1"
627         depends on MMU
628         select ARCH_HAS_HOLES_MEMORYMODEL
629         select ARCH_OMAP
630         select CLKDEV_LOOKUP
631         select CLKSRC_MMIO
632         select GENERIC_CLOCKEVENTS
633         select GENERIC_IRQ_CHIP
634         select GPIOLIB
635         select HAVE_IDE
636         select IRQ_DOMAIN
637         select MULTI_IRQ_HANDLER
638         select NEED_MACH_IO_H if PCCARD
639         select NEED_MACH_MEMORY_H
640         select SPARSE_IRQ
641         help
642           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
643
644 endchoice
645
646 menu "Multiple platform selection"
647         depends on ARCH_MULTIPLATFORM
648
649 comment "CPU Core family selection"
650
651 config ARCH_MULTI_V4
652         bool "ARMv4 based platforms (FA526)"
653         depends on !ARCH_MULTI_V6_V7
654         select ARCH_MULTI_V4_V5
655         select CPU_FA526
656
657 config ARCH_MULTI_V4T
658         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
659         depends on !ARCH_MULTI_V6_V7
660         select ARCH_MULTI_V4_V5
661         select CPU_ARM920T if !(CPU_ARM7TDMI || CPU_ARM720T || \
662                 CPU_ARM740T || CPU_ARM9TDMI || CPU_ARM922T || \
663                 CPU_ARM925T || CPU_ARM940T)
664
665 config ARCH_MULTI_V5
666         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
667         depends on !ARCH_MULTI_V6_V7
668         select ARCH_MULTI_V4_V5
669         select CPU_ARM926T if !(CPU_ARM946E || CPU_ARM1020 || \
670                 CPU_ARM1020E || CPU_ARM1022 || CPU_ARM1026 || \
671                 CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_FEROCEON)
672
673 config ARCH_MULTI_V4_V5
674         bool
675
676 config ARCH_MULTI_V6
677         bool "ARMv6 based platforms (ARM11)"
678         select ARCH_MULTI_V6_V7
679         select CPU_V6K
680
681 config ARCH_MULTI_V7
682         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
683         default y
684         select ARCH_MULTI_V6_V7
685         select CPU_V7
686         select HAVE_SMP
687
688 config ARCH_MULTI_V6_V7
689         bool
690         select MIGHT_HAVE_CACHE_L2X0
691
692 config ARCH_MULTI_CPU_AUTO
693         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
694         select ARCH_MULTI_V5
695
696 endmenu
697
698 config ARCH_VIRT
699         bool "Dummy Virtual Machine"
700         depends on ARCH_MULTI_V7
701         select ARM_AMBA
702         select ARM_GIC
703         select ARM_GIC_V2M if PCI
704         select ARM_GIC_V3
705         select ARM_GIC_V3_ITS if PCI
706         select ARM_PSCI
707         select HAVE_ARM_ARCH_TIMER
708
709 #
710 # This is sorted alphabetically by mach-* pathname.  However, plat-*
711 # Kconfigs may be included either alphabetically (according to the
712 # plat- suffix) or along side the corresponding mach-* source.
713 #
714 source "arch/arm/mach-mvebu/Kconfig"
715
716 source "arch/arm/mach-actions/Kconfig"
717
718 source "arch/arm/mach-alpine/Kconfig"
719
720 source "arch/arm/mach-artpec/Kconfig"
721
722 source "arch/arm/mach-asm9260/Kconfig"
723
724 source "arch/arm/mach-at91/Kconfig"
725
726 source "arch/arm/mach-axxia/Kconfig"
727
728 source "arch/arm/mach-bcm/Kconfig"
729
730 source "arch/arm/mach-berlin/Kconfig"
731
732 source "arch/arm/mach-clps711x/Kconfig"
733
734 source "arch/arm/mach-cns3xxx/Kconfig"
735
736 source "arch/arm/mach-davinci/Kconfig"
737
738 source "arch/arm/mach-digicolor/Kconfig"
739
740 source "arch/arm/mach-dove/Kconfig"
741
742 source "arch/arm/mach-ep93xx/Kconfig"
743
744 source "arch/arm/mach-footbridge/Kconfig"
745
746 source "arch/arm/mach-gemini/Kconfig"
747
748 source "arch/arm/mach-highbank/Kconfig"
749
750 source "arch/arm/mach-hisi/Kconfig"
751
752 source "arch/arm/mach-integrator/Kconfig"
753
754 source "arch/arm/mach-iop32x/Kconfig"
755
756 source "arch/arm/mach-iop33x/Kconfig"
757
758 source "arch/arm/mach-iop13xx/Kconfig"
759
760 source "arch/arm/mach-ixp4xx/Kconfig"
761
762 source "arch/arm/mach-keystone/Kconfig"
763
764 source "arch/arm/mach-ks8695/Kconfig"
765
766 source "arch/arm/mach-meson/Kconfig"
767
768 source "arch/arm/mach-moxart/Kconfig"
769
770 source "arch/arm/mach-aspeed/Kconfig"
771
772 source "arch/arm/mach-mv78xx0/Kconfig"
773
774 source "arch/arm/mach-imx/Kconfig"
775
776 source "arch/arm/mach-mediatek/Kconfig"
777
778 source "arch/arm/mach-mxs/Kconfig"
779
780 source "arch/arm/mach-netx/Kconfig"
781
782 source "arch/arm/mach-nomadik/Kconfig"
783
784 source "arch/arm/mach-nspire/Kconfig"
785
786 source "arch/arm/plat-omap/Kconfig"
787
788 source "arch/arm/mach-omap1/Kconfig"
789
790 source "arch/arm/mach-omap2/Kconfig"
791
792 source "arch/arm/mach-orion5x/Kconfig"
793
794 source "arch/arm/mach-picoxcell/Kconfig"
795
796 source "arch/arm/mach-pxa/Kconfig"
797 source "arch/arm/plat-pxa/Kconfig"
798
799 source "arch/arm/mach-mmp/Kconfig"
800
801 source "arch/arm/mach-oxnas/Kconfig"
802
803 source "arch/arm/mach-qcom/Kconfig"
804
805 source "arch/arm/mach-realview/Kconfig"
806
807 source "arch/arm/mach-rockchip/Kconfig"
808
809 source "arch/arm/mach-sa1100/Kconfig"
810
811 source "arch/arm/mach-socfpga/Kconfig"
812
813 source "arch/arm/mach-spear/Kconfig"
814
815 source "arch/arm/mach-sti/Kconfig"
816
817 source "arch/arm/mach-stm32/Kconfig"
818
819 source "arch/arm/mach-s3c24xx/Kconfig"
820
821 source "arch/arm/mach-s3c64xx/Kconfig"
822
823 source "arch/arm/mach-s5pv210/Kconfig"
824
825 source "arch/arm/mach-exynos/Kconfig"
826 source "arch/arm/plat-samsung/Kconfig"
827
828 source "arch/arm/mach-shmobile/Kconfig"
829
830 source "arch/arm/mach-sunxi/Kconfig"
831
832 source "arch/arm/mach-prima2/Kconfig"
833
834 source "arch/arm/mach-tango/Kconfig"
835
836 source "arch/arm/mach-tegra/Kconfig"
837
838 source "arch/arm/mach-u300/Kconfig"
839
840 source "arch/arm/mach-uniphier/Kconfig"
841
842 source "arch/arm/mach-ux500/Kconfig"
843
844 source "arch/arm/mach-versatile/Kconfig"
845
846 source "arch/arm/mach-vexpress/Kconfig"
847 source "arch/arm/plat-versatile/Kconfig"
848
849 source "arch/arm/mach-vt8500/Kconfig"
850
851 source "arch/arm/mach-w90x900/Kconfig"
852
853 source "arch/arm/mach-zx/Kconfig"
854
855 source "arch/arm/mach-zynq/Kconfig"
856
857 # ARMv7-M architecture
858 config ARCH_EFM32
859         bool "Energy Micro efm32"
860         depends on ARM_SINGLE_ARMV7M
861         select GPIOLIB
862         help
863           Support for Energy Micro's (now Silicon Labs) efm32 Giant Gecko
864           processors.
865
866 config ARCH_LPC18XX
867         bool "NXP LPC18xx/LPC43xx"
868         depends on ARM_SINGLE_ARMV7M
869         select ARCH_HAS_RESET_CONTROLLER
870         select ARM_AMBA
871         select CLKSRC_LPC32XX
872         select PINCTRL
873         help
874           Support for NXP's LPC18xx Cortex-M3 and LPC43xx Cortex-M4
875           high performance microcontrollers.
876
877 config ARCH_MPS2
878         bool "ARM MPS2 platform"
879         depends on ARM_SINGLE_ARMV7M
880         select ARM_AMBA
881         select CLKSRC_MPS2
882         help
883           Support for Cortex-M Prototyping System (or V2M-MPS2) which comes
884           with a range of available cores like Cortex-M3/M4/M7.
885
886           Please, note that depends which Application Note is used memory map
887           for the platform may vary, so adjustment of RAM base might be needed.
888
889 # Definitions to make life easier
890 config ARCH_ACORN
891         bool
892
893 config PLAT_IOP
894         bool
895         select GENERIC_CLOCKEVENTS
896
897 config PLAT_ORION
898         bool
899         select CLKSRC_MMIO
900         select COMMON_CLK
901         select GENERIC_IRQ_CHIP
902         select IRQ_DOMAIN
903
904 config PLAT_ORION_LEGACY
905         bool
906         select PLAT_ORION
907
908 config PLAT_PXA
909         bool
910
911 config PLAT_VERSATILE
912         bool
913
914 source "arch/arm/firmware/Kconfig"
915
916 source arch/arm/mm/Kconfig
917
918 config IWMMXT
919         bool "Enable iWMMXt support"
920         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4 || CPU_PJ4B
921         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4 || CPU_PJ4B
922         help
923           Enable support for iWMMXt context switching at run time if
924           running on a CPU that supports it.
925
926 config MULTI_IRQ_HANDLER
927         bool
928         help
929           Allow each machine to specify it's own IRQ handler at run time.
930
931 if !MMU
932 source "arch/arm/Kconfig-nommu"
933 endif
934
935 config PJ4B_ERRATA_4742
936         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
937         depends on CPU_PJ4B && MACH_ARMADA_370
938         default y
939         help
940           When coming out of either a Wait for Interrupt (WFI) or a Wait for
941           Event (WFE) IDLE states, a specific timing sensitivity exists between
942           the retiring WFI/WFE instructions and the newly issued subsequent
943           instructions.  This sensitivity can result in a CPU hang scenario.
944           Workaround:
945           The software must insert either a Data Synchronization Barrier (DSB)
946           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
947           instruction
948
949 config ARM_ERRATA_326103
950         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
951         depends on CPU_V6
952         help
953           Executing a SWP instruction to read-only memory does not set bit 11
954           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
955           treat the access as a read, preventing a COW from occurring and
956           causing the faulting task to livelock.
957
958 config ARM_ERRATA_411920
959         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
960         depends on CPU_V6 || CPU_V6K
961         help
962           Invalidation of the Instruction Cache operation can
963           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
964           It does not affect the MPCore. This option enables the ARM Ltd.
965           recommended workaround.
966
967 config ARM_ERRATA_430973
968         bool "ARM errata: Stale prediction on replaced interworking branch"
969         depends on CPU_V7
970         help
971           This option enables the workaround for the 430973 Cortex-A8
972           r1p* erratum. If a code sequence containing an ARM/Thumb
973           interworking branch is replaced with another code sequence at the
974           same virtual address, whether due to self-modifying code or virtual
975           to physical address re-mapping, Cortex-A8 does not recover from the
976           stale interworking branch prediction. This results in Cortex-A8
977           executing the new code sequence in the incorrect ARM or Thumb state.
978           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
979           and also flushes the branch target cache at every context switch.
980           Note that setting specific bits in the ACTLR register may not be
981           available in non-secure mode.
982
983 config ARM_ERRATA_458693
984         bool "ARM errata: Processor deadlock when a false hazard is created"
985         depends on CPU_V7
986         depends on !ARCH_MULTIPLATFORM
987         help
988           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
989           erratum. For very specific sequences of memory operations, it is
990           possible for a hazard condition intended for a cache line to instead
991           be incorrectly associated with a different cache line. This false
992           hazard might then cause a processor deadlock. The workaround enables
993           the L1 caching of the NEON accesses and disables the PLD instruction
994           in the ACTLR register. Note that setting specific bits in the ACTLR
995           register may not be available in non-secure mode.
996
997 config ARM_ERRATA_460075
998         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
999         depends on CPU_V7
1000         depends on !ARCH_MULTIPLATFORM
1001         help
1002           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
1003           erratum. Any asynchronous access to the L2 cache may encounter a
1004           situation in which recent store transactions to the L2 cache are lost
1005           and overwritten with stale memory contents from external memory. The
1006           workaround disables the write-allocate mode for the L2 cache via the
1007           ACTLR register. Note that setting specific bits in the ACTLR register
1008           may not be available in non-secure mode.
1009
1010 config ARM_ERRATA_742230
1011         bool "ARM errata: DMB operation may be faulty"
1012         depends on CPU_V7 && SMP
1013         depends on !ARCH_MULTIPLATFORM
1014         help
1015           This option enables the workaround for the 742230 Cortex-A9
1016           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
1017           between two write operations may not ensure the correct visibility
1018           ordering of the two writes. This workaround sets a specific bit in
1019           the diagnostic register of the Cortex-A9 which causes the DMB
1020           instruction to behave as a DSB, ensuring the correct behaviour of
1021           the two writes.
1022
1023 config ARM_ERRATA_742231
1024         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1025         depends on CPU_V7 && SMP
1026         depends on !ARCH_MULTIPLATFORM
1027         help
1028           This option enables the workaround for the 742231 Cortex-A9
1029           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1030           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1031           accessing some data located in the same cache line, may get corrupted
1032           data due to bad handling of the address hazard when the line gets
1033           replaced from one of the CPUs at the same time as another CPU is
1034           accessing it. This workaround sets specific bits in the diagnostic
1035           register of the Cortex-A9 which reduces the linefill issuing
1036           capabilities of the processor.
1037
1038 config ARM_ERRATA_643719
1039         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
1040         depends on CPU_V7 && SMP
1041         default y
1042         help
1043           This option enables the workaround for the 643719 Cortex-A9 (prior to
1044           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
1045           register returns zero when it should return one. The workaround
1046           corrects this value, ensuring cache maintenance operations which use
1047           it behave as intended and avoiding data corruption.
1048
1049 config ARM_ERRATA_720789
1050         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1051         depends on CPU_V7
1052         help
1053           This option enables the workaround for the 720789 Cortex-A9 (prior to
1054           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1055           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1056           As a consequence of this erratum, some TLB entries which should be
1057           invalidated are not, resulting in an incoherency in the system page
1058           tables. The workaround changes the TLB flushing routines to invalidate
1059           entries regardless of the ASID.
1060
1061 config ARM_ERRATA_743622
1062         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1063         depends on CPU_V7
1064         depends on !ARCH_MULTIPLATFORM
1065         help
1066           This option enables the workaround for the 743622 Cortex-A9
1067           (r2p*) erratum. Under very rare conditions, a faulty
1068           optimisation in the Cortex-A9 Store Buffer may lead to data
1069           corruption. This workaround sets a specific bit in the diagnostic
1070           register of the Cortex-A9 which disables the Store Buffer
1071           optimisation, preventing the defect from occurring. This has no
1072           visible impact on the overall performance or power consumption of the
1073           processor.
1074
1075 config ARM_ERRATA_751472
1076         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1077         depends on CPU_V7
1078         depends on !ARCH_MULTIPLATFORM
1079         help
1080           This option enables the workaround for the 751472 Cortex-A9 (prior
1081           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1082           completion of a following broadcasted operation if the second
1083           operation is received by a CPU before the ICIALLUIS has completed,
1084           potentially leading to corrupted entries in the cache or TLB.
1085
1086 config ARM_ERRATA_754322
1087         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1088         depends on CPU_V7
1089         help
1090           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1091           r3p*) erratum. A speculative memory access may cause a page table walk
1092           which starts prior to an ASID switch but completes afterwards. This
1093           can populate the micro-TLB with a stale entry which may be hit with
1094           the new ASID. This workaround places two dsb instructions in the mm
1095           switching code so that no page table walks can cross the ASID switch.
1096
1097 config ARM_ERRATA_754327
1098         bool "ARM errata: no automatic Store Buffer drain"
1099         depends on CPU_V7 && SMP
1100         help
1101           This option enables the workaround for the 754327 Cortex-A9 (prior to
1102           r2p0) erratum. The Store Buffer does not have any automatic draining
1103           mechanism and therefore a livelock may occur if an external agent
1104           continuously polls a memory location waiting to observe an update.
1105           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1106           written polling loops from denying visibility of updates to memory.
1107
1108 config ARM_ERRATA_364296
1109         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1110         depends on CPU_V6
1111         help
1112           This options enables the workaround for the 364296 ARM1136
1113           r0p2 erratum (possible cache data corruption with
1114           hit-under-miss enabled). It sets the undocumented bit 31 in
1115           the auxiliary control register and the FI bit in the control
1116           register, thus disabling hit-under-miss without putting the
1117           processor into full low interrupt latency mode. ARM11MPCore
1118           is not affected.
1119
1120 config ARM_ERRATA_764369
1121         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1122         depends on CPU_V7 && SMP
1123         help
1124           This option enables the workaround for erratum 764369
1125           affecting Cortex-A9 MPCore with two or more processors (all
1126           current revisions). Under certain timing circumstances, a data
1127           cache line maintenance operation by MVA targeting an Inner
1128           Shareable memory region may fail to proceed up to either the
1129           Point of Coherency or to the Point of Unification of the
1130           system. This workaround adds a DSB instruction before the
1131           relevant cache maintenance functions and sets a specific bit
1132           in the diagnostic control register of the SCU.
1133
1134 config ARM_ERRATA_775420
1135        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1136        depends on CPU_V7
1137        help
1138          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1139          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1140          operation aborts with MMU exception, it might cause the processor
1141          to deadlock. This workaround puts DSB before executing ISB if
1142          an abort may occur on cache maintenance.
1143
1144 config ARM_ERRATA_798181
1145         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1146         depends on CPU_V7 && SMP
1147         help
1148           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1149           adequately shooting down all use of the old entries. This
1150           option enables the Linux kernel workaround for this erratum
1151           which sends an IPI to the CPUs that are running the same ASID
1152           as the one being invalidated.
1153
1154 config ARM_ERRATA_773022
1155         bool "ARM errata: incorrect instructions may be executed from loop buffer"
1156         depends on CPU_V7
1157         help
1158           This option enables the workaround for the 773022 Cortex-A15
1159           (up to r0p4) erratum. In certain rare sequences of code, the
1160           loop buffer may deliver incorrect instructions. This
1161           workaround disables the loop buffer to avoid the erratum.
1162
1163 config ARM_ERRATA_818325_852422
1164         bool "ARM errata: A12: some seqs of opposed cond code instrs => deadlock or corruption"
1165         depends on CPU_V7
1166         help
1167           This option enables the workaround for:
1168           - Cortex-A12 818325: Execution of an UNPREDICTABLE STR or STM
1169             instruction might deadlock.  Fixed in r0p1.
1170           - Cortex-A12 852422: Execution of a sequence of instructions might
1171             lead to either a data corruption or a CPU deadlock.  Not fixed in
1172             any Cortex-A12 cores yet.
1173           This workaround for all both errata involves setting bit[12] of the
1174           Feature Register. This bit disables an optimisation applied to a
1175           sequence of 2 instructions that use opposing condition codes.
1176
1177 config ARM_ERRATA_821420
1178         bool "ARM errata: A12: sequence of VMOV to core registers might lead to a dead lock"
1179         depends on CPU_V7
1180         help
1181           This option enables the workaround for the 821420 Cortex-A12
1182           (all revs) erratum. In very rare timing conditions, a sequence
1183           of VMOV to Core registers instructions, for which the second
1184           one is in the shadow of a branch or abort, can lead to a
1185           deadlock when the VMOV instructions are issued out-of-order.
1186
1187 config ARM_ERRATA_825619
1188         bool "ARM errata: A12: DMB NSHST/ISHST mixed ... might cause deadlock"
1189         depends on CPU_V7
1190         help
1191           This option enables the workaround for the 825619 Cortex-A12
1192           (all revs) erratum. Within rare timing constraints, executing a
1193           DMB NSHST or DMB ISHST instruction followed by a mix of Cacheable
1194           and Device/Strongly-Ordered loads and stores might cause deadlock
1195
1196 config ARM_ERRATA_852421
1197         bool "ARM errata: A17: DMB ST might fail to create order between stores"
1198         depends on CPU_V7
1199         help
1200           This option enables the workaround for the 852421 Cortex-A17
1201           (r1p0, r1p1, r1p2) erratum. Under very rare timing conditions,
1202           execution of a DMB ST instruction might fail to properly order
1203           stores from GroupA and stores from GroupB.
1204
1205 config ARM_ERRATA_852423
1206         bool "ARM errata: A17: some seqs of opposed cond code instrs => deadlock or corruption"
1207         depends on CPU_V7
1208         help
1209           This option enables the workaround for:
1210           - Cortex-A17 852423: Execution of a sequence of instructions might
1211             lead to either a data corruption or a CPU deadlock.  Not fixed in
1212             any Cortex-A17 cores yet.
1213           This is identical to Cortex-A12 erratum 852422.  It is a separate
1214           config option from the A12 erratum due to the way errata are checked
1215           for and handled.
1216
1217 endmenu
1218
1219 source "arch/arm/common/Kconfig"
1220
1221 menu "Bus support"
1222
1223 config ISA
1224         bool
1225         help
1226           Find out whether you have ISA slots on your motherboard.  ISA is the
1227           name of a bus system, i.e. the way the CPU talks to the other stuff
1228           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1229           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1230           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1231
1232 # Select ISA DMA controller support
1233 config ISA_DMA
1234         bool
1235         select ISA_DMA_API
1236
1237 # Select ISA DMA interface
1238 config ISA_DMA_API
1239         bool
1240
1241 config PCI
1242         bool "PCI support" if MIGHT_HAVE_PCI
1243         help
1244           Find out whether you have a PCI motherboard. PCI is the name of a
1245           bus system, i.e. the way the CPU talks to the other stuff inside
1246           your box. Other bus systems are ISA, EISA, MicroChannel (MCA) or
1247           VESA. If you have PCI, say Y, otherwise N.
1248
1249 config PCI_DOMAINS
1250         bool
1251         depends on PCI
1252
1253 config PCI_DOMAINS_GENERIC
1254         def_bool PCI_DOMAINS
1255
1256 config PCI_NANOENGINE
1257         bool "BSE nanoEngine PCI support"
1258         depends on SA1100_NANOENGINE
1259         help
1260           Enable PCI on the BSE nanoEngine board.
1261
1262 config PCI_SYSCALL
1263         def_bool PCI
1264
1265 config PCI_HOST_ITE8152
1266         bool
1267         depends on PCI && MACH_ARMCORE
1268         default y
1269         select DMABOUNCE
1270
1271 source "drivers/pci/Kconfig"
1272
1273 source "drivers/pcmcia/Kconfig"
1274
1275 endmenu
1276
1277 menu "Kernel Features"
1278
1279 config HAVE_SMP
1280         bool
1281         help
1282           This option should be selected by machines which have an SMP-
1283           capable CPU.
1284
1285           The only effect of this option is to make the SMP-related
1286           options available to the user for configuration.
1287
1288 config SMP
1289         bool "Symmetric Multi-Processing"
1290         depends on CPU_V6K || CPU_V7
1291         depends on GENERIC_CLOCKEVENTS
1292         depends on HAVE_SMP
1293         depends on MMU || ARM_MPU
1294         select IRQ_WORK
1295         help
1296           This enables support for systems with more than one CPU. If you have
1297           a system with only one CPU, say N. If you have a system with more
1298           than one CPU, say Y.
1299
1300           If you say N here, the kernel will run on uni- and multiprocessor
1301           machines, but will use only one CPU of a multiprocessor machine. If
1302           you say Y here, the kernel will run on many, but not all,
1303           uniprocessor machines. On a uniprocessor machine, the kernel
1304           will run faster if you say N here.
1305
1306           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1307           <file:Documentation/nmi_watchdog.txt> and the SMP-HOWTO available at
1308           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1309
1310           If you don't know what to do here, say N.
1311
1312 config SMP_ON_UP
1313         bool "Allow booting SMP kernel on uniprocessor systems"
1314         depends on SMP && !XIP_KERNEL && MMU
1315         default y
1316         help
1317           SMP kernels contain instructions which fail on non-SMP processors.
1318           Enabling this option allows the kernel to modify itself to make
1319           these instructions safe.  Disabling it allows about 1K of space
1320           savings.
1321
1322           If you don't know what to do here, say Y.
1323
1324 config ARM_CPU_TOPOLOGY
1325         bool "Support cpu topology definition"
1326         depends on SMP && CPU_V7
1327         default y
1328         help
1329           Support ARM cpu topology definition. The MPIDR register defines
1330           affinity between processors which is then used to describe the cpu
1331           topology of an ARM System.
1332
1333 config SCHED_MC
1334         bool "Multi-core scheduler support"
1335         depends on ARM_CPU_TOPOLOGY
1336         help
1337           Multi-core scheduler support improves the CPU scheduler's decision
1338           making when dealing with multi-core CPU chips at a cost of slightly
1339           increased overhead in some places. If unsure say N here.
1340
1341 config SCHED_SMT
1342         bool "SMT scheduler support"
1343         depends on ARM_CPU_TOPOLOGY
1344         help
1345           Improves the CPU scheduler's decision making when dealing with
1346           MultiThreading at a cost of slightly increased overhead in some
1347           places. If unsure say N here.
1348
1349 config HAVE_ARM_SCU
1350         bool
1351         help
1352           This option enables support for the ARM system coherency unit
1353
1354 config HAVE_ARM_ARCH_TIMER
1355         bool "Architected timer support"
1356         depends on CPU_V7
1357         select ARM_ARCH_TIMER
1358         select GENERIC_CLOCKEVENTS
1359         help
1360           This option enables support for the ARM architected timer
1361
1362 config HAVE_ARM_TWD
1363         bool
1364         select TIMER_OF if OF
1365         help
1366           This options enables support for the ARM timer and watchdog unit
1367
1368 config MCPM
1369         bool "Multi-Cluster Power Management"
1370         depends on CPU_V7 && SMP
1371         help
1372           This option provides the common power management infrastructure
1373           for (multi-)cluster based systems, such as big.LITTLE based
1374           systems.
1375
1376 config MCPM_QUAD_CLUSTER
1377         bool
1378         depends on MCPM
1379         help
1380           To avoid wasting resources unnecessarily, MCPM only supports up
1381           to 2 clusters by default.
1382           Platforms with 3 or 4 clusters that use MCPM must select this
1383           option to allow the additional clusters to be managed.
1384
1385 config BIG_LITTLE
1386         bool "big.LITTLE support (Experimental)"
1387         depends on CPU_V7 && SMP
1388         select MCPM
1389         help
1390           This option enables support selections for the big.LITTLE
1391           system architecture.
1392
1393 config BL_SWITCHER
1394         bool "big.LITTLE switcher support"
1395         depends on BIG_LITTLE && MCPM && HOTPLUG_CPU && ARM_GIC
1396         select CPU_PM
1397         help
1398           The big.LITTLE "switcher" provides the core functionality to
1399           transparently handle transition between a cluster of A15's
1400           and a cluster of A7's in a big.LITTLE system.
1401
1402 config BL_SWITCHER_DUMMY_IF
1403         tristate "Simple big.LITTLE switcher user interface"
1404         depends on BL_SWITCHER && DEBUG_KERNEL
1405         help
1406           This is a simple and dummy char dev interface to control
1407           the big.LITTLE switcher core code.  It is meant for
1408           debugging purposes only.
1409
1410 choice
1411         prompt "Memory split"
1412         depends on MMU
1413         default VMSPLIT_3G
1414         help
1415           Select the desired split between kernel and user memory.
1416
1417           If you are not absolutely sure what you are doing, leave this
1418           option alone!
1419
1420         config VMSPLIT_3G
1421                 bool "3G/1G user/kernel split"
1422         config VMSPLIT_3G_OPT
1423                 depends on !ARM_LPAE
1424                 bool "3G/1G user/kernel split (for full 1G low memory)"
1425         config VMSPLIT_2G
1426                 bool "2G/2G user/kernel split"
1427         config VMSPLIT_1G
1428                 bool "1G/3G user/kernel split"
1429 endchoice
1430
1431 config PAGE_OFFSET
1432         hex
1433         default PHYS_OFFSET if !MMU
1434         default 0x40000000 if VMSPLIT_1G
1435         default 0x80000000 if VMSPLIT_2G
1436         default 0xB0000000 if VMSPLIT_3G_OPT
1437         default 0xC0000000
1438
1439 config NR_CPUS
1440         int "Maximum number of CPUs (2-32)"
1441         range 2 32
1442         depends on SMP
1443         default "4"
1444
1445 config HOTPLUG_CPU
1446         bool "Support for hot-pluggable CPUs"
1447         depends on SMP
1448         help
1449           Say Y here to experiment with turning CPUs off and on.  CPUs
1450           can be controlled through /sys/devices/system/cpu.
1451
1452 config ARM_PSCI
1453         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1454         depends on HAVE_ARM_SMCCC
1455         select ARM_PSCI_FW
1456         help
1457           Say Y here if you want Linux to communicate with system firmware
1458           implementing the PSCI specification for CPU-centric power
1459           management operations described in ARM document number ARM DEN
1460           0022A ("Power State Coordination Interface System Software on
1461           ARM processors").
1462
1463 # The GPIO number here must be sorted by descending number. In case of
1464 # a multiplatform kernel, we just want the highest value required by the
1465 # selected platforms.
1466 config ARCH_NR_GPIO
1467         int
1468         default 2048 if ARCH_SOCFPGA
1469         default 1024 if ARCH_BRCMSTB || ARCH_SHMOBILE || ARCH_TEGRA || \
1470                 ARCH_ZYNQ
1471         default 512 if ARCH_EXYNOS || ARCH_KEYSTONE || SOC_OMAP5 || \
1472                 SOC_DRA7XX || ARCH_S3C24XX || ARCH_S3C64XX || ARCH_S5PV210
1473         default 416 if ARCH_SUNXI
1474         default 392 if ARCH_U8500
1475         default 352 if ARCH_VT8500
1476         default 288 if ARCH_ROCKCHIP
1477         default 264 if MACH_H4700
1478         default 0
1479         help
1480           Maximum number of GPIOs in the system.
1481
1482           If unsure, leave the default value.
1483
1484 source kernel/Kconfig.preempt
1485
1486 config HZ_FIXED
1487         int
1488         default 200 if ARCH_EBSA110
1489         default 128 if SOC_AT91RM9200
1490         default 0
1491
1492 choice
1493         depends on HZ_FIXED = 0
1494         prompt "Timer frequency"
1495
1496 config HZ_100
1497         bool "100 Hz"
1498
1499 config HZ_200
1500         bool "200 Hz"
1501
1502 config HZ_250
1503         bool "250 Hz"
1504
1505 config HZ_300
1506         bool "300 Hz"
1507
1508 config HZ_500
1509         bool "500 Hz"
1510
1511 config HZ_1000
1512         bool "1000 Hz"
1513
1514 endchoice
1515
1516 config HZ
1517         int
1518         default HZ_FIXED if HZ_FIXED != 0
1519         default 100 if HZ_100
1520         default 200 if HZ_200
1521         default 250 if HZ_250
1522         default 300 if HZ_300
1523         default 500 if HZ_500
1524         default 1000
1525
1526 config SCHED_HRTICK
1527         def_bool HIGH_RES_TIMERS
1528
1529 config THUMB2_KERNEL
1530         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1531         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1532         default y if CPU_THUMBONLY
1533         select AEABI
1534         select ARM_ASM_UNIFIED
1535         select ARM_UNWIND
1536         help
1537           By enabling this option, the kernel will be compiled in
1538           Thumb-2 mode. A compiler/assembler that understand the unified
1539           ARM-Thumb syntax is needed.
1540
1541           If unsure, say N.
1542
1543 config THUMB2_AVOID_R_ARM_THM_JUMP11
1544         bool "Work around buggy Thumb-2 short branch relocations in gas"
1545         depends on THUMB2_KERNEL && MODULES
1546         default y
1547         help
1548           Various binutils versions can resolve Thumb-2 branches to
1549           locally-defined, preemptible global symbols as short-range "b.n"
1550           branch instructions.
1551
1552           This is a problem, because there's no guarantee the final
1553           destination of the symbol, or any candidate locations for a
1554           trampoline, are within range of the branch.  For this reason, the
1555           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1556           relocation in modules at all, and it makes little sense to add
1557           support.
1558
1559           The symptom is that the kernel fails with an "unsupported
1560           relocation" error when loading some modules.
1561
1562           Until fixed tools are available, passing
1563           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1564           code which hits this problem, at the cost of a bit of extra runtime
1565           stack usage in some cases.
1566
1567           The problem is described in more detail at:
1568               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1569
1570           Only Thumb-2 kernels are affected.
1571
1572           Unless you are sure your tools don't have this problem, say Y.
1573
1574 config ARM_ASM_UNIFIED
1575         bool
1576
1577 config ARM_PATCH_IDIV
1578         bool "Runtime patch udiv/sdiv instructions into __aeabi_{u}idiv()"
1579         depends on CPU_32v7 && !XIP_KERNEL
1580         default y
1581         help
1582           The ARM compiler inserts calls to __aeabi_idiv() and
1583           __aeabi_uidiv() when it needs to perform division on signed
1584           and unsigned integers. Some v7 CPUs have support for the sdiv
1585           and udiv instructions that can be used to implement those
1586           functions.
1587
1588           Enabling this option allows the kernel to modify itself to
1589           replace the first two instructions of these library functions
1590           with the sdiv or udiv plus "bx lr" instructions when the CPU
1591           it is running on supports them. Typically this will be faster
1592           and less power intensive than running the original library
1593           code to do integer division.
1594
1595 config AEABI
1596         bool "Use the ARM EABI to compile the kernel"
1597         help
1598           This option allows for the kernel to be compiled using the latest
1599           ARM ABI (aka EABI).  This is only useful if you are using a user
1600           space environment that is also compiled with EABI.
1601
1602           Since there are major incompatibilities between the legacy ABI and
1603           EABI, especially with regard to structure member alignment, this
1604           option also changes the kernel syscall calling convention to
1605           disambiguate both ABIs and allow for backward compatibility support
1606           (selected with CONFIG_OABI_COMPAT).
1607
1608           To use this you need GCC version 4.0.0 or later.
1609
1610 config OABI_COMPAT
1611         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1612         depends on AEABI && !THUMB2_KERNEL
1613         help
1614           This option preserves the old syscall interface along with the
1615           new (ARM EABI) one. It also provides a compatibility layer to
1616           intercept syscalls that have structure arguments which layout
1617           in memory differs between the legacy ABI and the new ARM EABI
1618           (only for non "thumb" binaries). This option adds a tiny
1619           overhead to all syscalls and produces a slightly larger kernel.
1620
1621           The seccomp filter system will not be available when this is
1622           selected, since there is no way yet to sensibly distinguish
1623           between calling conventions during filtering.
1624
1625           If you know you'll be using only pure EABI user space then you
1626           can say N here. If this option is not selected and you attempt
1627           to execute a legacy ABI binary then the result will be
1628           UNPREDICTABLE (in fact it can be predicted that it won't work
1629           at all). If in doubt say N.
1630
1631 config ARCH_HAS_HOLES_MEMORYMODEL
1632         bool
1633
1634 config ARCH_SPARSEMEM_ENABLE
1635         bool
1636
1637 config ARCH_SPARSEMEM_DEFAULT
1638         def_bool ARCH_SPARSEMEM_ENABLE
1639
1640 config ARCH_SELECT_MEMORY_MODEL
1641         def_bool ARCH_SPARSEMEM_ENABLE
1642
1643 config HAVE_ARCH_PFN_VALID
1644         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1645
1646 config HAVE_GENERIC_GUP
1647         def_bool y
1648         depends on ARM_LPAE
1649
1650 config HIGHMEM
1651         bool "High Memory Support"
1652         depends on MMU
1653         help
1654           The address space of ARM processors is only 4 Gigabytes large
1655           and it has to accommodate user address space, kernel address
1656           space as well as some memory mapped IO. That means that, if you
1657           have a large amount of physical memory and/or IO, not all of the
1658           memory can be "permanently mapped" by the kernel. The physical
1659           memory that is not permanently mapped is called "high memory".
1660
1661           Depending on the selected kernel/user memory split, minimum
1662           vmalloc space and actual amount of RAM, you may not need this
1663           option which should result in a slightly faster kernel.
1664
1665           If unsure, say n.
1666
1667 config HIGHPTE
1668         bool "Allocate 2nd-level pagetables from highmem" if EXPERT
1669         depends on HIGHMEM
1670         default y
1671         help
1672           The VM uses one page of physical memory for each page table.
1673           For systems with a lot of processes, this can use a lot of
1674           precious low memory, eventually leading to low memory being
1675           consumed by page tables.  Setting this option will allow
1676           user-space 2nd level page tables to reside in high memory.
1677
1678 config CPU_SW_DOMAIN_PAN
1679         bool "Enable use of CPU domains to implement privileged no-access"
1680         depends on MMU && !ARM_LPAE
1681         default y
1682         help
1683           Increase kernel security by ensuring that normal kernel accesses
1684           are unable to access userspace addresses.  This can help prevent
1685           use-after-free bugs becoming an exploitable privilege escalation
1686           by ensuring that magic values (such as LIST_POISON) will always
1687           fault when dereferenced.
1688
1689           CPUs with low-vector mappings use a best-efforts implementation.
1690           Their lower 1MB needs to remain accessible for the vectors, but
1691           the remainder of userspace will become appropriately inaccessible.
1692
1693 config HW_PERF_EVENTS
1694         def_bool y
1695         depends on ARM_PMU
1696
1697 config SYS_SUPPORTS_HUGETLBFS
1698        def_bool y
1699        depends on ARM_LPAE
1700
1701 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1702        def_bool y
1703        depends on ARM_LPAE
1704
1705 config ARCH_WANT_GENERAL_HUGETLB
1706         def_bool y
1707
1708 config ARM_MODULE_PLTS
1709         bool "Use PLTs to allow module memory to spill over into vmalloc area"
1710         depends on MODULES
1711         help
1712           Allocate PLTs when loading modules so that jumps and calls whose
1713           targets are too far away for their relative offsets to be encoded
1714           in the instructions themselves can be bounced via veneers in the
1715           module's PLT. This allows modules to be allocated in the generic
1716           vmalloc area after the dedicated module memory area has been
1717           exhausted. The modules will use slightly more memory, but after
1718           rounding up to page size, the actual memory footprint is usually
1719           the same.
1720
1721           Say y if you are getting out of memory errors while loading modules
1722
1723 source "mm/Kconfig"
1724
1725 config FORCE_MAX_ZONEORDER
1726         int "Maximum zone order"
1727         default "12" if SOC_AM33XX
1728         default "9" if SA1111 || ARCH_EFM32
1729         default "11"
1730         help
1731           The kernel memory allocator divides physically contiguous memory
1732           blocks into "zones", where each zone is a power of two number of
1733           pages.  This option selects the largest power of two that the kernel
1734           keeps in the memory allocator.  If you need to allocate very large
1735           blocks of physically contiguous memory, then you may need to
1736           increase this value.
1737
1738           This config option is actually maximum order plus one. For example,
1739           a value of 11 means that the largest free memory block is 2^10 pages.
1740
1741 config ALIGNMENT_TRAP
1742         bool
1743         depends on CPU_CP15_MMU
1744         default y if !ARCH_EBSA110
1745         select HAVE_PROC_CPU if PROC_FS
1746         help
1747           ARM processors cannot fetch/store information which is not
1748           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1749           address divisible by 4. On 32-bit ARM processors, these non-aligned
1750           fetch/store instructions will be emulated in software if you say
1751           here, which has a severe performance impact. This is necessary for
1752           correct operation of some network protocols. With an IP-only
1753           configuration it is safe to say N, otherwise say Y.
1754
1755 config UACCESS_WITH_MEMCPY
1756         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1757         depends on MMU
1758         default y if CPU_FEROCEON
1759         help
1760           Implement faster copy_to_user and clear_user methods for CPU
1761           cores where a 8-word STM instruction give significantly higher
1762           memory write throughput than a sequence of individual 32bit stores.
1763
1764           A possible side effect is a slight increase in scheduling latency
1765           between threads sharing the same address space if they invoke
1766           such copy operations with large buffers.
1767
1768           However, if the CPU data cache is using a write-allocate mode,
1769           this option is unlikely to provide any performance gain.
1770
1771 config SECCOMP
1772         bool
1773         prompt "Enable seccomp to safely compute untrusted bytecode"
1774         ---help---
1775           This kernel feature is useful for number crunching applications
1776           that may need to compute untrusted bytecode during their
1777           execution. By using pipes or other transports made available to
1778           the process as file descriptors supporting the read/write
1779           syscalls, it's possible to isolate those applications in
1780           their own address space using seccomp. Once seccomp is
1781           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1782           and the task is only allowed to execute a few safe syscalls
1783           defined by each seccomp mode.
1784
1785 config SWIOTLB
1786         def_bool y
1787
1788 config IOMMU_HELPER
1789         def_bool SWIOTLB
1790
1791 config PARAVIRT
1792         bool "Enable paravirtualization code"
1793         help
1794           This changes the kernel so it can modify itself when it is run
1795           under a hypervisor, potentially improving performance significantly
1796           over full virtualization.
1797
1798 config PARAVIRT_TIME_ACCOUNTING
1799         bool "Paravirtual steal time accounting"
1800         select PARAVIRT
1801         default n
1802         help
1803           Select this option to enable fine granularity task steal time
1804           accounting. Time spent executing other tasks in parallel with
1805           the current vCPU is discounted from the vCPU power. To account for
1806           that, there can be a small performance impact.
1807
1808           If in doubt, say N here.
1809
1810 config XEN_DOM0
1811         def_bool y
1812         depends on XEN
1813
1814 config XEN
1815         bool "Xen guest support on ARM"
1816         depends on ARM && AEABI && OF
1817         depends on CPU_V7 && !CPU_V6
1818         depends on !GENERIC_ATOMIC64
1819         depends on MMU
1820         select ARCH_DMA_ADDR_T_64BIT
1821         select ARM_PSCI
1822         select SWIOTLB_XEN
1823         select PARAVIRT
1824         help
1825           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1826
1827 endmenu
1828
1829 menu "Boot options"
1830
1831 config USE_OF
1832         bool "Flattened Device Tree support"
1833         select IRQ_DOMAIN
1834         select OF
1835         help
1836           Include support for flattened device tree machine descriptions.
1837
1838 config ATAGS
1839         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1840         default y
1841         help
1842           This is the traditional way of passing data to the kernel at boot
1843           time. If you are solely relying on the flattened device tree (or
1844           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1845           to remove ATAGS support from your kernel binary.  If unsure,
1846           leave this to y.
1847
1848 config DEPRECATED_PARAM_STRUCT
1849         bool "Provide old way to pass kernel parameters"
1850         depends on ATAGS
1851         help
1852           This was deprecated in 2001 and announced to live on for 5 years.
1853           Some old boot loaders still use this way.
1854
1855 # Compressed boot loader in ROM.  Yes, we really want to ask about
1856 # TEXT and BSS so we preserve their values in the config files.
1857 config ZBOOT_ROM_TEXT
1858         hex "Compressed ROM boot loader base address"
1859         default "0"
1860         help
1861           The physical address at which the ROM-able zImage is to be
1862           placed in the target.  Platforms which normally make use of
1863           ROM-able zImage formats normally set this to a suitable
1864           value in their defconfig file.
1865
1866           If ZBOOT_ROM is not enabled, this has no effect.
1867
1868 config ZBOOT_ROM_BSS
1869         hex "Compressed ROM boot loader BSS address"
1870         default "0"
1871         help
1872           The base address of an area of read/write memory in the target
1873           for the ROM-able zImage which must be available while the
1874           decompressor is running. It must be large enough to hold the
1875           entire decompressed kernel plus an additional 128 KiB.
1876           Platforms which normally make use of ROM-able zImage formats
1877           normally set this to a suitable value in their defconfig file.
1878
1879           If ZBOOT_ROM is not enabled, this has no effect.
1880
1881 config ZBOOT_ROM
1882         bool "Compressed boot loader in ROM/flash"
1883         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1884         depends on !ARM_APPENDED_DTB && !XIP_KERNEL && !AUTO_ZRELADDR
1885         help
1886           Say Y here if you intend to execute your compressed kernel image
1887           (zImage) directly from ROM or flash.  If unsure, say N.
1888
1889 config ARM_APPENDED_DTB
1890         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1891         depends on OF
1892         help
1893           With this option, the boot code will look for a device tree binary
1894           (DTB) appended to zImage
1895           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1896
1897           This is meant as a backward compatibility convenience for those
1898           systems with a bootloader that can't be upgraded to accommodate
1899           the documented boot protocol using a device tree.
1900
1901           Beware that there is very little in terms of protection against
1902           this option being confused by leftover garbage in memory that might
1903           look like a DTB header after a reboot if no actual DTB is appended
1904           to zImage.  Do not leave this option active in a production kernel
1905           if you don't intend to always append a DTB.  Proper passing of the
1906           location into r2 of a bootloader provided DTB is always preferable
1907           to this option.
1908
1909 config ARM_ATAG_DTB_COMPAT
1910         bool "Supplement the appended DTB with traditional ATAG information"
1911         depends on ARM_APPENDED_DTB
1912         help
1913           Some old bootloaders can't be updated to a DTB capable one, yet
1914           they provide ATAGs with memory configuration, the ramdisk address,
1915           the kernel cmdline string, etc.  Such information is dynamically
1916           provided by the bootloader and can't always be stored in a static
1917           DTB.  To allow a device tree enabled kernel to be used with such
1918           bootloaders, this option allows zImage to extract the information
1919           from the ATAG list and store it at run time into the appended DTB.
1920
1921 choice
1922         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
1923         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1924
1925 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1926         bool "Use bootloader kernel arguments if available"
1927         help
1928           Uses the command-line options passed by the boot loader instead of
1929           the device tree bootargs property. If the boot loader doesn't provide
1930           any, the device tree bootargs property will be used.
1931
1932 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
1933         bool "Extend with bootloader kernel arguments"
1934         help
1935           The command-line arguments provided by the boot loader will be
1936           appended to the the device tree bootargs property.
1937
1938 endchoice
1939
1940 config CMDLINE
1941         string "Default kernel command string"
1942         default ""
1943         help
1944           On some architectures (EBSA110 and CATS), there is currently no way
1945           for the boot loader to pass arguments to the kernel. For these
1946           architectures, you should supply some command-line options at build
1947           time by entering them here. As a minimum, you should specify the
1948           memory size and the root device (e.g., mem=64M root=/dev/nfs).
1949
1950 choice
1951         prompt "Kernel command line type" if CMDLINE != ""
1952         default CMDLINE_FROM_BOOTLOADER
1953         depends on ATAGS
1954
1955 config CMDLINE_FROM_BOOTLOADER
1956         bool "Use bootloader kernel arguments if available"
1957         help
1958           Uses the command-line options passed by the boot loader. If
1959           the boot loader doesn't provide any, the default kernel command
1960           string provided in CMDLINE will be used.
1961
1962 config CMDLINE_EXTEND
1963         bool "Extend bootloader kernel arguments"
1964         help
1965           The command-line arguments provided by the boot loader will be
1966           appended to the default kernel command string.
1967
1968 config CMDLINE_FORCE
1969         bool "Always use the default kernel command string"
1970         help
1971           Always use the default kernel command string, even if the boot
1972           loader passes other arguments to the kernel.
1973           This is useful if you cannot or don't want to change the
1974           command-line options your boot loader passes to the kernel.
1975 endchoice
1976
1977 config XIP_KERNEL
1978         bool "Kernel Execute-In-Place from ROM"
1979         depends on !ARM_LPAE && !ARCH_MULTIPLATFORM
1980         help
1981           Execute-In-Place allows the kernel to run from non-volatile storage
1982           directly addressable by the CPU, such as NOR flash. This saves RAM
1983           space since the text section of the kernel is not loaded from flash
1984           to RAM.  Read-write sections, such as the data section and stack,
1985           are still copied to RAM.  The XIP kernel is not compressed since
1986           it has to run directly from flash, so it will take more space to
1987           store it.  The flash address used to link the kernel object files,
1988           and for storing it, is configuration dependent. Therefore, if you
1989           say Y here, you must know the proper physical address where to
1990           store the kernel image depending on your own flash memory usage.
1991
1992           Also note that the make target becomes "make xipImage" rather than
1993           "make zImage" or "make Image".  The final kernel binary to put in
1994           ROM memory will be arch/arm/boot/xipImage.
1995
1996           If unsure, say N.
1997
1998 config XIP_PHYS_ADDR
1999         hex "XIP Kernel Physical Location"
2000         depends on XIP_KERNEL
2001         default "0x00080000"
2002         help
2003           This is the physical address in your flash memory the kernel will
2004           be linked for and stored to.  This address is dependent on your
2005           own flash usage.
2006
2007 config KEXEC
2008         bool "Kexec system call (EXPERIMENTAL)"
2009         depends on (!SMP || PM_SLEEP_SMP)
2010         depends on !CPU_V7M
2011         select KEXEC_CORE
2012         help
2013           kexec is a system call that implements the ability to shutdown your
2014           current kernel, and to start another kernel.  It is like a reboot
2015           but it is independent of the system firmware.   And like a reboot
2016           you can start any kernel with it, not just Linux.
2017
2018           It is an ongoing process to be certain the hardware in a machine
2019           is properly shutdown, so do not be surprised if this code does not
2020           initially work for you.
2021
2022 config ATAGS_PROC
2023         bool "Export atags in procfs"
2024         depends on ATAGS && KEXEC
2025         default y
2026         help
2027           Should the atags used to boot the kernel be exported in an "atags"
2028           file in procfs. Useful with kexec.
2029
2030 config CRASH_DUMP
2031         bool "Build kdump crash kernel (EXPERIMENTAL)"
2032         help
2033           Generate crash dump after being started by kexec. This should
2034           be normally only set in special crash dump kernels which are
2035           loaded in the main kernel with kexec-tools into a specially
2036           reserved region and then later executed after a crash by
2037           kdump/kexec. The crash dump kernel must be compiled to a
2038           memory address not used by the main kernel
2039
2040           For more details see Documentation/kdump/kdump.txt
2041
2042 config AUTO_ZRELADDR
2043         bool "Auto calculation of the decompressed kernel image address"
2044         help
2045           ZRELADDR is the physical address where the decompressed kernel
2046           image will be placed. If AUTO_ZRELADDR is selected, the address
2047           will be determined at run-time by masking the current IP with
2048           0xf8000000. This assumes the zImage being placed in the first 128MB
2049           from start of memory.
2050
2051 config EFI_STUB
2052         bool
2053
2054 config EFI
2055         bool "UEFI runtime support"
2056         depends on OF && !CPU_BIG_ENDIAN && MMU && AUTO_ZRELADDR && !XIP_KERNEL
2057         select UCS2_STRING
2058         select EFI_PARAMS_FROM_FDT
2059         select EFI_STUB
2060         select EFI_ARMSTUB
2061         select EFI_RUNTIME_WRAPPERS
2062         ---help---
2063           This option provides support for runtime services provided
2064           by UEFI firmware (such as non-volatile variables, realtime
2065           clock, and platform reset). A UEFI stub is also provided to
2066           allow the kernel to be booted as an EFI application. This
2067           is only useful for kernels that may run on systems that have
2068           UEFI firmware.
2069
2070 config DMI
2071         bool "Enable support for SMBIOS (DMI) tables"
2072         depends on EFI
2073         default y
2074         help
2075           This enables SMBIOS/DMI feature for systems.
2076
2077           This option is only useful on systems that have UEFI firmware.
2078           However, even with this option, the resultant kernel should
2079           continue to boot on existing non-UEFI platforms.
2080
2081           NOTE: This does *NOT* enable or encourage the use of DMI quirks,
2082           i.e., the the practice of identifying the platform via DMI to
2083           decide whether certain workarounds for buggy hardware and/or
2084           firmware need to be enabled. This would require the DMI subsystem
2085           to be enabled much earlier than we do on ARM, which is non-trivial.
2086
2087 endmenu
2088
2089 menu "CPU Power Management"
2090
2091 source "drivers/cpufreq/Kconfig"
2092
2093 source "drivers/cpuidle/Kconfig"
2094
2095 endmenu
2096
2097 menu "Floating point emulation"
2098
2099 comment "At least one emulation must be selected"
2100
2101 config FPE_NWFPE
2102         bool "NWFPE math emulation"
2103         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2104         ---help---
2105           Say Y to include the NWFPE floating point emulator in the kernel.
2106           This is necessary to run most binaries. Linux does not currently
2107           support floating point hardware so you need to say Y here even if
2108           your machine has an FPA or floating point co-processor podule.
2109
2110           You may say N here if you are going to load the Acorn FPEmulator
2111           early in the bootup.
2112
2113 config FPE_NWFPE_XP
2114         bool "Support extended precision"
2115         depends on FPE_NWFPE
2116         help
2117           Say Y to include 80-bit support in the kernel floating-point
2118           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2119           Note that gcc does not generate 80-bit operations by default,
2120           so in most cases this option only enlarges the size of the
2121           floating point emulator without any good reason.
2122
2123           You almost surely want to say N here.
2124
2125 config FPE_FASTFPE
2126         bool "FastFPE math emulation (EXPERIMENTAL)"
2127         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2128         ---help---
2129           Say Y here to include the FAST floating point emulator in the kernel.
2130           This is an experimental much faster emulator which now also has full
2131           precision for the mantissa.  It does not support any exceptions.
2132           It is very simple, and approximately 3-6 times faster than NWFPE.
2133
2134           It should be sufficient for most programs.  It may be not suitable
2135           for scientific calculations, but you have to check this for yourself.
2136           If you do not feel you need a faster FP emulation you should better
2137           choose NWFPE.
2138
2139 config VFP
2140         bool "VFP-format floating point maths"
2141         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2142         help
2143           Say Y to include VFP support code in the kernel. This is needed
2144           if your hardware includes a VFP unit.
2145
2146           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2147           release notes and additional status information.
2148
2149           Say N if your target does not have VFP hardware.
2150
2151 config VFPv3
2152         bool
2153         depends on VFP
2154         default y if CPU_V7
2155
2156 config NEON
2157         bool "Advanced SIMD (NEON) Extension support"
2158         depends on VFPv3 && CPU_V7
2159         help
2160           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2161           Extension.
2162
2163 config KERNEL_MODE_NEON
2164         bool "Support for NEON in kernel mode"
2165         depends on NEON && AEABI
2166         help
2167           Say Y to include support for NEON in kernel mode.
2168
2169 endmenu
2170
2171 menu "Userspace binary formats"
2172
2173 source "fs/Kconfig.binfmt"
2174
2175 endmenu
2176
2177 menu "Power management options"
2178
2179 source "kernel/power/Kconfig"
2180
2181 config ARCH_SUSPEND_POSSIBLE
2182         depends on CPU_ARM920T || CPU_ARM926T || CPU_FEROCEON || CPU_SA1100 || \
2183                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_V7M || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2184         def_bool y
2185
2186 config ARM_CPU_SUSPEND
2187         def_bool PM_SLEEP || BL_SWITCHER || ARM_PSCI_FW
2188         depends on ARCH_SUSPEND_POSSIBLE
2189
2190 config ARCH_HIBERNATION_POSSIBLE
2191         bool
2192         depends on MMU
2193         default y if ARCH_SUSPEND_POSSIBLE
2194
2195 endmenu
2196
2197 source "net/Kconfig"
2198
2199 source "drivers/Kconfig"
2200
2201 source "drivers/firmware/Kconfig"
2202
2203 source "fs/Kconfig"
2204
2205 source "arch/arm/Kconfig.debug"
2206
2207 source "security/Kconfig"
2208
2209 source "crypto/Kconfig"
2210 if CRYPTO
2211 source "arch/arm/crypto/Kconfig"
2212 endif
2213
2214 source "lib/Kconfig"
2215
2216 source "arch/arm/kvm/Kconfig"