Documentation/devicetree/bindings/spi/spi-stm32-qspi.txt

   1 * STMicroelectronics Quad Serial Peripheral Interface(QSPI)
   2
   3 Required properties:
   4 - compatible: should be "st,stm32f469-qspi"
   5 - reg: the first contains the register location and length.
   6        the second contains the memory mapping address and length
   7 - reg-names: should contain the reg names "qspi" "qspi_mm"
   8 - interrupts: should contain the interrupt for the device
   9 - clocks: the phandle of the clock needed by the QSPI controller
  10 - A pinctrl must be defined to set pins in mode of operation for QSPI transfer
  11
  12 Optional properties:
  13 - resets: must contain the phandle to the reset controller.
  14
  15 A spi flash (NOR/NAND) must be a child of spi node and could have some
  16 properties. Also see jedec,spi-nor.txt.
  17
  18 Required properties:
  19 - reg: chip-Select number (QSPI controller may connect 2 flashes)
  20 - spi-max-frequency: max frequency of spi bus
  21
  22 Optional property:
  23 - spi-rx-bus-width: see ./spi-bus.txt for the description
  24
  25 Example:
  26
  27 qspi: spi@a0001000 {
  28         compatible = "st,stm32f469-qspi";
  29         reg = <0xa0001000 0x1000>, <0x90000000 0x10000000>;
  30         reg-names = "qspi", "qspi_mm";
  31         interrupts = <91>;
  32         resets = <&rcc STM32F4_AHB3_RESET(QSPI)>;
  33         clocks = <&rcc 0 STM32F4_AHB3_CLOCK(QSPI)>;
  34         pinctrl-names = "default";
  35         pinctrl-0 = <&pinctrl_qspi0>;
  36
  37         flash@0 {
  38                 compatible = "jedec,spi-nor";
  39                 reg = <0>;
  40                 spi-rx-bus-width = <4>;
  41                 spi-max-frequency = <108000000>;
  42                 ...
  43         };
  44 };