Documentation/devicetree/bindings/net/rockchip-dwmac.txt

   1 Rockchip SoC RK3288 10/100/1000 Ethernet driver(GMAC)
   2
   3 The device node has following properties.
   4
   5 Required properties:
   6  - compatible: should be "rockchip,<name>-gamc"
   7    "rockchip,rk3128-gmac": found on RK312x SoCs
   8    "rockchip,rk3228-gmac": found on RK322x SoCs
   9    "rockchip,rk3288-gmac": found on RK3288 SoCs
  10    "rockchip,rk3328-gmac": found on RK3328 SoCs
  11    "rockchip,rk3366-gmac": found on RK3366 SoCs
  12    "rockchip,rk3368-gmac": found on RK3368 SoCs
  13    "rockchip,rk3399-gmac": found on RK3399 SoCs
  14    "rockchip,rv1108-gmac": found on RV1108 SoCs
  15  - reg: addresses and length of the register sets for the device.
  16  - interrupts: Should contain the GMAC interrupts.
  17  - interrupt-names: Should contain the interrupt names "macirq".
  18  - rockchip,grf: phandle to the syscon grf used to control speed and mode.
  19  - clocks: <&cru SCLK_MAC>: clock selector for main clock, from PLL or PHY.
  20            <&cru SCLK_MAC_PLL>: PLL clock for SCLK_MAC
  21            <&cru SCLK_MAC_RX>: clock gate for RX
  22            <&cru SCLK_MAC_TX>: clock gate for TX
  23            <&cru SCLK_MACREF>: clock gate for RMII referce clock
  24            <&cru SCLK_MACREF_OUT> clock gate for RMII reference clock output
  25            <&cru ACLK_GMAC>: AXI clock gate for GMAC
  26            <&cru PCLK_GMAC>: APB clock gate for GMAC
  27  - clock-names: One name for each entry in the clocks property.
  28  - phy-mode: See ethernet.txt file in the same directory.
  29  - pinctrl-names: Names corresponding to the numbered pinctrl states.
  30  - pinctrl-0: pin-control mode. can be <&rgmii_pins> or <&rmii_pins>.
  31  - clock_in_out: For RGMII, it must be "input", means main clock(125MHz)
  32    is not sourced from SoC's PLL, but input from PHY; For RMII, "input" means
  33    PHY provides the reference clock(50MHz), "output" means GMAC provides the
  34    reference clock.
  35  - snps,reset-gpio       gpio number for phy reset.
  36  - snps,reset-active-low boolean flag to indicate if phy reset is active low.
  37  - assigned-clocks: main clock, should be <&cru SCLK_MAC>;
  38  - assigned-clock-parents = parent of main clock.
  39    can be <&ext_gmac> or <&cru SCLK_MAC_PLL>.
  40
  41 Optional properties:
  42  - tx_delay: Delay value for TXD timing. Range value is 0~0x7F, 0x30 as default.
  43  - rx_delay: Delay value for RXD timing. Range value is 0~0x7F, 0x10 as default.
  44  - phy-supply: phandle to a regulator if the PHY needs one
  45
  46 Example:
  47
  48 gmac: ethernet@ff290000 {
  49         compatible = "rockchip,rk3288-gmac";
  50         reg = <0xff290000 0x10000>;
  51         interrupts = <GIC_SPI 27 IRQ_TYPE_LEVEL_HIGH>;
  52         interrupt-names = "macirq";
  53         rockchip,grf = <&grf>;
  54         clocks = <&cru SCLK_MAC>,
  55                 <&cru SCLK_MAC_RX>, <&cru SCLK_MAC_TX>,
  56                 <&cru SCLK_MACREF>, <&cru SCLK_MACREF_OUT>,
  57                 <&cru ACLK_GMAC>, <&cru PCLK_GMAC>;
  58         clock-names = "stmmaceth",
  59                 "mac_clk_rx", "mac_clk_tx",
  60                 "clk_mac_ref", "clk_mac_refout",
  61                 "aclk_mac", "pclk_mac";
  62         phy-mode = "rgmii";
  63         pinctrl-names = "default";
  64         pinctrl-0 = <&rgmii_pins /*&rmii_pins*/>;
  65
  66         clock_in_out = "input";
  67         snps,reset-gpio = <&gpio4 7 0>;
  68         snps,reset-active-low;
  69
  70         assigned-clocks = <&cru SCLK_MAC>;
  71         assigned-clock-parents = <&ext_gmac>;
  72         tx_delay = <0x30>;
  73         rx_delay = <0x10>;
  74
  75 };