Documentation/devicetree/bindings/mmc/mtk-sd.txt

   1 * MTK MMC controller
   2
   3 The MTK  MSDC can act as a MMC controller
   4 to support MMC, SD, and SDIO types of memory cards.
   5
   6 This file documents differences between the core properties in mmc.txt
   7 and the properties used by the msdc driver.
   8
   9 Required properties:
  10 - compatible: value should be either of the following.
  11         "mediatek,mt8135-mmc": for mmc host ip compatible with mt8135
  12         "mediatek,mt8173-mmc": for mmc host ip compatible with mt8173
  13         "mediatek,mt2701-mmc": for mmc host ip compatible with mt2701
  14         "mediatek,mt2712-mmc": for mmc host ip compatible with mt2712
  15         "mediatek,mt7623-mmc", "mediatek,mt2701-mmc": for MT7623 SoC
  16
  17 - reg: physical base address of the controller and length
  18 - interrupts: Should contain MSDC interrupt number
  19 - clocks: Should contain phandle for the clock feeding the MMC controller
  20 - clock-names: Should contain the following:
  21         "source" - source clock (required)
  22         "hclk" - HCLK which used for host (required)
  23         "source_cg" - independent source clock gate (required for MT2712)
  24 - pinctrl-names: should be "default", "state_uhs"
  25 - pinctrl-0: should contain default/high speed pin ctrl
  26 - pinctrl-1: should contain uhs mode pin ctrl
  27 - vmmc-supply: power to the Core
  28 - vqmmc-supply: power to the IO
  29
  30 Optional properties:
  31 - assigned-clocks: PLL of the source clock
  32 - assigned-clock-parents: parent of source clock, used for HS400 mode to get 400Mhz source clock
  33 - hs400-ds-delay: HS400 DS delay setting
  34 - mediatek,hs200-cmd-int-delay: HS200 command internal delay setting.
  35                                 This field has total 32 stages.
  36                                 The value is an integer from 0 to 31.
  37 - mediatek,hs400-cmd-int-delay: HS400 command internal delay setting
  38                                 This field has total 32 stages.
  39                                 The value is an integer from 0 to 31.
  40 - mediatek,hs400-cmd-resp-sel-rising:  HS400 command response sample selection
  41                                        If present,HS400 command responses are sampled on rising edges.
  42                                        If not present,HS400 command responses are sampled on falling edges.
  43 - mediatek,latch-ck: Some SoCs do not support enhance_rx, need set correct latch-ck to avoid data crc
  44                      error caused by stop clock(fifo full)
  45                      Valid range = [0:0x7]. if not present, default value is 0.
  46                      applied to compatible "mediatek,mt2701-mmc".
  47
  48 Examples:
  49 mmc0: mmc@11230000 {
  50         compatible = "mediatek,mt8173-mmc", "mediatek,mt8135-mmc";
  51         reg = <0 0x11230000 0 0x108>;
  52         interrupts = <GIC_SPI 39 IRQ_TYPE_LEVEL_LOW>;
  53         vmmc-supply = <&mt6397_vemc_3v3_reg>;
  54         vqmmc-supply = <&mt6397_vio18_reg>;
  55         clocks = <&pericfg CLK_PERI_MSDC30_0>,
  56                  <&topckgen CLK_TOP_MSDC50_0_H_SEL>;
  57         clock-names = "source", "hclk";
  58         pinctrl-names = "default", "state_uhs";
  59         pinctrl-0 = <&mmc0_pins_default>;
  60         pinctrl-1 = <&mmc0_pins_uhs>;
  61         assigned-clocks = <&topckgen CLK_TOP_MSDC50_0_SEL>;
  62         assigned-clock-parents = <&topckgen CLK_TOP_MSDCPLL_D2>;
  63         hs400-ds-delay = <0x14015>;
  64         mediatek,hs200-cmd-int-delay = <26>;
  65         mediatek,hs400-cmd-int-delay = <14>;
  66         mediatek,hs400-cmd-resp-sel-rising;
  67 };