Documentation/devicetree/bindings/interrupt-controller/renesas,irqc.txt

   1 DT bindings for the R-Mobile/R-Car/RZ/G interrupt controller
   2
   3 Required properties:
   4
   5 - compatible: must be "renesas,irqc-<soctype>" or "renesas,intc-ex-<soctype>",
   6               and "renesas,irqc" as fallback.
   7   Examples with soctypes are:
   8     - "renesas,irqc-r8a73a4" (R-Mobile APE6)
   9     - "renesas,irqc-r8a7743" (RZ/G1M)
  10     - "renesas,irqc-r8a7744" (RZ/G1N)
  11     - "renesas,irqc-r8a7745" (RZ/G1E)
  12     - "renesas,irqc-r8a77470" (RZ/G1C)
  13     - "renesas,irqc-r8a7790" (R-Car H2)
  14     - "renesas,irqc-r8a7791" (R-Car M2-W)
  15     - "renesas,irqc-r8a7792" (R-Car V2H)
  16     - "renesas,irqc-r8a7793" (R-Car M2-N)
  17     - "renesas,irqc-r8a7794" (R-Car E2)
  18     - "renesas,intc-ex-r8a774a1" (RZ/G2M)
  19     - "renesas,intc-ex-r8a7795" (R-Car H3)
  20     - "renesas,intc-ex-r8a7796" (R-Car M3-W)
  21     - "renesas,intc-ex-r8a77965" (R-Car M3-N)
  22     - "renesas,intc-ex-r8a77970" (R-Car V3M)
  23     - "renesas,intc-ex-r8a77980" (R-Car V3H)
  24     - "renesas,intc-ex-r8a77990" (R-Car E3)
  25     - "renesas,intc-ex-r8a77995" (R-Car D3)
  26 - #interrupt-cells: has to be <2>: an interrupt index and flags, as defined in
  27   interrupts.txt in this directory
  28 - clocks: Must contain a reference to the functional clock.
  29
  30 Optional properties:
  31
  32 - any properties, listed in interrupts.txt, and any standard resource allocation
  33   properties
  34
  35 Example:
  36
  37         irqc0: interrupt-controller@e61c0000 {
  38                 compatible = "renesas,irqc-r8a7790", "renesas,irqc";
  39                 #interrupt-cells = <2>;
  40                 interrupt-controller;
  41                 reg = <0 0xe61c0000 0 0x200>;
  42                 interrupts = <0 0 IRQ_TYPE_LEVEL_HIGH>,
  43                              <0 1 IRQ_TYPE_LEVEL_HIGH>,
  44                              <0 2 IRQ_TYPE_LEVEL_HIGH>,
  45                              <0 3 IRQ_TYPE_LEVEL_HIGH>;
  46                 clocks = <&mstp4_clks R8A7790_CLK_IRQC>;
  47         };