Merge tag 'gvt-next-2019-02-01' of https://github.com/intel/gvt-linux into drm-intel...
[sfrench/cifs-2.6.git] / Documentation / devicetree / bindings / i2c / i2c-stm32.txt
1 * I2C controller embedded in STMicroelectronics STM32 I2C platform
2
3 Required properties :
4 - compatible : Must be one of the following
5   - "st,stm32f4-i2c"
6   - "st,stm32f7-i2c"
7 - reg : Offset and length of the register set for the device
8 - interrupts : Must contain the interrupt id for I2C event and then the
9   interrupt id for I2C error.
10 - resets: Must contain the phandle to the reset controller.
11 - clocks: Must contain the input clock of the I2C instance.
12 - A pinctrl state named "default" must be defined to set pins in mode of
13   operation for I2C transfer
14 - #address-cells = <1>;
15 - #size-cells = <0>;
16
17 Optional properties :
18 - clock-frequency : Desired I2C bus clock frequency in Hz. If not specified,
19   the default 100 kHz frequency will be used.
20   For STM32F4 SoC Standard-mode and Fast-mode are supported, possible values are
21   100000 and 400000.
22   For STM32F7 SoC, Standard-mode, Fast-mode and Fast-mode Plus are supported,
23   possible values are 100000, 400000 and 1000000.
24 - i2c-scl-rising-time-ns : Only for STM32F7, I2C SCL Rising time for the board
25   (default: 25)
26 - i2c-scl-falling-time-ns : Only for STM32F7, I2C SCL Falling time for the board
27   (default: 10)
28   I2C Timings are derived from these 2 values
29 - st,syscfg-fmp:  Only for STM32F7, use to set Fast Mode Plus bit within SYSCFG
30   whether Fast Mode Plus speed is selected by slave.
31         1st cell : phandle to syscfg
32         2nd cell : register offset within SYSCFG
33         3rd cell : register bitmask for FMP bit
34
35 Example :
36
37         i2c@40005400 {
38                 compatible = "st,stm32f4-i2c";
39                 #address-cells = <1>;
40                 #size-cells = <0>;
41                 reg = <0x40005400 0x400>;
42                 interrupts = <31>,
43                              <32>;
44                 resets = <&rcc 277>;
45                 clocks = <&rcc 0 149>;
46                 pinctrl-0 = <&i2c1_sda_pin>, <&i2c1_scl_pin>;
47                 pinctrl-names = "default";
48         };
49
50         i2c@40005400 {
51                 compatible = "st,stm32f7-i2c";
52                 #address-cells = <1>;
53                 #size-cells = <0>;
54                 reg = <0x40005400 0x400>;
55                 interrupts = <31>,
56                              <32>;
57                 resets = <&rcc STM32F7_APB1_RESET(I2C1)>;
58                 clocks = <&rcc 1 CLK_I2C1>;
59                 pinctrl-0 = <&i2c1_sda_pin>, <&i2c1_scl_pin>;
60                 pinctrl-names = "default";
61                 st,syscfg-fmp = <&syscfg 0x4 0x1>;
62         };