Documentation/devicetree/bindings/fpga/xilinx-pr-decoupler.txt

   1 Xilinx LogiCORE Partial Reconfig Decoupler Softcore
   2
   3 The Xilinx LogiCORE Partial Reconfig Decoupler manages one or more
   4 decouplers / fpga bridges.
   5 The controller can decouple/disable the bridges which prevents signal
   6 changes from passing through the bridge.  The controller can also
   7 couple / enable the bridges which allows traffic to pass through the
   8 bridge normally.
   9
  10 The Driver supports only MMIO handling. A PR region can have multiple
  11 PR Decouplers which can be handled independently or chained via decouple/
  12 decouple_status signals.
  13
  14 Required properties:
  15 - compatible            : Should contain "xlnx,pr-decoupler-1.00" followed by
  16                           "xlnx,pr-decoupler"
  17 - regs                  : base address and size for decoupler module
  18 - clocks                : input clock to IP
  19 - clock-names           : should contain "aclk"
  20
  21 See Documentation/devicetree/bindings/fpga/fpga-region.txt and
  22 Documentation/devicetree/bindings/fpga/fpga-bridge.txt for generic bindings.
  23
  24 Example:
  25         fpga-bridge@100000450 {
  26                 compatible = "xlnx,pr-decoupler-1.00",
  27                              "xlnx-pr-decoupler";
  28                 regs = <0x10000045 0x10>;
  29                 clocks = <&clkc 15>;
  30                 clock-names = "aclk";
  31                 bridge-enable = <0>;
  32         };