Documentation/devicetree/bindings/clock/renesas,cpg-mssr.txt

   1 * Renesas Clock Pulse Generator / Module Standby and Software Reset
   2
   3 On Renesas ARM SoCs (SH/R-Mobile, R-Car, RZ), the CPG (Clock Pulse Generator)
   4 and MSSR (Module Standby and Software Reset) blocks are intimately connected,
   5 and share the same register block.
   6
   7 They provide the following functionalities:
   8   - The CPG block generates various core clocks,
   9   - The MSSR block provides two functions:
  10       1. Module Standby, providing a Clock Domain to control the clock supply
  11          to individual SoC devices,
  12       2. Reset Control, to perform a software reset of individual SoC devices.
  13
  14 Required Properties:
  15   - compatible: Must be one of:
  16       - "renesas,r8a7743-cpg-mssr" for the r8a7743 SoC (RZ/G1M)
  17       - "renesas,r8a7745-cpg-mssr" for the r8a7745 SoC (RZ/G1E)
  18       - "renesas,r8a7790-cpg-mssr" for the r8a7790 SoC (R-Car H2)
  19       - "renesas,r8a7791-cpg-mssr" for the r8a7791 SoC (R-Car M2-W)
  20       - "renesas,r8a7792-cpg-mssr" for the r8a7792 SoC (R-Car V2H)
  21       - "renesas,r8a7793-cpg-mssr" for the r8a7793 SoC (R-Car M2-N)
  22       - "renesas,r8a7794-cpg-mssr" for the r8a7794 SoC (R-Car E2)
  23       - "renesas,r8a7795-cpg-mssr" for the r8a7795 SoC (R-Car H3)
  24       - "renesas,r8a7796-cpg-mssr" for the r8a7796 SoC (R-Car M3-W)
  25
  26   - reg: Base address and length of the memory resource used by the CPG/MSSR
  27     block
  28
  29   - clocks: References to external parent clocks, one entry for each entry in
  30     clock-names
  31   - clock-names: List of external parent clock names. Valid names are:
  32       - "extal" (r8a7743, r8a7745, r8a7790, r8a7791, r8a7792, r8a7793, r8a7794,
  33                  r8a7795, r8a7796)
  34       - "extalr" (r8a7795, r8a7796)
  35       - "usb_extal" (r8a7743, r8a7745, r8a7790, r8a7791, r8a7793, r8a7794)
  36
  37   - #clock-cells: Must be 2
  38       - For CPG core clocks, the two clock specifier cells must be "CPG_CORE"
  39         and a core clock reference, as defined in
  40         <dt-bindings/clock/*-cpg-mssr.h>.
  41       - For module clocks, the two clock specifier cells must be "CPG_MOD" and
  42         a module number, as defined in the datasheet.
  43
  44   - #power-domain-cells: Must be 0
  45       - SoC devices that are part of the CPG/MSSR Clock Domain and can be
  46         power-managed through Module Standby should refer to the CPG device
  47         node in their "power-domains" property, as documented by the generic PM
  48         Domain bindings in
  49         Documentation/devicetree/bindings/power/power_domain.txt.
  50
  51   - #reset-cells: Must be 1
  52       - The single reset specifier cell must be the module number, as defined
  53         in the datasheet.
  54
  55
  56 Examples
  57 --------
  58
  59   - CPG device node:
  60
  61         cpg: clock-controller@e6150000 {
  62                 compatible = "renesas,r8a7795-cpg-mssr";
  63                 reg = <0 0xe6150000 0 0x1000>;
  64                 clocks = <&extal_clk>, <&extalr_clk>;
  65                 clock-names = "extal", "extalr";
  66                 #clock-cells = <2>;
  67                 #power-domain-cells = <0>;
  68                 #reset-cells = <1>;
  69         };
  70
  71
  72   - CPG/MSSR Clock Domain member device node:
  73
  74         scif2: serial@e6e88000 {
  75                 compatible = "renesas,scif-r8a7795", "renesas,scif";
  76                 reg = <0 0xe6e88000 0 64>;
  77                 interrupts = <GIC_SPI 164 IRQ_TYPE_LEVEL_HIGH>;
  78                 clocks = <&cpg CPG_MOD 310>;
  79                 clock-names = "fck";
  80                 dmas = <&dmac1 0x13>, <&dmac1 0x12>;
  81                 dma-names = "tx", "rx";
  82                 power-domains = <&cpg>;
  83                 resets = <&cpg 310>;
  84         };