arm/arm64: KVM: Implement GICD_ICFGR as RO for PPIs
authorChristoffer Dall <christoffer.dall@linaro.org>
Sun, 30 Aug 2015 12:42:16 +0000 (14:42 +0200)
committerChristoffer Dall <christoffer.dall@linaro.org>
Thu, 22 Oct 2015 21:01:42 +0000 (23:01 +0200)
commit8bf9a701e103fd17dbdf0355e43ff5200b4823aa
treedf5138a2240d14af25cf284ae10a5618c3e54c28
parent9103617df202d74e5c65f8af84a9aa727f812a06
arm/arm64: KVM: Implement GICD_ICFGR as RO for PPIs

The GICD_ICFGR allows the bits for the SGIs and PPIs to be read only.
We currently simulate this behavior by writing a hardcoded value to the
register for the SGIs and PPIs on every write of these bits to the
register (ignoring what the guest actually wrote), and by writing the
same value as the reset value to the register.

This is a bit counter-intuitive, as the register is RO for these bits,
and we can just implement it that way, allowing us to control the value
of the bits purely in the reset code.

Reviewed-by: Marc Zyngier <marc.zyngier@arm.com>
Signed-off-by: Christoffer Dall <christoffer.dall@linaro.org>
virt/kvm/arm/vgic.c