drivers/net/wireless/ath5k/base.c

   1 /*-
   2  * Copyright (c) 2002-2005 Sam Leffler, Errno Consulting
   3  * Copyright (c) 2004-2005 Atheros Communications, Inc.
   4  * Copyright (c) 2006 Devicescape Software, Inc.
   5  * Copyright (c) 2007 Jiri Slaby <jirislaby@gmail.com>
   6  * Copyright (c) 2007 Luis R. Rodriguez <mcgrof@winlab.rutgers.edu>
   7  *
   8  * All rights reserved.
   9  *
  10  * Redistribution and use in source and binary forms, with or without
  11  * modification, are permitted provided that the following conditions
  12  * are met:
  13  * 1. Redistributions of source code must retain the above copyright
  14  *    notice, this list of conditions and the following disclaimer,
  15  *    without modification.
  16  * 2. Redistributions in binary form must reproduce at minimum a disclaimer
  17  *    similar to the "NO WARRANTY" disclaimer below ("Disclaimer") and any
  18  *    redistribution must be conditioned upon including a substantially
  19  *    similar Disclaimer requirement for further binary redistribution.
  20  * 3. Neither the names of the above-listed copyright holders nor the names
  21  *    of any contributors may be used to endorse or promote products derived
  22  *    from this software without specific prior written permission.
  23  *
  24  * Alternatively, this software may be distributed under the terms of the
  25  * GNU General Public License ("GPL") version 2 as published by the Free
  26  * Software Foundation.
  27  *
  28  * NO WARRANTY
  29  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  30  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  31  * LIMITED TO, THE IMPLIED WARRANTIES OF NONINFRINGEMENT, MERCHANTIBILITY
  32  * AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL
  33  * THE COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR SPECIAL, EXEMPLARY,
  34  * OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  35  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  36  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER
  37  * IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  38  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
  39  * THE POSSIBILITY OF SUCH DAMAGES.
  40  *
  41  */
  42
  43 #include <linux/version.h>
  44 #include <linux/module.h>
  45 #include <linux/delay.h>
  46 #include <linux/hardirq.h>
  47 #include <linux/if.h>
  48 #include <linux/io.h>
  49 #include <linux/netdevice.h>
  50 #include <linux/cache.h>
  51 #include <linux/pci.h>
  52 #include <linux/ethtool.h>
  53 #include <linux/uaccess.h>
  54
  55 #include <net/ieee80211_radiotap.h>
  56
  57 #include <asm/unaligned.h>
  58
  59 #include "base.h"
  60 #include "reg.h"
  61 #include "debug.h"
  62
  63 static int ath5k_calinterval = 10; /* Calibrate PHY every 10 secs (TODO: Fixme) */
  64
  65
  66 /******************\
  67 * Internal defines *
  68 \******************/
  69
  70 /* Module info */
  71 MODULE_AUTHOR("Jiri Slaby");
  72 MODULE_AUTHOR("Nick Kossifidis");
  73 MODULE_DESCRIPTION("Support for 5xxx series of Atheros 802.11 wireless LAN cards.");
  74 MODULE_SUPPORTED_DEVICE("Atheros 5xxx WLAN cards");
  75 MODULE_LICENSE("Dual BSD/GPL");
  76 MODULE_VERSION("0.5.0 (EXPERIMENTAL)");
  77
  78
  79 /* Known PCI ids */
  80 static struct pci_device_id ath5k_pci_id_table[] __devinitdata = {
  81         { PCI_VDEVICE(ATHEROS, 0x0207), .driver_data = AR5K_AR5210 }, /* 5210 early */
  82         { PCI_VDEVICE(ATHEROS, 0x0007), .driver_data = AR5K_AR5210 }, /* 5210 */
  83         { PCI_VDEVICE(ATHEROS, 0x0011), .driver_data = AR5K_AR5211 }, /* 5311 - this is on AHB bus !*/
  84         { PCI_VDEVICE(ATHEROS, 0x0012), .driver_data = AR5K_AR5211 }, /* 5211 */
  85         { PCI_VDEVICE(ATHEROS, 0x0013), .driver_data = AR5K_AR5212 }, /* 5212 */
  86         { PCI_VDEVICE(3COM_2,  0x0013), .driver_data = AR5K_AR5212 }, /* 3com 5212 */
  87         { PCI_VDEVICE(3COM,    0x0013), .driver_data = AR5K_AR5212 }, /* 3com 3CRDAG675 5212 */
  88         { PCI_VDEVICE(ATHEROS, 0x1014), .driver_data = AR5K_AR5212 }, /* IBM minipci 5212 */
  89         { PCI_VDEVICE(ATHEROS, 0x0014), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  90         { PCI_VDEVICE(ATHEROS, 0x0015), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  91         { PCI_VDEVICE(ATHEROS, 0x0016), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  92         { PCI_VDEVICE(ATHEROS, 0x0017), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  93         { PCI_VDEVICE(ATHEROS, 0x0018), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  94         { PCI_VDEVICE(ATHEROS, 0x0019), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  95         { PCI_VDEVICE(ATHEROS, 0x001a), .driver_data = AR5K_AR5212 }, /* 2413 Griffin-lite */
  96         { PCI_VDEVICE(ATHEROS, 0x001b), .driver_data = AR5K_AR5212 }, /* 5413 Eagle */
  97         { PCI_VDEVICE(ATHEROS, 0x001c), .driver_data = AR5K_AR5212 }, /* 5424 Condor (PCI-E)*/
  98         { PCI_VDEVICE(ATHEROS, 0x0023), .driver_data = AR5K_AR5212 }, /* 5416 */
  99         { PCI_VDEVICE(ATHEROS, 0x0024), .driver_data = AR5K_AR5212 }, /* 5418 */
 100         { 0 }
 101 };
 102 MODULE_DEVICE_TABLE(pci, ath5k_pci_id_table);
 103
 104 /* Known SREVs */
 105 static struct ath5k_srev_name srev_names[] = {
 106         { "5210",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR5210 },
 107         { "5311",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR5311 },
 108         { "5311A",      AR5K_VERSION_VER,       AR5K_SREV_VER_AR5311A },
 109         { "5311B",      AR5K_VERSION_VER,       AR5K_SREV_VER_AR5311B },
 110         { "5211",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR5211 },
 111         { "5212",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR5212 },
 112         { "5213",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR5213 },
 113         { "5213A",      AR5K_VERSION_VER,       AR5K_SREV_VER_AR5213A },
 114         { "2413",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR2413 },
 115         { "2414",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR2414 },
 116         { "2424",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR2424 },
 117         { "5424",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR5424 },
 118         { "5413",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR5413 },
 119         { "5414",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR5414 },
 120         { "5416",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR5416 },
 121         { "5418",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR5418 },
 122         { "2425",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR2425 },
 123         { "xxxxx",      AR5K_VERSION_VER,       AR5K_SREV_UNKNOWN },
 124         { "5110",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5110 },
 125         { "5111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5111 },
 126         { "2111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2111 },
 127         { "5112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112 },
 128         { "5112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112A },
 129         { "2112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112 },
 130         { "2112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112A },
 131         { "SChip",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_SC0 },
 132         { "SChip",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_SC1 },
 133         { "SChip",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_SC2 },
 134         { "5133",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5133 },
 135         { "xxxxx",      AR5K_VERSION_RAD,       AR5K_SREV_UNKNOWN },
 136 };
 137
 138 /*
 139  * Prototypes - PCI stack related functions
 140  */
 141 static int __devinit    ath5k_pci_probe(struct pci_dev *pdev,
 142                                 const struct pci_device_id *id);
 143 static void __devexit   ath5k_pci_remove(struct pci_dev *pdev);
 144 #ifdef CONFIG_PM
 145 static int              ath5k_pci_suspend(struct pci_dev *pdev,
 146                                         pm_message_t state);
 147 static int              ath5k_pci_resume(struct pci_dev *pdev);
 148 #else
 149 #define ath5k_pci_suspend NULL
 150 #define ath5k_pci_resume NULL
 151 #endif /* CONFIG_PM */
 152
 153 static struct pci_driver ath5k_pci_driver = {
 154         .name           = "ath5k_pci",
 155         .id_table       = ath5k_pci_id_table,
 156         .probe          = ath5k_pci_probe,
 157         .remove         = __devexit_p(ath5k_pci_remove),
 158         .suspend        = ath5k_pci_suspend,
 159         .resume         = ath5k_pci_resume,
 160 };
 161
 162
 163
 164 /*
 165  * Prototypes - MAC 802.11 stack related functions
 166  */
 167 static int ath5k_tx(struct ieee80211_hw *hw, struct sk_buff *skb);
 168 static int ath5k_reset(struct ieee80211_hw *hw);
 169 static int ath5k_start(struct ieee80211_hw *hw);
 170 static void ath5k_stop(struct ieee80211_hw *hw);
 171 static int ath5k_add_interface(struct ieee80211_hw *hw,
 172                 struct ieee80211_if_init_conf *conf);
 173 static void ath5k_remove_interface(struct ieee80211_hw *hw,
 174                 struct ieee80211_if_init_conf *conf);
 175 static int ath5k_config(struct ieee80211_hw *hw,
 176                 struct ieee80211_conf *conf);
 177 static int ath5k_config_interface(struct ieee80211_hw *hw,
 178                 struct ieee80211_vif *vif,
 179                 struct ieee80211_if_conf *conf);
 180 static void ath5k_configure_filter(struct ieee80211_hw *hw,
 181                 unsigned int changed_flags,
 182                 unsigned int *new_flags,
 183                 int mc_count, struct dev_mc_list *mclist);
 184 static int ath5k_set_key(struct ieee80211_hw *hw,
 185                 enum set_key_cmd cmd,
 186                 const u8 *local_addr, const u8 *addr,
 187                 struct ieee80211_key_conf *key);
 188 static int ath5k_get_stats(struct ieee80211_hw *hw,
 189                 struct ieee80211_low_level_stats *stats);
 190 static int ath5k_get_tx_stats(struct ieee80211_hw *hw,
 191                 struct ieee80211_tx_queue_stats *stats);
 192 static u64 ath5k_get_tsf(struct ieee80211_hw *hw);
 193 static void ath5k_reset_tsf(struct ieee80211_hw *hw);
 194 static int ath5k_beacon_update(struct ieee80211_hw *hw,
 195                 struct sk_buff *skb);
 196
 197 static struct ieee80211_ops ath5k_hw_ops = {
 198         .tx             = ath5k_tx,
 199         .start          = ath5k_start,
 200         .stop           = ath5k_stop,
 201         .add_interface  = ath5k_add_interface,
 202         .remove_interface = ath5k_remove_interface,
 203         .config         = ath5k_config,
 204         .config_interface = ath5k_config_interface,
 205         .configure_filter = ath5k_configure_filter,
 206         .set_key        = ath5k_set_key,
 207         .get_stats      = ath5k_get_stats,
 208         .conf_tx        = NULL,
 209         .get_tx_stats   = ath5k_get_tx_stats,
 210         .get_tsf        = ath5k_get_tsf,
 211         .reset_tsf      = ath5k_reset_tsf,
 212 };
 213
 214 /*
 215  * Prototypes - Internal functions
 216  */
 217 /* Attach detach */
 218 static int      ath5k_attach(struct pci_dev *pdev,
 219                         struct ieee80211_hw *hw);
 220 static void     ath5k_detach(struct pci_dev *pdev,
 221                         struct ieee80211_hw *hw);
 222 /* Channel/mode setup */
 223 static inline short ath5k_ieee2mhz(short chan);
 224 static unsigned int ath5k_copy_rates(struct ieee80211_rate *rates,
 225                                 const struct ath5k_rate_table *rt,
 226                                 unsigned int max);
 227 static unsigned int ath5k_copy_channels(struct ath5k_hw *ah,
 228                                 struct ieee80211_channel *channels,
 229                                 unsigned int mode,
 230                                 unsigned int max);
 231 static int      ath5k_getchannels(struct ieee80211_hw *hw);
 232 static int      ath5k_chan_set(struct ath5k_softc *sc,
 233                                 struct ieee80211_channel *chan);
 234 static void     ath5k_setcurmode(struct ath5k_softc *sc,
 235                                 unsigned int mode);
 236 static void     ath5k_mode_setup(struct ath5k_softc *sc);
 237 static void     ath5k_set_total_hw_rates(struct ath5k_softc *sc);
 238
 239 /* Descriptor setup */
 240 static int      ath5k_desc_alloc(struct ath5k_softc *sc,
 241                                 struct pci_dev *pdev);
 242 static void     ath5k_desc_free(struct ath5k_softc *sc,
 243                                 struct pci_dev *pdev);
 244 /* Buffers setup */
 245 static int      ath5k_rxbuf_setup(struct ath5k_softc *sc,
 246                                 struct ath5k_buf *bf);
 247 static int      ath5k_txbuf_setup(struct ath5k_softc *sc,
 248                                 struct ath5k_buf *bf);
 249 static inline void ath5k_txbuf_free(struct ath5k_softc *sc,
 250                                 struct ath5k_buf *bf)
 251 {
 252         BUG_ON(!bf);
 253         if (!bf->skb)
 254                 return;
 255         pci_unmap_single(sc->pdev, bf->skbaddr, bf->skb->len,
 256                         PCI_DMA_TODEVICE);
 257         dev_kfree_skb(bf->skb);
 258         bf->skb = NULL;
 259 }
 260
 261 /* Queues setup */
 262 static struct   ath5k_txq *ath5k_txq_setup(struct ath5k_softc *sc,
 263                                 int qtype, int subtype);
 264 static int      ath5k_beaconq_setup(struct ath5k_hw *ah);
 265 static int      ath5k_beaconq_config(struct ath5k_softc *sc);
 266 static void     ath5k_txq_drainq(struct ath5k_softc *sc,
 267                                 struct ath5k_txq *txq);
 268 static void     ath5k_txq_cleanup(struct ath5k_softc *sc);
 269 static void     ath5k_txq_release(struct ath5k_softc *sc);
 270 /* Rx handling */
 271 static int      ath5k_rx_start(struct ath5k_softc *sc);
 272 static void     ath5k_rx_stop(struct ath5k_softc *sc);
 273 static unsigned int ath5k_rx_decrypted(struct ath5k_softc *sc,
 274                                         struct ath5k_desc *ds,
 275                                         struct sk_buff *skb,
 276                                         struct ath5k_rx_status *rs);
 277 static void     ath5k_tasklet_rx(unsigned long data);
 278 /* Tx handling */
 279 static void     ath5k_tx_processq(struct ath5k_softc *sc,
 280                                 struct ath5k_txq *txq);
 281 static void     ath5k_tasklet_tx(unsigned long data);
 282 /* Beacon handling */
 283 static int      ath5k_beacon_setup(struct ath5k_softc *sc,
 284                                         struct ath5k_buf *bf);
 285 static void     ath5k_beacon_send(struct ath5k_softc *sc);
 286 static void     ath5k_beacon_config(struct ath5k_softc *sc);
 287 static void     ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf);
 288
 289 static inline u64 ath5k_extend_tsf(struct ath5k_hw *ah, u32 rstamp)
 290 {
 291         u64 tsf = ath5k_hw_get_tsf64(ah);
 292
 293         if ((tsf & 0x7fff) < rstamp)
 294                 tsf -= 0x8000;
 295
 296         return (tsf & ~0x7fff) | rstamp;
 297 }
 298
 299 /* Interrupt handling */
 300 static int      ath5k_init(struct ath5k_softc *sc);
 301 static int      ath5k_stop_locked(struct ath5k_softc *sc);
 302 static int      ath5k_stop_hw(struct ath5k_softc *sc);
 303 static irqreturn_t ath5k_intr(int irq, void *dev_id);
 304 static void     ath5k_tasklet_reset(unsigned long data);
 305
 306 static void     ath5k_calibrate(unsigned long data);
 307 /* LED functions */
 308 static int      ath5k_init_leds(struct ath5k_softc *sc);
 309 static void     ath5k_led_enable(struct ath5k_softc *sc);
 310 static void     ath5k_led_off(struct ath5k_softc *sc);
 311 static void     ath5k_unregister_leds(struct ath5k_softc *sc);
 312
 313 /*
 314  * Module init/exit functions
 315  */
 316 static int __init
 317 init_ath5k_pci(void)
 318 {
 319         int ret;
 320
 321         ath5k_debug_init();
 322
 323         ret = pci_register_driver(&ath5k_pci_driver);
 324         if (ret) {
 325                 printk(KERN_ERR "ath5k_pci: can't register pci driver\n");
 326                 return ret;
 327         }
 328
 329         return 0;
 330 }
 331
 332 static void __exit
 333 exit_ath5k_pci(void)
 334 {
 335         pci_unregister_driver(&ath5k_pci_driver);
 336
 337         ath5k_debug_finish();
 338 }
 339
 340 module_init(init_ath5k_pci);
 341 module_exit(exit_ath5k_pci);
 342
 343
 344 /********************\
 345 * PCI Initialization *
 346 \********************/
 347
 348 static const char *
 349 ath5k_chip_name(enum ath5k_srev_type type, u_int16_t val)
 350 {
 351         const char *name = "xxxxx";
 352         unsigned int i;
 353
 354         for (i = 0; i < ARRAY_SIZE(srev_names); i++) {
 355                 if (srev_names[i].sr_type != type)
 356                         continue;
 357                 if ((val & 0xff) < srev_names[i + 1].sr_val) {
 358                         name = srev_names[i].sr_name;
 359                         break;
 360                 }
 361         }
 362
 363         return name;
 364 }
 365
 366 static int __devinit
 367 ath5k_pci_probe(struct pci_dev *pdev,
 368                 const struct pci_device_id *id)
 369 {
 370         void __iomem *mem;
 371         struct ath5k_softc *sc;
 372         struct ieee80211_hw *hw;
 373         int ret;
 374         u8 csz;
 375
 376         ret = pci_enable_device(pdev);
 377         if (ret) {
 378                 dev_err(&pdev->dev, "can't enable device\n");
 379                 goto err;
 380         }
 381
 382         /* XXX 32-bit addressing only */
 383         ret = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
 384         if (ret) {
 385                 dev_err(&pdev->dev, "32-bit DMA not available\n");
 386                 goto err_dis;
 387         }
 388
 389         /*
 390          * Cache line size is used to size and align various
 391          * structures used to communicate with the hardware.
 392          */
 393         pci_read_config_byte(pdev, PCI_CACHE_LINE_SIZE, &csz);
 394         if (csz == 0) {
 395                 /*
 396                  * Linux 2.4.18 (at least) writes the cache line size
 397                  * register as a 16-bit wide register which is wrong.
 398                  * We must have this setup properly for rx buffer
 399                  * DMA to work so force a reasonable value here if it
 400                  * comes up zero.
 401                  */
 402                 csz = L1_CACHE_BYTES / sizeof(u32);
 403                 pci_write_config_byte(pdev, PCI_CACHE_LINE_SIZE, csz);
 404         }
 405         /*
 406          * The default setting of latency timer yields poor results,
 407          * set it to the value used by other systems.  It may be worth
 408          * tweaking this setting more.
 409          */
 410         pci_write_config_byte(pdev, PCI_LATENCY_TIMER, 0xa8);
 411
 412         /* Enable bus mastering */
 413         pci_set_master(pdev);
 414
 415         /*
 416          * Disable the RETRY_TIMEOUT register (0x41) to keep
 417          * PCI Tx retries from interfering with C3 CPU state.
 418          */
 419         pci_write_config_byte(pdev, 0x41, 0);
 420
 421         ret = pci_request_region(pdev, 0, "ath5k");
 422         if (ret) {
 423                 dev_err(&pdev->dev, "cannot reserve PCI memory region\n");
 424                 goto err_dis;
 425         }
 426
 427         mem = pci_iomap(pdev, 0, 0);
 428         if (!mem) {
 429                 dev_err(&pdev->dev, "cannot remap PCI memory region\n") ;
 430                 ret = -EIO;
 431                 goto err_reg;
 432         }
 433
 434         /*
 435          * Allocate hw (mac80211 main struct)
 436          * and hw->priv (driver private data)
 437          */
 438         hw = ieee80211_alloc_hw(sizeof(*sc), &ath5k_hw_ops);
 439         if (hw == NULL) {
 440                 dev_err(&pdev->dev, "cannot allocate ieee80211_hw\n");
 441                 ret = -ENOMEM;
 442                 goto err_map;
 443         }
 444
 445         dev_info(&pdev->dev, "registered as '%s'\n", wiphy_name(hw->wiphy));
 446
 447         /* Initialize driver private data */
 448         SET_IEEE80211_DEV(hw, &pdev->dev);
 449         hw->flags = IEEE80211_HW_RX_INCLUDES_FCS |
 450                     IEEE80211_HW_SIGNAL_DBM |
 451                     IEEE80211_HW_NOISE_DBM;
 452         hw->extra_tx_headroom = 2;
 453         hw->channel_change_time = 5000;
 454         sc = hw->priv;
 455         sc->hw = hw;
 456         sc->pdev = pdev;
 457
 458         ath5k_debug_init_device(sc);
 459
 460         /*
 461          * Mark the device as detached to avoid processing
 462          * interrupts until setup is complete.
 463          */
 464         __set_bit(ATH_STAT_INVALID, sc->status);
 465
 466         sc->iobase = mem; /* So we can unmap it on detach */
 467         sc->cachelsz = csz * sizeof(u32); /* convert to bytes */
 468         sc->opmode = IEEE80211_IF_TYPE_STA;
 469         mutex_init(&sc->lock);
 470         spin_lock_init(&sc->rxbuflock);
 471         spin_lock_init(&sc->txbuflock);
 472
 473         /* Set private data */
 474         pci_set_drvdata(pdev, hw);
 475
 476         /* Enable msi for devices that support it */
 477         pci_enable_msi(pdev);
 478
 479         /* Setup interrupt handler */
 480         ret = request_irq(pdev->irq, ath5k_intr, IRQF_SHARED, "ath", sc);
 481         if (ret) {
 482                 ATH5K_ERR(sc, "request_irq failed\n");
 483                 goto err_free;
 484         }
 485
 486         /* Initialize device */
 487         sc->ah = ath5k_hw_attach(sc, id->driver_data);
 488         if (IS_ERR(sc->ah)) {
 489                 ret = PTR_ERR(sc->ah);
 490                 goto err_irq;
 491         }
 492
 493         /* Finish private driver data initialization */
 494         ret = ath5k_attach(pdev, hw);
 495         if (ret)
 496                 goto err_ah;
 497
 498         ATH5K_INFO(sc, "Atheros AR%s chip found (MAC: 0x%x, PHY: 0x%x)\n",
 499                         ath5k_chip_name(AR5K_VERSION_VER,sc->ah->ah_mac_srev),
 500                                         sc->ah->ah_mac_srev,
 501                                         sc->ah->ah_phy_revision);
 502
 503         if (!sc->ah->ah_single_chip) {
 504                 /* Single chip radio (!RF5111) */
 505                 if (sc->ah->ah_radio_5ghz_revision &&
 506                         !sc->ah->ah_radio_2ghz_revision) {
 507                         /* No 5GHz support -> report 2GHz radio */
 508                         if (!test_bit(AR5K_MODE_11A,
 509                                 sc->ah->ah_capabilities.cap_mode)) {
 510                                 ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
 511                                         ath5k_chip_name(AR5K_VERSION_RAD,
 512                                                 sc->ah->ah_radio_5ghz_revision),
 513                                                 sc->ah->ah_radio_5ghz_revision);
 514                         /* No 2GHz support (5110 and some
 515                          * 5Ghz only cards) -> report 5Ghz radio */
 516                         } else if (!test_bit(AR5K_MODE_11B,
 517                                 sc->ah->ah_capabilities.cap_mode)) {
 518                                 ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
 519                                         ath5k_chip_name(AR5K_VERSION_RAD,
 520                                                 sc->ah->ah_radio_5ghz_revision),
 521                                                 sc->ah->ah_radio_5ghz_revision);
 522                         /* Multiband radio */
 523                         } else {
 524                                 ATH5K_INFO(sc, "RF%s multiband radio found"
 525                                         " (0x%x)\n",
 526                                         ath5k_chip_name(AR5K_VERSION_RAD,
 527                                                 sc->ah->ah_radio_5ghz_revision),
 528                                                 sc->ah->ah_radio_5ghz_revision);
 529                         }
 530                 }
 531                 /* Multi chip radio (RF5111 - RF2111) ->
 532                  * report both 2GHz/5GHz radios */
 533                 else if (sc->ah->ah_radio_5ghz_revision &&
 534                                 sc->ah->ah_radio_2ghz_revision){
 535                         ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
 536                                 ath5k_chip_name(AR5K_VERSION_RAD,
 537                                         sc->ah->ah_radio_5ghz_revision),
 538                                         sc->ah->ah_radio_5ghz_revision);
 539                         ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
 540                                 ath5k_chip_name(AR5K_VERSION_RAD,
 541                                         sc->ah->ah_radio_2ghz_revision),
 542                                         sc->ah->ah_radio_2ghz_revision);
 543                 }
 544         }
 545
 546
 547         /* ready to process interrupts */
 548         __clear_bit(ATH_STAT_INVALID, sc->status);
 549
 550         return 0;
 551 err_ah:
 552         ath5k_hw_detach(sc->ah);
 553 err_irq:
 554         free_irq(pdev->irq, sc);
 555 err_free:
 556         pci_disable_msi(pdev);
 557         ieee80211_free_hw(hw);
 558 err_map:
 559         pci_iounmap(pdev, mem);
 560 err_reg:
 561         pci_release_region(pdev, 0);
 562 err_dis:
 563         pci_disable_device(pdev);
 564 err:
 565         return ret;
 566 }
 567
 568 static void __devexit
 569 ath5k_pci_remove(struct pci_dev *pdev)
 570 {
 571         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 572         struct ath5k_softc *sc = hw->priv;
 573
 574         ath5k_debug_finish_device(sc);
 575         ath5k_detach(pdev, hw);
 576         ath5k_hw_detach(sc->ah);
 577         free_irq(pdev->irq, sc);
 578         pci_disable_msi(pdev);
 579         pci_iounmap(pdev, sc->iobase);
 580         pci_release_region(pdev, 0);
 581         pci_disable_device(pdev);
 582         ieee80211_free_hw(hw);
 583 }
 584
 585 #ifdef CONFIG_PM
 586 static int
 587 ath5k_pci_suspend(struct pci_dev *pdev, pm_message_t state)
 588 {
 589         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 590         struct ath5k_softc *sc = hw->priv;
 591
 592         ath5k_led_off(sc);
 593
 594         ath5k_stop_hw(sc);
 595         pci_save_state(pdev);
 596         pci_disable_device(pdev);
 597         pci_set_power_state(pdev, PCI_D3hot);
 598
 599         return 0;
 600 }
 601
 602 static int
 603 ath5k_pci_resume(struct pci_dev *pdev)
 604 {
 605         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 606         struct ath5k_softc *sc = hw->priv;
 607         struct ath5k_hw *ah = sc->ah;
 608         int i, err;
 609
 610         err = pci_set_power_state(pdev, PCI_D0);
 611         if (err)
 612                 return err;
 613
 614         err = pci_enable_device(pdev);
 615         if (err)
 616                 return err;
 617
 618         pci_restore_state(pdev);
 619         /*
 620          * Suspend/Resume resets the PCI configuration space, so we have to
 621          * re-disable the RETRY_TIMEOUT register (0x41) to keep
 622          * PCI Tx retries from interfering with C3 CPU state
 623          */
 624         pci_write_config_byte(pdev, 0x41, 0);
 625
 626         ath5k_init(sc);
 627         ath5k_led_enable(sc);
 628
 629         /*
 630          * Reset the key cache since some parts do not
 631          * reset the contents on initial power up or resume.
 632          *
 633          * FIXME: This may need to be revisited when mac80211 becomes
 634          *        aware of suspend/resume.
 635          */
 636         for (i = 0; i < AR5K_KEYTABLE_SIZE; i++)
 637                 ath5k_hw_reset_key(ah, i);
 638
 639         return 0;
 640 }
 641 #endif /* CONFIG_PM */
 642
 643
 644
 645 /***********************\
 646 * Driver Initialization *
 647 \***********************/
 648
 649 static int
 650 ath5k_attach(struct pci_dev *pdev, struct ieee80211_hw *hw)
 651 {
 652         struct ath5k_softc *sc = hw->priv;
 653         struct ath5k_hw *ah = sc->ah;
 654         u8 mac[ETH_ALEN];
 655         unsigned int i;
 656         int ret;
 657
 658         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "devid 0x%x\n", pdev->device);
 659
 660         /*
 661          * Check if the MAC has multi-rate retry support.
 662          * We do this by trying to setup a fake extended
 663          * descriptor.  MAC's that don't have support will
 664          * return false w/o doing anything.  MAC's that do
 665          * support it will return true w/o doing anything.
 666          */
 667         ret = ah->ah_setup_xtx_desc(ah, NULL, 0, 0, 0, 0, 0, 0);
 668         if (ret < 0)
 669                 goto err;
 670         if (ret > 0)
 671                 __set_bit(ATH_STAT_MRRETRY, sc->status);
 672
 673         /*
 674          * Reset the key cache since some parts do not
 675          * reset the contents on initial power up.
 676          */
 677         for (i = 0; i < AR5K_KEYTABLE_SIZE; i++)
 678                 ath5k_hw_reset_key(ah, i);
 679
 680         /*
 681          * Collect the channel list.  The 802.11 layer
 682          * is resposible for filtering this list based
 683          * on settings like the phy mode and regulatory
 684          * domain restrictions.
 685          */
 686         ret = ath5k_getchannels(hw);
 687         if (ret) {
 688                 ATH5K_ERR(sc, "can't get channels\n");
 689                 goto err;
 690         }
 691
 692         /* Set *_rates so we can map hw rate index */
 693         ath5k_set_total_hw_rates(sc);
 694
 695         /* NB: setup here so ath5k_rate_update is happy */
 696         if (test_bit(AR5K_MODE_11A, ah->ah_modes))
 697                 ath5k_setcurmode(sc, AR5K_MODE_11A);
 698         else
 699                 ath5k_setcurmode(sc, AR5K_MODE_11B);
 700
 701         /*
 702          * Allocate tx+rx descriptors and populate the lists.
 703          */
 704         ret = ath5k_desc_alloc(sc, pdev);
 705         if (ret) {
 706                 ATH5K_ERR(sc, "can't allocate descriptors\n");
 707                 goto err;
 708         }
 709
 710         /*
 711          * Allocate hardware transmit queues: one queue for
 712          * beacon frames and one data queue for each QoS
 713          * priority.  Note that hw functions handle reseting
 714          * these queues at the needed time.
 715          */
 716         ret = ath5k_beaconq_setup(ah);
 717         if (ret < 0) {
 718                 ATH5K_ERR(sc, "can't setup a beacon xmit queue\n");
 719                 goto err_desc;
 720         }
 721         sc->bhalq = ret;
 722
 723         sc->txq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_DATA, AR5K_WME_AC_BK);
 724         if (IS_ERR(sc->txq)) {
 725                 ATH5K_ERR(sc, "can't setup xmit queue\n");
 726                 ret = PTR_ERR(sc->txq);
 727                 goto err_bhal;
 728         }
 729
 730         tasklet_init(&sc->rxtq, ath5k_tasklet_rx, (unsigned long)sc);
 731         tasklet_init(&sc->txtq, ath5k_tasklet_tx, (unsigned long)sc);
 732         tasklet_init(&sc->restq, ath5k_tasklet_reset, (unsigned long)sc);
 733         setup_timer(&sc->calib_tim, ath5k_calibrate, (unsigned long)sc);
 734
 735         ath5k_hw_get_lladdr(ah, mac);
 736         SET_IEEE80211_PERM_ADDR(hw, mac);
 737         /* All MAC address bits matter for ACKs */
 738         memset(sc->bssidmask, 0xff, ETH_ALEN);
 739         ath5k_hw_set_bssid_mask(sc->ah, sc->bssidmask);
 740
 741         ret = ieee80211_register_hw(hw);
 742         if (ret) {
 743                 ATH5K_ERR(sc, "can't register ieee80211 hw\n");
 744                 goto err_queues;
 745         }
 746
 747         ath5k_init_leds(sc);
 748
 749         return 0;
 750 err_queues:
 751         ath5k_txq_release(sc);
 752 err_bhal:
 753         ath5k_hw_release_tx_queue(ah, sc->bhalq);
 754 err_desc:
 755         ath5k_desc_free(sc, pdev);
 756 err:
 757         return ret;
 758 }
 759
 760 static void
 761 ath5k_detach(struct pci_dev *pdev, struct ieee80211_hw *hw)
 762 {
 763         struct ath5k_softc *sc = hw->priv;
 764
 765         /*
 766          * NB: the order of these is important:
 767          * o call the 802.11 layer before detaching ath5k_hw to
 768          *   insure callbacks into the driver to delete global
 769          *   key cache entries can be handled
 770          * o reclaim the tx queue data structures after calling
 771          *   the 802.11 layer as we'll get called back to reclaim
 772          *   node state and potentially want to use them
 773          * o to cleanup the tx queues the hal is called, so detach
 774          *   it last
 775          * XXX: ??? detach ath5k_hw ???
 776          * Other than that, it's straightforward...
 777          */
 778         ieee80211_unregister_hw(hw);
 779         ath5k_desc_free(sc, pdev);
 780         ath5k_txq_release(sc);
 781         ath5k_hw_release_tx_queue(sc->ah, sc->bhalq);
 782         ath5k_unregister_leds(sc);
 783
 784         /*
 785          * NB: can't reclaim these until after ieee80211_ifdetach
 786          * returns because we'll get called back to reclaim node
 787          * state and potentially want to use them.
 788          */
 789 }
 790
 791
 792
 793
 794 /********************\
 795 * Channel/mode setup *
 796 \********************/
 797
 798 /*
 799  * Convert IEEE channel number to MHz frequency.
 800  */
 801 static inline short
 802 ath5k_ieee2mhz(short chan)
 803 {
 804         if (chan <= 14 || chan >= 27)
 805                 return ieee80211chan2mhz(chan);
 806         else
 807                 return 2212 + chan * 20;
 808 }
 809
 810 static unsigned int
 811 ath5k_copy_rates(struct ieee80211_rate *rates,
 812                 const struct ath5k_rate_table *rt,
 813                 unsigned int max)
 814 {
 815         unsigned int i, count;
 816
 817         if (rt == NULL)
 818                 return 0;
 819
 820         for (i = 0, count = 0; i < rt->rate_count && max > 0; i++) {
 821                 rates[count].bitrate = rt->rates[i].rate_kbps / 100;
 822                 rates[count].hw_value = rt->rates[i].rate_code;
 823                 rates[count].flags = rt->rates[i].modulation;
 824                 count++;
 825                 max--;
 826         }
 827
 828         return count;
 829 }
 830
 831 static unsigned int
 832 ath5k_copy_channels(struct ath5k_hw *ah,
 833                 struct ieee80211_channel *channels,
 834                 unsigned int mode,
 835                 unsigned int max)
 836 {
 837         unsigned int i, count, size, chfreq, freq, ch;
 838
 839         if (!test_bit(mode, ah->ah_modes))
 840                 return 0;
 841
 842         switch (mode) {
 843         case AR5K_MODE_11A:
 844         case AR5K_MODE_11A_TURBO:
 845                 /* 1..220, but 2GHz frequencies are filtered by check_channel */
 846                 size = 220 ;
 847                 chfreq = CHANNEL_5GHZ;
 848                 break;
 849         case AR5K_MODE_11B:
 850         case AR5K_MODE_11G:
 851         case AR5K_MODE_11G_TURBO:
 852                 size = 26;
 853                 chfreq = CHANNEL_2GHZ;
 854                 break;
 855         default:
 856                 ATH5K_WARN(ah->ah_sc, "bad mode, not copying channels\n");
 857                 return 0;
 858         }
 859
 860         for (i = 0, count = 0; i < size && max > 0; i++) {
 861                 ch = i + 1 ;
 862                 freq = ath5k_ieee2mhz(ch);
 863
 864                 /* Check if channel is supported by the chipset */
 865                 if (!ath5k_channel_ok(ah, freq, chfreq))
 866                         continue;
 867
 868                 /* Write channel info and increment counter */
 869                 channels[count].center_freq = freq;
 870                 channels[count].band = (chfreq == CHANNEL_2GHZ) ?
 871                         IEEE80211_BAND_2GHZ : IEEE80211_BAND_5GHZ;
 872                 switch (mode) {
 873                 case AR5K_MODE_11A:
 874                 case AR5K_MODE_11G:
 875                         channels[count].hw_value = chfreq | CHANNEL_OFDM;
 876                         break;
 877                 case AR5K_MODE_11A_TURBO:
 878                 case AR5K_MODE_11G_TURBO:
 879                         channels[count].hw_value = chfreq |
 880                                 CHANNEL_OFDM | CHANNEL_TURBO;
 881                         break;
 882                 case AR5K_MODE_11B:
 883                         channels[count].hw_value = CHANNEL_B;
 884                 }
 885
 886                 count++;
 887                 max--;
 888         }
 889
 890         return count;
 891 }
 892
 893 static int
 894 ath5k_getchannels(struct ieee80211_hw *hw)
 895 {
 896         struct ath5k_softc *sc = hw->priv;
 897         struct ath5k_hw *ah = sc->ah;
 898         struct ieee80211_supported_band *sbands = sc->sbands;
 899         const struct ath5k_rate_table *hw_rates;
 900         unsigned int max_r, max_c, count_r, count_c;
 901         int mode2g = AR5K_MODE_11G;
 902
 903         BUILD_BUG_ON(ARRAY_SIZE(sc->sbands) < IEEE80211_NUM_BANDS);
 904
 905         max_r = ARRAY_SIZE(sc->rates);
 906         max_c = ARRAY_SIZE(sc->channels);
 907         count_r = count_c = 0;
 908
 909         /* 2GHz band */
 910         if (!test_bit(AR5K_MODE_11G, sc->ah->ah_capabilities.cap_mode)) {
 911                 mode2g = AR5K_MODE_11B;
 912                 if (!test_bit(AR5K_MODE_11B,
 913                         sc->ah->ah_capabilities.cap_mode))
 914                         mode2g = -1;
 915         }
 916
 917         if (mode2g > 0) {
 918                 struct ieee80211_supported_band *sband =
 919                         &sbands[IEEE80211_BAND_2GHZ];
 920
 921                 sband->bitrates = sc->rates;
 922                 sband->channels = sc->channels;
 923
 924                 sband->band = IEEE80211_BAND_2GHZ;
 925                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
 926                                         mode2g, max_c);
 927
 928                 hw_rates = ath5k_hw_get_rate_table(ah, mode2g);
 929                 sband->n_bitrates = ath5k_copy_rates(sband->bitrates,
 930                                         hw_rates, max_r);
 931
 932                 count_c = sband->n_channels;
 933                 count_r = sband->n_bitrates;
 934
 935                 hw->wiphy->bands[IEEE80211_BAND_2GHZ] = sband;
 936
 937                 max_r -= count_r;
 938                 max_c -= count_c;
 939
 940         }
 941
 942         /* 5GHz band */
 943
 944         if (test_bit(AR5K_MODE_11A, sc->ah->ah_capabilities.cap_mode)) {
 945                 struct ieee80211_supported_band *sband =
 946                         &sbands[IEEE80211_BAND_5GHZ];
 947
 948                 sband->bitrates = &sc->rates[count_r];
 949                 sband->channels = &sc->channels[count_c];
 950
 951                 sband->band = IEEE80211_BAND_5GHZ;
 952                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
 953                                         AR5K_MODE_11A, max_c);
 954
 955                 hw_rates = ath5k_hw_get_rate_table(ah, AR5K_MODE_11A);
 956                 sband->n_bitrates = ath5k_copy_rates(sband->bitrates,
 957                                         hw_rates, max_r);
 958
 959                 hw->wiphy->bands[IEEE80211_BAND_5GHZ] = sband;
 960         }
 961
 962         ath5k_debug_dump_bands(sc);
 963
 964         return 0;
 965 }
 966
 967 /*
 968  * Set/change channels.  If the channel is really being changed,
 969  * it's done by reseting the chip.  To accomplish this we must
 970  * first cleanup any pending DMA, then restart stuff after a la
 971  * ath5k_init.
 972  */
 973 static int
 974 ath5k_chan_set(struct ath5k_softc *sc, struct ieee80211_channel *chan)
 975 {
 976         struct ath5k_hw *ah = sc->ah;
 977         int ret;
 978
 979         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "(%u MHz) -> (%u MHz)\n",
 980                 sc->curchan->center_freq, chan->center_freq);
 981
 982         if (chan->center_freq != sc->curchan->center_freq ||
 983                 chan->hw_value != sc->curchan->hw_value) {
 984
 985                 sc->curchan = chan;
 986                 sc->curband = &sc->sbands[chan->band];
 987
 988                 /*
 989                  * To switch channels clear any pending DMA operations;
 990                  * wait long enough for the RX fifo to drain, reset the
 991                  * hardware at the new frequency, and then re-enable
 992                  * the relevant bits of the h/w.
 993                  */
 994                 ath5k_hw_set_intr(ah, 0);       /* disable interrupts */
 995                 ath5k_txq_cleanup(sc);          /* clear pending tx frames */
 996                 ath5k_rx_stop(sc);              /* turn off frame recv */
 997                 ret = ath5k_hw_reset(ah, sc->opmode, sc->curchan, true);
 998                 if (ret) {
 999                         ATH5K_ERR(sc, "%s: unable to reset channel "
1000                                 "(%u Mhz)\n", __func__, chan->center_freq);
1001                         return ret;
1002                 }
1003
1004                 ath5k_hw_set_txpower_limit(sc->ah, 0);
1005
1006                 /*
1007                  * Re-enable rx framework.
1008                  */
1009                 ret = ath5k_rx_start(sc);
1010                 if (ret) {
1011                         ATH5K_ERR(sc, "%s: unable to restart recv logic\n",
1012                                         __func__);
1013                         return ret;
1014                 }
1015
1016                 /*
1017                  * Change channels and update the h/w rate map
1018                  * if we're switching; e.g. 11a to 11b/g.
1019                  *
1020                  * XXX needed?
1021                  */
1022 /*              ath5k_chan_change(sc, chan); */
1023
1024                 ath5k_beacon_config(sc);
1025                 /*
1026                  * Re-enable interrupts.
1027                  */
1028                 ath5k_hw_set_intr(ah, sc->imask);
1029         }
1030
1031         return 0;
1032 }
1033
1034 static void
1035 ath5k_setcurmode(struct ath5k_softc *sc, unsigned int mode)
1036 {
1037         sc->curmode = mode;
1038
1039         if (mode == AR5K_MODE_11A) {
1040                 sc->curband = &sc->sbands[IEEE80211_BAND_5GHZ];
1041         } else {
1042                 sc->curband = &sc->sbands[IEEE80211_BAND_2GHZ];
1043         }
1044 }
1045
1046 static void
1047 ath5k_mode_setup(struct ath5k_softc *sc)
1048 {
1049         struct ath5k_hw *ah = sc->ah;
1050         u32 rfilt;
1051
1052         /* configure rx filter */
1053         rfilt = sc->filter_flags;
1054         ath5k_hw_set_rx_filter(ah, rfilt);
1055
1056         if (ath5k_hw_hasbssidmask(ah))
1057                 ath5k_hw_set_bssid_mask(ah, sc->bssidmask);
1058
1059         /* configure operational mode */
1060         ath5k_hw_set_opmode(ah);
1061
1062         ath5k_hw_set_mcast_filter(ah, 0, 0);
1063         ATH5K_DBG(sc, ATH5K_DEBUG_MODE, "RX filter 0x%x\n", rfilt);
1064 }
1065
1066 /*
1067  * Match the hw provided rate index (through descriptors)
1068  * to an index for sc->curband->bitrates, so it can be used
1069  * by the stack.
1070  *
1071  * This one is a little bit tricky but i think i'm right
1072  * about this...
1073  *
1074  * We have 4 rate tables in the following order:
1075  * XR (4 rates)
1076  * 802.11a (8 rates)
1077  * 802.11b (4 rates)
1078  * 802.11g (12 rates)
1079  * that make the hw rate table.
1080  *
1081  * Lets take a 5211 for example that supports a and b modes only.
1082  * First comes the 802.11a table and then 802.11b (total 12 rates).
1083  * When hw returns eg. 11 it points to the last 802.11b rate (11Mbit),
1084  * if it returns 2 it points to the second 802.11a rate etc.
1085  *
1086  * Same goes for 5212 who has xr/a/b/g support (total 28 rates).
1087  * First comes the XR table, then 802.11a, 802.11b and 802.11g.
1088  * When hw returns eg. 27 it points to the last 802.11g rate (54Mbits) etc
1089  */
1090 static void
1091 ath5k_set_total_hw_rates(struct ath5k_softc *sc) {
1092
1093         struct ath5k_hw *ah = sc->ah;
1094
1095         if (test_bit(AR5K_MODE_11A, ah->ah_modes))
1096                 sc->a_rates = 8;
1097
1098         if (test_bit(AR5K_MODE_11B, ah->ah_modes))
1099                 sc->b_rates = 4;
1100
1101         if (test_bit(AR5K_MODE_11G, ah->ah_modes))
1102                 sc->g_rates = 12;
1103
1104         /* XXX: Need to see what what happens when
1105                 xr disable bits in eeprom are set */
1106         if (ah->ah_version >= AR5K_AR5212)
1107                 sc->xr_rates = 4;
1108
1109 }
1110
1111 static inline int
1112 ath5k_hw_to_driver_rix(struct ath5k_softc *sc, int hw_rix) {
1113
1114         int mac80211_rix;
1115
1116         if(sc->curband->band == IEEE80211_BAND_2GHZ) {
1117                 /* We setup a g ratetable for both b/g modes */
1118                 mac80211_rix =
1119                         hw_rix - sc->b_rates - sc->a_rates - sc->xr_rates;
1120         } else {
1121                 mac80211_rix = hw_rix - sc->xr_rates;
1122         }
1123
1124         /* Something went wrong, fallback to basic rate for this band */
1125         if ((mac80211_rix >= sc->curband->n_bitrates) ||
1126                 (mac80211_rix <= 0 ))
1127                 mac80211_rix = 1;
1128
1129         return mac80211_rix;
1130 }
1131
1132
1133
1134
1135 /***************\
1136 * Buffers setup *
1137 \***************/
1138
1139 static int
1140 ath5k_rxbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
1141 {
1142         struct ath5k_hw *ah = sc->ah;
1143         struct sk_buff *skb = bf->skb;
1144         struct ath5k_desc *ds;
1145
1146         if (likely(skb == NULL)) {
1147                 unsigned int off;
1148
1149                 /*
1150                  * Allocate buffer with headroom_needed space for the
1151                  * fake physical layer header at the start.
1152                  */
1153                 skb = dev_alloc_skb(sc->rxbufsize + sc->cachelsz - 1);
1154                 if (unlikely(skb == NULL)) {
1155                         ATH5K_ERR(sc, "can't alloc skbuff of size %u\n",
1156                                         sc->rxbufsize + sc->cachelsz - 1);
1157                         return -ENOMEM;
1158                 }
1159                 /*
1160                  * Cache-line-align.  This is important (for the
1161                  * 5210 at least) as not doing so causes bogus data
1162                  * in rx'd frames.
1163                  */
1164                 off = ((unsigned long)skb->data) % sc->cachelsz;
1165                 if (off != 0)
1166                         skb_reserve(skb, sc->cachelsz - off);
1167
1168                 bf->skb = skb;
1169                 bf->skbaddr = pci_map_single(sc->pdev,
1170                         skb->data, sc->rxbufsize, PCI_DMA_FROMDEVICE);
1171                 if (unlikely(pci_dma_mapping_error(sc->pdev, bf->skbaddr))) {
1172                         ATH5K_ERR(sc, "%s: DMA mapping failed\n", __func__);
1173                         dev_kfree_skb(skb);
1174                         bf->skb = NULL;
1175                         return -ENOMEM;
1176                 }
1177         }
1178
1179         /*
1180          * Setup descriptors.  For receive we always terminate
1181          * the descriptor list with a self-linked entry so we'll
1182          * not get overrun under high load (as can happen with a
1183          * 5212 when ANI processing enables PHY error frames).
1184          *
1185          * To insure the last descriptor is self-linked we create
1186          * each descriptor as self-linked and add it to the end.  As
1187          * each additional descriptor is added the previous self-linked
1188          * entry is ``fixed'' naturally.  This should be safe even
1189          * if DMA is happening.  When processing RX interrupts we
1190          * never remove/process the last, self-linked, entry on the
1191          * descriptor list.  This insures the hardware always has
1192          * someplace to write a new frame.
1193          */
1194         ds = bf->desc;
1195         ds->ds_link = bf->daddr;        /* link to self */
1196         ds->ds_data = bf->skbaddr;
1197         ath5k_hw_setup_rx_desc(ah, ds,
1198                 skb_tailroom(skb),      /* buffer size */
1199                 0);
1200
1201         if (sc->rxlink != NULL)
1202                 *sc->rxlink = bf->daddr;
1203         sc->rxlink = &ds->ds_link;
1204         return 0;
1205 }
1206
1207 static int
1208 ath5k_txbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
1209 {
1210         struct ath5k_hw *ah = sc->ah;
1211         struct ath5k_txq *txq = sc->txq;
1212         struct ath5k_desc *ds = bf->desc;
1213         struct sk_buff *skb = bf->skb;
1214         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
1215         unsigned int pktlen, flags, keyidx = AR5K_TXKEYIX_INVALID;
1216         int ret;
1217
1218         flags = AR5K_TXDESC_INTREQ | AR5K_TXDESC_CLRDMASK;
1219
1220         /* XXX endianness */
1221         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
1222                         PCI_DMA_TODEVICE);
1223
1224         if (info->flags & IEEE80211_TX_CTL_NO_ACK)
1225                 flags |= AR5K_TXDESC_NOACK;
1226
1227         pktlen = skb->len;
1228
1229         if (!(info->flags & IEEE80211_TX_CTL_DO_NOT_ENCRYPT)) {
1230                 keyidx = info->control.hw_key->hw_key_idx;
1231                 pktlen += info->control.icv_len;
1232         }
1233         ret = ah->ah_setup_tx_desc(ah, ds, pktlen,
1234                 ieee80211_get_hdrlen_from_skb(skb), AR5K_PKT_TYPE_NORMAL,
1235                 (sc->power_level * 2),
1236                 ieee80211_get_tx_rate(sc->hw, info)->hw_value,
1237                 info->control.retry_limit, keyidx, 0, flags, 0, 0);
1238         if (ret)
1239                 goto err_unmap;
1240
1241         ds->ds_link = 0;
1242         ds->ds_data = bf->skbaddr;
1243
1244         spin_lock_bh(&txq->lock);
1245         list_add_tail(&bf->list, &txq->q);
1246         sc->tx_stats[txq->qnum].len++;
1247         if (txq->link == NULL) /* is this first packet? */
1248                 ath5k_hw_put_tx_buf(ah, txq->qnum, bf->daddr);
1249         else /* no, so only link it */
1250                 *txq->link = bf->daddr;
1251
1252         txq->link = &ds->ds_link;
1253         ath5k_hw_tx_start(ah, txq->qnum);
1254         mmiowb();
1255         spin_unlock_bh(&txq->lock);
1256
1257         return 0;
1258 err_unmap:
1259         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
1260         return ret;
1261 }
1262
1263 /*******************\
1264 * Descriptors setup *
1265 \*******************/
1266
1267 static int
1268 ath5k_desc_alloc(struct ath5k_softc *sc, struct pci_dev *pdev)
1269 {
1270         struct ath5k_desc *ds;
1271         struct ath5k_buf *bf;
1272         dma_addr_t da;
1273         unsigned int i;
1274         int ret;
1275
1276         /* allocate descriptors */
1277         sc->desc_len = sizeof(struct ath5k_desc) *
1278                         (ATH_TXBUF + ATH_RXBUF + ATH_BCBUF + 1);
1279         sc->desc = pci_alloc_consistent(pdev, sc->desc_len, &sc->desc_daddr);
1280         if (sc->desc == NULL) {
1281                 ATH5K_ERR(sc, "can't allocate descriptors\n");
1282                 ret = -ENOMEM;
1283                 goto err;
1284         }
1285         ds = sc->desc;
1286         da = sc->desc_daddr;
1287         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "DMA map: %p (%zu) -> %llx\n",
1288                 ds, sc->desc_len, (unsigned long long)sc->desc_daddr);
1289
1290         bf = kcalloc(1 + ATH_TXBUF + ATH_RXBUF + ATH_BCBUF,
1291                         sizeof(struct ath5k_buf), GFP_KERNEL);
1292         if (bf == NULL) {
1293                 ATH5K_ERR(sc, "can't allocate bufptr\n");
1294                 ret = -ENOMEM;
1295                 goto err_free;
1296         }
1297         sc->bufptr = bf;
1298
1299         INIT_LIST_HEAD(&sc->rxbuf);
1300         for (i = 0; i < ATH_RXBUF; i++, bf++, ds++, da += sizeof(*ds)) {
1301                 bf->desc = ds;
1302                 bf->daddr = da;
1303                 list_add_tail(&bf->list, &sc->rxbuf);
1304         }
1305
1306         INIT_LIST_HEAD(&sc->txbuf);
1307         sc->txbuf_len = ATH_TXBUF;
1308         for (i = 0; i < ATH_TXBUF; i++, bf++, ds++,
1309                         da += sizeof(*ds)) {
1310                 bf->desc = ds;
1311                 bf->daddr = da;
1312                 list_add_tail(&bf->list, &sc->txbuf);
1313         }
1314
1315         /* beacon buffer */
1316         bf->desc = ds;
1317         bf->daddr = da;
1318         sc->bbuf = bf;
1319
1320         return 0;
1321 err_free:
1322         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
1323 err:
1324         sc->desc = NULL;
1325         return ret;
1326 }
1327
1328 static void
1329 ath5k_desc_free(struct ath5k_softc *sc, struct pci_dev *pdev)
1330 {
1331         struct ath5k_buf *bf;
1332
1333         ath5k_txbuf_free(sc, sc->bbuf);
1334         list_for_each_entry(bf, &sc->txbuf, list)
1335                 ath5k_txbuf_free(sc, bf);
1336         list_for_each_entry(bf, &sc->rxbuf, list)
1337                 ath5k_txbuf_free(sc, bf);
1338
1339         /* Free memory associated with all descriptors */
1340         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
1341
1342         kfree(sc->bufptr);
1343         sc->bufptr = NULL;
1344 }
1345
1346
1347
1348
1349
1350 /**************\
1351 * Queues setup *
1352 \**************/
1353
1354 static struct ath5k_txq *
1355 ath5k_txq_setup(struct ath5k_softc *sc,
1356                 int qtype, int subtype)
1357 {
1358         struct ath5k_hw *ah = sc->ah;
1359         struct ath5k_txq *txq;
1360         struct ath5k_txq_info qi = {
1361                 .tqi_subtype = subtype,
1362                 .tqi_aifs = AR5K_TXQ_USEDEFAULT,
1363                 .tqi_cw_min = AR5K_TXQ_USEDEFAULT,
1364                 .tqi_cw_max = AR5K_TXQ_USEDEFAULT
1365         };
1366         int qnum;
1367
1368         /*
1369          * Enable interrupts only for EOL and DESC conditions.
1370          * We mark tx descriptors to receive a DESC interrupt
1371          * when a tx queue gets deep; otherwise waiting for the
1372          * EOL to reap descriptors.  Note that this is done to
1373          * reduce interrupt load and this only defers reaping
1374          * descriptors, never transmitting frames.  Aside from
1375          * reducing interrupts this also permits more concurrency.
1376          * The only potential downside is if the tx queue backs
1377          * up in which case the top half of the kernel may backup
1378          * due to a lack of tx descriptors.
1379          */
1380         qi.tqi_flags = AR5K_TXQ_FLAG_TXEOLINT_ENABLE |
1381                                 AR5K_TXQ_FLAG_TXDESCINT_ENABLE;
1382         qnum = ath5k_hw_setup_tx_queue(ah, qtype, &qi);
1383         if (qnum < 0) {
1384                 /*
1385                  * NB: don't print a message, this happens
1386                  * normally on parts with too few tx queues
1387                  */
1388                 return ERR_PTR(qnum);
1389         }
1390         if (qnum >= ARRAY_SIZE(sc->txqs)) {
1391                 ATH5K_ERR(sc, "hw qnum %u out of range, max %tu!\n",
1392                         qnum, ARRAY_SIZE(sc->txqs));
1393                 ath5k_hw_release_tx_queue(ah, qnum);
1394                 return ERR_PTR(-EINVAL);
1395         }
1396         txq = &sc->txqs[qnum];
1397         if (!txq->setup) {
1398                 txq->qnum = qnum;
1399                 txq->link = NULL;
1400                 INIT_LIST_HEAD(&txq->q);
1401                 spin_lock_init(&txq->lock);
1402                 txq->setup = true;
1403         }
1404         return &sc->txqs[qnum];
1405 }
1406
1407 static int
1408 ath5k_beaconq_setup(struct ath5k_hw *ah)
1409 {
1410         struct ath5k_txq_info qi = {
1411                 .tqi_aifs = AR5K_TXQ_USEDEFAULT,
1412                 .tqi_cw_min = AR5K_TXQ_USEDEFAULT,
1413                 .tqi_cw_max = AR5K_TXQ_USEDEFAULT,
1414                 /* NB: for dynamic turbo, don't enable any other interrupts */
1415                 .tqi_flags = AR5K_TXQ_FLAG_TXDESCINT_ENABLE
1416         };
1417
1418         return ath5k_hw_setup_tx_queue(ah, AR5K_TX_QUEUE_BEACON, &qi);
1419 }
1420
1421 static int
1422 ath5k_beaconq_config(struct ath5k_softc *sc)
1423 {
1424         struct ath5k_hw *ah = sc->ah;
1425         struct ath5k_txq_info qi;
1426         int ret;
1427
1428         ret = ath5k_hw_get_tx_queueprops(ah, sc->bhalq, &qi);
1429         if (ret)
1430                 return ret;
1431         if (sc->opmode == IEEE80211_IF_TYPE_AP) {
1432                 /*
1433                  * Always burst out beacon and CAB traffic
1434                  * (aifs = cwmin = cwmax = 0)
1435                  */
1436                 qi.tqi_aifs = 0;
1437                 qi.tqi_cw_min = 0;
1438                 qi.tqi_cw_max = 0;
1439         } else if (sc->opmode == IEEE80211_IF_TYPE_IBSS) {
1440                 /*
1441                  * Adhoc mode; backoff between 0 and (2 * cw_min).
1442                  */
1443                 qi.tqi_aifs = 0;
1444                 qi.tqi_cw_min = 0;
1445                 qi.tqi_cw_max = 2 * ah->ah_cw_min;
1446         }
1447
1448         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
1449                 "beacon queueprops tqi_aifs:%d tqi_cw_min:%d tqi_cw_max:%d\n",
1450                 qi.tqi_aifs, qi.tqi_cw_min, qi.tqi_cw_max);
1451
1452         ret = ath5k_hw_setup_tx_queueprops(ah, sc->bhalq, &qi);
1453         if (ret) {
1454                 ATH5K_ERR(sc, "%s: unable to update parameters for beacon "
1455                         "hardware queue!\n", __func__);
1456                 return ret;
1457         }
1458
1459         return ath5k_hw_reset_tx_queue(ah, sc->bhalq); /* push to h/w */;
1460 }
1461
1462 static void
1463 ath5k_txq_drainq(struct ath5k_softc *sc, struct ath5k_txq *txq)
1464 {
1465         struct ath5k_buf *bf, *bf0;
1466
1467         /*
1468          * NB: this assumes output has been stopped and
1469          *     we do not need to block ath5k_tx_tasklet
1470          */
1471         spin_lock_bh(&txq->lock);
1472         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
1473                 ath5k_debug_printtxbuf(sc, bf);
1474
1475                 ath5k_txbuf_free(sc, bf);
1476
1477                 spin_lock_bh(&sc->txbuflock);
1478                 sc->tx_stats[txq->qnum].len--;
1479                 list_move_tail(&bf->list, &sc->txbuf);
1480                 sc->txbuf_len++;
1481                 spin_unlock_bh(&sc->txbuflock);
1482         }
1483         txq->link = NULL;
1484         spin_unlock_bh(&txq->lock);
1485 }
1486
1487 /*
1488  * Drain the transmit queues and reclaim resources.
1489  */
1490 static void
1491 ath5k_txq_cleanup(struct ath5k_softc *sc)
1492 {
1493         struct ath5k_hw *ah = sc->ah;
1494         unsigned int i;
1495
1496         /* XXX return value */
1497         if (likely(!test_bit(ATH_STAT_INVALID, sc->status))) {
1498                 /* don't touch the hardware if marked invalid */
1499                 ath5k_hw_stop_tx_dma(ah, sc->bhalq);
1500                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "beacon queue %x\n",
1501                         ath5k_hw_get_tx_buf(ah, sc->bhalq));
1502                 for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1503                         if (sc->txqs[i].setup) {
1504                                 ath5k_hw_stop_tx_dma(ah, sc->txqs[i].qnum);
1505                                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "txq [%u] %x, "
1506                                         "link %p\n",
1507                                         sc->txqs[i].qnum,
1508                                         ath5k_hw_get_tx_buf(ah,
1509                                                         sc->txqs[i].qnum),
1510                                         sc->txqs[i].link);
1511                         }
1512         }
1513         ieee80211_wake_queues(sc->hw); /* XXX move to callers */
1514
1515         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1516                 if (sc->txqs[i].setup)
1517                         ath5k_txq_drainq(sc, &sc->txqs[i]);
1518 }
1519
1520 static void
1521 ath5k_txq_release(struct ath5k_softc *sc)
1522 {
1523         struct ath5k_txq *txq = sc->txqs;
1524         unsigned int i;
1525
1526         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++, txq++)
1527                 if (txq->setup) {
1528                         ath5k_hw_release_tx_queue(sc->ah, txq->qnum);
1529                         txq->setup = false;
1530                 }
1531 }
1532
1533
1534
1535
1536 /*************\
1537 * RX Handling *
1538 \*************/
1539
1540 /*
1541  * Enable the receive h/w following a reset.
1542  */
1543 static int
1544 ath5k_rx_start(struct ath5k_softc *sc)
1545 {
1546         struct ath5k_hw *ah = sc->ah;
1547         struct ath5k_buf *bf;
1548         int ret;
1549
1550         sc->rxbufsize = roundup(IEEE80211_MAX_LEN, sc->cachelsz);
1551
1552         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "cachelsz %u rxbufsize %u\n",
1553                 sc->cachelsz, sc->rxbufsize);
1554
1555         sc->rxlink = NULL;
1556
1557         spin_lock_bh(&sc->rxbuflock);
1558         list_for_each_entry(bf, &sc->rxbuf, list) {
1559                 ret = ath5k_rxbuf_setup(sc, bf);
1560                 if (ret != 0) {
1561                         spin_unlock_bh(&sc->rxbuflock);
1562                         goto err;
1563                 }
1564         }
1565         bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1566         spin_unlock_bh(&sc->rxbuflock);
1567
1568         ath5k_hw_put_rx_buf(ah, bf->daddr);
1569         ath5k_hw_start_rx(ah);          /* enable recv descriptors */
1570         ath5k_mode_setup(sc);           /* set filters, etc. */
1571         ath5k_hw_start_rx_pcu(ah);      /* re-enable PCU/DMA engine */
1572
1573         return 0;
1574 err:
1575         return ret;
1576 }
1577
1578 /*
1579  * Disable the receive h/w in preparation for a reset.
1580  */
1581 static void
1582 ath5k_rx_stop(struct ath5k_softc *sc)
1583 {
1584         struct ath5k_hw *ah = sc->ah;
1585
1586         ath5k_hw_stop_pcu_recv(ah);     /* disable PCU */
1587         ath5k_hw_set_rx_filter(ah, 0);  /* clear recv filter */
1588         ath5k_hw_stop_rx_dma(ah);       /* disable DMA engine */
1589
1590         ath5k_debug_printrxbuffs(sc, ah);
1591
1592         sc->rxlink = NULL;              /* just in case */
1593 }
1594
1595 static unsigned int
1596 ath5k_rx_decrypted(struct ath5k_softc *sc, struct ath5k_desc *ds,
1597                 struct sk_buff *skb, struct ath5k_rx_status *rs)
1598 {
1599         struct ieee80211_hdr *hdr = (void *)skb->data;
1600         unsigned int keyix, hlen = ieee80211_get_hdrlen_from_skb(skb);
1601
1602         if (!(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1603                         rs->rs_keyix != AR5K_RXKEYIX_INVALID)
1604                 return RX_FLAG_DECRYPTED;
1605
1606         /* Apparently when a default key is used to decrypt the packet
1607            the hw does not set the index used to decrypt.  In such cases
1608            get the index from the packet. */
1609         if (ieee80211_has_protected(hdr->frame_control) &&
1610             !(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1611             skb->len >= hlen + 4) {
1612                 keyix = skb->data[hlen + 3] >> 6;
1613
1614                 if (test_bit(keyix, sc->keymap))
1615                         return RX_FLAG_DECRYPTED;
1616         }
1617
1618         return 0;
1619 }
1620
1621
1622 static void
1623 ath5k_check_ibss_tsf(struct ath5k_softc *sc, struct sk_buff *skb,
1624                      struct ieee80211_rx_status *rxs)
1625 {
1626         u64 tsf, bc_tstamp;
1627         u32 hw_tu;
1628         struct ieee80211_mgmt *mgmt = (struct ieee80211_mgmt *)skb->data;
1629
1630         if (ieee80211_is_beacon(mgmt->frame_control) &&
1631             le16_to_cpu(mgmt->u.beacon.capab_info) & WLAN_CAPABILITY_IBSS &&
1632             memcmp(mgmt->bssid, sc->ah->ah_bssid, ETH_ALEN) == 0) {
1633                 /*
1634                  * Received an IBSS beacon with the same BSSID. Hardware *must*
1635                  * have updated the local TSF. We have to work around various
1636                  * hardware bugs, though...
1637                  */
1638                 tsf = ath5k_hw_get_tsf64(sc->ah);
1639                 bc_tstamp = le64_to_cpu(mgmt->u.beacon.timestamp);
1640                 hw_tu = TSF_TO_TU(tsf);
1641
1642                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1643                         "beacon %llx mactime %llx (diff %lld) tsf now %llx\n",
1644                         (unsigned long long)bc_tstamp,
1645                         (unsigned long long)rxs->mactime,
1646                         (unsigned long long)(rxs->mactime - bc_tstamp),
1647                         (unsigned long long)tsf);
1648
1649                 /*
1650                  * Sometimes the HW will give us a wrong tstamp in the rx
1651                  * status, causing the timestamp extension to go wrong.
1652                  * (This seems to happen especially with beacon frames bigger
1653                  * than 78 byte (incl. FCS))
1654                  * But we know that the receive timestamp must be later than the
1655                  * timestamp of the beacon since HW must have synced to that.
1656                  *
1657                  * NOTE: here we assume mactime to be after the frame was
1658                  * received, not like mac80211 which defines it at the start.
1659                  */
1660                 if (bc_tstamp > rxs->mactime) {
1661                         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1662                                 "fixing mactime from %llx to %llx\n",
1663                                 (unsigned long long)rxs->mactime,
1664                                 (unsigned long long)tsf);
1665                         rxs->mactime = tsf;
1666                 }
1667
1668                 /*
1669                  * Local TSF might have moved higher than our beacon timers,
1670                  * in that case we have to update them to continue sending
1671                  * beacons. This also takes care of synchronizing beacon sending
1672                  * times with other stations.
1673                  */
1674                 if (hw_tu >= sc->nexttbtt)
1675                         ath5k_beacon_update_timers(sc, bc_tstamp);
1676         }
1677 }
1678
1679
1680 static void
1681 ath5k_tasklet_rx(unsigned long data)
1682 {
1683         struct ieee80211_rx_status rxs = {};
1684         struct ath5k_rx_status rs = {};
1685         struct sk_buff *skb;
1686         struct ath5k_softc *sc = (void *)data;
1687         struct ath5k_buf *bf, *bf_last;
1688         struct ath5k_desc *ds;
1689         int ret;
1690         int hdrlen;
1691         int pad;
1692
1693         spin_lock(&sc->rxbuflock);
1694         if (list_empty(&sc->rxbuf)) {
1695                 ATH5K_WARN(sc, "empty rx buf pool\n");
1696                 goto unlock;
1697         }
1698         bf_last = list_entry(sc->rxbuf.prev, struct ath5k_buf, list);
1699         do {
1700                 rxs.flag = 0;
1701
1702                 bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1703                 BUG_ON(bf->skb == NULL);
1704                 skb = bf->skb;
1705                 ds = bf->desc;
1706
1707                 /* TODO only one segment */
1708                 pci_dma_sync_single_for_cpu(sc->pdev, sc->desc_daddr,
1709                                 sc->desc_len, PCI_DMA_FROMDEVICE);
1710
1711                 /*
1712                  * last buffer must not be freed to ensure proper hardware
1713                  * function. When the hardware finishes also a packet next to
1714                  * it, we are sure, it doesn't use it anymore and we can go on.
1715                  */
1716                 if (bf_last == bf)
1717                         bf->flags |= 1;
1718                 if (bf->flags) {
1719                         struct ath5k_buf *bf_next = list_entry(bf->list.next,
1720                                         struct ath5k_buf, list);
1721                         ret = sc->ah->ah_proc_rx_desc(sc->ah, bf_next->desc,
1722                                         &rs);
1723                         if (ret)
1724                                 break;
1725                         bf->flags &= ~1;
1726                         /* skip the overwritten one (even status is martian) */
1727                         goto next;
1728                 }
1729
1730                 ret = sc->ah->ah_proc_rx_desc(sc->ah, ds, &rs);
1731                 if (unlikely(ret == -EINPROGRESS))
1732                         break;
1733                 else if (unlikely(ret)) {
1734                         ATH5K_ERR(sc, "error in processing rx descriptor\n");
1735                         spin_unlock(&sc->rxbuflock);
1736                         return;
1737                 }
1738
1739                 if (unlikely(rs.rs_more)) {
1740                         ATH5K_WARN(sc, "unsupported jumbo\n");
1741                         goto next;
1742                 }
1743
1744                 if (unlikely(rs.rs_status)) {
1745                         if (rs.rs_status & AR5K_RXERR_PHY)
1746                                 goto next;
1747                         if (rs.rs_status & AR5K_RXERR_DECRYPT) {
1748                                 /*
1749                                  * Decrypt error.  If the error occurred
1750                                  * because there was no hardware key, then
1751                                  * let the frame through so the upper layers
1752                                  * can process it.  This is necessary for 5210
1753                                  * parts which have no way to setup a ``clear''
1754                                  * key cache entry.
1755                                  *
1756                                  * XXX do key cache faulting
1757                                  */
1758                                 if (rs.rs_keyix == AR5K_RXKEYIX_INVALID &&
1759                                     !(rs.rs_status & AR5K_RXERR_CRC))
1760                                         goto accept;
1761                         }
1762                         if (rs.rs_status & AR5K_RXERR_MIC) {
1763                                 rxs.flag |= RX_FLAG_MMIC_ERROR;
1764                                 goto accept;
1765                         }
1766
1767                         /* let crypto-error packets fall through in MNTR */
1768                         if ((rs.rs_status &
1769                                 ~(AR5K_RXERR_DECRYPT|AR5K_RXERR_MIC)) ||
1770                                         sc->opmode != IEEE80211_IF_TYPE_MNTR)
1771                                 goto next;
1772                 }
1773 accept:
1774                 pci_dma_sync_single_for_cpu(sc->pdev, bf->skbaddr,
1775                                 rs.rs_datalen, PCI_DMA_FROMDEVICE);
1776                 pci_unmap_single(sc->pdev, bf->skbaddr, sc->rxbufsize,
1777                                 PCI_DMA_FROMDEVICE);
1778                 bf->skb = NULL;
1779
1780                 skb_put(skb, rs.rs_datalen);
1781
1782                 /*
1783                  * the hardware adds a padding to 4 byte boundaries between
1784                  * the header and the payload data if the header length is
1785                  * not multiples of 4 - remove it
1786                  */
1787                 hdrlen = ieee80211_get_hdrlen_from_skb(skb);
1788                 if (hdrlen & 3) {
1789                         pad = hdrlen % 4;
1790                         memmove(skb->data + pad, skb->data, hdrlen);
1791                         skb_pull(skb, pad);
1792                 }
1793
1794                 /*
1795                  * always extend the mac timestamp, since this information is
1796                  * also needed for proper IBSS merging.
1797                  *
1798                  * XXX: it might be too late to do it here, since rs_tstamp is
1799                  * 15bit only. that means TSF extension has to be done within
1800                  * 32768usec (about 32ms). it might be necessary to move this to
1801                  * the interrupt handler, like it is done in madwifi.
1802                  *
1803                  * Unfortunately we don't know when the hardware takes the rx
1804                  * timestamp (beginning of phy frame, data frame, end of rx?).
1805                  * The only thing we know is that it is hardware specific...
1806                  * On AR5213 it seems the rx timestamp is at the end of the
1807                  * frame, but i'm not sure.
1808                  *
1809                  * NOTE: mac80211 defines mactime at the beginning of the first
1810                  * data symbol. Since we don't have any time references it's
1811                  * impossible to comply to that. This affects IBSS merge only
1812                  * right now, so it's not too bad...
1813                  */
1814                 rxs.mactime = ath5k_extend_tsf(sc->ah, rs.rs_tstamp);
1815                 rxs.flag |= RX_FLAG_TSFT;
1816
1817                 rxs.freq = sc->curchan->center_freq;
1818                 rxs.band = sc->curband->band;
1819
1820                 rxs.noise = sc->ah->ah_noise_floor;
1821                 rxs.signal = rxs.noise + rs.rs_rssi;
1822                 rxs.qual = rs.rs_rssi * 100 / 64;
1823
1824                 rxs.antenna = rs.rs_antenna;
1825                 rxs.rate_idx = ath5k_hw_to_driver_rix(sc, rs.rs_rate);
1826                 rxs.flag |= ath5k_rx_decrypted(sc, ds, skb, &rs);
1827
1828                 ath5k_debug_dump_skb(sc, skb, "RX  ", 0);
1829
1830                 /* check beacons in IBSS mode */
1831                 if (sc->opmode == IEEE80211_IF_TYPE_IBSS)
1832                         ath5k_check_ibss_tsf(sc, skb, &rxs);
1833
1834                 __ieee80211_rx(sc->hw, skb, &rxs);
1835 next:
1836                 list_move_tail(&bf->list, &sc->rxbuf);
1837         } while (ath5k_rxbuf_setup(sc, bf) == 0);
1838 unlock:
1839         spin_unlock(&sc->rxbuflock);
1840 }
1841
1842
1843
1844
1845 /*************\
1846 * TX Handling *
1847 \*************/
1848
1849 static void
1850 ath5k_tx_processq(struct ath5k_softc *sc, struct ath5k_txq *txq)
1851 {
1852         struct ath5k_tx_status ts = {};
1853         struct ath5k_buf *bf, *bf0;
1854         struct ath5k_desc *ds;
1855         struct sk_buff *skb;
1856         struct ieee80211_tx_info *info;
1857         int ret;
1858
1859         spin_lock(&txq->lock);
1860         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
1861                 ds = bf->desc;
1862
1863                 /* TODO only one segment */
1864                 pci_dma_sync_single_for_cpu(sc->pdev, sc->desc_daddr,
1865                                 sc->desc_len, PCI_DMA_FROMDEVICE);
1866                 ret = sc->ah->ah_proc_tx_desc(sc->ah, ds, &ts);
1867                 if (unlikely(ret == -EINPROGRESS))
1868                         break;
1869                 else if (unlikely(ret)) {
1870                         ATH5K_ERR(sc, "error %d while processing queue %u\n",
1871                                 ret, txq->qnum);
1872                         break;
1873                 }
1874
1875                 skb = bf->skb;
1876                 info = IEEE80211_SKB_CB(skb);
1877                 bf->skb = NULL;
1878
1879                 pci_unmap_single(sc->pdev, bf->skbaddr, skb->len,
1880                                 PCI_DMA_TODEVICE);
1881
1882                 info->status.retry_count = ts.ts_shortretry + ts.ts_longretry / 6;
1883                 if (unlikely(ts.ts_status)) {
1884                         sc->ll_stats.dot11ACKFailureCount++;
1885                         if (ts.ts_status & AR5K_TXERR_XRETRY)
1886                                 info->status.excessive_retries = 1;
1887                         else if (ts.ts_status & AR5K_TXERR_FILT)
1888                                 info->flags |= IEEE80211_TX_STAT_TX_FILTERED;
1889                 } else {
1890                         info->flags |= IEEE80211_TX_STAT_ACK;
1891                         info->status.ack_signal = ts.ts_rssi;
1892                 }
1893
1894                 ieee80211_tx_status(sc->hw, skb);
1895                 sc->tx_stats[txq->qnum].count++;
1896
1897                 spin_lock(&sc->txbuflock);
1898                 sc->tx_stats[txq->qnum].len--;
1899                 list_move_tail(&bf->list, &sc->txbuf);
1900                 sc->txbuf_len++;
1901                 spin_unlock(&sc->txbuflock);
1902         }
1903         if (likely(list_empty(&txq->q)))
1904                 txq->link = NULL;
1905         spin_unlock(&txq->lock);
1906         if (sc->txbuf_len > ATH_TXBUF / 5)
1907                 ieee80211_wake_queues(sc->hw);
1908 }
1909
1910 static void
1911 ath5k_tasklet_tx(unsigned long data)
1912 {
1913         struct ath5k_softc *sc = (void *)data;
1914
1915         ath5k_tx_processq(sc, sc->txq);
1916 }
1917
1918
1919 /*****************\
1920 * Beacon handling *
1921 \*****************/
1922
1923 /*
1924  * Setup the beacon frame for transmit.
1925  */
1926 static int
1927 ath5k_beacon_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
1928 {
1929         struct sk_buff *skb = bf->skb;
1930         struct  ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
1931         struct ath5k_hw *ah = sc->ah;
1932         struct ath5k_desc *ds;
1933         int ret, antenna = 0;
1934         u32 flags;
1935
1936         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
1937                         PCI_DMA_TODEVICE);
1938         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "skb %p [data %p len %u] "
1939                         "skbaddr %llx\n", skb, skb->data, skb->len,
1940                         (unsigned long long)bf->skbaddr);
1941         if (pci_dma_mapping_error(sc->pdev, bf->skbaddr)) {
1942                 ATH5K_ERR(sc, "beacon DMA mapping failed\n");
1943                 return -EIO;
1944         }
1945
1946         ds = bf->desc;
1947
1948         flags = AR5K_TXDESC_NOACK;
1949         if (sc->opmode == IEEE80211_IF_TYPE_IBSS && ath5k_hw_hasveol(ah)) {
1950                 ds->ds_link = bf->daddr;        /* self-linked */
1951                 flags |= AR5K_TXDESC_VEOL;
1952                 /*
1953                  * Let hardware handle antenna switching if txantenna is not set
1954                  */
1955         } else {
1956                 ds->ds_link = 0;
1957                 /*
1958                  * Switch antenna every 4 beacons if txantenna is not set
1959                  * XXX assumes two antennas
1960                  */
1961                 if (antenna == 0)
1962                         antenna = sc->bsent & 4 ? 2 : 1;
1963         }
1964
1965         ds->ds_data = bf->skbaddr;
1966         ret = ah->ah_setup_tx_desc(ah, ds, skb->len,
1967                         ieee80211_get_hdrlen_from_skb(skb),
1968                         AR5K_PKT_TYPE_BEACON, (sc->power_level * 2),
1969                         ieee80211_get_tx_rate(sc->hw, info)->hw_value,
1970                         1, AR5K_TXKEYIX_INVALID,
1971                         antenna, flags, 0, 0);
1972         if (ret)
1973                 goto err_unmap;
1974
1975         return 0;
1976 err_unmap:
1977         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
1978         return ret;
1979 }
1980
1981 /*
1982  * Transmit a beacon frame at SWBA.  Dynamic updates to the
1983  * frame contents are done as needed and the slot time is
1984  * also adjusted based on current state.
1985  *
1986  * this is usually called from interrupt context (ath5k_intr())
1987  * but also from ath5k_beacon_config() in IBSS mode which in turn
1988  * can be called from a tasklet and user context
1989  */
1990 static void
1991 ath5k_beacon_send(struct ath5k_softc *sc)
1992 {
1993         struct ath5k_buf *bf = sc->bbuf;
1994         struct ath5k_hw *ah = sc->ah;
1995
1996         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "in beacon_send\n");
1997
1998         if (unlikely(bf->skb == NULL || sc->opmode == IEEE80211_IF_TYPE_STA ||
1999                         sc->opmode == IEEE80211_IF_TYPE_MNTR)) {
2000                 ATH5K_WARN(sc, "bf=%p bf_skb=%p\n", bf, bf ? bf->skb : NULL);
2001                 return;
2002         }
2003         /*
2004          * Check if the previous beacon has gone out.  If
2005          * not don't don't try to post another, skip this
2006          * period and wait for the next.  Missed beacons
2007          * indicate a problem and should not occur.  If we
2008          * miss too many consecutive beacons reset the device.
2009          */
2010         if (unlikely(ath5k_hw_num_tx_pending(ah, sc->bhalq) != 0)) {
2011                 sc->bmisscount++;
2012                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2013                         "missed %u consecutive beacons\n", sc->bmisscount);
2014                 if (sc->bmisscount > 3) {               /* NB: 3 is a guess */
2015                         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2016                                 "stuck beacon time (%u missed)\n",
2017                                 sc->bmisscount);
2018                         tasklet_schedule(&sc->restq);
2019                 }
2020                 return;
2021         }
2022         if (unlikely(sc->bmisscount != 0)) {
2023                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2024                         "resume beacon xmit after %u misses\n",
2025                         sc->bmisscount);
2026                 sc->bmisscount = 0;
2027         }
2028
2029         /*
2030          * Stop any current dma and put the new frame on the queue.
2031          * This should never fail since we check above that no frames
2032          * are still pending on the queue.
2033          */
2034         if (unlikely(ath5k_hw_stop_tx_dma(ah, sc->bhalq))) {
2035                 ATH5K_WARN(sc, "beacon queue %u didn't stop?\n", sc->bhalq);
2036                 /* NB: hw still stops DMA, so proceed */
2037         }
2038         pci_dma_sync_single_for_cpu(sc->pdev, bf->skbaddr, bf->skb->len,
2039                         PCI_DMA_TODEVICE);
2040
2041         ath5k_hw_put_tx_buf(ah, sc->bhalq, bf->daddr);
2042         ath5k_hw_tx_start(ah, sc->bhalq);
2043         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "TXDP[%u] = %llx (%p)\n",
2044                 sc->bhalq, (unsigned long long)bf->daddr, bf->desc);
2045
2046         sc->bsent++;
2047 }
2048
2049
2050 /**
2051  * ath5k_beacon_update_timers - update beacon timers
2052  *
2053  * @sc: struct ath5k_softc pointer we are operating on
2054  * @bc_tsf: the timestamp of the beacon. 0 to reset the TSF. -1 to perform a
2055  *          beacon timer update based on the current HW TSF.
2056  *
2057  * Calculate the next target beacon transmit time (TBTT) based on the timestamp
2058  * of a received beacon or the current local hardware TSF and write it to the
2059  * beacon timer registers.
2060  *
2061  * This is called in a variety of situations, e.g. when a beacon is received,
2062  * when a TSF update has been detected, but also when an new IBSS is created or
2063  * when we otherwise know we have to update the timers, but we keep it in this
2064  * function to have it all together in one place.
2065  */
2066 static void
2067 ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf)
2068 {
2069         struct ath5k_hw *ah = sc->ah;
2070         u32 nexttbtt, intval, hw_tu, bc_tu;
2071         u64 hw_tsf;
2072
2073         intval = sc->bintval & AR5K_BEACON_PERIOD;
2074         if (WARN_ON(!intval))
2075                 return;
2076
2077         /* beacon TSF converted to TU */
2078         bc_tu = TSF_TO_TU(bc_tsf);
2079
2080         /* current TSF converted to TU */
2081         hw_tsf = ath5k_hw_get_tsf64(ah);
2082         hw_tu = TSF_TO_TU(hw_tsf);
2083
2084 #define FUDGE 3
2085         /* we use FUDGE to make sure the next TBTT is ahead of the current TU */
2086         if (bc_tsf == -1) {
2087                 /*
2088                  * no beacons received, called internally.
2089                  * just need to refresh timers based on HW TSF.
2090                  */
2091                 nexttbtt = roundup(hw_tu + FUDGE, intval);
2092         } else if (bc_tsf == 0) {
2093                 /*
2094                  * no beacon received, probably called by ath5k_reset_tsf().
2095                  * reset TSF to start with 0.
2096                  */
2097                 nexttbtt = intval;
2098                 intval |= AR5K_BEACON_RESET_TSF;
2099         } else if (bc_tsf > hw_tsf) {
2100                 /*
2101                  * beacon received, SW merge happend but HW TSF not yet updated.
2102                  * not possible to reconfigure timers yet, but next time we
2103                  * receive a beacon with the same BSSID, the hardware will
2104                  * automatically update the TSF and then we need to reconfigure
2105                  * the timers.
2106                  */
2107                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2108                         "need to wait for HW TSF sync\n");
2109                 return;
2110         } else {
2111                 /*
2112                  * most important case for beacon synchronization between STA.
2113                  *
2114                  * beacon received and HW TSF has been already updated by HW.
2115                  * update next TBTT based on the TSF of the beacon, but make
2116                  * sure it is ahead of our local TSF timer.
2117                  */
2118                 nexttbtt = bc_tu + roundup(hw_tu + FUDGE - bc_tu, intval);
2119         }
2120 #undef FUDGE
2121
2122         sc->nexttbtt = nexttbtt;
2123
2124         intval |= AR5K_BEACON_ENA;
2125         ath5k_hw_init_beacon(ah, nexttbtt, intval);
2126
2127         /*
2128          * debugging output last in order to preserve the time critical aspect
2129          * of this function
2130          */
2131         if (bc_tsf == -1)
2132                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2133                         "reconfigured timers based on HW TSF\n");
2134         else if (bc_tsf == 0)
2135                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2136                         "reset HW TSF and timers\n");
2137         else
2138                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2139                         "updated timers based on beacon TSF\n");
2140
2141         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2142                           "bc_tsf %llx hw_tsf %llx bc_tu %u hw_tu %u nexttbtt %u\n",
2143                           (unsigned long long) bc_tsf,
2144                           (unsigned long long) hw_tsf, bc_tu, hw_tu, nexttbtt);
2145         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "intval %u %s %s\n",
2146                 intval & AR5K_BEACON_PERIOD,
2147                 intval & AR5K_BEACON_ENA ? "AR5K_BEACON_ENA" : "",
2148                 intval & AR5K_BEACON_RESET_TSF ? "AR5K_BEACON_RESET_TSF" : "");
2149 }
2150
2151
2152 /**
2153  * ath5k_beacon_config - Configure the beacon queues and interrupts
2154  *
2155  * @sc: struct ath5k_softc pointer we are operating on
2156  *
2157  * When operating in station mode we want to receive a BMISS interrupt when we
2158  * stop seeing beacons from the AP we've associated with so we can look for
2159  * another AP to associate with.
2160  *
2161  * In IBSS mode we use a self-linked tx descriptor if possible. We enable SWBA
2162  * interrupts to detect TSF updates only.
2163  *
2164  * AP mode is missing.
2165  */
2166 static void
2167 ath5k_beacon_config(struct ath5k_softc *sc)
2168 {
2169         struct ath5k_hw *ah = sc->ah;
2170
2171         ath5k_hw_set_intr(ah, 0);
2172         sc->bmisscount = 0;
2173
2174         if (sc->opmode == IEEE80211_IF_TYPE_STA) {
2175                 sc->imask |= AR5K_INT_BMISS;
2176         } else if (sc->opmode == IEEE80211_IF_TYPE_IBSS) {
2177                 /*
2178                  * In IBSS mode we use a self-linked tx descriptor and let the
2179                  * hardware send the beacons automatically. We have to load it
2180                  * only once here.
2181                  * We use the SWBA interrupt only to keep track of the beacon
2182                  * timers in order to detect automatic TSF updates.
2183                  */
2184                 ath5k_beaconq_config(sc);
2185
2186                 sc->imask |= AR5K_INT_SWBA;
2187
2188                 if (ath5k_hw_hasveol(ah))
2189                         ath5k_beacon_send(sc);
2190         }
2191         /* TODO else AP */
2192
2193         ath5k_hw_set_intr(ah, sc->imask);
2194 }
2195
2196
2197 /********************\
2198 * Interrupt handling *
2199 \********************/
2200
2201 static int
2202 ath5k_init(struct ath5k_softc *sc)
2203 {
2204         int ret;
2205
2206         mutex_lock(&sc->lock);
2207
2208         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "mode %d\n", sc->opmode);
2209
2210         /*
2211          * Stop anything previously setup.  This is safe
2212          * no matter this is the first time through or not.
2213          */
2214         ath5k_stop_locked(sc);
2215
2216         /*
2217          * The basic interface to setting the hardware in a good
2218          * state is ``reset''.  On return the hardware is known to
2219          * be powered up and with interrupts disabled.  This must
2220          * be followed by initialization of the appropriate bits
2221          * and then setup of the interrupt mask.
2222          */
2223         sc->curchan = sc->hw->conf.channel;
2224         sc->curband = &sc->sbands[sc->curchan->band];
2225         ret = ath5k_hw_reset(sc->ah, sc->opmode, sc->curchan, false);
2226         if (ret) {
2227                 ATH5K_ERR(sc, "unable to reset hardware: %d\n", ret);
2228                 goto done;
2229         }
2230         /*
2231          * This is needed only to setup initial state
2232          * but it's best done after a reset.
2233          */
2234         ath5k_hw_set_txpower_limit(sc->ah, 0);
2235
2236         /*
2237          * Setup the hardware after reset: the key cache
2238          * is filled as needed and the receive engine is
2239          * set going.  Frame transmit is handled entirely
2240          * in the frame output path; there's nothing to do
2241          * here except setup the interrupt mask.
2242          */
2243         ret = ath5k_rx_start(sc);
2244         if (ret)
2245                 goto done;
2246
2247         /*
2248          * Enable interrupts.
2249          */
2250         sc->imask = AR5K_INT_RX | AR5K_INT_TX | AR5K_INT_RXEOL |
2251                 AR5K_INT_RXORN | AR5K_INT_FATAL | AR5K_INT_GLOBAL |
2252                 AR5K_INT_MIB;
2253
2254         ath5k_hw_set_intr(sc->ah, sc->imask);
2255         /* Set ack to be sent at low bit-rates */
2256         ath5k_hw_set_ack_bitrate_high(sc->ah, false);
2257
2258         mod_timer(&sc->calib_tim, round_jiffies(jiffies +
2259                         msecs_to_jiffies(ath5k_calinterval * 1000)));
2260
2261         ret = 0;
2262 done:
2263         mmiowb();
2264         mutex_unlock(&sc->lock);
2265         return ret;
2266 }
2267
2268 static int
2269 ath5k_stop_locked(struct ath5k_softc *sc)
2270 {
2271         struct ath5k_hw *ah = sc->ah;
2272
2273         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "invalid %u\n",
2274                         test_bit(ATH_STAT_INVALID, sc->status));
2275
2276         /*
2277          * Shutdown the hardware and driver:
2278          *    stop output from above
2279          *    disable interrupts
2280          *    turn off timers
2281          *    turn off the radio
2282          *    clear transmit machinery
2283          *    clear receive machinery
2284          *    drain and release tx queues
2285          *    reclaim beacon resources
2286          *    power down hardware
2287          *
2288          * Note that some of this work is not possible if the
2289          * hardware is gone (invalid).
2290          */
2291         ieee80211_stop_queues(sc->hw);
2292
2293         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2294                 ath5k_led_off(sc);
2295                 ath5k_hw_set_intr(ah, 0);
2296                 synchronize_irq(sc->pdev->irq);
2297         }
2298         ath5k_txq_cleanup(sc);
2299         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2300                 ath5k_rx_stop(sc);
2301                 ath5k_hw_phy_disable(ah);
2302         } else
2303                 sc->rxlink = NULL;
2304
2305         return 0;
2306 }
2307
2308 /*
2309  * Stop the device, grabbing the top-level lock to protect
2310  * against concurrent entry through ath5k_init (which can happen
2311  * if another thread does a system call and the thread doing the
2312  * stop is preempted).
2313  */
2314 static int
2315 ath5k_stop_hw(struct ath5k_softc *sc)
2316 {
2317         int ret;
2318
2319         mutex_lock(&sc->lock);
2320         ret = ath5k_stop_locked(sc);
2321         if (ret == 0 && !test_bit(ATH_STAT_INVALID, sc->status)) {
2322                 /*
2323                  * Set the chip in full sleep mode.  Note that we are
2324                  * careful to do this only when bringing the interface
2325                  * completely to a stop.  When the chip is in this state
2326                  * it must be carefully woken up or references to
2327                  * registers in the PCI clock domain may freeze the bus
2328                  * (and system).  This varies by chip and is mostly an
2329                  * issue with newer parts that go to sleep more quickly.
2330                  */
2331                 if (sc->ah->ah_mac_srev >= 0x78) {
2332                         /*
2333                          * XXX
2334                          * don't put newer MAC revisions > 7.8 to sleep because
2335                          * of the above mentioned problems
2336                          */
2337                         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "mac version > 7.8, "
2338                                 "not putting device to sleep\n");
2339                 } else {
2340                         ATH5K_DBG(sc, ATH5K_DEBUG_RESET,
2341                                 "putting device to full sleep\n");
2342                         ath5k_hw_set_power(sc->ah, AR5K_PM_FULL_SLEEP, true, 0);
2343                 }
2344         }
2345         ath5k_txbuf_free(sc, sc->bbuf);
2346         mmiowb();
2347         mutex_unlock(&sc->lock);
2348
2349         del_timer_sync(&sc->calib_tim);
2350         tasklet_kill(&sc->rxtq);
2351         tasklet_kill(&sc->txtq);
2352         tasklet_kill(&sc->restq);
2353
2354         return ret;
2355 }
2356
2357 static irqreturn_t
2358 ath5k_intr(int irq, void *dev_id)
2359 {
2360         struct ath5k_softc *sc = dev_id;
2361         struct ath5k_hw *ah = sc->ah;
2362         enum ath5k_int status;
2363         unsigned int counter = 1000;
2364
2365         if (unlikely(test_bit(ATH_STAT_INVALID, sc->status) ||
2366                                 !ath5k_hw_is_intr_pending(ah)))
2367                 return IRQ_NONE;
2368
2369         do {
2370                 /*
2371                  * Figure out the reason(s) for the interrupt.  Note
2372                  * that get_isr returns a pseudo-ISR that may include
2373                  * bits we haven't explicitly enabled so we mask the
2374                  * value to insure we only process bits we requested.
2375                  */
2376                 ath5k_hw_get_isr(ah, &status);          /* NB: clears IRQ too */
2377                 ATH5K_DBG(sc, ATH5K_DEBUG_INTR, "status 0x%x/0x%x\n",
2378                                 status, sc->imask);
2379                 status &= sc->imask; /* discard unasked for bits */
2380                 if (unlikely(status & AR5K_INT_FATAL)) {
2381                         /*
2382                          * Fatal errors are unrecoverable.
2383                          * Typically these are caused by DMA errors.
2384                          */
2385                         tasklet_schedule(&sc->restq);
2386                 } else if (unlikely(status & AR5K_INT_RXORN)) {
2387                         tasklet_schedule(&sc->restq);
2388                 } else {
2389                         if (status & AR5K_INT_SWBA) {
2390                                 /*
2391                                 * Software beacon alert--time to send a beacon.
2392                                 * Handle beacon transmission directly; deferring
2393                                 * this is too slow to meet timing constraints
2394                                 * under load.
2395                                 *
2396                                 * In IBSS mode we use this interrupt just to
2397                                 * keep track of the next TBTT (target beacon
2398                                 * transmission time) in order to detect wether
2399                                 * automatic TSF updates happened.
2400                                 */
2401                                 if (sc->opmode == IEEE80211_IF_TYPE_IBSS) {
2402                                          /* XXX: only if VEOL suppported */
2403                                         u64 tsf = ath5k_hw_get_tsf64(ah);
2404                                         sc->nexttbtt += sc->bintval;
2405                                         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2406                                                   "SWBA nexttbtt: %x hw_tu: %x "
2407                                                   "TSF: %llx\n",
2408                                                   sc->nexttbtt,
2409                                                   TSF_TO_TU(tsf),
2410                                                   (unsigned long long) tsf);
2411                                 } else {
2412                                         ath5k_beacon_send(sc);
2413                                 }
2414                         }
2415                         if (status & AR5K_INT_RXEOL) {
2416                                 /*
2417                                 * NB: the hardware should re-read the link when
2418                                 *     RXE bit is written, but it doesn't work at
2419                                 *     least on older hardware revs.
2420                                 */
2421                                 sc->rxlink = NULL;
2422                         }
2423                         if (status & AR5K_INT_TXURN) {
2424                                 /* bump tx trigger level */
2425                                 ath5k_hw_update_tx_triglevel(ah, true);
2426                         }
2427                         if (status & AR5K_INT_RX)
2428                                 tasklet_schedule(&sc->rxtq);
2429                         if (status & AR5K_INT_TX)
2430                                 tasklet_schedule(&sc->txtq);
2431                         if (status & AR5K_INT_BMISS) {
2432                         }
2433                         if (status & AR5K_INT_MIB) {
2434                                 /*
2435                                  * These stats are also used for ANI i think
2436                                  * so how about updating them more often ?
2437                                  */
2438                                 ath5k_hw_update_mib_counters(ah, &sc->ll_stats);
2439                         }
2440                 }
2441         } while (ath5k_hw_is_intr_pending(ah) && counter-- > 0);
2442
2443         if (unlikely(!counter))
2444                 ATH5K_WARN(sc, "too many interrupts, giving up for now\n");
2445
2446         return IRQ_HANDLED;
2447 }
2448
2449 static void
2450 ath5k_tasklet_reset(unsigned long data)
2451 {
2452         struct ath5k_softc *sc = (void *)data;
2453
2454         ath5k_reset(sc->hw);
2455 }
2456
2457 /*
2458  * Periodically recalibrate the PHY to account
2459  * for temperature/environment changes.
2460  */
2461 static void
2462 ath5k_calibrate(unsigned long data)
2463 {
2464         struct ath5k_softc *sc = (void *)data;
2465         struct ath5k_hw *ah = sc->ah;
2466
2467         ATH5K_DBG(sc, ATH5K_DEBUG_CALIBRATE, "channel %u/%x\n",
2468                 ieee80211_frequency_to_channel(sc->curchan->center_freq),
2469                 sc->curchan->hw_value);
2470
2471         if (ath5k_hw_get_rf_gain(ah) == AR5K_RFGAIN_NEED_CHANGE) {
2472                 /*
2473                  * Rfgain is out of bounds, reset the chip
2474                  * to load new gain values.
2475                  */
2476                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "calibration, resetting\n");
2477                 ath5k_reset(sc->hw);
2478         }
2479         if (ath5k_hw_phy_calibrate(ah, sc->curchan))
2480                 ATH5K_ERR(sc, "calibration of channel %u failed\n",
2481                         ieee80211_frequency_to_channel(
2482                                 sc->curchan->center_freq));
2483
2484         mod_timer(&sc->calib_tim, round_jiffies(jiffies +
2485                         msecs_to_jiffies(ath5k_calinterval * 1000)));
2486 }
2487
2488
2489
2490 /***************\
2491 * LED functions *
2492 \***************/
2493
2494 static void
2495 ath5k_led_enable(struct ath5k_softc *sc)
2496 {
2497         if (test_bit(ATH_STAT_LEDSOFT, sc->status)) {
2498                 ath5k_hw_set_gpio_output(sc->ah, sc->led_pin);
2499                 ath5k_led_off(sc);
2500         }
2501 }
2502
2503 static void
2504 ath5k_led_on(struct ath5k_softc *sc)
2505 {
2506         if (!test_bit(ATH_STAT_LEDSOFT, sc->status))
2507                 return;
2508         ath5k_hw_set_gpio(sc->ah, sc->led_pin, sc->led_on);
2509 }
2510
2511 static void
2512 ath5k_led_off(struct ath5k_softc *sc)
2513 {
2514         if (!test_bit(ATH_STAT_LEDSOFT, sc->status))
2515                 return;
2516         ath5k_hw_set_gpio(sc->ah, sc->led_pin, !sc->led_on);
2517 }
2518
2519 static void
2520 ath5k_led_brightness_set(struct led_classdev *led_dev,
2521         enum led_brightness brightness)
2522 {
2523         struct ath5k_led *led = container_of(led_dev, struct ath5k_led,
2524                 led_dev);
2525
2526         if (brightness == LED_OFF)
2527                 ath5k_led_off(led->sc);
2528         else
2529                 ath5k_led_on(led->sc);
2530 }
2531
2532 static int
2533 ath5k_register_led(struct ath5k_softc *sc, struct ath5k_led *led,
2534                    const char *name, char *trigger)
2535 {
2536         int err;
2537
2538         led->sc = sc;
2539         strncpy(led->name, name, sizeof(led->name));
2540         led->led_dev.name = led->name;
2541         led->led_dev.default_trigger = trigger;
2542         led->led_dev.brightness_set = ath5k_led_brightness_set;
2543
2544         err = led_classdev_register(&sc->pdev->dev, &led->led_dev);
2545         if (err)
2546         {
2547                 ATH5K_WARN(sc, "could not register LED %s\n", name);
2548                 led->sc = NULL;
2549         }
2550         return err;
2551 }
2552
2553 static void
2554 ath5k_unregister_led(struct ath5k_led *led)
2555 {
2556         if (!led->sc)
2557                 return;
2558         led_classdev_unregister(&led->led_dev);
2559         ath5k_led_off(led->sc);
2560         led->sc = NULL;
2561 }
2562
2563 static void
2564 ath5k_unregister_leds(struct ath5k_softc *sc)
2565 {
2566         ath5k_unregister_led(&sc->rx_led);
2567         ath5k_unregister_led(&sc->tx_led);
2568 }
2569
2570
2571 static int
2572 ath5k_init_leds(struct ath5k_softc *sc)
2573 {
2574         int ret = 0;
2575         struct ieee80211_hw *hw = sc->hw;
2576         struct pci_dev *pdev = sc->pdev;
2577         char name[ATH5K_LED_MAX_NAME_LEN + 1];
2578
2579         sc->led_on = 0;  /* active low */
2580
2581         /*
2582          * Auto-enable soft led processing for IBM cards and for
2583          * 5211 minipci cards.
2584          */
2585         if (pdev->device == PCI_DEVICE_ID_ATHEROS_AR5212_IBM ||
2586             pdev->device == PCI_DEVICE_ID_ATHEROS_AR5211) {
2587                 __set_bit(ATH_STAT_LEDSOFT, sc->status);
2588                 sc->led_pin = 0;
2589         }
2590         /* Enable softled on PIN1 on HP Compaq nc6xx, nc4000 & nx5000 laptops */
2591         if (pdev->subsystem_vendor == PCI_VENDOR_ID_COMPAQ) {
2592                 __set_bit(ATH_STAT_LEDSOFT, sc->status);
2593                 sc->led_pin = 1;
2594         }
2595         if (!test_bit(ATH_STAT_LEDSOFT, sc->status))
2596                 goto out;
2597
2598         ath5k_led_enable(sc);
2599
2600         snprintf(name, sizeof(name), "ath5k-%s::rx", wiphy_name(hw->wiphy));
2601         ret = ath5k_register_led(sc, &sc->rx_led, name,
2602                 ieee80211_get_rx_led_name(hw));
2603         if (ret)
2604                 goto out;
2605
2606         snprintf(name, sizeof(name), "ath5k-%s::tx", wiphy_name(hw->wiphy));
2607         ret = ath5k_register_led(sc, &sc->tx_led, name,
2608                 ieee80211_get_tx_led_name(hw));
2609 out:
2610         return ret;
2611 }
2612
2613
2614 /********************\
2615 * Mac80211 functions *
2616 \********************/
2617
2618 static int
2619 ath5k_tx(struct ieee80211_hw *hw, struct sk_buff *skb)
2620 {
2621         struct ath5k_softc *sc = hw->priv;
2622         struct ath5k_buf *bf;
2623         unsigned long flags;
2624         int hdrlen;
2625         int pad;
2626
2627         ath5k_debug_dump_skb(sc, skb, "TX  ", 1);
2628
2629         if (sc->opmode == IEEE80211_IF_TYPE_MNTR)
2630                 ATH5K_DBG(sc, ATH5K_DEBUG_XMIT, "tx in monitor (scan?)\n");
2631
2632         /*
2633          * the hardware expects the header padded to 4 byte boundaries
2634          * if this is not the case we add the padding after the header
2635          */
2636         hdrlen = ieee80211_get_hdrlen_from_skb(skb);
2637         if (hdrlen & 3) {
2638                 pad = hdrlen % 4;
2639                 if (skb_headroom(skb) < pad) {
2640                         ATH5K_ERR(sc, "tx hdrlen not %%4: %d not enough"
2641                                 " headroom to pad %d\n", hdrlen, pad);
2642                         return -1;
2643                 }
2644                 skb_push(skb, pad);
2645                 memmove(skb->data, skb->data+pad, hdrlen);
2646         }
2647
2648         spin_lock_irqsave(&sc->txbuflock, flags);
2649         if (list_empty(&sc->txbuf)) {
2650                 ATH5K_ERR(sc, "no further txbuf available, dropping packet\n");
2651                 spin_unlock_irqrestore(&sc->txbuflock, flags);
2652                 ieee80211_stop_queue(hw, skb_get_queue_mapping(skb));
2653                 return -1;
2654         }
2655         bf = list_first_entry(&sc->txbuf, struct ath5k_buf, list);
2656         list_del(&bf->list);
2657         sc->txbuf_len--;
2658         if (list_empty(&sc->txbuf))
2659                 ieee80211_stop_queues(hw);
2660         spin_unlock_irqrestore(&sc->txbuflock, flags);
2661
2662         bf->skb = skb;
2663
2664         if (ath5k_txbuf_setup(sc, bf)) {
2665                 bf->skb = NULL;
2666                 spin_lock_irqsave(&sc->txbuflock, flags);
2667                 list_add_tail(&bf->list, &sc->txbuf);
2668                 sc->txbuf_len++;
2669                 spin_unlock_irqrestore(&sc->txbuflock, flags);
2670                 dev_kfree_skb_any(skb);
2671                 return 0;
2672         }
2673
2674         return 0;
2675 }
2676
2677 static int
2678 ath5k_reset(struct ieee80211_hw *hw)
2679 {
2680         struct ath5k_softc *sc = hw->priv;
2681         struct ath5k_hw *ah = sc->ah;
2682         int ret;
2683
2684         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "resetting\n");
2685
2686         ath5k_hw_set_intr(ah, 0);
2687         ath5k_txq_cleanup(sc);
2688         ath5k_rx_stop(sc);
2689
2690         ret = ath5k_hw_reset(ah, sc->opmode, sc->curchan, true);
2691         if (unlikely(ret)) {
2692                 ATH5K_ERR(sc, "can't reset hardware (%d)\n", ret);
2693                 goto err;
2694         }
2695         ath5k_hw_set_txpower_limit(sc->ah, 0);
2696
2697         ret = ath5k_rx_start(sc);
2698         if (unlikely(ret)) {
2699                 ATH5K_ERR(sc, "can't start recv logic\n");
2700                 goto err;
2701         }
2702         /*
2703          * We may be doing a reset in response to an ioctl
2704          * that changes the channel so update any state that
2705          * might change as a result.
2706          *
2707          * XXX needed?
2708          */
2709 /*      ath5k_chan_change(sc, c); */
2710         ath5k_beacon_config(sc);
2711         /* intrs are started by ath5k_beacon_config */
2712
2713         ieee80211_wake_queues(hw);
2714
2715         return 0;
2716 err:
2717         return ret;
2718 }
2719
2720 static int ath5k_start(struct ieee80211_hw *hw)
2721 {
2722         return ath5k_init(hw->priv);
2723 }
2724
2725 static void ath5k_stop(struct ieee80211_hw *hw)
2726 {
2727         ath5k_stop_hw(hw->priv);
2728 }
2729
2730 static int ath5k_add_interface(struct ieee80211_hw *hw,
2731                 struct ieee80211_if_init_conf *conf)
2732 {
2733         struct ath5k_softc *sc = hw->priv;
2734         int ret;
2735
2736         mutex_lock(&sc->lock);
2737         if (sc->vif) {
2738                 ret = 0;
2739                 goto end;
2740         }
2741
2742         sc->vif = conf->vif;
2743
2744         switch (conf->type) {
2745         case IEEE80211_IF_TYPE_STA:
2746         case IEEE80211_IF_TYPE_IBSS:
2747         case IEEE80211_IF_TYPE_MNTR:
2748                 sc->opmode = conf->type;
2749                 break;
2750         default:
2751                 ret = -EOPNOTSUPP;
2752                 goto end;
2753         }
2754         ret = 0;
2755 end:
2756         mutex_unlock(&sc->lock);
2757         return ret;
2758 }
2759
2760 static void
2761 ath5k_remove_interface(struct ieee80211_hw *hw,
2762                         struct ieee80211_if_init_conf *conf)
2763 {
2764         struct ath5k_softc *sc = hw->priv;
2765
2766         mutex_lock(&sc->lock);
2767         if (sc->vif != conf->vif)
2768                 goto end;
2769
2770         sc->vif = NULL;
2771 end:
2772         mutex_unlock(&sc->lock);
2773 }
2774
2775 /*
2776  * TODO: Phy disable/diversity etc
2777  */
2778 static int
2779 ath5k_config(struct ieee80211_hw *hw,
2780                         struct ieee80211_conf *conf)
2781 {
2782         struct ath5k_softc *sc = hw->priv;
2783
2784         sc->bintval = conf->beacon_int;
2785         sc->power_level = conf->power_level;
2786
2787         return ath5k_chan_set(sc, conf->channel);
2788 }
2789
2790 static int
2791 ath5k_config_interface(struct ieee80211_hw *hw, struct ieee80211_vif *vif,
2792                         struct ieee80211_if_conf *conf)
2793 {
2794         struct ath5k_softc *sc = hw->priv;
2795         struct ath5k_hw *ah = sc->ah;
2796         int ret;
2797
2798         /* Set to a reasonable value. Note that this will
2799          * be set to mac80211's value at ath5k_config(). */
2800         sc->bintval = 1000;
2801         mutex_lock(&sc->lock);
2802         if (sc->vif != vif) {
2803                 ret = -EIO;
2804                 goto unlock;
2805         }
2806         if (conf->bssid) {
2807                 /* Cache for later use during resets */
2808                 memcpy(ah->ah_bssid, conf->bssid, ETH_ALEN);
2809                 /* XXX: assoc id is set to 0 for now, mac80211 doesn't have
2810                  * a clean way of letting us retrieve this yet. */
2811                 ath5k_hw_set_associd(ah, ah->ah_bssid, 0);
2812                 mmiowb();
2813         }
2814
2815         if (conf->changed & IEEE80211_IFCC_BEACON &&
2816             vif->type == IEEE80211_IF_TYPE_IBSS) {
2817                 struct sk_buff *beacon = ieee80211_beacon_get(hw, vif);
2818                 if (!beacon) {
2819                         ret = -ENOMEM;
2820                         goto unlock;
2821                 }
2822                 /* call old handler for now */
2823                 ath5k_beacon_update(hw, beacon);
2824         }
2825
2826         mutex_unlock(&sc->lock);
2827
2828         return ath5k_reset(hw);
2829 unlock:
2830         mutex_unlock(&sc->lock);
2831         return ret;
2832 }
2833
2834 #define SUPPORTED_FIF_FLAGS \
2835         FIF_PROMISC_IN_BSS |  FIF_ALLMULTI | FIF_FCSFAIL | \
2836         FIF_PLCPFAIL | FIF_CONTROL | FIF_OTHER_BSS | \
2837         FIF_BCN_PRBRESP_PROMISC
2838 /*
2839  * o always accept unicast, broadcast, and multicast traffic
2840  * o multicast traffic for all BSSIDs will be enabled if mac80211
2841  *   says it should be
2842  * o maintain current state of phy ofdm or phy cck error reception.
2843  *   If the hardware detects any of these type of errors then
2844  *   ath5k_hw_get_rx_filter() will pass to us the respective
2845  *   hardware filters to be able to receive these type of frames.
2846  * o probe request frames are accepted only when operating in
2847  *   hostap, adhoc, or monitor modes
2848  * o enable promiscuous mode according to the interface state
2849  * o accept beacons:
2850  *   - when operating in adhoc mode so the 802.11 layer creates
2851  *     node table entries for peers,
2852  *   - when operating in station mode for collecting rssi data when
2853  *     the station is otherwise quiet, or
2854  *   - when scanning
2855  */
2856 static void ath5k_configure_filter(struct ieee80211_hw *hw,
2857                 unsigned int changed_flags,
2858                 unsigned int *new_flags,
2859                 int mc_count, struct dev_mc_list *mclist)
2860 {
2861         struct ath5k_softc *sc = hw->priv;
2862         struct ath5k_hw *ah = sc->ah;
2863         u32 mfilt[2], val, rfilt;
2864         u8 pos;
2865         int i;
2866
2867         mfilt[0] = 0;
2868         mfilt[1] = 0;
2869
2870         /* Only deal with supported flags */
2871         changed_flags &= SUPPORTED_FIF_FLAGS;
2872         *new_flags &= SUPPORTED_FIF_FLAGS;
2873
2874         /* If HW detects any phy or radar errors, leave those filters on.
2875          * Also, always enable Unicast, Broadcasts and Multicast
2876          * XXX: move unicast, bssid broadcasts and multicast to mac80211 */
2877         rfilt = (ath5k_hw_get_rx_filter(ah) & (AR5K_RX_FILTER_PHYERR)) |
2878                 (AR5K_RX_FILTER_UCAST | AR5K_RX_FILTER_BCAST |
2879                 AR5K_RX_FILTER_MCAST);
2880
2881         if (changed_flags & (FIF_PROMISC_IN_BSS | FIF_OTHER_BSS)) {
2882                 if (*new_flags & FIF_PROMISC_IN_BSS) {
2883                         rfilt |= AR5K_RX_FILTER_PROM;
2884                         __set_bit(ATH_STAT_PROMISC, sc->status);
2885                 }
2886                 else
2887                         __clear_bit(ATH_STAT_PROMISC, sc->status);
2888         }
2889
2890         /* Note, AR5K_RX_FILTER_MCAST is already enabled */
2891         if (*new_flags & FIF_ALLMULTI) {
2892                 mfilt[0] =  ~0;
2893                 mfilt[1] =  ~0;
2894         } else {
2895                 for (i = 0; i < mc_count; i++) {
2896                         if (!mclist)
2897                                 break;
2898                         /* calculate XOR of eight 6-bit values */
2899                         val = get_unaligned_le32(mclist->dmi_addr + 0);
2900                         pos = (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
2901                         val = get_unaligned_le32(mclist->dmi_addr + 3);
2902                         pos ^= (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
2903                         pos &= 0x3f;
2904                         mfilt[pos / 32] |= (1 << (pos % 32));
2905                         /* XXX: we might be able to just do this instead,
2906                         * but not sure, needs testing, if we do use this we'd
2907                         * neet to inform below to not reset the mcast */
2908                         /* ath5k_hw_set_mcast_filterindex(ah,
2909                          *      mclist->dmi_addr[5]); */
2910                         mclist = mclist->next;
2911                 }
2912         }
2913
2914         /* This is the best we can do */
2915         if (*new_flags & (FIF_FCSFAIL | FIF_PLCPFAIL))
2916                 rfilt |= AR5K_RX_FILTER_PHYERR;
2917
2918         /* FIF_BCN_PRBRESP_PROMISC really means to enable beacons
2919         * and probes for any BSSID, this needs testing */
2920         if (*new_flags & FIF_BCN_PRBRESP_PROMISC)
2921                 rfilt |= AR5K_RX_FILTER_BEACON | AR5K_RX_FILTER_PROBEREQ;
2922
2923         /* FIF_CONTROL doc says that if FIF_PROMISC_IN_BSS is not
2924          * set we should only pass on control frames for this
2925          * station. This needs testing. I believe right now this
2926          * enables *all* control frames, which is OK.. but
2927          * but we should see if we can improve on granularity */
2928         if (*new_flags & FIF_CONTROL)
2929                 rfilt |= AR5K_RX_FILTER_CONTROL;
2930
2931         /* Additional settings per mode -- this is per ath5k */
2932
2933         /* XXX move these to mac80211, and add a beacon IFF flag to mac80211 */
2934
2935         if (sc->opmode == IEEE80211_IF_TYPE_MNTR)
2936                 rfilt |= AR5K_RX_FILTER_CONTROL | AR5K_RX_FILTER_BEACON |
2937                         AR5K_RX_FILTER_PROBEREQ | AR5K_RX_FILTER_PROM;
2938         if (sc->opmode != IEEE80211_IF_TYPE_STA)
2939                 rfilt |= AR5K_RX_FILTER_PROBEREQ;
2940         if (sc->opmode != IEEE80211_IF_TYPE_AP &&
2941                 test_bit(ATH_STAT_PROMISC, sc->status))
2942                 rfilt |= AR5K_RX_FILTER_PROM;
2943         if (sc->opmode == IEEE80211_IF_TYPE_STA ||
2944                 sc->opmode == IEEE80211_IF_TYPE_IBSS) {
2945                 rfilt |= AR5K_RX_FILTER_BEACON;
2946         }
2947
2948         /* Set filters */
2949         ath5k_hw_set_rx_filter(ah,rfilt);
2950
2951         /* Set multicast bits */
2952         ath5k_hw_set_mcast_filter(ah, mfilt[0], mfilt[1]);
2953         /* Set the cached hw filter flags, this will alter actually
2954          * be set in HW */
2955         sc->filter_flags = rfilt;
2956 }
2957
2958 static int
2959 ath5k_set_key(struct ieee80211_hw *hw, enum set_key_cmd cmd,
2960                 const u8 *local_addr, const u8 *addr,
2961                 struct ieee80211_key_conf *key)
2962 {
2963         struct ath5k_softc *sc = hw->priv;
2964         int ret = 0;
2965
2966         switch(key->alg) {
2967         case ALG_WEP:
2968         /* XXX: fix hardware encryption, its not working. For now
2969          * allow software encryption */
2970                 /* break; */
2971         case ALG_TKIP:
2972         case ALG_CCMP:
2973                 return -EOPNOTSUPP;
2974         default:
2975                 WARN_ON(1);
2976                 return -EINVAL;
2977         }
2978
2979         mutex_lock(&sc->lock);
2980
2981         switch (cmd) {
2982         case SET_KEY:
2983                 ret = ath5k_hw_set_key(sc->ah, key->keyidx, key, addr);
2984                 if (ret) {
2985                         ATH5K_ERR(sc, "can't set the key\n");
2986                         goto unlock;
2987                 }
2988                 __set_bit(key->keyidx, sc->keymap);
2989                 key->hw_key_idx = key->keyidx;
2990                 break;
2991         case DISABLE_KEY:
2992                 ath5k_hw_reset_key(sc->ah, key->keyidx);
2993                 __clear_bit(key->keyidx, sc->keymap);
2994                 break;
2995         default:
2996                 ret = -EINVAL;
2997                 goto unlock;
2998         }
2999
3000 unlock:
3001         mmiowb();
3002         mutex_unlock(&sc->lock);
3003         return ret;
3004 }
3005
3006 static int
3007 ath5k_get_stats(struct ieee80211_hw *hw,
3008                 struct ieee80211_low_level_stats *stats)
3009 {
3010         struct ath5k_softc *sc = hw->priv;
3011         struct ath5k_hw *ah = sc->ah;
3012
3013         /* Force update */
3014         ath5k_hw_update_mib_counters(ah, &sc->ll_stats);
3015
3016         memcpy(stats, &sc->ll_stats, sizeof(sc->ll_stats));
3017
3018         return 0;
3019 }
3020
3021 static int
3022 ath5k_get_tx_stats(struct ieee80211_hw *hw,
3023                 struct ieee80211_tx_queue_stats *stats)
3024 {
3025         struct ath5k_softc *sc = hw->priv;
3026
3027         memcpy(stats, &sc->tx_stats, sizeof(sc->tx_stats));
3028
3029         return 0;
3030 }
3031
3032 static u64
3033 ath5k_get_tsf(struct ieee80211_hw *hw)
3034 {
3035         struct ath5k_softc *sc = hw->priv;
3036
3037         return ath5k_hw_get_tsf64(sc->ah);
3038 }
3039
3040 static void
3041 ath5k_reset_tsf(struct ieee80211_hw *hw)
3042 {
3043         struct ath5k_softc *sc = hw->priv;
3044
3045         /*
3046          * in IBSS mode we need to update the beacon timers too.
3047          * this will also reset the TSF if we call it with 0
3048          */
3049         if (sc->opmode == IEEE80211_IF_TYPE_IBSS)
3050                 ath5k_beacon_update_timers(sc, 0);
3051         else
3052                 ath5k_hw_reset_tsf(sc->ah);
3053 }
3054
3055 static int
3056 ath5k_beacon_update(struct ieee80211_hw *hw, struct sk_buff *skb)
3057 {
3058         struct ath5k_softc *sc = hw->priv;
3059         int ret;
3060
3061         ath5k_debug_dump_skb(sc, skb, "BC  ", 1);
3062
3063         mutex_lock(&sc->lock);
3064
3065         if (sc->opmode != IEEE80211_IF_TYPE_IBSS) {
3066                 ret = -EIO;
3067                 goto end;
3068         }
3069
3070         ath5k_txbuf_free(sc, sc->bbuf);
3071         sc->bbuf->skb = skb;
3072         ret = ath5k_beacon_setup(sc, sc->bbuf);
3073         if (ret)
3074                 sc->bbuf->skb = NULL;
3075         else {
3076                 ath5k_beacon_config(sc);
3077                 mmiowb();
3078         }
3079
3080 end:
3081         mutex_unlock(&sc->lock);
3082         return ret;
3083 }
3084