arch/arm/Kconfig

   1 config ARM
   2         bool
   3         default y
   4         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
   5         select ARCH_HAS_DEVMEM_IS_ALLOWED
   6         select ARCH_HAS_ELF_RANDOMIZE
   7         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
   8         select ARCH_HAVE_CUSTOM_GPIO_H
   9         select ARCH_HAS_GCOV_PROFILE_ALL
  10         select ARCH_MIGHT_HAVE_PC_PARPORT
  11         select ARCH_SUPPORTS_ATOMIC_RMW
  12         select ARCH_USE_BUILTIN_BSWAP
  13         select ARCH_USE_CMPXCHG_LOCKREF
  14         select ARCH_WANT_IPC_PARSE_VERSION
  15         select BUILDTIME_EXTABLE_SORT if MMU
  16         select CLONE_BACKWARDS
  17         select CPU_PM if (SUSPEND || CPU_IDLE)
  18         select DCACHE_WORD_ACCESS if HAVE_EFFICIENT_UNALIGNED_ACCESS
  19         select EDAC_SUPPORT
  20         select EDAC_ATOMIC_SCRUB
  21         select GENERIC_ALLOCATOR
  22         select GENERIC_ATOMIC64 if (CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI)
  23         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
  24         select GENERIC_EARLY_IOREMAP
  25         select GENERIC_IDLE_POLL_SETUP
  26         select GENERIC_IRQ_PROBE
  27         select GENERIC_IRQ_SHOW
  28         select GENERIC_IRQ_SHOW_LEVEL
  29         select GENERIC_PCI_IOMAP
  30         select GENERIC_SCHED_CLOCK
  31         select GENERIC_SMP_IDLE_THREAD
  32         select GENERIC_STRNCPY_FROM_USER
  33         select GENERIC_STRNLEN_USER
  34         select HANDLE_DOMAIN_IRQ
  35         select HARDIRQS_SW_RESEND
  36         select HAVE_ARCH_AUDITSYSCALL if (AEABI && !OABI_COMPAT)
  37         select HAVE_ARCH_BITREVERSE if (CPU_32v7M || CPU_32v7) && !CPU_32v6
  38         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL && !CPU_ENDIAN_BE32 && MMU
  39         select HAVE_ARCH_KGDB if !CPU_ENDIAN_BE32 && MMU
  40         select HAVE_ARCH_MMAP_RND_BITS if MMU
  41         select HAVE_ARCH_SECCOMP_FILTER if (AEABI && !OABI_COMPAT)
  42         select HAVE_ARCH_TRACEHOOK
  43         select HAVE_ARM_SMCCC if CPU_V7
  44         select HAVE_BPF_JIT
  45         select HAVE_CC_STACKPROTECTOR
  46         select HAVE_CONTEXT_TRACKING
  47         select HAVE_C_RECORDMCOUNT
  48         select HAVE_DEBUG_KMEMLEAK
  49         select HAVE_DMA_API_DEBUG
  50         select HAVE_DMA_CONTIGUOUS if MMU
  51         select HAVE_DYNAMIC_FTRACE if (!XIP_KERNEL) && !CPU_ENDIAN_BE32 && MMU
  52         select HAVE_EFFICIENT_UNALIGNED_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && MMU
  53         select HAVE_FTRACE_MCOUNT_RECORD if (!XIP_KERNEL)
  54         select HAVE_FUNCTION_GRAPH_TRACER if (!THUMB2_KERNEL)
  55         select HAVE_FUNCTION_TRACER if (!XIP_KERNEL)
  56         select HAVE_GENERIC_DMA_COHERENT
  57         select HAVE_HW_BREAKPOINT if (PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7))
  58         select HAVE_IDE if PCI || ISA || PCMCIA
  59         select HAVE_IRQ_TIME_ACCOUNTING
  60         select HAVE_KERNEL_GZIP
  61         select HAVE_KERNEL_LZ4
  62         select HAVE_KERNEL_LZMA
  63         select HAVE_KERNEL_LZO
  64         select HAVE_KERNEL_XZ
  65         select HAVE_KPROBES if !XIP_KERNEL && !CPU_ENDIAN_BE32 && !CPU_V7M
  66         select HAVE_KRETPROBES if (HAVE_KPROBES)
  67         select HAVE_MEMBLOCK
  68         select HAVE_MOD_ARCH_SPECIFIC
  69         select HAVE_OPROFILE if (HAVE_PERF_EVENTS)
  70         select HAVE_OPTPROBES if !THUMB2_KERNEL
  71         select HAVE_PERF_EVENTS
  72         select HAVE_PERF_REGS
  73         select HAVE_PERF_USER_STACK_DUMP
  74         select HAVE_RCU_TABLE_FREE if (SMP && ARM_LPAE)
  75         select HAVE_REGS_AND_STACK_ACCESS_API
  76         select HAVE_SYSCALL_TRACEPOINTS
  77         select HAVE_UID16
  78         select HAVE_VIRT_CPU_ACCOUNTING_GEN
  79         select IRQ_FORCED_THREADING
  80         select MODULES_USE_ELF_REL
  81         select NO_BOOTMEM
  82         select OF_EARLY_FLATTREE if OF
  83         select OF_RESERVED_MEM if OF
  84         select OLD_SIGACTION
  85         select OLD_SIGSUSPEND3
  86         select PERF_USE_VMALLOC
  87         select RTC_LIB
  88         select SYS_SUPPORTS_APM_EMULATION
  89         # Above selects are sorted alphabetically; please add new ones
  90         # according to that.  Thanks.
  91         help
  92           The ARM series is a line of low-power-consumption RISC chip designs
  93           licensed by ARM Ltd and targeted at embedded applications and
  94           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
  95           manufactured, but legacy ARM-based PC hardware remains popular in
  96           Europe.  There is an ARM Linux project with a web page at
  97           <http://www.arm.linux.org.uk/>.
  98
  99 config ARM_HAS_SG_CHAIN
 100         select ARCH_HAS_SG_CHAIN
 101         bool
 102
 103 config NEED_SG_DMA_LENGTH
 104         bool
 105
 106 config ARM_DMA_USE_IOMMU
 107         bool
 108         select ARM_HAS_SG_CHAIN
 109         select NEED_SG_DMA_LENGTH
 110
 111 if ARM_DMA_USE_IOMMU
 112
 113 config ARM_DMA_IOMMU_ALIGNMENT
 114         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
 115         range 4 9
 116         default 8
 117         help
 118           DMA mapping framework by default aligns all buffers to the smallest
 119           PAGE_SIZE order which is greater than or equal to the requested buffer
 120           size. This works well for buffers up to a few hundreds kilobytes, but
 121           for larger buffers it just a waste of address space. Drivers which has
 122           relatively small addressing window (like 64Mib) might run out of
 123           virtual space with just a few allocations.
 124
 125           With this parameter you can specify the maximum PAGE_SIZE order for
 126           DMA IOMMU buffers. Larger buffers will be aligned only to this
 127           specified order. The order is expressed as a power of two multiplied
 128           by the PAGE_SIZE.
 129
 130 endif
 131
 132 config MIGHT_HAVE_PCI
 133         bool
 134
 135 config SYS_SUPPORTS_APM_EMULATION
 136         bool
 137
 138 config HAVE_TCM
 139         bool
 140         select GENERIC_ALLOCATOR
 141
 142 config HAVE_PROC_CPU
 143         bool
 144
 145 config NO_IOPORT_MAP
 146         bool
 147
 148 config EISA
 149         bool
 150         ---help---
 151           The Extended Industry Standard Architecture (EISA) bus was
 152           developed as an open alternative to the IBM MicroChannel bus.
 153
 154           The EISA bus provided some of the features of the IBM MicroChannel
 155           bus while maintaining backward compatibility with cards made for
 156           the older ISA bus.  The EISA bus saw limited use between 1988 and
 157           1995 when it was made obsolete by the PCI bus.
 158
 159           Say Y here if you are building a kernel for an EISA-based machine.
 160
 161           Otherwise, say N.
 162
 163 config SBUS
 164         bool
 165
 166 config STACKTRACE_SUPPORT
 167         bool
 168         default y
 169
 170 config LOCKDEP_SUPPORT
 171         bool
 172         default y
 173
 174 config TRACE_IRQFLAGS_SUPPORT
 175         bool
 176         default !CPU_V7M
 177
 178 config RWSEM_XCHGADD_ALGORITHM
 179         bool
 180         default y
 181
 182 config ARCH_HAS_ILOG2_U32
 183         bool
 184
 185 config ARCH_HAS_ILOG2_U64
 186         bool
 187
 188 config ARCH_HAS_BANDGAP
 189         bool
 190
 191 config FIX_EARLYCON_MEM
 192         def_bool y if MMU
 193
 194 config GENERIC_HWEIGHT
 195         bool
 196         default y
 197
 198 config GENERIC_CALIBRATE_DELAY
 199         bool
 200         default y
 201
 202 config ARCH_MAY_HAVE_PC_FDC
 203         bool
 204
 205 config ZONE_DMA
 206         bool
 207
 208 config NEED_DMA_MAP_STATE
 209        def_bool y
 210
 211 config ARCH_SUPPORTS_UPROBES
 212         def_bool y
 213
 214 config ARCH_HAS_DMA_SET_COHERENT_MASK
 215         bool
 216
 217 config GENERIC_ISA_DMA
 218         bool
 219
 220 config FIQ
 221         bool
 222
 223 config NEED_RET_TO_USER
 224         bool
 225
 226 config ARCH_MTD_XIP
 227         bool
 228
 229 config VECTORS_BASE
 230         hex
 231         default 0xffff0000 if MMU || CPU_HIGH_VECTOR
 232         default DRAM_BASE if REMAP_VECTORS_TO_RAM
 233         default 0x00000000
 234         help
 235           The base address of exception vectors.  This must be two pages
 236           in size.
 237
 238 config ARM_PATCH_PHYS_VIRT
 239         bool "Patch physical to virtual translations at runtime" if EMBEDDED
 240         default y
 241         depends on !XIP_KERNEL && MMU
 242         help
 243           Patch phys-to-virt and virt-to-phys translation functions at
 244           boot and module load time according to the position of the
 245           kernel in system memory.
 246
 247           This can only be used with non-XIP MMU kernels where the base
 248           of physical memory is at a 16MB boundary.
 249
 250           Only disable this option if you know that you do not require
 251           this feature (eg, building a kernel for a single machine) and
 252           you need to shrink the kernel to the minimal size.
 253
 254 config NEED_MACH_IO_H
 255         bool
 256         help
 257           Select this when mach/io.h is required to provide special
 258           definitions for this platform.  The need for mach/io.h should
 259           be avoided when possible.
 260
 261 config NEED_MACH_MEMORY_H
 262         bool
 263         help
 264           Select this when mach/memory.h is required to provide special
 265           definitions for this platform.  The need for mach/memory.h should
 266           be avoided when possible.
 267
 268 config PHYS_OFFSET
 269         hex "Physical address of main memory" if MMU
 270         depends on !ARM_PATCH_PHYS_VIRT
 271         default DRAM_BASE if !MMU
 272         default 0x00000000 if ARCH_EBSA110 || \
 273                         ARCH_FOOTBRIDGE || \
 274                         ARCH_INTEGRATOR || \
 275                         ARCH_IOP13XX || \
 276                         ARCH_KS8695 || \
 277                         (ARCH_REALVIEW && !REALVIEW_HIGH_PHYS_OFFSET)
 278         default 0x10000000 if ARCH_OMAP1 || ARCH_RPC
 279         default 0x20000000 if ARCH_S5PV210
 280         default 0x70000000 if REALVIEW_HIGH_PHYS_OFFSET
 281         default 0xc0000000 if ARCH_SA1100
 282         help
 283           Please provide the physical address corresponding to the
 284           location of main memory in your system.
 285
 286 config GENERIC_BUG
 287         def_bool y
 288         depends on BUG
 289
 290 config PGTABLE_LEVELS
 291         int
 292         default 3 if ARM_LPAE
 293         default 2
 294
 295 source "init/Kconfig"
 296
 297 source "kernel/Kconfig.freezer"
 298
 299 menu "System Type"
 300
 301 config MMU
 302         bool "MMU-based Paged Memory Management Support"
 303         default y
 304         help
 305           Select if you want MMU-based virtualised addressing space
 306           support by paged memory management. If unsure, say 'Y'.
 307
 308 config ARCH_MMAP_RND_BITS_MIN
 309         default 8
 310
 311 config ARCH_MMAP_RND_BITS_MAX
 312         default 14 if PAGE_OFFSET=0x40000000
 313         default 15 if PAGE_OFFSET=0x80000000
 314         default 16
 315
 316 #
 317 # The "ARM system type" choice list is ordered alphabetically by option
 318 # text.  Please add new entries in the option alphabetic order.
 319 #
 320 choice
 321         prompt "ARM system type"
 322         default ARM_SINGLE_ARMV7M if !MMU
 323         default ARCH_MULTIPLATFORM if MMU
 324
 325 config ARCH_MULTIPLATFORM
 326         bool "Allow multiple platforms to be selected"
 327         depends on MMU
 328         select ARCH_WANT_OPTIONAL_GPIOLIB
 329         select ARM_HAS_SG_CHAIN
 330         select ARM_PATCH_PHYS_VIRT
 331         select AUTO_ZRELADDR
 332         select CLKSRC_OF
 333         select COMMON_CLK
 334         select GENERIC_CLOCKEVENTS
 335         select MIGHT_HAVE_PCI
 336         select MULTI_IRQ_HANDLER
 337         select SPARSE_IRQ
 338         select USE_OF
 339
 340 config ARM_SINGLE_ARMV7M
 341         bool "ARMv7-M based platforms (Cortex-M0/M3/M4)"
 342         depends on !MMU
 343         select ARCH_WANT_OPTIONAL_GPIOLIB
 344         select ARM_NVIC
 345         select AUTO_ZRELADDR
 346         select CLKSRC_OF
 347         select COMMON_CLK
 348         select CPU_V7M
 349         select GENERIC_CLOCKEVENTS
 350         select NO_IOPORT_MAP
 351         select SPARSE_IRQ
 352         select USE_OF
 353
 354
 355 config ARCH_CLPS711X
 356         bool "Cirrus Logic CLPS711x/EP721x/EP731x-based"
 357         select ARCH_REQUIRE_GPIOLIB
 358         select AUTO_ZRELADDR
 359         select CLKSRC_MMIO
 360         select COMMON_CLK
 361         select CPU_ARM720T
 362         select GENERIC_CLOCKEVENTS
 363         select MFD_SYSCON
 364         select SOC_BUS
 365         help
 366           Support for Cirrus Logic 711x/721x/731x based boards.
 367
 368 config ARCH_GEMINI
 369         bool "Cortina Systems Gemini"
 370         select ARCH_REQUIRE_GPIOLIB
 371         select CLKSRC_MMIO
 372         select CPU_FA526
 373         select GENERIC_CLOCKEVENTS
 374         help
 375           Support for the Cortina Systems Gemini family SoCs
 376
 377 config ARCH_EBSA110
 378         bool "EBSA-110"
 379         select ARCH_USES_GETTIMEOFFSET
 380         select CPU_SA110
 381         select ISA
 382         select NEED_MACH_IO_H
 383         select NEED_MACH_MEMORY_H
 384         select NO_IOPORT_MAP
 385         help
 386           This is an evaluation board for the StrongARM processor available
 387           from Digital. It has limited hardware on-board, including an
 388           Ethernet interface, two PCMCIA sockets, two serial ports and a
 389           parallel port.
 390
 391 config ARCH_EP93XX
 392         bool "EP93xx-based"
 393         select ARCH_HAS_HOLES_MEMORYMODEL
 394         select ARCH_REQUIRE_GPIOLIB
 395         select ARM_AMBA
 396         select ARM_PATCH_PHYS_VIRT
 397         select ARM_VIC
 398         select AUTO_ZRELADDR
 399         select CLKDEV_LOOKUP
 400         select CLKSRC_MMIO
 401         select CPU_ARM920T
 402         select GENERIC_CLOCKEVENTS
 403         help
 404           This enables support for the Cirrus EP93xx series of CPUs.
 405
 406 config ARCH_FOOTBRIDGE
 407         bool "FootBridge"
 408         select CPU_SA110
 409         select FOOTBRIDGE
 410         select GENERIC_CLOCKEVENTS
 411         select HAVE_IDE
 412         select NEED_MACH_IO_H if !MMU
 413         select NEED_MACH_MEMORY_H
 414         help
 415           Support for systems based on the DC21285 companion chip
 416           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
 417
 418 config ARCH_NETX
 419         bool "Hilscher NetX based"
 420         select ARM_VIC
 421         select CLKSRC_MMIO
 422         select CPU_ARM926T
 423         select GENERIC_CLOCKEVENTS
 424         help
 425           This enables support for systems based on the Hilscher NetX Soc
 426
 427 config ARCH_IOP13XX
 428         bool "IOP13xx-based"
 429         depends on MMU
 430         select CPU_XSC3
 431         select NEED_MACH_MEMORY_H
 432         select NEED_RET_TO_USER
 433         select PCI
 434         select PLAT_IOP
 435         select VMSPLIT_1G
 436         select SPARSE_IRQ
 437         help
 438           Support for Intel's IOP13XX (XScale) family of processors.
 439
 440 config ARCH_IOP32X
 441         bool "IOP32x-based"
 442         depends on MMU
 443         select ARCH_REQUIRE_GPIOLIB
 444         select CPU_XSCALE
 445         select GPIO_IOP
 446         select NEED_RET_TO_USER
 447         select PCI
 448         select PLAT_IOP
 449         help
 450           Support for Intel's 80219 and IOP32X (XScale) family of
 451           processors.
 452
 453 config ARCH_IOP33X
 454         bool "IOP33x-based"
 455         depends on MMU
 456         select ARCH_REQUIRE_GPIOLIB
 457         select CPU_XSCALE
 458         select GPIO_IOP
 459         select NEED_RET_TO_USER
 460         select PCI
 461         select PLAT_IOP
 462         help
 463           Support for Intel's IOP33X (XScale) family of processors.
 464
 465 config ARCH_IXP4XX
 466         bool "IXP4xx-based"
 467         depends on MMU
 468         select ARCH_HAS_DMA_SET_COHERENT_MASK
 469         select ARCH_REQUIRE_GPIOLIB
 470         select ARCH_SUPPORTS_BIG_ENDIAN
 471         select CLKSRC_MMIO
 472         select CPU_XSCALE
 473         select DMABOUNCE if PCI
 474         select GENERIC_CLOCKEVENTS
 475         select MIGHT_HAVE_PCI
 476         select NEED_MACH_IO_H
 477         select USB_EHCI_BIG_ENDIAN_DESC
 478         select USB_EHCI_BIG_ENDIAN_MMIO
 479         help
 480           Support for Intel's IXP4XX (XScale) family of processors.
 481
 482 config ARCH_DOVE
 483         bool "Marvell Dove"
 484         select ARCH_REQUIRE_GPIOLIB
 485         select CPU_PJ4
 486         select GENERIC_CLOCKEVENTS
 487         select MIGHT_HAVE_PCI
 488         select MULTI_IRQ_HANDLER
 489         select MVEBU_MBUS
 490         select PINCTRL
 491         select PINCTRL_DOVE
 492         select PLAT_ORION_LEGACY
 493         select SPARSE_IRQ
 494         select PM_GENERIC_DOMAINS if PM
 495         help
 496           Support for the Marvell Dove SoC 88AP510
 497
 498 config ARCH_KS8695
 499         bool "Micrel/Kendin KS8695"
 500         select ARCH_REQUIRE_GPIOLIB
 501         select CLKSRC_MMIO
 502         select CPU_ARM922T
 503         select GENERIC_CLOCKEVENTS
 504         select NEED_MACH_MEMORY_H
 505         help
 506           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
 507           System-on-Chip devices.
 508
 509 config ARCH_W90X900
 510         bool "Nuvoton W90X900 CPU"
 511         select ARCH_REQUIRE_GPIOLIB
 512         select CLKDEV_LOOKUP
 513         select CLKSRC_MMIO
 514         select CPU_ARM926T
 515         select GENERIC_CLOCKEVENTS
 516         help
 517           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
 518           At present, the w90x900 has been renamed nuc900, regarding
 519           the ARM series product line, you can login the following
 520           link address to know more.
 521
 522           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
 523                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
 524
 525 config ARCH_LPC32XX
 526         bool "NXP LPC32XX"
 527         select ARCH_REQUIRE_GPIOLIB
 528         select ARM_AMBA
 529         select CLKDEV_LOOKUP
 530         select CLKSRC_LPC32XX
 531         select COMMON_CLK
 532         select CPU_ARM926T
 533         select GENERIC_CLOCKEVENTS
 534         select USE_OF
 535         help
 536           Support for the NXP LPC32XX family of processors
 537
 538 config ARCH_PXA
 539         bool "PXA2xx/PXA3xx-based"
 540         depends on MMU
 541         select ARCH_MTD_XIP
 542         select ARCH_REQUIRE_GPIOLIB
 543         select ARM_CPU_SUSPEND if PM
 544         select AUTO_ZRELADDR
 545         select COMMON_CLK
 546         select CLKDEV_LOOKUP
 547         select CLKSRC_PXA
 548         select CLKSRC_MMIO
 549         select CLKSRC_OF
 550         select CPU_XSCALE if !CPU_XSC3
 551         select GENERIC_CLOCKEVENTS
 552         select GPIO_PXA
 553         select HAVE_IDE
 554         select IRQ_DOMAIN
 555         select MULTI_IRQ_HANDLER
 556         select PLAT_PXA
 557         select SPARSE_IRQ
 558         help
 559           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
 560
 561 config ARCH_RPC
 562         bool "RiscPC"
 563         depends on MMU
 564         select ARCH_ACORN
 565         select ARCH_MAY_HAVE_PC_FDC
 566         select ARCH_SPARSEMEM_ENABLE
 567         select ARCH_USES_GETTIMEOFFSET
 568         select CPU_SA110
 569         select FIQ
 570         select HAVE_IDE
 571         select HAVE_PATA_PLATFORM
 572         select ISA_DMA_API
 573         select NEED_MACH_IO_H
 574         select NEED_MACH_MEMORY_H
 575         select NO_IOPORT_MAP
 576         help
 577           On the Acorn Risc-PC, Linux can support the internal IDE disk and
 578           CD-ROM interface, serial and parallel port, and the floppy drive.
 579
 580 config ARCH_SA1100
 581         bool "SA1100-based"
 582         select ARCH_MTD_XIP
 583         select ARCH_REQUIRE_GPIOLIB
 584         select ARCH_SPARSEMEM_ENABLE
 585         select CLKDEV_LOOKUP
 586         select CLKSRC_MMIO
 587         select CLKSRC_PXA
 588         select CLKSRC_OF if OF
 589         select CPU_FREQ
 590         select CPU_SA1100
 591         select GENERIC_CLOCKEVENTS
 592         select HAVE_IDE
 593         select IRQ_DOMAIN
 594         select ISA
 595         select MULTI_IRQ_HANDLER
 596         select NEED_MACH_MEMORY_H
 597         select SPARSE_IRQ
 598         help
 599           Support for StrongARM 11x0 based boards.
 600
 601 config ARCH_S3C24XX
 602         bool "Samsung S3C24XX SoCs"
 603         select ARCH_REQUIRE_GPIOLIB
 604         select ATAGS
 605         select CLKDEV_LOOKUP
 606         select CLKSRC_SAMSUNG_PWM
 607         select GENERIC_CLOCKEVENTS
 608         select GPIO_SAMSUNG
 609         select HAVE_S3C2410_I2C if I2C
 610         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 611         select HAVE_S3C_RTC if RTC_CLASS
 612         select MULTI_IRQ_HANDLER
 613         select NEED_MACH_IO_H
 614         select SAMSUNG_ATAGS
 615         help
 616           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
 617           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
 618           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
 619           Samsung SMDK2410 development board (and derivatives).
 620
 621 config ARCH_DAVINCI
 622         bool "TI DaVinci"
 623         select ARCH_HAS_HOLES_MEMORYMODEL
 624         select ARCH_REQUIRE_GPIOLIB
 625         select CLKDEV_LOOKUP
 626         select CPU_ARM926T
 627         select GENERIC_ALLOCATOR
 628         select GENERIC_CLOCKEVENTS
 629         select GENERIC_IRQ_CHIP
 630         select HAVE_IDE
 631         select USE_OF
 632         select ZONE_DMA
 633         help
 634           Support for TI's DaVinci platform.
 635
 636 config ARCH_OMAP1
 637         bool "TI OMAP1"
 638         depends on MMU
 639         select ARCH_HAS_HOLES_MEMORYMODEL
 640         select ARCH_OMAP
 641         select ARCH_REQUIRE_GPIOLIB
 642         select CLKDEV_LOOKUP
 643         select CLKSRC_MMIO
 644         select GENERIC_CLOCKEVENTS
 645         select GENERIC_IRQ_CHIP
 646         select HAVE_IDE
 647         select IRQ_DOMAIN
 648         select MULTI_IRQ_HANDLER
 649         select NEED_MACH_IO_H if PCCARD
 650         select NEED_MACH_MEMORY_H
 651         select SPARSE_IRQ
 652         help
 653           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
 654
 655 endchoice
 656
 657 menu "Multiple platform selection"
 658         depends on ARCH_MULTIPLATFORM
 659
 660 comment "CPU Core family selection"
 661
 662 config ARCH_MULTI_V4
 663         bool "ARMv4 based platforms (FA526)"
 664         depends on !ARCH_MULTI_V6_V7
 665         select ARCH_MULTI_V4_V5
 666         select CPU_FA526
 667
 668 config ARCH_MULTI_V4T
 669         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
 670         depends on !ARCH_MULTI_V6_V7
 671         select ARCH_MULTI_V4_V5
 672         select CPU_ARM920T if !(CPU_ARM7TDMI || CPU_ARM720T || \
 673                 CPU_ARM740T || CPU_ARM9TDMI || CPU_ARM922T || \
 674                 CPU_ARM925T || CPU_ARM940T)
 675
 676 config ARCH_MULTI_V5
 677         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
 678         depends on !ARCH_MULTI_V6_V7
 679         select ARCH_MULTI_V4_V5
 680         select CPU_ARM926T if !(CPU_ARM946E || CPU_ARM1020 || \
 681                 CPU_ARM1020E || CPU_ARM1022 || CPU_ARM1026 || \
 682                 CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_FEROCEON)
 683
 684 config ARCH_MULTI_V4_V5
 685         bool
 686
 687 config ARCH_MULTI_V6
 688         bool "ARMv6 based platforms (ARM11)"
 689         select ARCH_MULTI_V6_V7
 690         select CPU_V6K
 691
 692 config ARCH_MULTI_V7
 693         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
 694         default y
 695         select ARCH_MULTI_V6_V7
 696         select CPU_V7
 697         select HAVE_SMP
 698
 699 config ARCH_MULTI_V6_V7
 700         bool
 701         select MIGHT_HAVE_CACHE_L2X0
 702
 703 config ARCH_MULTI_CPU_AUTO
 704         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
 705         select ARCH_MULTI_V5
 706
 707 endmenu
 708
 709 config ARCH_VIRT
 710         bool "Dummy Virtual Machine"
 711         depends on ARCH_MULTI_V7
 712         select ARM_AMBA
 713         select ARM_GIC
 714         select ARM_GIC_V2M if PCI_MSI
 715         select ARM_GIC_V3
 716         select ARM_PSCI
 717         select HAVE_ARM_ARCH_TIMER
 718
 719 #
 720 # This is sorted alphabetically by mach-* pathname.  However, plat-*
 721 # Kconfigs may be included either alphabetically (according to the
 722 # plat- suffix) or along side the corresponding mach-* source.
 723 #
 724 source "arch/arm/mach-mvebu/Kconfig"
 725
 726 source "arch/arm/mach-alpine/Kconfig"
 727
 728 source "arch/arm/mach-artpec/Kconfig"
 729
 730 source "arch/arm/mach-asm9260/Kconfig"
 731
 732 source "arch/arm/mach-at91/Kconfig"
 733
 734 source "arch/arm/mach-axxia/Kconfig"
 735
 736 source "arch/arm/mach-bcm/Kconfig"
 737
 738 source "arch/arm/mach-berlin/Kconfig"
 739
 740 source "arch/arm/mach-clps711x/Kconfig"
 741
 742 source "arch/arm/mach-cns3xxx/Kconfig"
 743
 744 source "arch/arm/mach-davinci/Kconfig"
 745
 746 source "arch/arm/mach-digicolor/Kconfig"
 747
 748 source "arch/arm/mach-dove/Kconfig"
 749
 750 source "arch/arm/mach-ep93xx/Kconfig"
 751
 752 source "arch/arm/mach-footbridge/Kconfig"
 753
 754 source "arch/arm/mach-gemini/Kconfig"
 755
 756 source "arch/arm/mach-highbank/Kconfig"
 757
 758 source "arch/arm/mach-hisi/Kconfig"
 759
 760 source "arch/arm/mach-integrator/Kconfig"
 761
 762 source "arch/arm/mach-iop32x/Kconfig"
 763
 764 source "arch/arm/mach-iop33x/Kconfig"
 765
 766 source "arch/arm/mach-iop13xx/Kconfig"
 767
 768 source "arch/arm/mach-ixp4xx/Kconfig"
 769
 770 source "arch/arm/mach-keystone/Kconfig"
 771
 772 source "arch/arm/mach-ks8695/Kconfig"
 773
 774 source "arch/arm/mach-meson/Kconfig"
 775
 776 source "arch/arm/mach-moxart/Kconfig"
 777
 778 source "arch/arm/mach-mv78xx0/Kconfig"
 779
 780 source "arch/arm/mach-imx/Kconfig"
 781
 782 source "arch/arm/mach-mediatek/Kconfig"
 783
 784 source "arch/arm/mach-mxs/Kconfig"
 785
 786 source "arch/arm/mach-netx/Kconfig"
 787
 788 source "arch/arm/mach-nomadik/Kconfig"
 789
 790 source "arch/arm/mach-nspire/Kconfig"
 791
 792 source "arch/arm/plat-omap/Kconfig"
 793
 794 source "arch/arm/mach-omap1/Kconfig"
 795
 796 source "arch/arm/mach-omap2/Kconfig"
 797
 798 source "arch/arm/mach-orion5x/Kconfig"
 799
 800 source "arch/arm/mach-picoxcell/Kconfig"
 801
 802 source "arch/arm/mach-pxa/Kconfig"
 803 source "arch/arm/plat-pxa/Kconfig"
 804
 805 source "arch/arm/mach-mmp/Kconfig"
 806
 807 source "arch/arm/mach-oxnas/Kconfig"
 808
 809 source "arch/arm/mach-qcom/Kconfig"
 810
 811 source "arch/arm/mach-realview/Kconfig"
 812
 813 source "arch/arm/mach-rockchip/Kconfig"
 814
 815 source "arch/arm/mach-sa1100/Kconfig"
 816
 817 source "arch/arm/mach-socfpga/Kconfig"
 818
 819 source "arch/arm/mach-spear/Kconfig"
 820
 821 source "arch/arm/mach-sti/Kconfig"
 822
 823 source "arch/arm/mach-s3c24xx/Kconfig"
 824
 825 source "arch/arm/mach-s3c64xx/Kconfig"
 826
 827 source "arch/arm/mach-s5pv210/Kconfig"
 828
 829 source "arch/arm/mach-exynos/Kconfig"
 830 source "arch/arm/plat-samsung/Kconfig"
 831
 832 source "arch/arm/mach-shmobile/Kconfig"
 833
 834 source "arch/arm/mach-sunxi/Kconfig"
 835
 836 source "arch/arm/mach-prima2/Kconfig"
 837
 838 source "arch/arm/mach-tango/Kconfig"
 839
 840 source "arch/arm/mach-tegra/Kconfig"
 841
 842 source "arch/arm/mach-u300/Kconfig"
 843
 844 source "arch/arm/mach-uniphier/Kconfig"
 845
 846 source "arch/arm/mach-ux500/Kconfig"
 847
 848 source "arch/arm/mach-versatile/Kconfig"
 849
 850 source "arch/arm/mach-vexpress/Kconfig"
 851 source "arch/arm/plat-versatile/Kconfig"
 852
 853 source "arch/arm/mach-vt8500/Kconfig"
 854
 855 source "arch/arm/mach-w90x900/Kconfig"
 856
 857 source "arch/arm/mach-zx/Kconfig"
 858
 859 source "arch/arm/mach-zynq/Kconfig"
 860
 861 # ARMv7-M architecture
 862 config ARCH_EFM32
 863         bool "Energy Micro efm32"
 864         depends on ARM_SINGLE_ARMV7M
 865         select ARCH_REQUIRE_GPIOLIB
 866         help
 867           Support for Energy Micro's (now Silicon Labs) efm32 Giant Gecko
 868           processors.
 869
 870 config ARCH_LPC18XX
 871         bool "NXP LPC18xx/LPC43xx"
 872         depends on ARM_SINGLE_ARMV7M
 873         select ARCH_HAS_RESET_CONTROLLER
 874         select ARM_AMBA
 875         select CLKSRC_LPC32XX
 876         select PINCTRL
 877         help
 878           Support for NXP's LPC18xx Cortex-M3 and LPC43xx Cortex-M4
 879           high performance microcontrollers.
 880
 881 config ARCH_STM32
 882         bool "STMicrolectronics STM32"
 883         depends on ARM_SINGLE_ARMV7M
 884         select ARCH_HAS_RESET_CONTROLLER
 885         select ARMV7M_SYSTICK
 886         select CLKSRC_STM32
 887         select PINCTRL
 888         select RESET_CONTROLLER
 889         help
 890           Support for STMicroelectronics STM32 processors.
 891
 892 config MACH_STM32F429
 893         bool "STMicrolectronics STM32F429"
 894         depends on ARCH_STM32
 895         default y
 896
 897 config ARCH_MPS2
 898         bool "ARM MPS2 paltform"
 899         depends on ARM_SINGLE_ARMV7M
 900         select ARM_AMBA
 901         select CLKSRC_MPS2
 902         help
 903           Support for Cortex-M Prototyping System (or V2M-MPS2) which comes
 904           with a range of available cores like Cortex-M3/M4/M7.
 905
 906           Please, note that depends which Application Note is used memory map
 907           for the platform may vary, so adjustment of RAM base might be needed.
 908
 909 # Definitions to make life easier
 910 config ARCH_ACORN
 911         bool
 912
 913 config PLAT_IOP
 914         bool
 915         select GENERIC_CLOCKEVENTS
 916
 917 config PLAT_ORION
 918         bool
 919         select CLKSRC_MMIO
 920         select COMMON_CLK
 921         select GENERIC_IRQ_CHIP
 922         select IRQ_DOMAIN
 923
 924 config PLAT_ORION_LEGACY
 925         bool
 926         select PLAT_ORION
 927
 928 config PLAT_PXA
 929         bool
 930
 931 config PLAT_VERSATILE
 932         bool
 933
 934 source "arch/arm/firmware/Kconfig"
 935
 936 source arch/arm/mm/Kconfig
 937
 938 config IWMMXT
 939         bool "Enable iWMMXt support"
 940         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4 || CPU_PJ4B
 941         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4 || CPU_PJ4B
 942         help
 943           Enable support for iWMMXt context switching at run time if
 944           running on a CPU that supports it.
 945
 946 config MULTI_IRQ_HANDLER
 947         bool
 948         help
 949           Allow each machine to specify it's own IRQ handler at run time.
 950
 951 if !MMU
 952 source "arch/arm/Kconfig-nommu"
 953 endif
 954
 955 config PJ4B_ERRATA_4742
 956         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
 957         depends on CPU_PJ4B && MACH_ARMADA_370
 958         default y
 959         help
 960           When coming out of either a Wait for Interrupt (WFI) or a Wait for
 961           Event (WFE) IDLE states, a specific timing sensitivity exists between
 962           the retiring WFI/WFE instructions and the newly issued subsequent
 963           instructions.  This sensitivity can result in a CPU hang scenario.
 964           Workaround:
 965           The software must insert either a Data Synchronization Barrier (DSB)
 966           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
 967           instruction
 968
 969 config ARM_ERRATA_326103
 970         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
 971         depends on CPU_V6
 972         help
 973           Executing a SWP instruction to read-only memory does not set bit 11
 974           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
 975           treat the access as a read, preventing a COW from occurring and
 976           causing the faulting task to livelock.
 977
 978 config ARM_ERRATA_411920
 979         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
 980         depends on CPU_V6 || CPU_V6K
 981         help
 982           Invalidation of the Instruction Cache operation can
 983           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
 984           It does not affect the MPCore. This option enables the ARM Ltd.
 985           recommended workaround.
 986
 987 config ARM_ERRATA_430973
 988         bool "ARM errata: Stale prediction on replaced interworking branch"
 989         depends on CPU_V7
 990         help
 991           This option enables the workaround for the 430973 Cortex-A8
 992           r1p* erratum. If a code sequence containing an ARM/Thumb
 993           interworking branch is replaced with another code sequence at the
 994           same virtual address, whether due to self-modifying code or virtual
 995           to physical address re-mapping, Cortex-A8 does not recover from the
 996           stale interworking branch prediction. This results in Cortex-A8
 997           executing the new code sequence in the incorrect ARM or Thumb state.
 998           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
 999           and also flushes the branch target cache at every context switch.
1000           Note that setting specific bits in the ACTLR register may not be
1001           available in non-secure mode.
1002
1003 config ARM_ERRATA_458693
1004         bool "ARM errata: Processor deadlock when a false hazard is created"
1005         depends on CPU_V7
1006         depends on !ARCH_MULTIPLATFORM
1007         help
1008           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
1009           erratum. For very specific sequences of memory operations, it is
1010           possible for a hazard condition intended for a cache line to instead
1011           be incorrectly associated with a different cache line. This false
1012           hazard might then cause a processor deadlock. The workaround enables
1013           the L1 caching of the NEON accesses and disables the PLD instruction
1014           in the ACTLR register. Note that setting specific bits in the ACTLR
1015           register may not be available in non-secure mode.
1016
1017 config ARM_ERRATA_460075
1018         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
1019         depends on CPU_V7
1020         depends on !ARCH_MULTIPLATFORM
1021         help
1022           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
1023           erratum. Any asynchronous access to the L2 cache may encounter a
1024           situation in which recent store transactions to the L2 cache are lost
1025           and overwritten with stale memory contents from external memory. The
1026           workaround disables the write-allocate mode for the L2 cache via the
1027           ACTLR register. Note that setting specific bits in the ACTLR register
1028           may not be available in non-secure mode.
1029
1030 config ARM_ERRATA_742230
1031         bool "ARM errata: DMB operation may be faulty"
1032         depends on CPU_V7 && SMP
1033         depends on !ARCH_MULTIPLATFORM
1034         help
1035           This option enables the workaround for the 742230 Cortex-A9
1036           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
1037           between two write operations may not ensure the correct visibility
1038           ordering of the two writes. This workaround sets a specific bit in
1039           the diagnostic register of the Cortex-A9 which causes the DMB
1040           instruction to behave as a DSB, ensuring the correct behaviour of
1041           the two writes.
1042
1043 config ARM_ERRATA_742231
1044         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1045         depends on CPU_V7 && SMP
1046         depends on !ARCH_MULTIPLATFORM
1047         help
1048           This option enables the workaround for the 742231 Cortex-A9
1049           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1050           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1051           accessing some data located in the same cache line, may get corrupted
1052           data due to bad handling of the address hazard when the line gets
1053           replaced from one of the CPUs at the same time as another CPU is
1054           accessing it. This workaround sets specific bits in the diagnostic
1055           register of the Cortex-A9 which reduces the linefill issuing
1056           capabilities of the processor.
1057
1058 config ARM_ERRATA_643719
1059         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
1060         depends on CPU_V7 && SMP
1061         default y
1062         help
1063           This option enables the workaround for the 643719 Cortex-A9 (prior to
1064           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
1065           register returns zero when it should return one. The workaround
1066           corrects this value, ensuring cache maintenance operations which use
1067           it behave as intended and avoiding data corruption.
1068
1069 config ARM_ERRATA_720789
1070         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1071         depends on CPU_V7
1072         help
1073           This option enables the workaround for the 720789 Cortex-A9 (prior to
1074           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1075           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1076           As a consequence of this erratum, some TLB entries which should be
1077           invalidated are not, resulting in an incoherency in the system page
1078           tables. The workaround changes the TLB flushing routines to invalidate
1079           entries regardless of the ASID.
1080
1081 config ARM_ERRATA_743622
1082         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1083         depends on CPU_V7
1084         depends on !ARCH_MULTIPLATFORM
1085         help
1086           This option enables the workaround for the 743622 Cortex-A9
1087           (r2p*) erratum. Under very rare conditions, a faulty
1088           optimisation in the Cortex-A9 Store Buffer may lead to data
1089           corruption. This workaround sets a specific bit in the diagnostic
1090           register of the Cortex-A9 which disables the Store Buffer
1091           optimisation, preventing the defect from occurring. This has no
1092           visible impact on the overall performance or power consumption of the
1093           processor.
1094
1095 config ARM_ERRATA_751472
1096         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1097         depends on CPU_V7
1098         depends on !ARCH_MULTIPLATFORM
1099         help
1100           This option enables the workaround for the 751472 Cortex-A9 (prior
1101           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1102           completion of a following broadcasted operation if the second
1103           operation is received by a CPU before the ICIALLUIS has completed,
1104           potentially leading to corrupted entries in the cache or TLB.
1105
1106 config ARM_ERRATA_754322
1107         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1108         depends on CPU_V7
1109         help
1110           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1111           r3p*) erratum. A speculative memory access may cause a page table walk
1112           which starts prior to an ASID switch but completes afterwards. This
1113           can populate the micro-TLB with a stale entry which may be hit with
1114           the new ASID. This workaround places two dsb instructions in the mm
1115           switching code so that no page table walks can cross the ASID switch.
1116
1117 config ARM_ERRATA_754327
1118         bool "ARM errata: no automatic Store Buffer drain"
1119         depends on CPU_V7 && SMP
1120         help
1121           This option enables the workaround for the 754327 Cortex-A9 (prior to
1122           r2p0) erratum. The Store Buffer does not have any automatic draining
1123           mechanism and therefore a livelock may occur if an external agent
1124           continuously polls a memory location waiting to observe an update.
1125           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1126           written polling loops from denying visibility of updates to memory.
1127
1128 config ARM_ERRATA_364296
1129         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1130         depends on CPU_V6
1131         help
1132           This options enables the workaround for the 364296 ARM1136
1133           r0p2 erratum (possible cache data corruption with
1134           hit-under-miss enabled). It sets the undocumented bit 31 in
1135           the auxiliary control register and the FI bit in the control
1136           register, thus disabling hit-under-miss without putting the
1137           processor into full low interrupt latency mode. ARM11MPCore
1138           is not affected.
1139
1140 config ARM_ERRATA_764369
1141         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1142         depends on CPU_V7 && SMP
1143         help
1144           This option enables the workaround for erratum 764369
1145           affecting Cortex-A9 MPCore with two or more processors (all
1146           current revisions). Under certain timing circumstances, a data
1147           cache line maintenance operation by MVA targeting an Inner
1148           Shareable memory region may fail to proceed up to either the
1149           Point of Coherency or to the Point of Unification of the
1150           system. This workaround adds a DSB instruction before the
1151           relevant cache maintenance functions and sets a specific bit
1152           in the diagnostic control register of the SCU.
1153
1154 config ARM_ERRATA_775420
1155        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1156        depends on CPU_V7
1157        help
1158          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1159          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1160          operation aborts with MMU exception, it might cause the processor
1161          to deadlock. This workaround puts DSB before executing ISB if
1162          an abort may occur on cache maintenance.
1163
1164 config ARM_ERRATA_798181
1165         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1166         depends on CPU_V7 && SMP
1167         help
1168           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1169           adequately shooting down all use of the old entries. This
1170           option enables the Linux kernel workaround for this erratum
1171           which sends an IPI to the CPUs that are running the same ASID
1172           as the one being invalidated.
1173
1174 config ARM_ERRATA_773022
1175         bool "ARM errata: incorrect instructions may be executed from loop buffer"
1176         depends on CPU_V7
1177         help
1178           This option enables the workaround for the 773022 Cortex-A15
1179           (up to r0p4) erratum. In certain rare sequences of code, the
1180           loop buffer may deliver incorrect instructions. This
1181           workaround disables the loop buffer to avoid the erratum.
1182
1183 endmenu
1184
1185 source "arch/arm/common/Kconfig"
1186
1187 menu "Bus support"
1188
1189 config ISA
1190         bool
1191         help
1192           Find out whether you have ISA slots on your motherboard.  ISA is the
1193           name of a bus system, i.e. the way the CPU talks to the other stuff
1194           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1195           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1196           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1197
1198 # Select ISA DMA controller support
1199 config ISA_DMA
1200         bool
1201         select ISA_DMA_API
1202
1203 # Select ISA DMA interface
1204 config ISA_DMA_API
1205         bool
1206
1207 config PCI
1208         bool "PCI support" if MIGHT_HAVE_PCI
1209         help
1210           Find out whether you have a PCI motherboard. PCI is the name of a
1211           bus system, i.e. the way the CPU talks to the other stuff inside
1212           your box. Other bus systems are ISA, EISA, MicroChannel (MCA) or
1213           VESA. If you have PCI, say Y, otherwise N.
1214
1215 config PCI_DOMAINS
1216         bool
1217         depends on PCI
1218
1219 config PCI_DOMAINS_GENERIC
1220         def_bool PCI_DOMAINS
1221
1222 config PCI_NANOENGINE
1223         bool "BSE nanoEngine PCI support"
1224         depends on SA1100_NANOENGINE
1225         help
1226           Enable PCI on the BSE nanoEngine board.
1227
1228 config PCI_SYSCALL
1229         def_bool PCI
1230
1231 config PCI_HOST_ITE8152
1232         bool
1233         depends on PCI && MACH_ARMCORE
1234         default y
1235         select DMABOUNCE
1236
1237 source "drivers/pci/Kconfig"
1238
1239 source "drivers/pcmcia/Kconfig"
1240
1241 endmenu
1242
1243 menu "Kernel Features"
1244
1245 config HAVE_SMP
1246         bool
1247         help
1248           This option should be selected by machines which have an SMP-
1249           capable CPU.
1250
1251           The only effect of this option is to make the SMP-related
1252           options available to the user for configuration.
1253
1254 config SMP
1255         bool "Symmetric Multi-Processing"
1256         depends on CPU_V6K || CPU_V7
1257         depends on GENERIC_CLOCKEVENTS
1258         depends on HAVE_SMP
1259         depends on MMU || ARM_MPU
1260         select IRQ_WORK
1261         help
1262           This enables support for systems with more than one CPU. If you have
1263           a system with only one CPU, say N. If you have a system with more
1264           than one CPU, say Y.
1265
1266           If you say N here, the kernel will run on uni- and multiprocessor
1267           machines, but will use only one CPU of a multiprocessor machine. If
1268           you say Y here, the kernel will run on many, but not all,
1269           uniprocessor machines. On a uniprocessor machine, the kernel
1270           will run faster if you say N here.
1271
1272           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1273           <file:Documentation/nmi_watchdog.txt> and the SMP-HOWTO available at
1274           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1275
1276           If you don't know what to do here, say N.
1277
1278 config SMP_ON_UP
1279         bool "Allow booting SMP kernel on uniprocessor systems"
1280         depends on SMP && !XIP_KERNEL && MMU
1281         default y
1282         help
1283           SMP kernels contain instructions which fail on non-SMP processors.
1284           Enabling this option allows the kernel to modify itself to make
1285           these instructions safe.  Disabling it allows about 1K of space
1286           savings.
1287
1288           If you don't know what to do here, say Y.
1289
1290 config ARM_CPU_TOPOLOGY
1291         bool "Support cpu topology definition"
1292         depends on SMP && CPU_V7
1293         default y
1294         help
1295           Support ARM cpu topology definition. The MPIDR register defines
1296           affinity between processors which is then used to describe the cpu
1297           topology of an ARM System.
1298
1299 config SCHED_MC
1300         bool "Multi-core scheduler support"
1301         depends on ARM_CPU_TOPOLOGY
1302         help
1303           Multi-core scheduler support improves the CPU scheduler's decision
1304           making when dealing with multi-core CPU chips at a cost of slightly
1305           increased overhead in some places. If unsure say N here.
1306
1307 config SCHED_SMT
1308         bool "SMT scheduler support"
1309         depends on ARM_CPU_TOPOLOGY
1310         help
1311           Improves the CPU scheduler's decision making when dealing with
1312           MultiThreading at a cost of slightly increased overhead in some
1313           places. If unsure say N here.
1314
1315 config HAVE_ARM_SCU
1316         bool
1317         help
1318           This option enables support for the ARM system coherency unit
1319
1320 config HAVE_ARM_ARCH_TIMER
1321         bool "Architected timer support"
1322         depends on CPU_V7
1323         select ARM_ARCH_TIMER
1324         select GENERIC_CLOCKEVENTS
1325         help
1326           This option enables support for the ARM architected timer
1327
1328 config HAVE_ARM_TWD
1329         bool
1330         select CLKSRC_OF if OF
1331         help
1332           This options enables support for the ARM timer and watchdog unit
1333
1334 config MCPM
1335         bool "Multi-Cluster Power Management"
1336         depends on CPU_V7 && SMP
1337         help
1338           This option provides the common power management infrastructure
1339           for (multi-)cluster based systems, such as big.LITTLE based
1340           systems.
1341
1342 config MCPM_QUAD_CLUSTER
1343         bool
1344         depends on MCPM
1345         help
1346           To avoid wasting resources unnecessarily, MCPM only supports up
1347           to 2 clusters by default.
1348           Platforms with 3 or 4 clusters that use MCPM must select this
1349           option to allow the additional clusters to be managed.
1350
1351 config BIG_LITTLE
1352         bool "big.LITTLE support (Experimental)"
1353         depends on CPU_V7 && SMP
1354         select MCPM
1355         help
1356           This option enables support selections for the big.LITTLE
1357           system architecture.
1358
1359 config BL_SWITCHER
1360         bool "big.LITTLE switcher support"
1361         depends on BIG_LITTLE && MCPM && HOTPLUG_CPU && ARM_GIC
1362         select CPU_PM
1363         help
1364           The big.LITTLE "switcher" provides the core functionality to
1365           transparently handle transition between a cluster of A15's
1366           and a cluster of A7's in a big.LITTLE system.
1367
1368 config BL_SWITCHER_DUMMY_IF
1369         tristate "Simple big.LITTLE switcher user interface"
1370         depends on BL_SWITCHER && DEBUG_KERNEL
1371         help
1372           This is a simple and dummy char dev interface to control
1373           the big.LITTLE switcher core code.  It is meant for
1374           debugging purposes only.
1375
1376 choice
1377         prompt "Memory split"
1378         depends on MMU
1379         default VMSPLIT_3G
1380         help
1381           Select the desired split between kernel and user memory.
1382
1383           If you are not absolutely sure what you are doing, leave this
1384           option alone!
1385
1386         config VMSPLIT_3G
1387                 bool "3G/1G user/kernel split"
1388         config VMSPLIT_3G_OPT
1389                 bool "3G/1G user/kernel split (for full 1G low memory)"
1390         config VMSPLIT_2G
1391                 bool "2G/2G user/kernel split"
1392         config VMSPLIT_1G
1393                 bool "1G/3G user/kernel split"
1394 endchoice
1395
1396 config PAGE_OFFSET
1397         hex
1398         default PHYS_OFFSET if !MMU
1399         default 0x40000000 if VMSPLIT_1G
1400         default 0x80000000 if VMSPLIT_2G
1401         default 0xB0000000 if VMSPLIT_3G_OPT
1402         default 0xC0000000
1403
1404 config NR_CPUS
1405         int "Maximum number of CPUs (2-32)"
1406         range 2 32
1407         depends on SMP
1408         default "4"
1409
1410 config HOTPLUG_CPU
1411         bool "Support for hot-pluggable CPUs"
1412         depends on SMP
1413         help
1414           Say Y here to experiment with turning CPUs off and on.  CPUs
1415           can be controlled through /sys/devices/system/cpu.
1416
1417 config ARM_PSCI
1418         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1419         depends on HAVE_ARM_SMCCC
1420         select ARM_PSCI_FW
1421         help
1422           Say Y here if you want Linux to communicate with system firmware
1423           implementing the PSCI specification for CPU-centric power
1424           management operations described in ARM document number ARM DEN
1425           0022A ("Power State Coordination Interface System Software on
1426           ARM processors").
1427
1428 # The GPIO number here must be sorted by descending number. In case of
1429 # a multiplatform kernel, we just want the highest value required by the
1430 # selected platforms.
1431 config ARCH_NR_GPIO
1432         int
1433         default 1024 if ARCH_BRCMSTB || ARCH_SHMOBILE || ARCH_TEGRA || \
1434                 ARCH_ZYNQ
1435         default 512 if ARCH_EXYNOS || ARCH_KEYSTONE || SOC_OMAP5 || \
1436                 SOC_DRA7XX || ARCH_S3C24XX || ARCH_S3C64XX || ARCH_S5PV210
1437         default 416 if ARCH_SUNXI
1438         default 392 if ARCH_U8500
1439         default 352 if ARCH_VT8500
1440         default 288 if ARCH_ROCKCHIP
1441         default 264 if MACH_H4700
1442         default 0
1443         help
1444           Maximum number of GPIOs in the system.
1445
1446           If unsure, leave the default value.
1447
1448 source kernel/Kconfig.preempt
1449
1450 config HZ_FIXED
1451         int
1452         default 200 if ARCH_EBSA110 || ARCH_S3C24XX || \
1453                 ARCH_S5PV210 || ARCH_EXYNOS4
1454         default 128 if SOC_AT91RM9200
1455         default 0
1456
1457 choice
1458         depends on HZ_FIXED = 0
1459         prompt "Timer frequency"
1460
1461 config HZ_100
1462         bool "100 Hz"
1463
1464 config HZ_200
1465         bool "200 Hz"
1466
1467 config HZ_250
1468         bool "250 Hz"
1469
1470 config HZ_300
1471         bool "300 Hz"
1472
1473 config HZ_500
1474         bool "500 Hz"
1475
1476 config HZ_1000
1477         bool "1000 Hz"
1478
1479 endchoice
1480
1481 config HZ
1482         int
1483         default HZ_FIXED if HZ_FIXED != 0
1484         default 100 if HZ_100
1485         default 200 if HZ_200
1486         default 250 if HZ_250
1487         default 300 if HZ_300
1488         default 500 if HZ_500
1489         default 1000
1490
1491 config SCHED_HRTICK
1492         def_bool HIGH_RES_TIMERS
1493
1494 config THUMB2_KERNEL
1495         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1496         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1497         default y if CPU_THUMBONLY
1498         select AEABI
1499         select ARM_ASM_UNIFIED
1500         select ARM_UNWIND
1501         help
1502           By enabling this option, the kernel will be compiled in
1503           Thumb-2 mode. A compiler/assembler that understand the unified
1504           ARM-Thumb syntax is needed.
1505
1506           If unsure, say N.
1507
1508 config THUMB2_AVOID_R_ARM_THM_JUMP11
1509         bool "Work around buggy Thumb-2 short branch relocations in gas"
1510         depends on THUMB2_KERNEL && MODULES
1511         default y
1512         help
1513           Various binutils versions can resolve Thumb-2 branches to
1514           locally-defined, preemptible global symbols as short-range "b.n"
1515           branch instructions.
1516
1517           This is a problem, because there's no guarantee the final
1518           destination of the symbol, or any candidate locations for a
1519           trampoline, are within range of the branch.  For this reason, the
1520           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1521           relocation in modules at all, and it makes little sense to add
1522           support.
1523
1524           The symptom is that the kernel fails with an "unsupported
1525           relocation" error when loading some modules.
1526
1527           Until fixed tools are available, passing
1528           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1529           code which hits this problem, at the cost of a bit of extra runtime
1530           stack usage in some cases.
1531
1532           The problem is described in more detail at:
1533               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1534
1535           Only Thumb-2 kernels are affected.
1536
1537           Unless you are sure your tools don't have this problem, say Y.
1538
1539 config ARM_ASM_UNIFIED
1540         bool
1541
1542 config ARM_PATCH_IDIV
1543         bool "Runtime patch udiv/sdiv instructions into __aeabi_{u}idiv()"
1544         depends on CPU_32v7 && !XIP_KERNEL
1545         default y
1546         help
1547           The ARM compiler inserts calls to __aeabi_idiv() and
1548           __aeabi_uidiv() when it needs to perform division on signed
1549           and unsigned integers. Some v7 CPUs have support for the sdiv
1550           and udiv instructions that can be used to implement those
1551           functions.
1552
1553           Enabling this option allows the kernel to modify itself to
1554           replace the first two instructions of these library functions
1555           with the sdiv or udiv plus "bx lr" instructions when the CPU
1556           it is running on supports them. Typically this will be faster
1557           and less power intensive than running the original library
1558           code to do integer division.
1559
1560 config AEABI
1561         bool "Use the ARM EABI to compile the kernel"
1562         help
1563           This option allows for the kernel to be compiled using the latest
1564           ARM ABI (aka EABI).  This is only useful if you are using a user
1565           space environment that is also compiled with EABI.
1566
1567           Since there are major incompatibilities between the legacy ABI and
1568           EABI, especially with regard to structure member alignment, this
1569           option also changes the kernel syscall calling convention to
1570           disambiguate both ABIs and allow for backward compatibility support
1571           (selected with CONFIG_OABI_COMPAT).
1572
1573           To use this you need GCC version 4.0.0 or later.
1574
1575 config OABI_COMPAT
1576         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1577         depends on AEABI && !THUMB2_KERNEL
1578         help
1579           This option preserves the old syscall interface along with the
1580           new (ARM EABI) one. It also provides a compatibility layer to
1581           intercept syscalls that have structure arguments which layout
1582           in memory differs between the legacy ABI and the new ARM EABI
1583           (only for non "thumb" binaries). This option adds a tiny
1584           overhead to all syscalls and produces a slightly larger kernel.
1585
1586           The seccomp filter system will not be available when this is
1587           selected, since there is no way yet to sensibly distinguish
1588           between calling conventions during filtering.
1589
1590           If you know you'll be using only pure EABI user space then you
1591           can say N here. If this option is not selected and you attempt
1592           to execute a legacy ABI binary then the result will be
1593           UNPREDICTABLE (in fact it can be predicted that it won't work
1594           at all). If in doubt say N.
1595
1596 config ARCH_HAS_HOLES_MEMORYMODEL
1597         bool
1598
1599 config ARCH_SPARSEMEM_ENABLE
1600         bool
1601
1602 config ARCH_SPARSEMEM_DEFAULT
1603         def_bool ARCH_SPARSEMEM_ENABLE
1604
1605 config ARCH_SELECT_MEMORY_MODEL
1606         def_bool ARCH_SPARSEMEM_ENABLE
1607
1608 config HAVE_ARCH_PFN_VALID
1609         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1610
1611 config HAVE_GENERIC_RCU_GUP
1612         def_bool y
1613         depends on ARM_LPAE
1614
1615 config HIGHMEM
1616         bool "High Memory Support"
1617         depends on MMU
1618         help
1619           The address space of ARM processors is only 4 Gigabytes large
1620           and it has to accommodate user address space, kernel address
1621           space as well as some memory mapped IO. That means that, if you
1622           have a large amount of physical memory and/or IO, not all of the
1623           memory can be "permanently mapped" by the kernel. The physical
1624           memory that is not permanently mapped is called "high memory".
1625
1626           Depending on the selected kernel/user memory split, minimum
1627           vmalloc space and actual amount of RAM, you may not need this
1628           option which should result in a slightly faster kernel.
1629
1630           If unsure, say n.
1631
1632 config HIGHPTE
1633         bool "Allocate 2nd-level pagetables from highmem" if EXPERT
1634         depends on HIGHMEM
1635         default y
1636         help
1637           The VM uses one page of physical memory for each page table.
1638           For systems with a lot of processes, this can use a lot of
1639           precious low memory, eventually leading to low memory being
1640           consumed by page tables.  Setting this option will allow
1641           user-space 2nd level page tables to reside in high memory.
1642
1643 config CPU_SW_DOMAIN_PAN
1644         bool "Enable use of CPU domains to implement privileged no-access"
1645         depends on MMU && !ARM_LPAE
1646         default y
1647         help
1648           Increase kernel security by ensuring that normal kernel accesses
1649           are unable to access userspace addresses.  This can help prevent
1650           use-after-free bugs becoming an exploitable privilege escalation
1651           by ensuring that magic values (such as LIST_POISON) will always
1652           fault when dereferenced.
1653
1654           CPUs with low-vector mappings use a best-efforts implementation.
1655           Their lower 1MB needs to remain accessible for the vectors, but
1656           the remainder of userspace will become appropriately inaccessible.
1657
1658 config HW_PERF_EVENTS
1659         def_bool y
1660         depends on ARM_PMU
1661
1662 config SYS_SUPPORTS_HUGETLBFS
1663        def_bool y
1664        depends on ARM_LPAE
1665
1666 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1667        def_bool y
1668        depends on ARM_LPAE
1669
1670 config ARCH_WANT_GENERAL_HUGETLB
1671         def_bool y
1672
1673 config ARM_MODULE_PLTS
1674         bool "Use PLTs to allow module memory to spill over into vmalloc area"
1675         depends on MODULES
1676         help
1677           Allocate PLTs when loading modules so that jumps and calls whose
1678           targets are too far away for their relative offsets to be encoded
1679           in the instructions themselves can be bounced via veneers in the
1680           module's PLT. This allows modules to be allocated in the generic
1681           vmalloc area after the dedicated module memory area has been
1682           exhausted. The modules will use slightly more memory, but after
1683           rounding up to page size, the actual memory footprint is usually
1684           the same.
1685
1686           Say y if you are getting out of memory errors while loading modules
1687
1688 source "mm/Kconfig"
1689
1690 config FORCE_MAX_ZONEORDER
1691         int "Maximum zone order"
1692         default "12" if SOC_AM33XX
1693         default "9" if SA1111 || ARCH_EFM32
1694         default "11"
1695         help
1696           The kernel memory allocator divides physically contiguous memory
1697           blocks into "zones", where each zone is a power of two number of
1698           pages.  This option selects the largest power of two that the kernel
1699           keeps in the memory allocator.  If you need to allocate very large
1700           blocks of physically contiguous memory, then you may need to
1701           increase this value.
1702
1703           This config option is actually maximum order plus one. For example,
1704           a value of 11 means that the largest free memory block is 2^10 pages.
1705
1706 config ALIGNMENT_TRAP
1707         bool
1708         depends on CPU_CP15_MMU
1709         default y if !ARCH_EBSA110
1710         select HAVE_PROC_CPU if PROC_FS
1711         help
1712           ARM processors cannot fetch/store information which is not
1713           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1714           address divisible by 4. On 32-bit ARM processors, these non-aligned
1715           fetch/store instructions will be emulated in software if you say
1716           here, which has a severe performance impact. This is necessary for
1717           correct operation of some network protocols. With an IP-only
1718           configuration it is safe to say N, otherwise say Y.
1719
1720 config UACCESS_WITH_MEMCPY
1721         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1722         depends on MMU
1723         default y if CPU_FEROCEON
1724         help
1725           Implement faster copy_to_user and clear_user methods for CPU
1726           cores where a 8-word STM instruction give significantly higher
1727           memory write throughput than a sequence of individual 32bit stores.
1728
1729           A possible side effect is a slight increase in scheduling latency
1730           between threads sharing the same address space if they invoke
1731           such copy operations with large buffers.
1732
1733           However, if the CPU data cache is using a write-allocate mode,
1734           this option is unlikely to provide any performance gain.
1735
1736 config SECCOMP
1737         bool
1738         prompt "Enable seccomp to safely compute untrusted bytecode"
1739         ---help---
1740           This kernel feature is useful for number crunching applications
1741           that may need to compute untrusted bytecode during their
1742           execution. By using pipes or other transports made available to
1743           the process as file descriptors supporting the read/write
1744           syscalls, it's possible to isolate those applications in
1745           their own address space using seccomp. Once seccomp is
1746           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1747           and the task is only allowed to execute a few safe syscalls
1748           defined by each seccomp mode.
1749
1750 config SWIOTLB
1751         def_bool y
1752
1753 config IOMMU_HELPER
1754         def_bool SWIOTLB
1755
1756 config PARAVIRT
1757         bool "Enable paravirtualization code"
1758         help
1759           This changes the kernel so it can modify itself when it is run
1760           under a hypervisor, potentially improving performance significantly
1761           over full virtualization.
1762
1763 config PARAVIRT_TIME_ACCOUNTING
1764         bool "Paravirtual steal time accounting"
1765         select PARAVIRT
1766         default n
1767         help
1768           Select this option to enable fine granularity task steal time
1769           accounting. Time spent executing other tasks in parallel with
1770           the current vCPU is discounted from the vCPU power. To account for
1771           that, there can be a small performance impact.
1772
1773           If in doubt, say N here.
1774
1775 config XEN_DOM0
1776         def_bool y
1777         depends on XEN
1778
1779 config XEN
1780         bool "Xen guest support on ARM"
1781         depends on ARM && AEABI && OF
1782         depends on CPU_V7 && !CPU_V6
1783         depends on !GENERIC_ATOMIC64
1784         depends on MMU
1785         select ARCH_DMA_ADDR_T_64BIT
1786         select ARM_PSCI
1787         select SWIOTLB_XEN
1788         select PARAVIRT
1789         help
1790           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1791
1792 endmenu
1793
1794 menu "Boot options"
1795
1796 config USE_OF
1797         bool "Flattened Device Tree support"
1798         select IRQ_DOMAIN
1799         select OF
1800         help
1801           Include support for flattened device tree machine descriptions.
1802
1803 config ATAGS
1804         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1805         default y
1806         help
1807           This is the traditional way of passing data to the kernel at boot
1808           time. If you are solely relying on the flattened device tree (or
1809           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1810           to remove ATAGS support from your kernel binary.  If unsure,
1811           leave this to y.
1812
1813 config DEPRECATED_PARAM_STRUCT
1814         bool "Provide old way to pass kernel parameters"
1815         depends on ATAGS
1816         help
1817           This was deprecated in 2001 and announced to live on for 5 years.
1818           Some old boot loaders still use this way.
1819
1820 # Compressed boot loader in ROM.  Yes, we really want to ask about
1821 # TEXT and BSS so we preserve their values in the config files.
1822 config ZBOOT_ROM_TEXT
1823         hex "Compressed ROM boot loader base address"
1824         default "0"
1825         help
1826           The physical address at which the ROM-able zImage is to be
1827           placed in the target.  Platforms which normally make use of
1828           ROM-able zImage formats normally set this to a suitable
1829           value in their defconfig file.
1830
1831           If ZBOOT_ROM is not enabled, this has no effect.
1832
1833 config ZBOOT_ROM_BSS
1834         hex "Compressed ROM boot loader BSS address"
1835         default "0"
1836         help
1837           The base address of an area of read/write memory in the target
1838           for the ROM-able zImage which must be available while the
1839           decompressor is running. It must be large enough to hold the
1840           entire decompressed kernel plus an additional 128 KiB.
1841           Platforms which normally make use of ROM-able zImage formats
1842           normally set this to a suitable value in their defconfig file.
1843
1844           If ZBOOT_ROM is not enabled, this has no effect.
1845
1846 config ZBOOT_ROM
1847         bool "Compressed boot loader in ROM/flash"
1848         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1849         depends on !ARM_APPENDED_DTB && !XIP_KERNEL && !AUTO_ZRELADDR
1850         help
1851           Say Y here if you intend to execute your compressed kernel image
1852           (zImage) directly from ROM or flash.  If unsure, say N.
1853
1854 config ARM_APPENDED_DTB
1855         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1856         depends on OF
1857         help
1858           With this option, the boot code will look for a device tree binary
1859           (DTB) appended to zImage
1860           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1861
1862           This is meant as a backward compatibility convenience for those
1863           systems with a bootloader that can't be upgraded to accommodate
1864           the documented boot protocol using a device tree.
1865
1866           Beware that there is very little in terms of protection against
1867           this option being confused by leftover garbage in memory that might
1868           look like a DTB header after a reboot if no actual DTB is appended
1869           to zImage.  Do not leave this option active in a production kernel
1870           if you don't intend to always append a DTB.  Proper passing of the
1871           location into r2 of a bootloader provided DTB is always preferable
1872           to this option.
1873
1874 config ARM_ATAG_DTB_COMPAT
1875         bool "Supplement the appended DTB with traditional ATAG information"
1876         depends on ARM_APPENDED_DTB
1877         help
1878           Some old bootloaders can't be updated to a DTB capable one, yet
1879           they provide ATAGs with memory configuration, the ramdisk address,
1880           the kernel cmdline string, etc.  Such information is dynamically
1881           provided by the bootloader and can't always be stored in a static
1882           DTB.  To allow a device tree enabled kernel to be used with such
1883           bootloaders, this option allows zImage to extract the information
1884           from the ATAG list and store it at run time into the appended DTB.
1885
1886 choice
1887         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
1888         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1889
1890 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1891         bool "Use bootloader kernel arguments if available"
1892         help
1893           Uses the command-line options passed by the boot loader instead of
1894           the device tree bootargs property. If the boot loader doesn't provide
1895           any, the device tree bootargs property will be used.
1896
1897 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
1898         bool "Extend with bootloader kernel arguments"
1899         help
1900           The command-line arguments provided by the boot loader will be
1901           appended to the the device tree bootargs property.
1902
1903 endchoice
1904
1905 config CMDLINE
1906         string "Default kernel command string"
1907         default ""
1908         help
1909           On some architectures (EBSA110 and CATS), there is currently no way
1910           for the boot loader to pass arguments to the kernel. For these
1911           architectures, you should supply some command-line options at build
1912           time by entering them here. As a minimum, you should specify the
1913           memory size and the root device (e.g., mem=64M root=/dev/nfs).
1914
1915 choice
1916         prompt "Kernel command line type" if CMDLINE != ""
1917         default CMDLINE_FROM_BOOTLOADER
1918         depends on ATAGS
1919
1920 config CMDLINE_FROM_BOOTLOADER
1921         bool "Use bootloader kernel arguments if available"
1922         help
1923           Uses the command-line options passed by the boot loader. If
1924           the boot loader doesn't provide any, the default kernel command
1925           string provided in CMDLINE will be used.
1926
1927 config CMDLINE_EXTEND
1928         bool "Extend bootloader kernel arguments"
1929         help
1930           The command-line arguments provided by the boot loader will be
1931           appended to the default kernel command string.
1932
1933 config CMDLINE_FORCE
1934         bool "Always use the default kernel command string"
1935         help
1936           Always use the default kernel command string, even if the boot
1937           loader passes other arguments to the kernel.
1938           This is useful if you cannot or don't want to change the
1939           command-line options your boot loader passes to the kernel.
1940 endchoice
1941
1942 config XIP_KERNEL
1943         bool "Kernel Execute-In-Place from ROM"
1944         depends on !ARM_LPAE && !ARCH_MULTIPLATFORM
1945         help
1946           Execute-In-Place allows the kernel to run from non-volatile storage
1947           directly addressable by the CPU, such as NOR flash. This saves RAM
1948           space since the text section of the kernel is not loaded from flash
1949           to RAM.  Read-write sections, such as the data section and stack,
1950           are still copied to RAM.  The XIP kernel is not compressed since
1951           it has to run directly from flash, so it will take more space to
1952           store it.  The flash address used to link the kernel object files,
1953           and for storing it, is configuration dependent. Therefore, if you
1954           say Y here, you must know the proper physical address where to
1955           store the kernel image depending on your own flash memory usage.
1956
1957           Also note that the make target becomes "make xipImage" rather than
1958           "make zImage" or "make Image".  The final kernel binary to put in
1959           ROM memory will be arch/arm/boot/xipImage.
1960
1961           If unsure, say N.
1962
1963 config XIP_PHYS_ADDR
1964         hex "XIP Kernel Physical Location"
1965         depends on XIP_KERNEL
1966         default "0x00080000"
1967         help
1968           This is the physical address in your flash memory the kernel will
1969           be linked for and stored to.  This address is dependent on your
1970           own flash usage.
1971
1972 config KEXEC
1973         bool "Kexec system call (EXPERIMENTAL)"
1974         depends on (!SMP || PM_SLEEP_SMP)
1975         depends on !CPU_V7M
1976         select KEXEC_CORE
1977         help
1978           kexec is a system call that implements the ability to shutdown your
1979           current kernel, and to start another kernel.  It is like a reboot
1980           but it is independent of the system firmware.   And like a reboot
1981           you can start any kernel with it, not just Linux.
1982
1983           It is an ongoing process to be certain the hardware in a machine
1984           is properly shutdown, so do not be surprised if this code does not
1985           initially work for you.
1986
1987 config ATAGS_PROC
1988         bool "Export atags in procfs"
1989         depends on ATAGS && KEXEC
1990         default y
1991         help
1992           Should the atags used to boot the kernel be exported in an "atags"
1993           file in procfs. Useful with kexec.
1994
1995 config CRASH_DUMP
1996         bool "Build kdump crash kernel (EXPERIMENTAL)"
1997         help
1998           Generate crash dump after being started by kexec. This should
1999           be normally only set in special crash dump kernels which are
2000           loaded in the main kernel with kexec-tools into a specially
2001           reserved region and then later executed after a crash by
2002           kdump/kexec. The crash dump kernel must be compiled to a
2003           memory address not used by the main kernel
2004
2005           For more details see Documentation/kdump/kdump.txt
2006
2007 config AUTO_ZRELADDR
2008         bool "Auto calculation of the decompressed kernel image address"
2009         help
2010           ZRELADDR is the physical address where the decompressed kernel
2011           image will be placed. If AUTO_ZRELADDR is selected, the address
2012           will be determined at run-time by masking the current IP with
2013           0xf8000000. This assumes the zImage being placed in the first 128MB
2014           from start of memory.
2015
2016 config EFI_STUB
2017         bool
2018
2019 config EFI
2020         bool "UEFI runtime support"
2021         depends on OF && !CPU_BIG_ENDIAN && MMU && AUTO_ZRELADDR && !XIP_KERNEL
2022         select UCS2_STRING
2023         select EFI_PARAMS_FROM_FDT
2024         select EFI_STUB
2025         select EFI_ARMSTUB
2026         select EFI_RUNTIME_WRAPPERS
2027         ---help---
2028           This option provides support for runtime services provided
2029           by UEFI firmware (such as non-volatile variables, realtime
2030           clock, and platform reset). A UEFI stub is also provided to
2031           allow the kernel to be booted as an EFI application. This
2032           is only useful for kernels that may run on systems that have
2033           UEFI firmware.
2034
2035 endmenu
2036
2037 menu "CPU Power Management"
2038
2039 source "drivers/cpufreq/Kconfig"
2040
2041 source "drivers/cpuidle/Kconfig"
2042
2043 endmenu
2044
2045 menu "Floating point emulation"
2046
2047 comment "At least one emulation must be selected"
2048
2049 config FPE_NWFPE
2050         bool "NWFPE math emulation"
2051         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2052         ---help---
2053           Say Y to include the NWFPE floating point emulator in the kernel.
2054           This is necessary to run most binaries. Linux does not currently
2055           support floating point hardware so you need to say Y here even if
2056           your machine has an FPA or floating point co-processor podule.
2057
2058           You may say N here if you are going to load the Acorn FPEmulator
2059           early in the bootup.
2060
2061 config FPE_NWFPE_XP
2062         bool "Support extended precision"
2063         depends on FPE_NWFPE
2064         help
2065           Say Y to include 80-bit support in the kernel floating-point
2066           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2067           Note that gcc does not generate 80-bit operations by default,
2068           so in most cases this option only enlarges the size of the
2069           floating point emulator without any good reason.
2070
2071           You almost surely want to say N here.
2072
2073 config FPE_FASTFPE
2074         bool "FastFPE math emulation (EXPERIMENTAL)"
2075         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2076         ---help---
2077           Say Y here to include the FAST floating point emulator in the kernel.
2078           This is an experimental much faster emulator which now also has full
2079           precision for the mantissa.  It does not support any exceptions.
2080           It is very simple, and approximately 3-6 times faster than NWFPE.
2081
2082           It should be sufficient for most programs.  It may be not suitable
2083           for scientific calculations, but you have to check this for yourself.
2084           If you do not feel you need a faster FP emulation you should better
2085           choose NWFPE.
2086
2087 config VFP
2088         bool "VFP-format floating point maths"
2089         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2090         help
2091           Say Y to include VFP support code in the kernel. This is needed
2092           if your hardware includes a VFP unit.
2093
2094           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2095           release notes and additional status information.
2096
2097           Say N if your target does not have VFP hardware.
2098
2099 config VFPv3
2100         bool
2101         depends on VFP
2102         default y if CPU_V7
2103
2104 config NEON
2105         bool "Advanced SIMD (NEON) Extension support"
2106         depends on VFPv3 && CPU_V7
2107         help
2108           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2109           Extension.
2110
2111 config KERNEL_MODE_NEON
2112         bool "Support for NEON in kernel mode"
2113         depends on NEON && AEABI
2114         help
2115           Say Y to include support for NEON in kernel mode.
2116
2117 endmenu
2118
2119 menu "Userspace binary formats"
2120
2121 source "fs/Kconfig.binfmt"
2122
2123 endmenu
2124
2125 menu "Power management options"
2126
2127 source "kernel/power/Kconfig"
2128
2129 config ARCH_SUSPEND_POSSIBLE
2130         depends on CPU_ARM920T || CPU_ARM926T || CPU_FEROCEON || CPU_SA1100 || \
2131                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_V7M || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2132         def_bool y
2133
2134 config ARM_CPU_SUSPEND
2135         def_bool PM_SLEEP || BL_SWITCHER || ARM_PSCI_FW
2136         depends on ARCH_SUSPEND_POSSIBLE
2137
2138 config ARCH_HIBERNATION_POSSIBLE
2139         bool
2140         depends on MMU
2141         default y if ARCH_SUSPEND_POSSIBLE
2142
2143 endmenu
2144
2145 source "net/Kconfig"
2146
2147 source "drivers/Kconfig"
2148
2149 source "drivers/firmware/Kconfig"
2150
2151 source "fs/Kconfig"
2152
2153 source "arch/arm/Kconfig.debug"
2154
2155 source "security/Kconfig"
2156
2157 source "crypto/Kconfig"
2158 if CRYPTO
2159 source "arch/arm/crypto/Kconfig"
2160 endif
2161
2162 source "lib/Kconfig"
2163
2164 source "arch/arm/kvm/Kconfig"