arch/arm/Kconfig

   1 # SPDX-License-Identifier: GPL-2.0
   2 config ARM
   3         bool
   4         default y
   5         select ARCH_CLOCKSOURCE_DATA
   6         select ARCH_DISCARD_MEMBLOCK if !HAVE_ARCH_PFN_VALID
   7         select ARCH_HAS_DEBUG_VIRTUAL
   8         select ARCH_HAS_DEVMEM_IS_ALLOWED
   9         select ARCH_HAS_ELF_RANDOMIZE
  10         select ARCH_HAS_SET_MEMORY
  11         select ARCH_HAS_PHYS_TO_DMA
  12         select ARCH_HAS_STRICT_KERNEL_RWX if MMU && !XIP_KERNEL
  13         select ARCH_HAS_STRICT_MODULE_RWX if MMU
  14         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
  15         select ARCH_HAVE_CUSTOM_GPIO_H
  16         select ARCH_HAS_GCOV_PROFILE_ALL
  17         select ARCH_MIGHT_HAVE_PC_PARPORT
  18         select ARCH_OPTIONAL_KERNEL_RWX if ARCH_HAS_STRICT_KERNEL_RWX
  19         select ARCH_OPTIONAL_KERNEL_RWX_DEFAULT if CPU_V7
  20         select ARCH_SUPPORTS_ATOMIC_RMW
  21         select ARCH_USE_BUILTIN_BSWAP
  22         select ARCH_USE_CMPXCHG_LOCKREF
  23         select ARCH_WANT_IPC_PARSE_VERSION
  24         select BUILDTIME_EXTABLE_SORT if MMU
  25         select CLONE_BACKWARDS
  26         select CPU_PM if (SUSPEND || CPU_IDLE)
  27         select DCACHE_WORD_ACCESS if HAVE_EFFICIENT_UNALIGNED_ACCESS
  28         select DMA_DIRECT_OPS if !MMU
  29         select EDAC_SUPPORT
  30         select EDAC_ATOMIC_SCRUB
  31         select GENERIC_ALLOCATOR
  32         select GENERIC_ARCH_TOPOLOGY if ARM_CPU_TOPOLOGY
  33         select GENERIC_ATOMIC64 if (CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI)
  34         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
  35         select GENERIC_CPU_AUTOPROBE
  36         select GENERIC_EARLY_IOREMAP
  37         select GENERIC_IDLE_POLL_SETUP
  38         select GENERIC_IRQ_PROBE
  39         select GENERIC_IRQ_SHOW
  40         select GENERIC_IRQ_SHOW_LEVEL
  41         select GENERIC_PCI_IOMAP
  42         select GENERIC_SCHED_CLOCK
  43         select GENERIC_SMP_IDLE_THREAD
  44         select GENERIC_STRNCPY_FROM_USER
  45         select GENERIC_STRNLEN_USER
  46         select HANDLE_DOMAIN_IRQ
  47         select HARDIRQS_SW_RESEND
  48         select HAVE_ARCH_AUDITSYSCALL if (AEABI && !OABI_COMPAT)
  49         select HAVE_ARCH_BITREVERSE if (CPU_32v7M || CPU_32v7) && !CPU_32v6
  50         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL && !CPU_ENDIAN_BE32 && MMU
  51         select HAVE_ARCH_KGDB if !CPU_ENDIAN_BE32 && MMU
  52         select HAVE_ARCH_MMAP_RND_BITS if MMU
  53         select HAVE_ARCH_SECCOMP_FILTER if (AEABI && !OABI_COMPAT)
  54         select HAVE_ARCH_TRACEHOOK
  55         select HAVE_ARM_SMCCC if CPU_V7
  56         select HAVE_EBPF_JIT if !CPU_ENDIAN_BE32
  57         select HAVE_CC_STACKPROTECTOR
  58         select HAVE_CONTEXT_TRACKING
  59         select HAVE_C_RECORDMCOUNT
  60         select HAVE_DEBUG_KMEMLEAK
  61         select HAVE_DMA_API_DEBUG
  62         select HAVE_DMA_CONTIGUOUS if MMU
  63         select HAVE_DYNAMIC_FTRACE if (!XIP_KERNEL) && !CPU_ENDIAN_BE32 && MMU
  64         select HAVE_DYNAMIC_FTRACE_WITH_REGS if HAVE_DYNAMIC_FTRACE
  65         select HAVE_EFFICIENT_UNALIGNED_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && MMU
  66         select HAVE_EXIT_THREAD
  67         select HAVE_FTRACE_MCOUNT_RECORD if (!XIP_KERNEL)
  68         select HAVE_FUNCTION_GRAPH_TRACER if (!THUMB2_KERNEL)
  69         select HAVE_FUNCTION_TRACER if (!XIP_KERNEL)
  70         select HAVE_GCC_PLUGINS
  71         select HAVE_GENERIC_DMA_COHERENT
  72         select HAVE_HW_BREAKPOINT if (PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7))
  73         select HAVE_IDE if PCI || ISA || PCMCIA
  74         select HAVE_IRQ_TIME_ACCOUNTING
  75         select HAVE_KERNEL_GZIP
  76         select HAVE_KERNEL_LZ4
  77         select HAVE_KERNEL_LZMA
  78         select HAVE_KERNEL_LZO
  79         select HAVE_KERNEL_XZ
  80         select HAVE_KPROBES if !XIP_KERNEL && !CPU_ENDIAN_BE32 && !CPU_V7M
  81         select HAVE_KRETPROBES if (HAVE_KPROBES)
  82         select HAVE_MEMBLOCK
  83         select HAVE_MOD_ARCH_SPECIFIC
  84         select HAVE_NMI
  85         select HAVE_OPROFILE if (HAVE_PERF_EVENTS)
  86         select HAVE_OPTPROBES if !THUMB2_KERNEL
  87         select HAVE_PERF_EVENTS
  88         select HAVE_PERF_REGS
  89         select HAVE_PERF_USER_STACK_DUMP
  90         select HAVE_RCU_TABLE_FREE if (SMP && ARM_LPAE)
  91         select HAVE_REGS_AND_STACK_ACCESS_API
  92         select HAVE_SYSCALL_TRACEPOINTS
  93         select HAVE_UID16
  94         select HAVE_VIRT_CPU_ACCOUNTING_GEN
  95         select IRQ_FORCED_THREADING
  96         select MODULES_USE_ELF_REL
  97         select NO_BOOTMEM
  98         select OF_EARLY_FLATTREE if OF
  99         select OF_RESERVED_MEM if OF
 100         select OLD_SIGACTION
 101         select OLD_SIGSUSPEND3
 102         select PERF_USE_VMALLOC
 103         select RTC_LIB
 104         select SYS_SUPPORTS_APM_EMULATION
 105         # Above selects are sorted alphabetically; please add new ones
 106         # according to that.  Thanks.
 107         help
 108           The ARM series is a line of low-power-consumption RISC chip designs
 109           licensed by ARM Ltd and targeted at embedded applications and
 110           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
 111           manufactured, but legacy ARM-based PC hardware remains popular in
 112           Europe.  There is an ARM Linux project with a web page at
 113           <http://www.arm.linux.org.uk/>.
 114
 115 config ARM_HAS_SG_CHAIN
 116         select ARCH_HAS_SG_CHAIN
 117         bool
 118
 119 config NEED_SG_DMA_LENGTH
 120         bool
 121
 122 config ARM_DMA_USE_IOMMU
 123         bool
 124         select ARM_HAS_SG_CHAIN
 125         select NEED_SG_DMA_LENGTH
 126
 127 if ARM_DMA_USE_IOMMU
 128
 129 config ARM_DMA_IOMMU_ALIGNMENT
 130         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
 131         range 4 9
 132         default 8
 133         help
 134           DMA mapping framework by default aligns all buffers to the smallest
 135           PAGE_SIZE order which is greater than or equal to the requested buffer
 136           size. This works well for buffers up to a few hundreds kilobytes, but
 137           for larger buffers it just a waste of address space. Drivers which has
 138           relatively small addressing window (like 64Mib) might run out of
 139           virtual space with just a few allocations.
 140
 141           With this parameter you can specify the maximum PAGE_SIZE order for
 142           DMA IOMMU buffers. Larger buffers will be aligned only to this
 143           specified order. The order is expressed as a power of two multiplied
 144           by the PAGE_SIZE.
 145
 146 endif
 147
 148 config MIGHT_HAVE_PCI
 149         bool
 150
 151 config SYS_SUPPORTS_APM_EMULATION
 152         bool
 153
 154 config HAVE_TCM
 155         bool
 156         select GENERIC_ALLOCATOR
 157
 158 config HAVE_PROC_CPU
 159         bool
 160
 161 config NO_IOPORT_MAP
 162         bool
 163
 164 config EISA
 165         bool
 166         ---help---
 167           The Extended Industry Standard Architecture (EISA) bus was
 168           developed as an open alternative to the IBM MicroChannel bus.
 169
 170           The EISA bus provided some of the features of the IBM MicroChannel
 171           bus while maintaining backward compatibility with cards made for
 172           the older ISA bus.  The EISA bus saw limited use between 1988 and
 173           1995 when it was made obsolete by the PCI bus.
 174
 175           Say Y here if you are building a kernel for an EISA-based machine.
 176
 177           Otherwise, say N.
 178
 179 config SBUS
 180         bool
 181
 182 config STACKTRACE_SUPPORT
 183         bool
 184         default y
 185
 186 config LOCKDEP_SUPPORT
 187         bool
 188         default y
 189
 190 config TRACE_IRQFLAGS_SUPPORT
 191         bool
 192         default !CPU_V7M
 193
 194 config RWSEM_XCHGADD_ALGORITHM
 195         bool
 196         default y
 197
 198 config ARCH_HAS_ILOG2_U32
 199         bool
 200
 201 config ARCH_HAS_ILOG2_U64
 202         bool
 203
 204 config ARCH_HAS_BANDGAP
 205         bool
 206
 207 config FIX_EARLYCON_MEM
 208         def_bool y if MMU
 209
 210 config GENERIC_HWEIGHT
 211         bool
 212         default y
 213
 214 config GENERIC_CALIBRATE_DELAY
 215         bool
 216         default y
 217
 218 config ARCH_MAY_HAVE_PC_FDC
 219         bool
 220
 221 config ZONE_DMA
 222         bool
 223
 224 config NEED_DMA_MAP_STATE
 225        def_bool y
 226
 227 config ARCH_SUPPORTS_UPROBES
 228         def_bool y
 229
 230 config ARCH_HAS_DMA_SET_COHERENT_MASK
 231         bool
 232
 233 config GENERIC_ISA_DMA
 234         bool
 235
 236 config FIQ
 237         bool
 238
 239 config NEED_RET_TO_USER
 240         bool
 241
 242 config ARCH_MTD_XIP
 243         bool
 244
 245 config ARM_PATCH_PHYS_VIRT
 246         bool "Patch physical to virtual translations at runtime" if EMBEDDED
 247         default y
 248         depends on !XIP_KERNEL && MMU
 249         help
 250           Patch phys-to-virt and virt-to-phys translation functions at
 251           boot and module load time according to the position of the
 252           kernel in system memory.
 253
 254           This can only be used with non-XIP MMU kernels where the base
 255           of physical memory is at a 16MB boundary.
 256
 257           Only disable this option if you know that you do not require
 258           this feature (eg, building a kernel for a single machine) and
 259           you need to shrink the kernel to the minimal size.
 260
 261 config NEED_MACH_IO_H
 262         bool
 263         help
 264           Select this when mach/io.h is required to provide special
 265           definitions for this platform.  The need for mach/io.h should
 266           be avoided when possible.
 267
 268 config NEED_MACH_MEMORY_H
 269         bool
 270         help
 271           Select this when mach/memory.h is required to provide special
 272           definitions for this platform.  The need for mach/memory.h should
 273           be avoided when possible.
 274
 275 config PHYS_OFFSET
 276         hex "Physical address of main memory" if MMU
 277         depends on !ARM_PATCH_PHYS_VIRT
 278         default DRAM_BASE if !MMU
 279         default 0x00000000 if ARCH_EBSA110 || \
 280                         ARCH_FOOTBRIDGE || \
 281                         ARCH_INTEGRATOR || \
 282                         ARCH_IOP13XX || \
 283                         ARCH_KS8695 || \
 284                         ARCH_REALVIEW
 285         default 0x10000000 if ARCH_OMAP1 || ARCH_RPC
 286         default 0x20000000 if ARCH_S5PV210
 287         default 0xc0000000 if ARCH_SA1100
 288         help
 289           Please provide the physical address corresponding to the
 290           location of main memory in your system.
 291
 292 config GENERIC_BUG
 293         def_bool y
 294         depends on BUG
 295
 296 config PGTABLE_LEVELS
 297         int
 298         default 3 if ARM_LPAE
 299         default 2
 300
 301 source "init/Kconfig"
 302
 303 source "kernel/Kconfig.freezer"
 304
 305 menu "System Type"
 306
 307 config MMU
 308         bool "MMU-based Paged Memory Management Support"
 309         default y
 310         help
 311           Select if you want MMU-based virtualised addressing space
 312           support by paged memory management. If unsure, say 'Y'.
 313
 314 config ARCH_MMAP_RND_BITS_MIN
 315         default 8
 316
 317 config ARCH_MMAP_RND_BITS_MAX
 318         default 14 if PAGE_OFFSET=0x40000000
 319         default 15 if PAGE_OFFSET=0x80000000
 320         default 16
 321
 322 #
 323 # The "ARM system type" choice list is ordered alphabetically by option
 324 # text.  Please add new entries in the option alphabetic order.
 325 #
 326 choice
 327         prompt "ARM system type"
 328         default ARM_SINGLE_ARMV7M if !MMU
 329         default ARCH_MULTIPLATFORM if MMU
 330
 331 config ARCH_MULTIPLATFORM
 332         bool "Allow multiple platforms to be selected"
 333         depends on MMU
 334         select ARM_HAS_SG_CHAIN
 335         select ARM_PATCH_PHYS_VIRT
 336         select AUTO_ZRELADDR
 337         select TIMER_OF
 338         select COMMON_CLK
 339         select GENERIC_CLOCKEVENTS
 340         select MIGHT_HAVE_PCI
 341         select MULTI_IRQ_HANDLER
 342         select PCI_DOMAINS if PCI
 343         select SPARSE_IRQ
 344         select USE_OF
 345
 346 config ARM_SINGLE_ARMV7M
 347         bool "ARMv7-M based platforms (Cortex-M0/M3/M4)"
 348         depends on !MMU
 349         select ARM_NVIC
 350         select AUTO_ZRELADDR
 351         select TIMER_OF
 352         select COMMON_CLK
 353         select CPU_V7M
 354         select GENERIC_CLOCKEVENTS
 355         select NO_IOPORT_MAP
 356         select SPARSE_IRQ
 357         select USE_OF
 358
 359 config ARCH_EBSA110
 360         bool "EBSA-110"
 361         select ARCH_USES_GETTIMEOFFSET
 362         select CPU_SA110
 363         select ISA
 364         select NEED_MACH_IO_H
 365         select NEED_MACH_MEMORY_H
 366         select NO_IOPORT_MAP
 367         help
 368           This is an evaluation board for the StrongARM processor available
 369           from Digital. It has limited hardware on-board, including an
 370           Ethernet interface, two PCMCIA sockets, two serial ports and a
 371           parallel port.
 372
 373 config ARCH_EP93XX
 374         bool "EP93xx-based"
 375         select ARCH_SPARSEMEM_ENABLE
 376         select ARM_AMBA
 377         imply ARM_PATCH_PHYS_VIRT
 378         select ARM_VIC
 379         select AUTO_ZRELADDR
 380         select CLKDEV_LOOKUP
 381         select CLKSRC_MMIO
 382         select CPU_ARM920T
 383         select GENERIC_CLOCKEVENTS
 384         select GPIOLIB
 385         help
 386           This enables support for the Cirrus EP93xx series of CPUs.
 387
 388 config ARCH_FOOTBRIDGE
 389         bool "FootBridge"
 390         select CPU_SA110
 391         select FOOTBRIDGE
 392         select GENERIC_CLOCKEVENTS
 393         select HAVE_IDE
 394         select NEED_MACH_IO_H if !MMU
 395         select NEED_MACH_MEMORY_H
 396         help
 397           Support for systems based on the DC21285 companion chip
 398           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
 399
 400 config ARCH_NETX
 401         bool "Hilscher NetX based"
 402         select ARM_VIC
 403         select CLKSRC_MMIO
 404         select CPU_ARM926T
 405         select GENERIC_CLOCKEVENTS
 406         help
 407           This enables support for systems based on the Hilscher NetX Soc
 408
 409 config ARCH_IOP13XX
 410         bool "IOP13xx-based"
 411         depends on MMU
 412         select CPU_XSC3
 413         select NEED_MACH_MEMORY_H
 414         select NEED_RET_TO_USER
 415         select PCI
 416         select PLAT_IOP
 417         select VMSPLIT_1G
 418         select SPARSE_IRQ
 419         help
 420           Support for Intel's IOP13XX (XScale) family of processors.
 421
 422 config ARCH_IOP32X
 423         bool "IOP32x-based"
 424         depends on MMU
 425         select CPU_XSCALE
 426         select GPIO_IOP
 427         select GPIOLIB
 428         select NEED_RET_TO_USER
 429         select PCI
 430         select PLAT_IOP
 431         help
 432           Support for Intel's 80219 and IOP32X (XScale) family of
 433           processors.
 434
 435 config ARCH_IOP33X
 436         bool "IOP33x-based"
 437         depends on MMU
 438         select CPU_XSCALE
 439         select GPIO_IOP
 440         select GPIOLIB
 441         select NEED_RET_TO_USER
 442         select PCI
 443         select PLAT_IOP
 444         help
 445           Support for Intel's IOP33X (XScale) family of processors.
 446
 447 config ARCH_IXP4XX
 448         bool "IXP4xx-based"
 449         depends on MMU
 450         select ARCH_HAS_DMA_SET_COHERENT_MASK
 451         select ARCH_SUPPORTS_BIG_ENDIAN
 452         select CLKSRC_MMIO
 453         select CPU_XSCALE
 454         select DMABOUNCE if PCI
 455         select GENERIC_CLOCKEVENTS
 456         select GPIOLIB
 457         select MIGHT_HAVE_PCI
 458         select NEED_MACH_IO_H
 459         select USB_EHCI_BIG_ENDIAN_DESC
 460         select USB_EHCI_BIG_ENDIAN_MMIO
 461         help
 462           Support for Intel's IXP4XX (XScale) family of processors.
 463
 464 config ARCH_DOVE
 465         bool "Marvell Dove"
 466         select CPU_PJ4
 467         select GENERIC_CLOCKEVENTS
 468         select GPIOLIB
 469         select MIGHT_HAVE_PCI
 470         select MULTI_IRQ_HANDLER
 471         select MVEBU_MBUS
 472         select PINCTRL
 473         select PINCTRL_DOVE
 474         select PLAT_ORION_LEGACY
 475         select SPARSE_IRQ
 476         select PM_GENERIC_DOMAINS if PM
 477         help
 478           Support for the Marvell Dove SoC 88AP510
 479
 480 config ARCH_KS8695
 481         bool "Micrel/Kendin KS8695"
 482         select CLKSRC_MMIO
 483         select CPU_ARM922T
 484         select GENERIC_CLOCKEVENTS
 485         select GPIOLIB
 486         select NEED_MACH_MEMORY_H
 487         help
 488           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
 489           System-on-Chip devices.
 490
 491 config ARCH_W90X900
 492         bool "Nuvoton W90X900 CPU"
 493         select CLKDEV_LOOKUP
 494         select CLKSRC_MMIO
 495         select CPU_ARM926T
 496         select GENERIC_CLOCKEVENTS
 497         select GPIOLIB
 498         help
 499           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
 500           At present, the w90x900 has been renamed nuc900, regarding
 501           the ARM series product line, you can login the following
 502           link address to know more.
 503
 504           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
 505                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
 506
 507 config ARCH_LPC32XX
 508         bool "NXP LPC32XX"
 509         select ARM_AMBA
 510         select CLKDEV_LOOKUP
 511         select CLKSRC_LPC32XX
 512         select COMMON_CLK
 513         select CPU_ARM926T
 514         select GENERIC_CLOCKEVENTS
 515         select GPIOLIB
 516         select MULTI_IRQ_HANDLER
 517         select SPARSE_IRQ
 518         select USE_OF
 519         help
 520           Support for the NXP LPC32XX family of processors
 521
 522 config ARCH_PXA
 523         bool "PXA2xx/PXA3xx-based"
 524         depends on MMU
 525         select ARCH_MTD_XIP
 526         select ARM_CPU_SUSPEND if PM
 527         select AUTO_ZRELADDR
 528         select COMMON_CLK
 529         select CLKDEV_LOOKUP
 530         select CLKSRC_PXA
 531         select CLKSRC_MMIO
 532         select TIMER_OF
 533         select CPU_XSCALE if !CPU_XSC3
 534         select GENERIC_CLOCKEVENTS
 535         select GPIO_PXA
 536         select GPIOLIB
 537         select HAVE_IDE
 538         select IRQ_DOMAIN
 539         select MULTI_IRQ_HANDLER
 540         select PLAT_PXA
 541         select SPARSE_IRQ
 542         help
 543           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
 544
 545 config ARCH_RPC
 546         bool "RiscPC"
 547         depends on MMU
 548         select ARCH_ACORN
 549         select ARCH_MAY_HAVE_PC_FDC
 550         select ARCH_SPARSEMEM_ENABLE
 551         select ARCH_USES_GETTIMEOFFSET
 552         select CPU_SA110
 553         select FIQ
 554         select HAVE_IDE
 555         select HAVE_PATA_PLATFORM
 556         select ISA_DMA_API
 557         select NEED_MACH_IO_H
 558         select NEED_MACH_MEMORY_H
 559         select NO_IOPORT_MAP
 560         help
 561           On the Acorn Risc-PC, Linux can support the internal IDE disk and
 562           CD-ROM interface, serial and parallel port, and the floppy drive.
 563
 564 config ARCH_SA1100
 565         bool "SA1100-based"
 566         select ARCH_MTD_XIP
 567         select ARCH_SPARSEMEM_ENABLE
 568         select CLKDEV_LOOKUP
 569         select CLKSRC_MMIO
 570         select CLKSRC_PXA
 571         select TIMER_OF if OF
 572         select CPU_FREQ
 573         select CPU_SA1100
 574         select GENERIC_CLOCKEVENTS
 575         select GPIOLIB
 576         select HAVE_IDE
 577         select IRQ_DOMAIN
 578         select ISA
 579         select MULTI_IRQ_HANDLER
 580         select NEED_MACH_MEMORY_H
 581         select SPARSE_IRQ
 582         help
 583           Support for StrongARM 11x0 based boards.
 584
 585 config ARCH_S3C24XX
 586         bool "Samsung S3C24XX SoCs"
 587         select ATAGS
 588         select CLKDEV_LOOKUP
 589         select CLKSRC_SAMSUNG_PWM
 590         select GENERIC_CLOCKEVENTS
 591         select GPIO_SAMSUNG
 592         select GPIOLIB
 593         select HAVE_S3C2410_I2C if I2C
 594         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 595         select HAVE_S3C_RTC if RTC_CLASS
 596         select MULTI_IRQ_HANDLER
 597         select NEED_MACH_IO_H
 598         select SAMSUNG_ATAGS
 599         select USE_OF
 600         help
 601           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
 602           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
 603           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
 604           Samsung SMDK2410 development board (and derivatives).
 605
 606 config ARCH_DAVINCI
 607         bool "TI DaVinci"
 608         select ARCH_HAS_HOLES_MEMORYMODEL
 609         select CLKDEV_LOOKUP
 610         select CPU_ARM926T
 611         select GENERIC_ALLOCATOR
 612         select GENERIC_CLOCKEVENTS
 613         select GENERIC_IRQ_CHIP
 614         select GPIOLIB
 615         select HAVE_IDE
 616         select USE_OF
 617         select ZONE_DMA
 618         help
 619           Support for TI's DaVinci platform.
 620
 621 config ARCH_OMAP1
 622         bool "TI OMAP1"
 623         depends on MMU
 624         select ARCH_HAS_HOLES_MEMORYMODEL
 625         select ARCH_OMAP
 626         select CLKDEV_LOOKUP
 627         select CLKSRC_MMIO
 628         select GENERIC_CLOCKEVENTS
 629         select GENERIC_IRQ_CHIP
 630         select GPIOLIB
 631         select HAVE_IDE
 632         select IRQ_DOMAIN
 633         select MULTI_IRQ_HANDLER
 634         select NEED_MACH_IO_H if PCCARD
 635         select NEED_MACH_MEMORY_H
 636         select SPARSE_IRQ
 637         help
 638           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
 639
 640 endchoice
 641
 642 menu "Multiple platform selection"
 643         depends on ARCH_MULTIPLATFORM
 644
 645 comment "CPU Core family selection"
 646
 647 config ARCH_MULTI_V4
 648         bool "ARMv4 based platforms (FA526)"
 649         depends on !ARCH_MULTI_V6_V7
 650         select ARCH_MULTI_V4_V5
 651         select CPU_FA526
 652
 653 config ARCH_MULTI_V4T
 654         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
 655         depends on !ARCH_MULTI_V6_V7
 656         select ARCH_MULTI_V4_V5
 657         select CPU_ARM920T if !(CPU_ARM7TDMI || CPU_ARM720T || \
 658                 CPU_ARM740T || CPU_ARM9TDMI || CPU_ARM922T || \
 659                 CPU_ARM925T || CPU_ARM940T)
 660
 661 config ARCH_MULTI_V5
 662         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
 663         depends on !ARCH_MULTI_V6_V7
 664         select ARCH_MULTI_V4_V5
 665         select CPU_ARM926T if !(CPU_ARM946E || CPU_ARM1020 || \
 666                 CPU_ARM1020E || CPU_ARM1022 || CPU_ARM1026 || \
 667                 CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_FEROCEON)
 668
 669 config ARCH_MULTI_V4_V5
 670         bool
 671
 672 config ARCH_MULTI_V6
 673         bool "ARMv6 based platforms (ARM11)"
 674         select ARCH_MULTI_V6_V7
 675         select CPU_V6K
 676
 677 config ARCH_MULTI_V7
 678         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
 679         default y
 680         select ARCH_MULTI_V6_V7
 681         select CPU_V7
 682         select HAVE_SMP
 683
 684 config ARCH_MULTI_V6_V7
 685         bool
 686         select MIGHT_HAVE_CACHE_L2X0
 687
 688 config ARCH_MULTI_CPU_AUTO
 689         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
 690         select ARCH_MULTI_V5
 691
 692 endmenu
 693
 694 config ARCH_VIRT
 695         bool "Dummy Virtual Machine"
 696         depends on ARCH_MULTI_V7
 697         select ARM_AMBA
 698         select ARM_GIC
 699         select ARM_GIC_V2M if PCI
 700         select ARM_GIC_V3
 701         select ARM_GIC_V3_ITS if PCI
 702         select ARM_PSCI
 703         select HAVE_ARM_ARCH_TIMER
 704
 705 #
 706 # This is sorted alphabetically by mach-* pathname.  However, plat-*
 707 # Kconfigs may be included either alphabetically (according to the
 708 # plat- suffix) or along side the corresponding mach-* source.
 709 #
 710 source "arch/arm/mach-mvebu/Kconfig"
 711
 712 source "arch/arm/mach-actions/Kconfig"
 713
 714 source "arch/arm/mach-alpine/Kconfig"
 715
 716 source "arch/arm/mach-artpec/Kconfig"
 717
 718 source "arch/arm/mach-asm9260/Kconfig"
 719
 720 source "arch/arm/mach-at91/Kconfig"
 721
 722 source "arch/arm/mach-axxia/Kconfig"
 723
 724 source "arch/arm/mach-bcm/Kconfig"
 725
 726 source "arch/arm/mach-berlin/Kconfig"
 727
 728 source "arch/arm/mach-clps711x/Kconfig"
 729
 730 source "arch/arm/mach-cns3xxx/Kconfig"
 731
 732 source "arch/arm/mach-davinci/Kconfig"
 733
 734 source "arch/arm/mach-digicolor/Kconfig"
 735
 736 source "arch/arm/mach-dove/Kconfig"
 737
 738 source "arch/arm/mach-ep93xx/Kconfig"
 739
 740 source "arch/arm/mach-footbridge/Kconfig"
 741
 742 source "arch/arm/mach-gemini/Kconfig"
 743
 744 source "arch/arm/mach-highbank/Kconfig"
 745
 746 source "arch/arm/mach-hisi/Kconfig"
 747
 748 source "arch/arm/mach-integrator/Kconfig"
 749
 750 source "arch/arm/mach-iop32x/Kconfig"
 751
 752 source "arch/arm/mach-iop33x/Kconfig"
 753
 754 source "arch/arm/mach-iop13xx/Kconfig"
 755
 756 source "arch/arm/mach-ixp4xx/Kconfig"
 757
 758 source "arch/arm/mach-keystone/Kconfig"
 759
 760 source "arch/arm/mach-ks8695/Kconfig"
 761
 762 source "arch/arm/mach-meson/Kconfig"
 763
 764 source "arch/arm/mach-moxart/Kconfig"
 765
 766 source "arch/arm/mach-aspeed/Kconfig"
 767
 768 source "arch/arm/mach-mv78xx0/Kconfig"
 769
 770 source "arch/arm/mach-imx/Kconfig"
 771
 772 source "arch/arm/mach-mediatek/Kconfig"
 773
 774 source "arch/arm/mach-mxs/Kconfig"
 775
 776 source "arch/arm/mach-netx/Kconfig"
 777
 778 source "arch/arm/mach-nomadik/Kconfig"
 779
 780 source "arch/arm/mach-nspire/Kconfig"
 781
 782 source "arch/arm/plat-omap/Kconfig"
 783
 784 source "arch/arm/mach-omap1/Kconfig"
 785
 786 source "arch/arm/mach-omap2/Kconfig"
 787
 788 source "arch/arm/mach-orion5x/Kconfig"
 789
 790 source "arch/arm/mach-picoxcell/Kconfig"
 791
 792 source "arch/arm/mach-pxa/Kconfig"
 793 source "arch/arm/plat-pxa/Kconfig"
 794
 795 source "arch/arm/mach-mmp/Kconfig"
 796
 797 source "arch/arm/mach-oxnas/Kconfig"
 798
 799 source "arch/arm/mach-qcom/Kconfig"
 800
 801 source "arch/arm/mach-realview/Kconfig"
 802
 803 source "arch/arm/mach-rockchip/Kconfig"
 804
 805 source "arch/arm/mach-sa1100/Kconfig"
 806
 807 source "arch/arm/mach-socfpga/Kconfig"
 808
 809 source "arch/arm/mach-spear/Kconfig"
 810
 811 source "arch/arm/mach-sti/Kconfig"
 812
 813 source "arch/arm/mach-stm32/Kconfig"
 814
 815 source "arch/arm/mach-s3c24xx/Kconfig"
 816
 817 source "arch/arm/mach-s3c64xx/Kconfig"
 818
 819 source "arch/arm/mach-s5pv210/Kconfig"
 820
 821 source "arch/arm/mach-exynos/Kconfig"
 822 source "arch/arm/plat-samsung/Kconfig"
 823
 824 source "arch/arm/mach-shmobile/Kconfig"
 825
 826 source "arch/arm/mach-sunxi/Kconfig"
 827
 828 source "arch/arm/mach-prima2/Kconfig"
 829
 830 source "arch/arm/mach-tango/Kconfig"
 831
 832 source "arch/arm/mach-tegra/Kconfig"
 833
 834 source "arch/arm/mach-u300/Kconfig"
 835
 836 source "arch/arm/mach-uniphier/Kconfig"
 837
 838 source "arch/arm/mach-ux500/Kconfig"
 839
 840 source "arch/arm/mach-versatile/Kconfig"
 841
 842 source "arch/arm/mach-vexpress/Kconfig"
 843 source "arch/arm/plat-versatile/Kconfig"
 844
 845 source "arch/arm/mach-vt8500/Kconfig"
 846
 847 source "arch/arm/mach-w90x900/Kconfig"
 848
 849 source "arch/arm/mach-zx/Kconfig"
 850
 851 source "arch/arm/mach-zynq/Kconfig"
 852
 853 # ARMv7-M architecture
 854 config ARCH_EFM32
 855         bool "Energy Micro efm32"
 856         depends on ARM_SINGLE_ARMV7M
 857         select GPIOLIB
 858         help
 859           Support for Energy Micro's (now Silicon Labs) efm32 Giant Gecko
 860           processors.
 861
 862 config ARCH_LPC18XX
 863         bool "NXP LPC18xx/LPC43xx"
 864         depends on ARM_SINGLE_ARMV7M
 865         select ARCH_HAS_RESET_CONTROLLER
 866         select ARM_AMBA
 867         select CLKSRC_LPC32XX
 868         select PINCTRL
 869         help
 870           Support for NXP's LPC18xx Cortex-M3 and LPC43xx Cortex-M4
 871           high performance microcontrollers.
 872
 873 config ARCH_MPS2
 874         bool "ARM MPS2 platform"
 875         depends on ARM_SINGLE_ARMV7M
 876         select ARM_AMBA
 877         select CLKSRC_MPS2
 878         help
 879           Support for Cortex-M Prototyping System (or V2M-MPS2) which comes
 880           with a range of available cores like Cortex-M3/M4/M7.
 881
 882           Please, note that depends which Application Note is used memory map
 883           for the platform may vary, so adjustment of RAM base might be needed.
 884
 885 # Definitions to make life easier
 886 config ARCH_ACORN
 887         bool
 888
 889 config PLAT_IOP
 890         bool
 891         select GENERIC_CLOCKEVENTS
 892
 893 config PLAT_ORION
 894         bool
 895         select CLKSRC_MMIO
 896         select COMMON_CLK
 897         select GENERIC_IRQ_CHIP
 898         select IRQ_DOMAIN
 899
 900 config PLAT_ORION_LEGACY
 901         bool
 902         select PLAT_ORION
 903
 904 config PLAT_PXA
 905         bool
 906
 907 config PLAT_VERSATILE
 908         bool
 909
 910 source "arch/arm/firmware/Kconfig"
 911
 912 source arch/arm/mm/Kconfig
 913
 914 config IWMMXT
 915         bool "Enable iWMMXt support"
 916         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4 || CPU_PJ4B
 917         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4 || CPU_PJ4B
 918         help
 919           Enable support for iWMMXt context switching at run time if
 920           running on a CPU that supports it.
 921
 922 config MULTI_IRQ_HANDLER
 923         bool
 924         help
 925           Allow each machine to specify it's own IRQ handler at run time.
 926
 927 if !MMU
 928 source "arch/arm/Kconfig-nommu"
 929 endif
 930
 931 config PJ4B_ERRATA_4742
 932         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
 933         depends on CPU_PJ4B && MACH_ARMADA_370
 934         default y
 935         help
 936           When coming out of either a Wait for Interrupt (WFI) or a Wait for
 937           Event (WFE) IDLE states, a specific timing sensitivity exists between
 938           the retiring WFI/WFE instructions and the newly issued subsequent
 939           instructions.  This sensitivity can result in a CPU hang scenario.
 940           Workaround:
 941           The software must insert either a Data Synchronization Barrier (DSB)
 942           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
 943           instruction
 944
 945 config ARM_ERRATA_326103
 946         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
 947         depends on CPU_V6
 948         help
 949           Executing a SWP instruction to read-only memory does not set bit 11
 950           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
 951           treat the access as a read, preventing a COW from occurring and
 952           causing the faulting task to livelock.
 953
 954 config ARM_ERRATA_411920
 955         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
 956         depends on CPU_V6 || CPU_V6K
 957         help
 958           Invalidation of the Instruction Cache operation can
 959           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
 960           It does not affect the MPCore. This option enables the ARM Ltd.
 961           recommended workaround.
 962
 963 config ARM_ERRATA_430973
 964         bool "ARM errata: Stale prediction on replaced interworking branch"
 965         depends on CPU_V7
 966         help
 967           This option enables the workaround for the 430973 Cortex-A8
 968           r1p* erratum. If a code sequence containing an ARM/Thumb
 969           interworking branch is replaced with another code sequence at the
 970           same virtual address, whether due to self-modifying code or virtual
 971           to physical address re-mapping, Cortex-A8 does not recover from the
 972           stale interworking branch prediction. This results in Cortex-A8
 973           executing the new code sequence in the incorrect ARM or Thumb state.
 974           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
 975           and also flushes the branch target cache at every context switch.
 976           Note that setting specific bits in the ACTLR register may not be
 977           available in non-secure mode.
 978
 979 config ARM_ERRATA_458693
 980         bool "ARM errata: Processor deadlock when a false hazard is created"
 981         depends on CPU_V7
 982         depends on !ARCH_MULTIPLATFORM
 983         help
 984           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
 985           erratum. For very specific sequences of memory operations, it is
 986           possible for a hazard condition intended for a cache line to instead
 987           be incorrectly associated with a different cache line. This false
 988           hazard might then cause a processor deadlock. The workaround enables
 989           the L1 caching of the NEON accesses and disables the PLD instruction
 990           in the ACTLR register. Note that setting specific bits in the ACTLR
 991           register may not be available in non-secure mode.
 992
 993 config ARM_ERRATA_460075
 994         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
 995         depends on CPU_V7
 996         depends on !ARCH_MULTIPLATFORM
 997         help
 998           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
 999           erratum. Any asynchronous access to the L2 cache may encounter a
1000           situation in which recent store transactions to the L2 cache are lost
1001           and overwritten with stale memory contents from external memory. The
1002           workaround disables the write-allocate mode for the L2 cache via the
1003           ACTLR register. Note that setting specific bits in the ACTLR register
1004           may not be available in non-secure mode.
1005
1006 config ARM_ERRATA_742230
1007         bool "ARM errata: DMB operation may be faulty"
1008         depends on CPU_V7 && SMP
1009         depends on !ARCH_MULTIPLATFORM
1010         help
1011           This option enables the workaround for the 742230 Cortex-A9
1012           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
1013           between two write operations may not ensure the correct visibility
1014           ordering of the two writes. This workaround sets a specific bit in
1015           the diagnostic register of the Cortex-A9 which causes the DMB
1016           instruction to behave as a DSB, ensuring the correct behaviour of
1017           the two writes.
1018
1019 config ARM_ERRATA_742231
1020         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1021         depends on CPU_V7 && SMP
1022         depends on !ARCH_MULTIPLATFORM
1023         help
1024           This option enables the workaround for the 742231 Cortex-A9
1025           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1026           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1027           accessing some data located in the same cache line, may get corrupted
1028           data due to bad handling of the address hazard when the line gets
1029           replaced from one of the CPUs at the same time as another CPU is
1030           accessing it. This workaround sets specific bits in the diagnostic
1031           register of the Cortex-A9 which reduces the linefill issuing
1032           capabilities of the processor.
1033
1034 config ARM_ERRATA_643719
1035         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
1036         depends on CPU_V7 && SMP
1037         default y
1038         help
1039           This option enables the workaround for the 643719 Cortex-A9 (prior to
1040           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
1041           register returns zero when it should return one. The workaround
1042           corrects this value, ensuring cache maintenance operations which use
1043           it behave as intended and avoiding data corruption.
1044
1045 config ARM_ERRATA_720789
1046         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1047         depends on CPU_V7
1048         help
1049           This option enables the workaround for the 720789 Cortex-A9 (prior to
1050           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1051           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1052           As a consequence of this erratum, some TLB entries which should be
1053           invalidated are not, resulting in an incoherency in the system page
1054           tables. The workaround changes the TLB flushing routines to invalidate
1055           entries regardless of the ASID.
1056
1057 config ARM_ERRATA_743622
1058         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1059         depends on CPU_V7
1060         depends on !ARCH_MULTIPLATFORM
1061         help
1062           This option enables the workaround for the 743622 Cortex-A9
1063           (r2p*) erratum. Under very rare conditions, a faulty
1064           optimisation in the Cortex-A9 Store Buffer may lead to data
1065           corruption. This workaround sets a specific bit in the diagnostic
1066           register of the Cortex-A9 which disables the Store Buffer
1067           optimisation, preventing the defect from occurring. This has no
1068           visible impact on the overall performance or power consumption of the
1069           processor.
1070
1071 config ARM_ERRATA_751472
1072         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1073         depends on CPU_V7
1074         depends on !ARCH_MULTIPLATFORM
1075         help
1076           This option enables the workaround for the 751472 Cortex-A9 (prior
1077           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1078           completion of a following broadcasted operation if the second
1079           operation is received by a CPU before the ICIALLUIS has completed,
1080           potentially leading to corrupted entries in the cache or TLB.
1081
1082 config ARM_ERRATA_754322
1083         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1084         depends on CPU_V7
1085         help
1086           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1087           r3p*) erratum. A speculative memory access may cause a page table walk
1088           which starts prior to an ASID switch but completes afterwards. This
1089           can populate the micro-TLB with a stale entry which may be hit with
1090           the new ASID. This workaround places two dsb instructions in the mm
1091           switching code so that no page table walks can cross the ASID switch.
1092
1093 config ARM_ERRATA_754327
1094         bool "ARM errata: no automatic Store Buffer drain"
1095         depends on CPU_V7 && SMP
1096         help
1097           This option enables the workaround for the 754327 Cortex-A9 (prior to
1098           r2p0) erratum. The Store Buffer does not have any automatic draining
1099           mechanism and therefore a livelock may occur if an external agent
1100           continuously polls a memory location waiting to observe an update.
1101           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1102           written polling loops from denying visibility of updates to memory.
1103
1104 config ARM_ERRATA_364296
1105         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1106         depends on CPU_V6
1107         help
1108           This options enables the workaround for the 364296 ARM1136
1109           r0p2 erratum (possible cache data corruption with
1110           hit-under-miss enabled). It sets the undocumented bit 31 in
1111           the auxiliary control register and the FI bit in the control
1112           register, thus disabling hit-under-miss without putting the
1113           processor into full low interrupt latency mode. ARM11MPCore
1114           is not affected.
1115
1116 config ARM_ERRATA_764369
1117         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1118         depends on CPU_V7 && SMP
1119         help
1120           This option enables the workaround for erratum 764369
1121           affecting Cortex-A9 MPCore with two or more processors (all
1122           current revisions). Under certain timing circumstances, a data
1123           cache line maintenance operation by MVA targeting an Inner
1124           Shareable memory region may fail to proceed up to either the
1125           Point of Coherency or to the Point of Unification of the
1126           system. This workaround adds a DSB instruction before the
1127           relevant cache maintenance functions and sets a specific bit
1128           in the diagnostic control register of the SCU.
1129
1130 config ARM_ERRATA_775420
1131        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1132        depends on CPU_V7
1133        help
1134          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1135          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1136          operation aborts with MMU exception, it might cause the processor
1137          to deadlock. This workaround puts DSB before executing ISB if
1138          an abort may occur on cache maintenance.
1139
1140 config ARM_ERRATA_798181
1141         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1142         depends on CPU_V7 && SMP
1143         help
1144           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1145           adequately shooting down all use of the old entries. This
1146           option enables the Linux kernel workaround for this erratum
1147           which sends an IPI to the CPUs that are running the same ASID
1148           as the one being invalidated.
1149
1150 config ARM_ERRATA_773022
1151         bool "ARM errata: incorrect instructions may be executed from loop buffer"
1152         depends on CPU_V7
1153         help
1154           This option enables the workaround for the 773022 Cortex-A15
1155           (up to r0p4) erratum. In certain rare sequences of code, the
1156           loop buffer may deliver incorrect instructions. This
1157           workaround disables the loop buffer to avoid the erratum.
1158
1159 config ARM_ERRATA_818325_852422
1160         bool "ARM errata: A12: some seqs of opposed cond code instrs => deadlock or corruption"
1161         depends on CPU_V7
1162         help
1163           This option enables the workaround for:
1164           - Cortex-A12 818325: Execution of an UNPREDICTABLE STR or STM
1165             instruction might deadlock.  Fixed in r0p1.
1166           - Cortex-A12 852422: Execution of a sequence of instructions might
1167             lead to either a data corruption or a CPU deadlock.  Not fixed in
1168             any Cortex-A12 cores yet.
1169           This workaround for all both errata involves setting bit[12] of the
1170           Feature Register. This bit disables an optimisation applied to a
1171           sequence of 2 instructions that use opposing condition codes.
1172
1173 config ARM_ERRATA_821420
1174         bool "ARM errata: A12: sequence of VMOV to core registers might lead to a dead lock"
1175         depends on CPU_V7
1176         help
1177           This option enables the workaround for the 821420 Cortex-A12
1178           (all revs) erratum. In very rare timing conditions, a sequence
1179           of VMOV to Core registers instructions, for which the second
1180           one is in the shadow of a branch or abort, can lead to a
1181           deadlock when the VMOV instructions are issued out-of-order.
1182
1183 config ARM_ERRATA_825619
1184         bool "ARM errata: A12: DMB NSHST/ISHST mixed ... might cause deadlock"
1185         depends on CPU_V7
1186         help
1187           This option enables the workaround for the 825619 Cortex-A12
1188           (all revs) erratum. Within rare timing constraints, executing a
1189           DMB NSHST or DMB ISHST instruction followed by a mix of Cacheable
1190           and Device/Strongly-Ordered loads and stores might cause deadlock
1191
1192 config ARM_ERRATA_852421
1193         bool "ARM errata: A17: DMB ST might fail to create order between stores"
1194         depends on CPU_V7
1195         help
1196           This option enables the workaround for the 852421 Cortex-A17
1197           (r1p0, r1p1, r1p2) erratum. Under very rare timing conditions,
1198           execution of a DMB ST instruction might fail to properly order
1199           stores from GroupA and stores from GroupB.
1200
1201 config ARM_ERRATA_852423
1202         bool "ARM errata: A17: some seqs of opposed cond code instrs => deadlock or corruption"
1203         depends on CPU_V7
1204         help
1205           This option enables the workaround for:
1206           - Cortex-A17 852423: Execution of a sequence of instructions might
1207             lead to either a data corruption or a CPU deadlock.  Not fixed in
1208             any Cortex-A17 cores yet.
1209           This is identical to Cortex-A12 erratum 852422.  It is a separate
1210           config option from the A12 erratum due to the way errata are checked
1211           for and handled.
1212
1213 endmenu
1214
1215 source "arch/arm/common/Kconfig"
1216
1217 menu "Bus support"
1218
1219 config ISA
1220         bool
1221         help
1222           Find out whether you have ISA slots on your motherboard.  ISA is the
1223           name of a bus system, i.e. the way the CPU talks to the other stuff
1224           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1225           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1226           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1227
1228 # Select ISA DMA controller support
1229 config ISA_DMA
1230         bool
1231         select ISA_DMA_API
1232
1233 # Select ISA DMA interface
1234 config ISA_DMA_API
1235         bool
1236
1237 config PCI
1238         bool "PCI support" if MIGHT_HAVE_PCI
1239         help
1240           Find out whether you have a PCI motherboard. PCI is the name of a
1241           bus system, i.e. the way the CPU talks to the other stuff inside
1242           your box. Other bus systems are ISA, EISA, MicroChannel (MCA) or
1243           VESA. If you have PCI, say Y, otherwise N.
1244
1245 config PCI_DOMAINS
1246         bool
1247         depends on PCI
1248
1249 config PCI_DOMAINS_GENERIC
1250         def_bool PCI_DOMAINS
1251
1252 config PCI_NANOENGINE
1253         bool "BSE nanoEngine PCI support"
1254         depends on SA1100_NANOENGINE
1255         help
1256           Enable PCI on the BSE nanoEngine board.
1257
1258 config PCI_SYSCALL
1259         def_bool PCI
1260
1261 config PCI_HOST_ITE8152
1262         bool
1263         depends on PCI && MACH_ARMCORE
1264         default y
1265         select DMABOUNCE
1266
1267 source "drivers/pci/Kconfig"
1268
1269 source "drivers/pcmcia/Kconfig"
1270
1271 endmenu
1272
1273 menu "Kernel Features"
1274
1275 config HAVE_SMP
1276         bool
1277         help
1278           This option should be selected by machines which have an SMP-
1279           capable CPU.
1280
1281           The only effect of this option is to make the SMP-related
1282           options available to the user for configuration.
1283
1284 config SMP
1285         bool "Symmetric Multi-Processing"
1286         depends on CPU_V6K || CPU_V7
1287         depends on GENERIC_CLOCKEVENTS
1288         depends on HAVE_SMP
1289         depends on MMU || ARM_MPU
1290         select IRQ_WORK
1291         help
1292           This enables support for systems with more than one CPU. If you have
1293           a system with only one CPU, say N. If you have a system with more
1294           than one CPU, say Y.
1295
1296           If you say N here, the kernel will run on uni- and multiprocessor
1297           machines, but will use only one CPU of a multiprocessor machine. If
1298           you say Y here, the kernel will run on many, but not all,
1299           uniprocessor machines. On a uniprocessor machine, the kernel
1300           will run faster if you say N here.
1301
1302           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1303           <file:Documentation/nmi_watchdog.txt> and the SMP-HOWTO available at
1304           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1305
1306           If you don't know what to do here, say N.
1307
1308 config SMP_ON_UP
1309         bool "Allow booting SMP kernel on uniprocessor systems"
1310         depends on SMP && !XIP_KERNEL && MMU
1311         default y
1312         help
1313           SMP kernels contain instructions which fail on non-SMP processors.
1314           Enabling this option allows the kernel to modify itself to make
1315           these instructions safe.  Disabling it allows about 1K of space
1316           savings.
1317
1318           If you don't know what to do here, say Y.
1319
1320 config ARM_CPU_TOPOLOGY
1321         bool "Support cpu topology definition"
1322         depends on SMP && CPU_V7
1323         default y
1324         help
1325           Support ARM cpu topology definition. The MPIDR register defines
1326           affinity between processors which is then used to describe the cpu
1327           topology of an ARM System.
1328
1329 config SCHED_MC
1330         bool "Multi-core scheduler support"
1331         depends on ARM_CPU_TOPOLOGY
1332         help
1333           Multi-core scheduler support improves the CPU scheduler's decision
1334           making when dealing with multi-core CPU chips at a cost of slightly
1335           increased overhead in some places. If unsure say N here.
1336
1337 config SCHED_SMT
1338         bool "SMT scheduler support"
1339         depends on ARM_CPU_TOPOLOGY
1340         help
1341           Improves the CPU scheduler's decision making when dealing with
1342           MultiThreading at a cost of slightly increased overhead in some
1343           places. If unsure say N here.
1344
1345 config HAVE_ARM_SCU
1346         bool
1347         help
1348           This option enables support for the ARM system coherency unit
1349
1350 config HAVE_ARM_ARCH_TIMER
1351         bool "Architected timer support"
1352         depends on CPU_V7
1353         select ARM_ARCH_TIMER
1354         select GENERIC_CLOCKEVENTS
1355         help
1356           This option enables support for the ARM architected timer
1357
1358 config HAVE_ARM_TWD
1359         bool
1360         select TIMER_OF if OF
1361         help
1362           This options enables support for the ARM timer and watchdog unit
1363
1364 config MCPM
1365         bool "Multi-Cluster Power Management"
1366         depends on CPU_V7 && SMP
1367         help
1368           This option provides the common power management infrastructure
1369           for (multi-)cluster based systems, such as big.LITTLE based
1370           systems.
1371
1372 config MCPM_QUAD_CLUSTER
1373         bool
1374         depends on MCPM
1375         help
1376           To avoid wasting resources unnecessarily, MCPM only supports up
1377           to 2 clusters by default.
1378           Platforms with 3 or 4 clusters that use MCPM must select this
1379           option to allow the additional clusters to be managed.
1380
1381 config BIG_LITTLE
1382         bool "big.LITTLE support (Experimental)"
1383         depends on CPU_V7 && SMP
1384         select MCPM
1385         help
1386           This option enables support selections for the big.LITTLE
1387           system architecture.
1388
1389 config BL_SWITCHER
1390         bool "big.LITTLE switcher support"
1391         depends on BIG_LITTLE && MCPM && HOTPLUG_CPU && ARM_GIC
1392         select CPU_PM
1393         help
1394           The big.LITTLE "switcher" provides the core functionality to
1395           transparently handle transition between a cluster of A15's
1396           and a cluster of A7's in a big.LITTLE system.
1397
1398 config BL_SWITCHER_DUMMY_IF
1399         tristate "Simple big.LITTLE switcher user interface"
1400         depends on BL_SWITCHER && DEBUG_KERNEL
1401         help
1402           This is a simple and dummy char dev interface to control
1403           the big.LITTLE switcher core code.  It is meant for
1404           debugging purposes only.
1405
1406 choice
1407         prompt "Memory split"
1408         depends on MMU
1409         default VMSPLIT_3G
1410         help
1411           Select the desired split between kernel and user memory.
1412
1413           If you are not absolutely sure what you are doing, leave this
1414           option alone!
1415
1416         config VMSPLIT_3G
1417                 bool "3G/1G user/kernel split"
1418         config VMSPLIT_3G_OPT
1419                 depends on !ARM_LPAE
1420                 bool "3G/1G user/kernel split (for full 1G low memory)"
1421         config VMSPLIT_2G
1422                 bool "2G/2G user/kernel split"
1423         config VMSPLIT_1G
1424                 bool "1G/3G user/kernel split"
1425 endchoice
1426
1427 config PAGE_OFFSET
1428         hex
1429         default PHYS_OFFSET if !MMU
1430         default 0x40000000 if VMSPLIT_1G
1431         default 0x80000000 if VMSPLIT_2G
1432         default 0xB0000000 if VMSPLIT_3G_OPT
1433         default 0xC0000000
1434
1435 config NR_CPUS
1436         int "Maximum number of CPUs (2-32)"
1437         range 2 32
1438         depends on SMP
1439         default "4"
1440
1441 config HOTPLUG_CPU
1442         bool "Support for hot-pluggable CPUs"
1443         depends on SMP
1444         help
1445           Say Y here to experiment with turning CPUs off and on.  CPUs
1446           can be controlled through /sys/devices/system/cpu.
1447
1448 config ARM_PSCI
1449         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1450         depends on HAVE_ARM_SMCCC
1451         select ARM_PSCI_FW
1452         help
1453           Say Y here if you want Linux to communicate with system firmware
1454           implementing the PSCI specification for CPU-centric power
1455           management operations described in ARM document number ARM DEN
1456           0022A ("Power State Coordination Interface System Software on
1457           ARM processors").
1458
1459 # The GPIO number here must be sorted by descending number. In case of
1460 # a multiplatform kernel, we just want the highest value required by the
1461 # selected platforms.
1462 config ARCH_NR_GPIO
1463         int
1464         default 2048 if ARCH_SOCFPGA
1465         default 1024 if ARCH_BRCMSTB || ARCH_SHMOBILE || ARCH_TEGRA || \
1466                 ARCH_ZYNQ
1467         default 512 if ARCH_EXYNOS || ARCH_KEYSTONE || SOC_OMAP5 || \
1468                 SOC_DRA7XX || ARCH_S3C24XX || ARCH_S3C64XX || ARCH_S5PV210
1469         default 416 if ARCH_SUNXI
1470         default 392 if ARCH_U8500
1471         default 352 if ARCH_VT8500
1472         default 288 if ARCH_ROCKCHIP
1473         default 264 if MACH_H4700
1474         default 0
1475         help
1476           Maximum number of GPIOs in the system.
1477
1478           If unsure, leave the default value.
1479
1480 source kernel/Kconfig.preempt
1481
1482 config HZ_FIXED
1483         int
1484         default 200 if ARCH_EBSA110
1485         default 128 if SOC_AT91RM9200
1486         default 0
1487
1488 choice
1489         depends on HZ_FIXED = 0
1490         prompt "Timer frequency"
1491
1492 config HZ_100
1493         bool "100 Hz"
1494
1495 config HZ_200
1496         bool "200 Hz"
1497
1498 config HZ_250
1499         bool "250 Hz"
1500
1501 config HZ_300
1502         bool "300 Hz"
1503
1504 config HZ_500
1505         bool "500 Hz"
1506
1507 config HZ_1000
1508         bool "1000 Hz"
1509
1510 endchoice
1511
1512 config HZ
1513         int
1514         default HZ_FIXED if HZ_FIXED != 0
1515         default 100 if HZ_100
1516         default 200 if HZ_200
1517         default 250 if HZ_250
1518         default 300 if HZ_300
1519         default 500 if HZ_500
1520         default 1000
1521
1522 config SCHED_HRTICK
1523         def_bool HIGH_RES_TIMERS
1524
1525 config THUMB2_KERNEL
1526         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1527         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1528         default y if CPU_THUMBONLY
1529         select ARM_ASM_UNIFIED
1530         select ARM_UNWIND
1531         help
1532           By enabling this option, the kernel will be compiled in
1533           Thumb-2 mode. A compiler/assembler that understand the unified
1534           ARM-Thumb syntax is needed.
1535
1536           If unsure, say N.
1537
1538 config THUMB2_AVOID_R_ARM_THM_JUMP11
1539         bool "Work around buggy Thumb-2 short branch relocations in gas"
1540         depends on THUMB2_KERNEL && MODULES
1541         default y
1542         help
1543           Various binutils versions can resolve Thumb-2 branches to
1544           locally-defined, preemptible global symbols as short-range "b.n"
1545           branch instructions.
1546
1547           This is a problem, because there's no guarantee the final
1548           destination of the symbol, or any candidate locations for a
1549           trampoline, are within range of the branch.  For this reason, the
1550           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1551           relocation in modules at all, and it makes little sense to add
1552           support.
1553
1554           The symptom is that the kernel fails with an "unsupported
1555           relocation" error when loading some modules.
1556
1557           Until fixed tools are available, passing
1558           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1559           code which hits this problem, at the cost of a bit of extra runtime
1560           stack usage in some cases.
1561
1562           The problem is described in more detail at:
1563               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1564
1565           Only Thumb-2 kernels are affected.
1566
1567           Unless you are sure your tools don't have this problem, say Y.
1568
1569 config ARM_ASM_UNIFIED
1570         bool
1571
1572 config ARM_PATCH_IDIV
1573         bool "Runtime patch udiv/sdiv instructions into __aeabi_{u}idiv()"
1574         depends on CPU_32v7 && !XIP_KERNEL
1575         default y
1576         help
1577           The ARM compiler inserts calls to __aeabi_idiv() and
1578           __aeabi_uidiv() when it needs to perform division on signed
1579           and unsigned integers. Some v7 CPUs have support for the sdiv
1580           and udiv instructions that can be used to implement those
1581           functions.
1582
1583           Enabling this option allows the kernel to modify itself to
1584           replace the first two instructions of these library functions
1585           with the sdiv or udiv plus "bx lr" instructions when the CPU
1586           it is running on supports them. Typically this will be faster
1587           and less power intensive than running the original library
1588           code to do integer division.
1589
1590 config AEABI
1591         bool "Use the ARM EABI to compile the kernel" if !CPU_V7 && !CPU_V7M && !CPU_V6 && !CPU_V6K
1592         default CPU_V7 || CPU_V7M || CPU_V6 || CPU_V6K
1593         help
1594           This option allows for the kernel to be compiled using the latest
1595           ARM ABI (aka EABI).  This is only useful if you are using a user
1596           space environment that is also compiled with EABI.
1597
1598           Since there are major incompatibilities between the legacy ABI and
1599           EABI, especially with regard to structure member alignment, this
1600           option also changes the kernel syscall calling convention to
1601           disambiguate both ABIs and allow for backward compatibility support
1602           (selected with CONFIG_OABI_COMPAT).
1603
1604           To use this you need GCC version 4.0.0 or later.
1605
1606 config OABI_COMPAT
1607         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1608         depends on AEABI && !THUMB2_KERNEL
1609         help
1610           This option preserves the old syscall interface along with the
1611           new (ARM EABI) one. It also provides a compatibility layer to
1612           intercept syscalls that have structure arguments which layout
1613           in memory differs between the legacy ABI and the new ARM EABI
1614           (only for non "thumb" binaries). This option adds a tiny
1615           overhead to all syscalls and produces a slightly larger kernel.
1616
1617           The seccomp filter system will not be available when this is
1618           selected, since there is no way yet to sensibly distinguish
1619           between calling conventions during filtering.
1620
1621           If you know you'll be using only pure EABI user space then you
1622           can say N here. If this option is not selected and you attempt
1623           to execute a legacy ABI binary then the result will be
1624           UNPREDICTABLE (in fact it can be predicted that it won't work
1625           at all). If in doubt say N.
1626
1627 config ARCH_HAS_HOLES_MEMORYMODEL
1628         bool
1629
1630 config ARCH_SPARSEMEM_ENABLE
1631         bool
1632
1633 config ARCH_SPARSEMEM_DEFAULT
1634         def_bool ARCH_SPARSEMEM_ENABLE
1635
1636 config ARCH_SELECT_MEMORY_MODEL
1637         def_bool ARCH_SPARSEMEM_ENABLE
1638
1639 config HAVE_ARCH_PFN_VALID
1640         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1641
1642 config HAVE_GENERIC_GUP
1643         def_bool y
1644         depends on ARM_LPAE
1645
1646 config HIGHMEM
1647         bool "High Memory Support"
1648         depends on MMU
1649         help
1650           The address space of ARM processors is only 4 Gigabytes large
1651           and it has to accommodate user address space, kernel address
1652           space as well as some memory mapped IO. That means that, if you
1653           have a large amount of physical memory and/or IO, not all of the
1654           memory can be "permanently mapped" by the kernel. The physical
1655           memory that is not permanently mapped is called "high memory".
1656
1657           Depending on the selected kernel/user memory split, minimum
1658           vmalloc space and actual amount of RAM, you may not need this
1659           option which should result in a slightly faster kernel.
1660
1661           If unsure, say n.
1662
1663 config HIGHPTE
1664         bool "Allocate 2nd-level pagetables from highmem" if EXPERT
1665         depends on HIGHMEM
1666         default y
1667         help
1668           The VM uses one page of physical memory for each page table.
1669           For systems with a lot of processes, this can use a lot of
1670           precious low memory, eventually leading to low memory being
1671           consumed by page tables.  Setting this option will allow
1672           user-space 2nd level page tables to reside in high memory.
1673
1674 config CPU_SW_DOMAIN_PAN
1675         bool "Enable use of CPU domains to implement privileged no-access"
1676         depends on MMU && !ARM_LPAE
1677         default y
1678         help
1679           Increase kernel security by ensuring that normal kernel accesses
1680           are unable to access userspace addresses.  This can help prevent
1681           use-after-free bugs becoming an exploitable privilege escalation
1682           by ensuring that magic values (such as LIST_POISON) will always
1683           fault when dereferenced.
1684
1685           CPUs with low-vector mappings use a best-efforts implementation.
1686           Their lower 1MB needs to remain accessible for the vectors, but
1687           the remainder of userspace will become appropriately inaccessible.
1688
1689 config HW_PERF_EVENTS
1690         def_bool y
1691         depends on ARM_PMU
1692
1693 config SYS_SUPPORTS_HUGETLBFS
1694        def_bool y
1695        depends on ARM_LPAE
1696
1697 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1698        def_bool y
1699        depends on ARM_LPAE
1700
1701 config ARCH_WANT_GENERAL_HUGETLB
1702         def_bool y
1703
1704 config ARM_MODULE_PLTS
1705         bool "Use PLTs to allow module memory to spill over into vmalloc area"
1706         depends on MODULES
1707         help
1708           Allocate PLTs when loading modules so that jumps and calls whose
1709           targets are too far away for their relative offsets to be encoded
1710           in the instructions themselves can be bounced via veneers in the
1711           module's PLT. This allows modules to be allocated in the generic
1712           vmalloc area after the dedicated module memory area has been
1713           exhausted. The modules will use slightly more memory, but after
1714           rounding up to page size, the actual memory footprint is usually
1715           the same.
1716
1717           Say y if you are getting out of memory errors while loading modules
1718
1719 source "mm/Kconfig"
1720
1721 config FORCE_MAX_ZONEORDER
1722         int "Maximum zone order"
1723         default "12" if SOC_AM33XX
1724         default "9" if SA1111 || ARCH_EFM32
1725         default "11"
1726         help
1727           The kernel memory allocator divides physically contiguous memory
1728           blocks into "zones", where each zone is a power of two number of
1729           pages.  This option selects the largest power of two that the kernel
1730           keeps in the memory allocator.  If you need to allocate very large
1731           blocks of physically contiguous memory, then you may need to
1732           increase this value.
1733
1734           This config option is actually maximum order plus one. For example,
1735           a value of 11 means that the largest free memory block is 2^10 pages.
1736
1737 config ALIGNMENT_TRAP
1738         bool
1739         depends on CPU_CP15_MMU
1740         default y if !ARCH_EBSA110
1741         select HAVE_PROC_CPU if PROC_FS
1742         help
1743           ARM processors cannot fetch/store information which is not
1744           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1745           address divisible by 4. On 32-bit ARM processors, these non-aligned
1746           fetch/store instructions will be emulated in software if you say
1747           here, which has a severe performance impact. This is necessary for
1748           correct operation of some network protocols. With an IP-only
1749           configuration it is safe to say N, otherwise say Y.
1750
1751 config UACCESS_WITH_MEMCPY
1752         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1753         depends on MMU
1754         default y if CPU_FEROCEON
1755         help
1756           Implement faster copy_to_user and clear_user methods for CPU
1757           cores where a 8-word STM instruction give significantly higher
1758           memory write throughput than a sequence of individual 32bit stores.
1759
1760           A possible side effect is a slight increase in scheduling latency
1761           between threads sharing the same address space if they invoke
1762           such copy operations with large buffers.
1763
1764           However, if the CPU data cache is using a write-allocate mode,
1765           this option is unlikely to provide any performance gain.
1766
1767 config SECCOMP
1768         bool
1769         prompt "Enable seccomp to safely compute untrusted bytecode"
1770         ---help---
1771           This kernel feature is useful for number crunching applications
1772           that may need to compute untrusted bytecode during their
1773           execution. By using pipes or other transports made available to
1774           the process as file descriptors supporting the read/write
1775           syscalls, it's possible to isolate those applications in
1776           their own address space using seccomp. Once seccomp is
1777           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1778           and the task is only allowed to execute a few safe syscalls
1779           defined by each seccomp mode.
1780
1781 config SWIOTLB
1782         def_bool y
1783
1784 config IOMMU_HELPER
1785         def_bool SWIOTLB
1786
1787 config PARAVIRT
1788         bool "Enable paravirtualization code"
1789         help
1790           This changes the kernel so it can modify itself when it is run
1791           under a hypervisor, potentially improving performance significantly
1792           over full virtualization.
1793
1794 config PARAVIRT_TIME_ACCOUNTING
1795         bool "Paravirtual steal time accounting"
1796         select PARAVIRT
1797         default n
1798         help
1799           Select this option to enable fine granularity task steal time
1800           accounting. Time spent executing other tasks in parallel with
1801           the current vCPU is discounted from the vCPU power. To account for
1802           that, there can be a small performance impact.
1803
1804           If in doubt, say N here.
1805
1806 config XEN_DOM0
1807         def_bool y
1808         depends on XEN
1809
1810 config XEN
1811         bool "Xen guest support on ARM"
1812         depends on ARM && AEABI && OF
1813         depends on CPU_V7 && !CPU_V6
1814         depends on !GENERIC_ATOMIC64
1815         depends on MMU
1816         select ARCH_DMA_ADDR_T_64BIT
1817         select ARM_PSCI
1818         select SWIOTLB_XEN
1819         select PARAVIRT
1820         help
1821           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1822
1823 endmenu
1824
1825 menu "Boot options"
1826
1827 config USE_OF
1828         bool "Flattened Device Tree support"
1829         select IRQ_DOMAIN
1830         select OF
1831         help
1832           Include support for flattened device tree machine descriptions.
1833
1834 config ATAGS
1835         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1836         default y
1837         help
1838           This is the traditional way of passing data to the kernel at boot
1839           time. If you are solely relying on the flattened device tree (or
1840           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1841           to remove ATAGS support from your kernel binary.  If unsure,
1842           leave this to y.
1843
1844 config DEPRECATED_PARAM_STRUCT
1845         bool "Provide old way to pass kernel parameters"
1846         depends on ATAGS
1847         help
1848           This was deprecated in 2001 and announced to live on for 5 years.
1849           Some old boot loaders still use this way.
1850
1851 # Compressed boot loader in ROM.  Yes, we really want to ask about
1852 # TEXT and BSS so we preserve their values in the config files.
1853 config ZBOOT_ROM_TEXT
1854         hex "Compressed ROM boot loader base address"
1855         default "0"
1856         help
1857           The physical address at which the ROM-able zImage is to be
1858           placed in the target.  Platforms which normally make use of
1859           ROM-able zImage formats normally set this to a suitable
1860           value in their defconfig file.
1861
1862           If ZBOOT_ROM is not enabled, this has no effect.
1863
1864 config ZBOOT_ROM_BSS
1865         hex "Compressed ROM boot loader BSS address"
1866         default "0"
1867         help
1868           The base address of an area of read/write memory in the target
1869           for the ROM-able zImage which must be available while the
1870           decompressor is running. It must be large enough to hold the
1871           entire decompressed kernel plus an additional 128 KiB.
1872           Platforms which normally make use of ROM-able zImage formats
1873           normally set this to a suitable value in their defconfig file.
1874
1875           If ZBOOT_ROM is not enabled, this has no effect.
1876
1877 config ZBOOT_ROM
1878         bool "Compressed boot loader in ROM/flash"
1879         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1880         depends on !ARM_APPENDED_DTB && !XIP_KERNEL && !AUTO_ZRELADDR
1881         help
1882           Say Y here if you intend to execute your compressed kernel image
1883           (zImage) directly from ROM or flash.  If unsure, say N.
1884
1885 config ARM_APPENDED_DTB
1886         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1887         depends on OF
1888         help
1889           With this option, the boot code will look for a device tree binary
1890           (DTB) appended to zImage
1891           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1892
1893           This is meant as a backward compatibility convenience for those
1894           systems with a bootloader that can't be upgraded to accommodate
1895           the documented boot protocol using a device tree.
1896
1897           Beware that there is very little in terms of protection against
1898           this option being confused by leftover garbage in memory that might
1899           look like a DTB header after a reboot if no actual DTB is appended
1900           to zImage.  Do not leave this option active in a production kernel
1901           if you don't intend to always append a DTB.  Proper passing of the
1902           location into r2 of a bootloader provided DTB is always preferable
1903           to this option.
1904
1905 config ARM_ATAG_DTB_COMPAT
1906         bool "Supplement the appended DTB with traditional ATAG information"
1907         depends on ARM_APPENDED_DTB
1908         help
1909           Some old bootloaders can't be updated to a DTB capable one, yet
1910           they provide ATAGs with memory configuration, the ramdisk address,
1911           the kernel cmdline string, etc.  Such information is dynamically
1912           provided by the bootloader and can't always be stored in a static
1913           DTB.  To allow a device tree enabled kernel to be used with such
1914           bootloaders, this option allows zImage to extract the information
1915           from the ATAG list and store it at run time into the appended DTB.
1916
1917 choice
1918         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
1919         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1920
1921 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1922         bool "Use bootloader kernel arguments if available"
1923         help
1924           Uses the command-line options passed by the boot loader instead of
1925           the device tree bootargs property. If the boot loader doesn't provide
1926           any, the device tree bootargs property will be used.
1927
1928 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
1929         bool "Extend with bootloader kernel arguments"
1930         help
1931           The command-line arguments provided by the boot loader will be
1932           appended to the the device tree bootargs property.
1933
1934 endchoice
1935
1936 config CMDLINE
1937         string "Default kernel command string"
1938         default ""
1939         help
1940           On some architectures (EBSA110 and CATS), there is currently no way
1941           for the boot loader to pass arguments to the kernel. For these
1942           architectures, you should supply some command-line options at build
1943           time by entering them here. As a minimum, you should specify the
1944           memory size and the root device (e.g., mem=64M root=/dev/nfs).
1945
1946 choice
1947         prompt "Kernel command line type" if CMDLINE != ""
1948         default CMDLINE_FROM_BOOTLOADER
1949         depends on ATAGS
1950
1951 config CMDLINE_FROM_BOOTLOADER
1952         bool "Use bootloader kernel arguments if available"
1953         help
1954           Uses the command-line options passed by the boot loader. If
1955           the boot loader doesn't provide any, the default kernel command
1956           string provided in CMDLINE will be used.
1957
1958 config CMDLINE_EXTEND
1959         bool "Extend bootloader kernel arguments"
1960         help
1961           The command-line arguments provided by the boot loader will be
1962           appended to the default kernel command string.
1963
1964 config CMDLINE_FORCE
1965         bool "Always use the default kernel command string"
1966         help
1967           Always use the default kernel command string, even if the boot
1968           loader passes other arguments to the kernel.
1969           This is useful if you cannot or don't want to change the
1970           command-line options your boot loader passes to the kernel.
1971 endchoice
1972
1973 config XIP_KERNEL
1974         bool "Kernel Execute-In-Place from ROM"
1975         depends on !ARM_LPAE && !ARCH_MULTIPLATFORM
1976         help
1977           Execute-In-Place allows the kernel to run from non-volatile storage
1978           directly addressable by the CPU, such as NOR flash. This saves RAM
1979           space since the text section of the kernel is not loaded from flash
1980           to RAM.  Read-write sections, such as the data section and stack,
1981           are still copied to RAM.  The XIP kernel is not compressed since
1982           it has to run directly from flash, so it will take more space to
1983           store it.  The flash address used to link the kernel object files,
1984           and for storing it, is configuration dependent. Therefore, if you
1985           say Y here, you must know the proper physical address where to
1986           store the kernel image depending on your own flash memory usage.
1987
1988           Also note that the make target becomes "make xipImage" rather than
1989           "make zImage" or "make Image".  The final kernel binary to put in
1990           ROM memory will be arch/arm/boot/xipImage.
1991
1992           If unsure, say N.
1993
1994 config XIP_PHYS_ADDR
1995         hex "XIP Kernel Physical Location"
1996         depends on XIP_KERNEL
1997         default "0x00080000"
1998         help
1999           This is the physical address in your flash memory the kernel will
2000           be linked for and stored to.  This address is dependent on your
2001           own flash usage.
2002
2003 config XIP_DEFLATED_DATA
2004         bool "Store kernel .data section compressed in ROM"
2005         depends on XIP_KERNEL
2006         select ZLIB_INFLATE
2007         help
2008           Before the kernel is actually executed, its .data section has to be
2009           copied to RAM from ROM. This option allows for storing that data
2010           in compressed form and decompressed to RAM rather than merely being
2011           copied, saving some precious ROM space. A possible drawback is a
2012           slightly longer boot delay.
2013
2014 config KEXEC
2015         bool "Kexec system call (EXPERIMENTAL)"
2016         depends on (!SMP || PM_SLEEP_SMP)
2017         depends on !CPU_V7M
2018         select KEXEC_CORE
2019         help
2020           kexec is a system call that implements the ability to shutdown your
2021           current kernel, and to start another kernel.  It is like a reboot
2022           but it is independent of the system firmware.   And like a reboot
2023           you can start any kernel with it, not just Linux.
2024
2025           It is an ongoing process to be certain the hardware in a machine
2026           is properly shutdown, so do not be surprised if this code does not
2027           initially work for you.
2028
2029 config ATAGS_PROC
2030         bool "Export atags in procfs"
2031         depends on ATAGS && KEXEC
2032         default y
2033         help
2034           Should the atags used to boot the kernel be exported in an "atags"
2035           file in procfs. Useful with kexec.
2036
2037 config CRASH_DUMP
2038         bool "Build kdump crash kernel (EXPERIMENTAL)"
2039         help
2040           Generate crash dump after being started by kexec. This should
2041           be normally only set in special crash dump kernels which are
2042           loaded in the main kernel with kexec-tools into a specially
2043           reserved region and then later executed after a crash by
2044           kdump/kexec. The crash dump kernel must be compiled to a
2045           memory address not used by the main kernel
2046
2047           For more details see Documentation/kdump/kdump.txt
2048
2049 config AUTO_ZRELADDR
2050         bool "Auto calculation of the decompressed kernel image address"
2051         help
2052           ZRELADDR is the physical address where the decompressed kernel
2053           image will be placed. If AUTO_ZRELADDR is selected, the address
2054           will be determined at run-time by masking the current IP with
2055           0xf8000000. This assumes the zImage being placed in the first 128MB
2056           from start of memory.
2057
2058 config EFI_STUB
2059         bool
2060
2061 config EFI
2062         bool "UEFI runtime support"
2063         depends on OF && !CPU_BIG_ENDIAN && MMU && AUTO_ZRELADDR && !XIP_KERNEL
2064         select UCS2_STRING
2065         select EFI_PARAMS_FROM_FDT
2066         select EFI_STUB
2067         select EFI_ARMSTUB
2068         select EFI_RUNTIME_WRAPPERS
2069         ---help---
2070           This option provides support for runtime services provided
2071           by UEFI firmware (such as non-volatile variables, realtime
2072           clock, and platform reset). A UEFI stub is also provided to
2073           allow the kernel to be booted as an EFI application. This
2074           is only useful for kernels that may run on systems that have
2075           UEFI firmware.
2076
2077 config DMI
2078         bool "Enable support for SMBIOS (DMI) tables"
2079         depends on EFI
2080         default y
2081         help
2082           This enables SMBIOS/DMI feature for systems.
2083
2084           This option is only useful on systems that have UEFI firmware.
2085           However, even with this option, the resultant kernel should
2086           continue to boot on existing non-UEFI platforms.
2087
2088           NOTE: This does *NOT* enable or encourage the use of DMI quirks,
2089           i.e., the the practice of identifying the platform via DMI to
2090           decide whether certain workarounds for buggy hardware and/or
2091           firmware need to be enabled. This would require the DMI subsystem
2092           to be enabled much earlier than we do on ARM, which is non-trivial.
2093
2094 endmenu
2095
2096 menu "CPU Power Management"
2097
2098 source "drivers/cpufreq/Kconfig"
2099
2100 source "drivers/cpuidle/Kconfig"
2101
2102 endmenu
2103
2104 menu "Floating point emulation"
2105
2106 comment "At least one emulation must be selected"
2107
2108 config FPE_NWFPE
2109         bool "NWFPE math emulation"
2110         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2111         ---help---
2112           Say Y to include the NWFPE floating point emulator in the kernel.
2113           This is necessary to run most binaries. Linux does not currently
2114           support floating point hardware so you need to say Y here even if
2115           your machine has an FPA or floating point co-processor podule.
2116
2117           You may say N here if you are going to load the Acorn FPEmulator
2118           early in the bootup.
2119
2120 config FPE_NWFPE_XP
2121         bool "Support extended precision"
2122         depends on FPE_NWFPE
2123         help
2124           Say Y to include 80-bit support in the kernel floating-point
2125           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2126           Note that gcc does not generate 80-bit operations by default,
2127           so in most cases this option only enlarges the size of the
2128           floating point emulator without any good reason.
2129
2130           You almost surely want to say N here.
2131
2132 config FPE_FASTFPE
2133         bool "FastFPE math emulation (EXPERIMENTAL)"
2134         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2135         ---help---
2136           Say Y here to include the FAST floating point emulator in the kernel.
2137           This is an experimental much faster emulator which now also has full
2138           precision for the mantissa.  It does not support any exceptions.
2139           It is very simple, and approximately 3-6 times faster than NWFPE.
2140
2141           It should be sufficient for most programs.  It may be not suitable
2142           for scientific calculations, but you have to check this for yourself.
2143           If you do not feel you need a faster FP emulation you should better
2144           choose NWFPE.
2145
2146 config VFP
2147         bool "VFP-format floating point maths"
2148         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2149         help
2150           Say Y to include VFP support code in the kernel. This is needed
2151           if your hardware includes a VFP unit.
2152
2153           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2154           release notes and additional status information.
2155
2156           Say N if your target does not have VFP hardware.
2157
2158 config VFPv3
2159         bool
2160         depends on VFP
2161         default y if CPU_V7
2162
2163 config NEON
2164         bool "Advanced SIMD (NEON) Extension support"
2165         depends on VFPv3 && CPU_V7
2166         help
2167           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2168           Extension.
2169
2170 config KERNEL_MODE_NEON
2171         bool "Support for NEON in kernel mode"
2172         depends on NEON && AEABI
2173         help
2174           Say Y to include support for NEON in kernel mode.
2175
2176 endmenu
2177
2178 menu "Userspace binary formats"
2179
2180 source "fs/Kconfig.binfmt"
2181
2182 endmenu
2183
2184 menu "Power management options"
2185
2186 source "kernel/power/Kconfig"
2187
2188 config ARCH_SUSPEND_POSSIBLE
2189         depends on CPU_ARM920T || CPU_ARM926T || CPU_FEROCEON || CPU_SA1100 || \
2190                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_V7M || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2191         def_bool y
2192
2193 config ARM_CPU_SUSPEND
2194         def_bool PM_SLEEP || BL_SWITCHER || ARM_PSCI_FW
2195         depends on ARCH_SUSPEND_POSSIBLE
2196
2197 config ARCH_HIBERNATION_POSSIBLE
2198         bool
2199         depends on MMU
2200         default y if ARCH_SUSPEND_POSSIBLE
2201
2202 endmenu
2203
2204 source "net/Kconfig"
2205
2206 source "drivers/Kconfig"
2207
2208 source "drivers/firmware/Kconfig"
2209
2210 source "fs/Kconfig"
2211
2212 source "arch/arm/Kconfig.debug"
2213
2214 source "security/Kconfig"
2215
2216 source "crypto/Kconfig"
2217 if CRYPTO
2218 source "arch/arm/crypto/Kconfig"
2219 endif
2220
2221 source "lib/Kconfig"
2222
2223 source "arch/arm/kvm/Kconfig"