Documentation/devicetree/bindings/staging/imx-drm/fsl-imx-drm.txt

   1 Freescale i.MX IPUv3
   2 ====================
   3
   4 Required properties:
   5 - compatible: Should be "fsl,<chip>-ipu"
   6 - reg: should be register base and length as documented in the
   7   datasheet
   8 - interrupts: Should contain sync interrupt and error interrupt,
   9   in this order.
  10 - #crtc-cells: 1, See below
  11 - resets: phandle pointing to the system reset controller and
  12           reset line index, see reset/fsl,imx-src.txt for details
  13
  14 example:
  15
  16 ipu: ipu@18000000 {
  17         #crtc-cells = <1>;
  18         compatible = "fsl,imx53-ipu";
  19         reg = <0x18000000 0x080000000>;
  20         interrupts = <11 10>;
  21         resets = <&src 2>;
  22 };
  23
  24 Parallel display support
  25 ========================
  26
  27 Required properties:
  28 - compatible: Should be "fsl,imx-parallel-display"
  29 - crtc: the crtc this display is connected to, see below
  30 Optional properties:
  31 - interface_pix_fmt: How this display is connected to the
  32   crtc. Currently supported types: "rgb24", "rgb565", "bgr666"
  33 - edid: verbatim EDID data block describing attached display.
  34 - ddc: phandle describing the i2c bus handling the display data
  35   channel
  36
  37 example:
  38
  39 display@di0 {
  40         compatible = "fsl,imx-parallel-display";
  41         edid = [edid-data];
  42         crtc = <&ipu 0>;
  43         interface-pix-fmt = "rgb24";
  44 };