clk: uniphier: Add SCSSI clock gate for each channel
[sfrench/cifs-2.6.git] / drivers / clk / uniphier / clk-uniphier-peri.c
index 9caa52944b1c5743c0afea5e3756bcac07892a75..3e32db9dad8151a39d2fbefa40f7268557b6ed70 100644 (file)
@@ -18,8 +18,8 @@
 #define UNIPHIER_PERI_CLK_FI2C(idx, ch)                                        \
        UNIPHIER_CLK_GATE("i2c" #ch, (idx), "i2c", 0x24, 24 + (ch))
 
-#define UNIPHIER_PERI_CLK_SCSSI(idx)                                   \
-       UNIPHIER_CLK_GATE("scssi", (idx), "spi", 0x20, 17)
+#define UNIPHIER_PERI_CLK_SCSSI(idx, ch)                               \
+       UNIPHIER_CLK_GATE("scssi" #ch, (idx), "spi", 0x20, 17 + (ch))
 
 #define UNIPHIER_PERI_CLK_MCSSI(idx)                                   \
        UNIPHIER_CLK_GATE("mcssi", (idx), "spi", 0x24, 14)
@@ -35,7 +35,7 @@ const struct uniphier_clk_data uniphier_ld4_peri_clk_data[] = {
        UNIPHIER_PERI_CLK_I2C(6, 2),
        UNIPHIER_PERI_CLK_I2C(7, 3),
        UNIPHIER_PERI_CLK_I2C(8, 4),
-       UNIPHIER_PERI_CLK_SCSSI(11),
+       UNIPHIER_PERI_CLK_SCSSI(11, 0),
        { /* sentinel */ }
 };
 
@@ -51,7 +51,10 @@ const struct uniphier_clk_data uniphier_pro4_peri_clk_data[] = {
        UNIPHIER_PERI_CLK_FI2C(8, 4),
        UNIPHIER_PERI_CLK_FI2C(9, 5),
        UNIPHIER_PERI_CLK_FI2C(10, 6),
-       UNIPHIER_PERI_CLK_SCSSI(11),
-       UNIPHIER_PERI_CLK_MCSSI(12),
+       UNIPHIER_PERI_CLK_SCSSI(11, 0),
+       UNIPHIER_PERI_CLK_SCSSI(12, 1),
+       UNIPHIER_PERI_CLK_SCSSI(13, 2),
+       UNIPHIER_PERI_CLK_SCSSI(14, 3),
+       UNIPHIER_PERI_CLK_MCSSI(15),
        { /* sentinel */ }
 };