sound/soc/codecs/tlv320aic32x4.c

   1 // SPDX-License-Identifier: GPL-2.0-or-later
   2 /*
   3  * linux/sound/soc/codecs/tlv320aic32x4.c
   4  *
   5  * Copyright 2011 Vista Silicon S.L.
   6  *
   7  * Author: Javier Martin <javier.martin@vista-silicon.com>
   8  *
   9  * Based on sound/soc/codecs/wm8974 and TI driver for kernel 2.6.27.
  10  */
  11
  12 #include <linux/module.h>
  13 #include <linux/moduleparam.h>
  14 #include <linux/init.h>
  15 #include <linux/delay.h>
  16 #include <linux/pm.h>
  17 #include <linux/gpio.h>
  18 #include <linux/of_gpio.h>
  19 #include <linux/cdev.h>
  20 #include <linux/slab.h>
  21 #include <linux/clk.h>
  22 #include <linux/of_clk.h>
  23 #include <linux/regulator/consumer.h>
  24
  25 #include <sound/tlv320aic32x4.h>
  26 #include <sound/core.h>
  27 #include <sound/pcm.h>
  28 #include <sound/pcm_params.h>
  29 #include <sound/soc.h>
  30 #include <sound/soc-dapm.h>
  31 #include <sound/initval.h>
  32 #include <sound/tlv.h>
  33
  34 #include "tlv320aic32x4.h"
  35
  36 struct aic32x4_priv {
  37         struct regmap *regmap;
  38         u32 power_cfg;
  39         u32 micpga_routing;
  40         bool swapdacs;
  41         int rstn_gpio;
  42         const char *mclk_name;
  43
  44         struct regulator *supply_ldo;
  45         struct regulator *supply_iov;
  46         struct regulator *supply_dv;
  47         struct regulator *supply_av;
  48
  49         struct aic32x4_setup_data *setup;
  50         struct device *dev;
  51         enum aic32x4_type type;
  52 };
  53
  54 static int aic32x4_reset_adc(struct snd_soc_dapm_widget *w,
  55                              struct snd_kcontrol *kcontrol, int event)
  56 {
  57         struct snd_soc_component *component = snd_soc_dapm_to_component(w->dapm);
  58         u32 adc_reg;
  59
  60         /*
  61          * Workaround: the datasheet does not mention a required programming
  62          * sequence but experiments show the ADC needs to be reset after each
  63          * capture to avoid audible artifacts.
  64          */
  65         switch (event) {
  66         case SND_SOC_DAPM_POST_PMD:
  67                 adc_reg = snd_soc_component_read(component, AIC32X4_ADCSETUP);
  68                 snd_soc_component_write(component, AIC32X4_ADCSETUP, adc_reg |
  69                                         AIC32X4_LADC_EN | AIC32X4_RADC_EN);
  70                 snd_soc_component_write(component, AIC32X4_ADCSETUP, adc_reg);
  71                 break;
  72         }
  73         return 0;
  74 };
  75
  76 static int mic_bias_event(struct snd_soc_dapm_widget *w,
  77         struct snd_kcontrol *kcontrol, int event)
  78 {
  79         struct snd_soc_component *component = snd_soc_dapm_to_component(w->dapm);
  80
  81         switch (event) {
  82         case SND_SOC_DAPM_POST_PMU:
  83                 /* Change Mic Bias Registor */
  84                 snd_soc_component_update_bits(component, AIC32X4_MICBIAS,
  85                                 AIC32x4_MICBIAS_MASK,
  86                                 AIC32X4_MICBIAS_LDOIN |
  87                                 AIC32X4_MICBIAS_2075V);
  88                 printk(KERN_DEBUG "%s: Mic Bias will be turned ON\n", __func__);
  89                 break;
  90         case SND_SOC_DAPM_PRE_PMD:
  91                 snd_soc_component_update_bits(component, AIC32X4_MICBIAS,
  92                                 AIC32x4_MICBIAS_MASK, 0);
  93                 printk(KERN_DEBUG "%s: Mic Bias will be turned OFF\n",
  94                                 __func__);
  95                 break;
  96         }
  97
  98         return 0;
  99 }
 100
 101
 102 static int aic32x4_get_mfp1_gpio(struct snd_kcontrol *kcontrol,
 103         struct snd_ctl_elem_value *ucontrol)
 104 {
 105         struct snd_soc_component *component = snd_kcontrol_chip(kcontrol);
 106         u8 val;
 107
 108         val = snd_soc_component_read(component, AIC32X4_DINCTL);
 109
 110         ucontrol->value.integer.value[0] = (val & 0x01);
 111
 112         return 0;
 113 };
 114
 115 static int aic32x4_set_mfp2_gpio(struct snd_kcontrol *kcontrol,
 116         struct snd_ctl_elem_value *ucontrol)
 117 {
 118         struct snd_soc_component *component = snd_kcontrol_chip(kcontrol);
 119         u8 val;
 120         u8 gpio_check;
 121
 122         val = snd_soc_component_read(component, AIC32X4_DOUTCTL);
 123         gpio_check = (val & AIC32X4_MFP_GPIO_ENABLED);
 124         if (gpio_check != AIC32X4_MFP_GPIO_ENABLED) {
 125                 printk(KERN_ERR "%s: MFP2 is not configure as a GPIO output\n",
 126                         __func__);
 127                 return -EINVAL;
 128         }
 129
 130         if (ucontrol->value.integer.value[0] == (val & AIC32X4_MFP2_GPIO_OUT_HIGH))
 131                 return 0;
 132
 133         if (ucontrol->value.integer.value[0])
 134                 val |= ucontrol->value.integer.value[0];
 135         else
 136                 val &= ~AIC32X4_MFP2_GPIO_OUT_HIGH;
 137
 138         snd_soc_component_write(component, AIC32X4_DOUTCTL, val);
 139
 140         return 0;
 141 };
 142
 143 static int aic32x4_get_mfp3_gpio(struct snd_kcontrol *kcontrol,
 144         struct snd_ctl_elem_value *ucontrol)
 145 {
 146         struct snd_soc_component *component = snd_kcontrol_chip(kcontrol);
 147         u8 val;
 148
 149         val = snd_soc_component_read(component, AIC32X4_SCLKCTL);
 150
 151         ucontrol->value.integer.value[0] = (val & 0x01);
 152
 153         return 0;
 154 };
 155
 156 static int aic32x4_set_mfp4_gpio(struct snd_kcontrol *kcontrol,
 157         struct snd_ctl_elem_value *ucontrol)
 158 {
 159         struct snd_soc_component *component = snd_kcontrol_chip(kcontrol);
 160         u8 val;
 161         u8 gpio_check;
 162
 163         val = snd_soc_component_read(component, AIC32X4_MISOCTL);
 164         gpio_check = (val & AIC32X4_MFP_GPIO_ENABLED);
 165         if (gpio_check != AIC32X4_MFP_GPIO_ENABLED) {
 166                 printk(KERN_ERR "%s: MFP4 is not configure as a GPIO output\n",
 167                         __func__);
 168                 return -EINVAL;
 169         }
 170
 171         if (ucontrol->value.integer.value[0] == (val & AIC32X4_MFP5_GPIO_OUT_HIGH))
 172                 return 0;
 173
 174         if (ucontrol->value.integer.value[0])
 175                 val |= ucontrol->value.integer.value[0];
 176         else
 177                 val &= ~AIC32X4_MFP5_GPIO_OUT_HIGH;
 178
 179         snd_soc_component_write(component, AIC32X4_MISOCTL, val);
 180
 181         return 0;
 182 };
 183
 184 static int aic32x4_get_mfp5_gpio(struct snd_kcontrol *kcontrol,
 185         struct snd_ctl_elem_value *ucontrol)
 186 {
 187         struct snd_soc_component *component = snd_kcontrol_chip(kcontrol);
 188         u8 val;
 189
 190         val = snd_soc_component_read(component, AIC32X4_GPIOCTL);
 191         ucontrol->value.integer.value[0] = ((val & 0x2) >> 1);
 192
 193         return 0;
 194 };
 195
 196 static int aic32x4_set_mfp5_gpio(struct snd_kcontrol *kcontrol,
 197         struct snd_ctl_elem_value *ucontrol)
 198 {
 199         struct snd_soc_component *component = snd_kcontrol_chip(kcontrol);
 200         u8 val;
 201         u8 gpio_check;
 202
 203         val = snd_soc_component_read(component, AIC32X4_GPIOCTL);
 204         gpio_check = (val & AIC32X4_MFP5_GPIO_OUTPUT);
 205         if (gpio_check != AIC32X4_MFP5_GPIO_OUTPUT) {
 206                 printk(KERN_ERR "%s: MFP5 is not configure as a GPIO output\n",
 207                         __func__);
 208                 return -EINVAL;
 209         }
 210
 211         if (ucontrol->value.integer.value[0] == (val & 0x1))
 212                 return 0;
 213
 214         if (ucontrol->value.integer.value[0])
 215                 val |= ucontrol->value.integer.value[0];
 216         else
 217                 val &= 0xfe;
 218
 219         snd_soc_component_write(component, AIC32X4_GPIOCTL, val);
 220
 221         return 0;
 222 };
 223
 224 static const struct snd_kcontrol_new aic32x4_mfp1[] = {
 225         SOC_SINGLE_BOOL_EXT("MFP1 GPIO", 0, aic32x4_get_mfp1_gpio, NULL),
 226 };
 227
 228 static const struct snd_kcontrol_new aic32x4_mfp2[] = {
 229         SOC_SINGLE_BOOL_EXT("MFP2 GPIO", 0, NULL, aic32x4_set_mfp2_gpio),
 230 };
 231
 232 static const struct snd_kcontrol_new aic32x4_mfp3[] = {
 233         SOC_SINGLE_BOOL_EXT("MFP3 GPIO", 0, aic32x4_get_mfp3_gpio, NULL),
 234 };
 235
 236 static const struct snd_kcontrol_new aic32x4_mfp4[] = {
 237         SOC_SINGLE_BOOL_EXT("MFP4 GPIO", 0, NULL, aic32x4_set_mfp4_gpio),
 238 };
 239
 240 static const struct snd_kcontrol_new aic32x4_mfp5[] = {
 241         SOC_SINGLE_BOOL_EXT("MFP5 GPIO", 0, aic32x4_get_mfp5_gpio,
 242                 aic32x4_set_mfp5_gpio),
 243 };
 244
 245 /* 0dB min, 0.5dB steps */
 246 static DECLARE_TLV_DB_SCALE(tlv_step_0_5, 0, 50, 0);
 247 /* -63.5dB min, 0.5dB steps */
 248 static DECLARE_TLV_DB_SCALE(tlv_pcm, -6350, 50, 0);
 249 /* -6dB min, 1dB steps */
 250 static DECLARE_TLV_DB_SCALE(tlv_driver_gain, -600, 100, 0);
 251 /* -12dB min, 0.5dB steps */
 252 static DECLARE_TLV_DB_SCALE(tlv_adc_vol, -1200, 50, 0);
 253
 254 static DECLARE_TLV_DB_LINEAR(tlv_spk_vol, TLV_DB_GAIN_MUTE, 0);
 255 static DECLARE_TLV_DB_SCALE(tlv_amp_vol, 0, 600, 1);
 256
 257 static const char * const lo_cm_text[] = {
 258         "Full Chip", "1.65V",
 259 };
 260
 261 static SOC_ENUM_SINGLE_DECL(lo_cm_enum, AIC32X4_CMMODE, 3, lo_cm_text);
 262
 263 static const char * const ptm_text[] = {
 264         "P3", "P2", "P1",
 265 };
 266
 267 static SOC_ENUM_SINGLE_DECL(l_ptm_enum, AIC32X4_LPLAYBACK, 2, ptm_text);
 268 static SOC_ENUM_SINGLE_DECL(r_ptm_enum, AIC32X4_RPLAYBACK, 2, ptm_text);
 269
 270 static const struct snd_kcontrol_new aic32x4_snd_controls[] = {
 271         SOC_DOUBLE_R_S_TLV("PCM Playback Volume", AIC32X4_LDACVOL,
 272                         AIC32X4_RDACVOL, 0, -0x7f, 0x30, 7, 0, tlv_pcm),
 273         SOC_ENUM("DAC Left Playback PowerTune Switch", l_ptm_enum),
 274         SOC_ENUM("DAC Right Playback PowerTune Switch", r_ptm_enum),
 275         SOC_DOUBLE_R_S_TLV("HP Driver Gain Volume", AIC32X4_HPLGAIN,
 276                         AIC32X4_HPRGAIN, 0, -0x6, 0x1d, 5, 0,
 277                         tlv_driver_gain),
 278         SOC_DOUBLE_R_S_TLV("LO Driver Gain Volume", AIC32X4_LOLGAIN,
 279                         AIC32X4_LORGAIN, 0, -0x6, 0x1d, 5, 0,
 280                         tlv_driver_gain),
 281         SOC_DOUBLE_R("HP DAC Playback Switch", AIC32X4_HPLGAIN,
 282                         AIC32X4_HPRGAIN, 6, 0x01, 1),
 283         SOC_DOUBLE_R("LO DAC Playback Switch", AIC32X4_LOLGAIN,
 284                         AIC32X4_LORGAIN, 6, 0x01, 1),
 285         SOC_ENUM("LO Playback Common Mode Switch", lo_cm_enum),
 286         SOC_DOUBLE_R("Mic PGA Switch", AIC32X4_LMICPGAVOL,
 287                         AIC32X4_RMICPGAVOL, 7, 0x01, 1),
 288
 289         SOC_SINGLE("ADCFGA Left Mute Switch", AIC32X4_ADCFGA, 7, 1, 0),
 290         SOC_SINGLE("ADCFGA Right Mute Switch", AIC32X4_ADCFGA, 3, 1, 0),
 291
 292         SOC_DOUBLE_R_S_TLV("ADC Level Volume", AIC32X4_LADCVOL,
 293                         AIC32X4_RADCVOL, 0, -0x18, 0x28, 6, 0, tlv_adc_vol),
 294         SOC_DOUBLE_R_TLV("PGA Level Volume", AIC32X4_LMICPGAVOL,
 295                         AIC32X4_RMICPGAVOL, 0, 0x5f, 0, tlv_step_0_5),
 296
 297         SOC_SINGLE("Auto-mute Switch", AIC32X4_DACMUTE, 4, 7, 0),
 298
 299         SOC_SINGLE("AGC Left Switch", AIC32X4_LAGC1, 7, 1, 0),
 300         SOC_SINGLE("AGC Right Switch", AIC32X4_RAGC1, 7, 1, 0),
 301         SOC_DOUBLE_R("AGC Target Level", AIC32X4_LAGC1, AIC32X4_RAGC1,
 302                         4, 0x07, 0),
 303         SOC_DOUBLE_R("AGC Gain Hysteresis", AIC32X4_LAGC1, AIC32X4_RAGC1,
 304                         0, 0x03, 0),
 305         SOC_DOUBLE_R("AGC Hysteresis", AIC32X4_LAGC2, AIC32X4_RAGC2,
 306                         6, 0x03, 0),
 307         SOC_DOUBLE_R("AGC Noise Threshold", AIC32X4_LAGC2, AIC32X4_RAGC2,
 308                         1, 0x1F, 0),
 309         SOC_DOUBLE_R("AGC Max PGA", AIC32X4_LAGC3, AIC32X4_RAGC3,
 310                         0, 0x7F, 0),
 311         SOC_DOUBLE_R("AGC Attack Time", AIC32X4_LAGC4, AIC32X4_RAGC4,
 312                         3, 0x1F, 0),
 313         SOC_DOUBLE_R("AGC Decay Time", AIC32X4_LAGC5, AIC32X4_RAGC5,
 314                         3, 0x1F, 0),
 315         SOC_DOUBLE_R("AGC Noise Debounce", AIC32X4_LAGC6, AIC32X4_RAGC6,
 316                         0, 0x1F, 0),
 317         SOC_DOUBLE_R("AGC Signal Debounce", AIC32X4_LAGC7, AIC32X4_RAGC7,
 318                         0, 0x0F, 0),
 319 };
 320
 321 static const struct snd_kcontrol_new hpl_output_mixer_controls[] = {
 322         SOC_DAPM_SINGLE("L_DAC Switch", AIC32X4_HPLROUTE, 3, 1, 0),
 323         SOC_DAPM_SINGLE("IN1_L Switch", AIC32X4_HPLROUTE, 2, 1, 0),
 324 };
 325
 326 static const struct snd_kcontrol_new hpr_output_mixer_controls[] = {
 327         SOC_DAPM_SINGLE("R_DAC Switch", AIC32X4_HPRROUTE, 3, 1, 0),
 328         SOC_DAPM_SINGLE("IN1_R Switch", AIC32X4_HPRROUTE, 2, 1, 0),
 329 };
 330
 331 static const struct snd_kcontrol_new lol_output_mixer_controls[] = {
 332         SOC_DAPM_SINGLE("L_DAC Switch", AIC32X4_LOLROUTE, 3, 1, 0),
 333 };
 334
 335 static const struct snd_kcontrol_new lor_output_mixer_controls[] = {
 336         SOC_DAPM_SINGLE("R_DAC Switch", AIC32X4_LORROUTE, 3, 1, 0),
 337 };
 338
 339 static const char * const resistor_text[] = {
 340         "Off", "10 kOhm", "20 kOhm", "40 kOhm",
 341 };
 342
 343 /* Left mixer pins */
 344 static SOC_ENUM_SINGLE_DECL(in1l_lpga_p_enum, AIC32X4_LMICPGAPIN, 6, resistor_text);
 345 static SOC_ENUM_SINGLE_DECL(in2l_lpga_p_enum, AIC32X4_LMICPGAPIN, 4, resistor_text);
 346 static SOC_ENUM_SINGLE_DECL(in3l_lpga_p_enum, AIC32X4_LMICPGAPIN, 2, resistor_text);
 347 static SOC_ENUM_SINGLE_DECL(in1r_lpga_p_enum, AIC32X4_LMICPGAPIN, 0, resistor_text);
 348
 349 static SOC_ENUM_SINGLE_DECL(cml_lpga_n_enum, AIC32X4_LMICPGANIN, 6, resistor_text);
 350 static SOC_ENUM_SINGLE_DECL(in2r_lpga_n_enum, AIC32X4_LMICPGANIN, 4, resistor_text);
 351 static SOC_ENUM_SINGLE_DECL(in3r_lpga_n_enum, AIC32X4_LMICPGANIN, 2, resistor_text);
 352
 353 static const struct snd_kcontrol_new in1l_to_lmixer_controls[] = {
 354         SOC_DAPM_ENUM("IN1_L L+ Switch", in1l_lpga_p_enum),
 355 };
 356 static const struct snd_kcontrol_new in2l_to_lmixer_controls[] = {
 357         SOC_DAPM_ENUM("IN2_L L+ Switch", in2l_lpga_p_enum),
 358 };
 359 static const struct snd_kcontrol_new in3l_to_lmixer_controls[] = {
 360         SOC_DAPM_ENUM("IN3_L L+ Switch", in3l_lpga_p_enum),
 361 };
 362 static const struct snd_kcontrol_new in1r_to_lmixer_controls[] = {
 363         SOC_DAPM_ENUM("IN1_R L+ Switch", in1r_lpga_p_enum),
 364 };
 365 static const struct snd_kcontrol_new cml_to_lmixer_controls[] = {
 366         SOC_DAPM_ENUM("CM_L L- Switch", cml_lpga_n_enum),
 367 };
 368 static const struct snd_kcontrol_new in2r_to_lmixer_controls[] = {
 369         SOC_DAPM_ENUM("IN2_R L- Switch", in2r_lpga_n_enum),
 370 };
 371 static const struct snd_kcontrol_new in3r_to_lmixer_controls[] = {
 372         SOC_DAPM_ENUM("IN3_R L- Switch", in3r_lpga_n_enum),
 373 };
 374
 375 /*      Right mixer pins */
 376 static SOC_ENUM_SINGLE_DECL(in1r_rpga_p_enum, AIC32X4_RMICPGAPIN, 6, resistor_text);
 377 static SOC_ENUM_SINGLE_DECL(in2r_rpga_p_enum, AIC32X4_RMICPGAPIN, 4, resistor_text);
 378 static SOC_ENUM_SINGLE_DECL(in3r_rpga_p_enum, AIC32X4_RMICPGAPIN, 2, resistor_text);
 379 static SOC_ENUM_SINGLE_DECL(in2l_rpga_p_enum, AIC32X4_RMICPGAPIN, 0, resistor_text);
 380 static SOC_ENUM_SINGLE_DECL(cmr_rpga_n_enum, AIC32X4_RMICPGANIN, 6, resistor_text);
 381 static SOC_ENUM_SINGLE_DECL(in1l_rpga_n_enum, AIC32X4_RMICPGANIN, 4, resistor_text);
 382 static SOC_ENUM_SINGLE_DECL(in3l_rpga_n_enum, AIC32X4_RMICPGANIN, 2, resistor_text);
 383
 384 static const struct snd_kcontrol_new in1r_to_rmixer_controls[] = {
 385         SOC_DAPM_ENUM("IN1_R R+ Switch", in1r_rpga_p_enum),
 386 };
 387 static const struct snd_kcontrol_new in2r_to_rmixer_controls[] = {
 388         SOC_DAPM_ENUM("IN2_R R+ Switch", in2r_rpga_p_enum),
 389 };
 390 static const struct snd_kcontrol_new in3r_to_rmixer_controls[] = {
 391         SOC_DAPM_ENUM("IN3_R R+ Switch", in3r_rpga_p_enum),
 392 };
 393 static const struct snd_kcontrol_new in2l_to_rmixer_controls[] = {
 394         SOC_DAPM_ENUM("IN2_L R+ Switch", in2l_rpga_p_enum),
 395 };
 396 static const struct snd_kcontrol_new cmr_to_rmixer_controls[] = {
 397         SOC_DAPM_ENUM("CM_R R- Switch", cmr_rpga_n_enum),
 398 };
 399 static const struct snd_kcontrol_new in1l_to_rmixer_controls[] = {
 400         SOC_DAPM_ENUM("IN1_L R- Switch", in1l_rpga_n_enum),
 401 };
 402 static const struct snd_kcontrol_new in3l_to_rmixer_controls[] = {
 403         SOC_DAPM_ENUM("IN3_L R- Switch", in3l_rpga_n_enum),
 404 };
 405
 406 static const struct snd_soc_dapm_widget aic32x4_dapm_widgets[] = {
 407         SND_SOC_DAPM_DAC("Left DAC", "Left Playback", AIC32X4_DACSETUP, 7, 0),
 408         SND_SOC_DAPM_MIXER("HPL Output Mixer", SND_SOC_NOPM, 0, 0,
 409                            &hpl_output_mixer_controls[0],
 410                            ARRAY_SIZE(hpl_output_mixer_controls)),
 411         SND_SOC_DAPM_PGA("HPL Power", AIC32X4_OUTPWRCTL, 5, 0, NULL, 0),
 412
 413         SND_SOC_DAPM_MIXER("LOL Output Mixer", SND_SOC_NOPM, 0, 0,
 414                            &lol_output_mixer_controls[0],
 415                            ARRAY_SIZE(lol_output_mixer_controls)),
 416         SND_SOC_DAPM_PGA("LOL Power", AIC32X4_OUTPWRCTL, 3, 0, NULL, 0),
 417
 418         SND_SOC_DAPM_DAC("Right DAC", "Right Playback", AIC32X4_DACSETUP, 6, 0),
 419         SND_SOC_DAPM_MIXER("HPR Output Mixer", SND_SOC_NOPM, 0, 0,
 420                            &hpr_output_mixer_controls[0],
 421                            ARRAY_SIZE(hpr_output_mixer_controls)),
 422         SND_SOC_DAPM_PGA("HPR Power", AIC32X4_OUTPWRCTL, 4, 0, NULL, 0),
 423         SND_SOC_DAPM_MIXER("LOR Output Mixer", SND_SOC_NOPM, 0, 0,
 424                            &lor_output_mixer_controls[0],
 425                            ARRAY_SIZE(lor_output_mixer_controls)),
 426         SND_SOC_DAPM_PGA("LOR Power", AIC32X4_OUTPWRCTL, 2, 0, NULL, 0),
 427
 428         SND_SOC_DAPM_ADC("Right ADC", "Right Capture", AIC32X4_ADCSETUP, 6, 0),
 429         SND_SOC_DAPM_MUX("IN1_R to Right Mixer Positive Resistor", SND_SOC_NOPM, 0, 0,
 430                         in1r_to_rmixer_controls),
 431         SND_SOC_DAPM_MUX("IN2_R to Right Mixer Positive Resistor", SND_SOC_NOPM, 0, 0,
 432                         in2r_to_rmixer_controls),
 433         SND_SOC_DAPM_MUX("IN3_R to Right Mixer Positive Resistor", SND_SOC_NOPM, 0, 0,
 434                         in3r_to_rmixer_controls),
 435         SND_SOC_DAPM_MUX("IN2_L to Right Mixer Positive Resistor", SND_SOC_NOPM, 0, 0,
 436                         in2l_to_rmixer_controls),
 437         SND_SOC_DAPM_MUX("CM_R to Right Mixer Negative Resistor", SND_SOC_NOPM, 0, 0,
 438                         cmr_to_rmixer_controls),
 439         SND_SOC_DAPM_MUX("IN1_L to Right Mixer Negative Resistor", SND_SOC_NOPM, 0, 0,
 440                         in1l_to_rmixer_controls),
 441         SND_SOC_DAPM_MUX("IN3_L to Right Mixer Negative Resistor", SND_SOC_NOPM, 0, 0,
 442                         in3l_to_rmixer_controls),
 443
 444         SND_SOC_DAPM_ADC("Left ADC", "Left Capture", AIC32X4_ADCSETUP, 7, 0),
 445         SND_SOC_DAPM_MUX("IN1_L to Left Mixer Positive Resistor", SND_SOC_NOPM, 0, 0,
 446                         in1l_to_lmixer_controls),
 447         SND_SOC_DAPM_MUX("IN2_L to Left Mixer Positive Resistor", SND_SOC_NOPM, 0, 0,
 448                         in2l_to_lmixer_controls),
 449         SND_SOC_DAPM_MUX("IN3_L to Left Mixer Positive Resistor", SND_SOC_NOPM, 0, 0,
 450                         in3l_to_lmixer_controls),
 451         SND_SOC_DAPM_MUX("IN1_R to Left Mixer Positive Resistor", SND_SOC_NOPM, 0, 0,
 452                         in1r_to_lmixer_controls),
 453         SND_SOC_DAPM_MUX("CM_L to Left Mixer Negative Resistor", SND_SOC_NOPM, 0, 0,
 454                         cml_to_lmixer_controls),
 455         SND_SOC_DAPM_MUX("IN2_R to Left Mixer Negative Resistor", SND_SOC_NOPM, 0, 0,
 456                         in2r_to_lmixer_controls),
 457         SND_SOC_DAPM_MUX("IN3_R to Left Mixer Negative Resistor", SND_SOC_NOPM, 0, 0,
 458                         in3r_to_lmixer_controls),
 459
 460         SND_SOC_DAPM_SUPPLY("Mic Bias", AIC32X4_MICBIAS, 6, 0, mic_bias_event,
 461                         SND_SOC_DAPM_POST_PMU | SND_SOC_DAPM_PRE_PMD),
 462
 463         SND_SOC_DAPM_POST("ADC Reset", aic32x4_reset_adc),
 464
 465         SND_SOC_DAPM_OUTPUT("HPL"),
 466         SND_SOC_DAPM_OUTPUT("HPR"),
 467         SND_SOC_DAPM_OUTPUT("LOL"),
 468         SND_SOC_DAPM_OUTPUT("LOR"),
 469         SND_SOC_DAPM_INPUT("IN1_L"),
 470         SND_SOC_DAPM_INPUT("IN1_R"),
 471         SND_SOC_DAPM_INPUT("IN2_L"),
 472         SND_SOC_DAPM_INPUT("IN2_R"),
 473         SND_SOC_DAPM_INPUT("IN3_L"),
 474         SND_SOC_DAPM_INPUT("IN3_R"),
 475         SND_SOC_DAPM_INPUT("CM_L"),
 476         SND_SOC_DAPM_INPUT("CM_R"),
 477 };
 478
 479 static const struct snd_soc_dapm_route aic32x4_dapm_routes[] = {
 480         /* Left Output */
 481         {"HPL Output Mixer", "L_DAC Switch", "Left DAC"},
 482         {"HPL Output Mixer", "IN1_L Switch", "IN1_L"},
 483
 484         {"HPL Power", NULL, "HPL Output Mixer"},
 485         {"HPL", NULL, "HPL Power"},
 486
 487         {"LOL Output Mixer", "L_DAC Switch", "Left DAC"},
 488
 489         {"LOL Power", NULL, "LOL Output Mixer"},
 490         {"LOL", NULL, "LOL Power"},
 491
 492         /* Right Output */
 493         {"HPR Output Mixer", "R_DAC Switch", "Right DAC"},
 494         {"HPR Output Mixer", "IN1_R Switch", "IN1_R"},
 495
 496         {"HPR Power", NULL, "HPR Output Mixer"},
 497         {"HPR", NULL, "HPR Power"},
 498
 499         {"LOR Output Mixer", "R_DAC Switch", "Right DAC"},
 500
 501         {"LOR Power", NULL, "LOR Output Mixer"},
 502         {"LOR", NULL, "LOR Power"},
 503
 504         /* Right Input */
 505         {"Right ADC", NULL, "IN1_R to Right Mixer Positive Resistor"},
 506         {"IN1_R to Right Mixer Positive Resistor", "10 kOhm", "IN1_R"},
 507         {"IN1_R to Right Mixer Positive Resistor", "20 kOhm", "IN1_R"},
 508         {"IN1_R to Right Mixer Positive Resistor", "40 kOhm", "IN1_R"},
 509
 510         {"Right ADC", NULL, "IN2_R to Right Mixer Positive Resistor"},
 511         {"IN2_R to Right Mixer Positive Resistor", "10 kOhm", "IN2_R"},
 512         {"IN2_R to Right Mixer Positive Resistor", "20 kOhm", "IN2_R"},
 513         {"IN2_R to Right Mixer Positive Resistor", "40 kOhm", "IN2_R"},
 514
 515         {"Right ADC", NULL, "IN3_R to Right Mixer Positive Resistor"},
 516         {"IN3_R to Right Mixer Positive Resistor", "10 kOhm", "IN3_R"},
 517         {"IN3_R to Right Mixer Positive Resistor", "20 kOhm", "IN3_R"},
 518         {"IN3_R to Right Mixer Positive Resistor", "40 kOhm", "IN3_R"},
 519
 520         {"Right ADC", NULL, "IN2_L to Right Mixer Positive Resistor"},
 521         {"IN2_L to Right Mixer Positive Resistor", "10 kOhm", "IN2_L"},
 522         {"IN2_L to Right Mixer Positive Resistor", "20 kOhm", "IN2_L"},
 523         {"IN2_L to Right Mixer Positive Resistor", "40 kOhm", "IN2_L"},
 524
 525         {"Right ADC", NULL, "CM_R to Right Mixer Negative Resistor"},
 526         {"CM_R to Right Mixer Negative Resistor", "10 kOhm", "CM_R"},
 527         {"CM_R to Right Mixer Negative Resistor", "20 kOhm", "CM_R"},
 528         {"CM_R to Right Mixer Negative Resistor", "40 kOhm", "CM_R"},
 529
 530         {"Right ADC", NULL, "IN1_L to Right Mixer Negative Resistor"},
 531         {"IN1_L to Right Mixer Negative Resistor", "10 kOhm", "IN1_L"},
 532         {"IN1_L to Right Mixer Negative Resistor", "20 kOhm", "IN1_L"},
 533         {"IN1_L to Right Mixer Negative Resistor", "40 kOhm", "IN1_L"},
 534
 535         {"Right ADC", NULL, "IN3_L to Right Mixer Negative Resistor"},
 536         {"IN3_L to Right Mixer Negative Resistor", "10 kOhm", "IN3_L"},
 537         {"IN3_L to Right Mixer Negative Resistor", "20 kOhm", "IN3_L"},
 538         {"IN3_L to Right Mixer Negative Resistor", "40 kOhm", "IN3_L"},
 539
 540         /* Left Input */
 541         {"Left ADC", NULL, "IN1_L to Left Mixer Positive Resistor"},
 542         {"IN1_L to Left Mixer Positive Resistor", "10 kOhm", "IN1_L"},
 543         {"IN1_L to Left Mixer Positive Resistor", "20 kOhm", "IN1_L"},
 544         {"IN1_L to Left Mixer Positive Resistor", "40 kOhm", "IN1_L"},
 545
 546         {"Left ADC", NULL, "IN2_L to Left Mixer Positive Resistor"},
 547         {"IN2_L to Left Mixer Positive Resistor", "10 kOhm", "IN2_L"},
 548         {"IN2_L to Left Mixer Positive Resistor", "20 kOhm", "IN2_L"},
 549         {"IN2_L to Left Mixer Positive Resistor", "40 kOhm", "IN2_L"},
 550
 551         {"Left ADC", NULL, "IN3_L to Left Mixer Positive Resistor"},
 552         {"IN3_L to Left Mixer Positive Resistor", "10 kOhm", "IN3_L"},
 553         {"IN3_L to Left Mixer Positive Resistor", "20 kOhm", "IN3_L"},
 554         {"IN3_L to Left Mixer Positive Resistor", "40 kOhm", "IN3_L"},
 555
 556         {"Left ADC", NULL, "IN1_R to Left Mixer Positive Resistor"},
 557         {"IN1_R to Left Mixer Positive Resistor", "10 kOhm", "IN1_R"},
 558         {"IN1_R to Left Mixer Positive Resistor", "20 kOhm", "IN1_R"},
 559         {"IN1_R to Left Mixer Positive Resistor", "40 kOhm", "IN1_R"},
 560
 561         {"Left ADC", NULL, "CM_L to Left Mixer Negative Resistor"},
 562         {"CM_L to Left Mixer Negative Resistor", "10 kOhm", "CM_L"},
 563         {"CM_L to Left Mixer Negative Resistor", "20 kOhm", "CM_L"},
 564         {"CM_L to Left Mixer Negative Resistor", "40 kOhm", "CM_L"},
 565
 566         {"Left ADC", NULL, "IN2_R to Left Mixer Negative Resistor"},
 567         {"IN2_R to Left Mixer Negative Resistor", "10 kOhm", "IN2_R"},
 568         {"IN2_R to Left Mixer Negative Resistor", "20 kOhm", "IN2_R"},
 569         {"IN2_R to Left Mixer Negative Resistor", "40 kOhm", "IN2_R"},
 570
 571         {"Left ADC", NULL, "IN3_R to Left Mixer Negative Resistor"},
 572         {"IN3_R to Left Mixer Negative Resistor", "10 kOhm", "IN3_R"},
 573         {"IN3_R to Left Mixer Negative Resistor", "20 kOhm", "IN3_R"},
 574         {"IN3_R to Left Mixer Negative Resistor", "40 kOhm", "IN3_R"},
 575 };
 576
 577 static const struct regmap_range_cfg aic32x4_regmap_pages[] = {
 578         {
 579                 .selector_reg = 0,
 580                 .selector_mask  = 0xff,
 581                 .window_start = 0,
 582                 .window_len = 128,
 583                 .range_min = 0,
 584                 .range_max = AIC32X4_REFPOWERUP,
 585         },
 586 };
 587
 588 const struct regmap_config aic32x4_regmap_config = {
 589         .max_register = AIC32X4_REFPOWERUP,
 590         .ranges = aic32x4_regmap_pages,
 591         .num_ranges = ARRAY_SIZE(aic32x4_regmap_pages),
 592 };
 593 EXPORT_SYMBOL(aic32x4_regmap_config);
 594
 595 static int aic32x4_set_dai_sysclk(struct snd_soc_dai *codec_dai,
 596                                   int clk_id, unsigned int freq, int dir)
 597 {
 598         struct snd_soc_component *component = codec_dai->component;
 599         struct clk *mclk;
 600         struct clk *pll;
 601
 602         pll = devm_clk_get(component->dev, "pll");
 603         if (IS_ERR(pll))
 604                 return PTR_ERR(pll);
 605
 606         mclk = clk_get_parent(pll);
 607
 608         return clk_set_rate(mclk, freq);
 609 }
 610
 611 static int aic32x4_set_dai_fmt(struct snd_soc_dai *codec_dai, unsigned int fmt)
 612 {
 613         struct snd_soc_component *component = codec_dai->component;
 614         u8 iface_reg_1 = 0;
 615         u8 iface_reg_2 = 0;
 616         u8 iface_reg_3 = 0;
 617
 618         /* set master/slave audio interface */
 619         switch (fmt & SND_SOC_DAIFMT_MASTER_MASK) {
 620         case SND_SOC_DAIFMT_CBM_CFM:
 621                 iface_reg_1 |= AIC32X4_BCLKMASTER | AIC32X4_WCLKMASTER;
 622                 break;
 623         case SND_SOC_DAIFMT_CBS_CFS:
 624                 break;
 625         default:
 626                 printk(KERN_ERR "aic32x4: invalid DAI master/slave interface\n");
 627                 return -EINVAL;
 628         }
 629
 630         switch (fmt & SND_SOC_DAIFMT_FORMAT_MASK) {
 631         case SND_SOC_DAIFMT_I2S:
 632                 break;
 633         case SND_SOC_DAIFMT_DSP_A:
 634                 iface_reg_1 |= (AIC32X4_DSP_MODE <<
 635                                 AIC32X4_IFACE1_DATATYPE_SHIFT);
 636                 iface_reg_3 |= AIC32X4_BCLKINV_MASK; /* invert bit clock */
 637                 iface_reg_2 = 0x01; /* add offset 1 */
 638                 break;
 639         case SND_SOC_DAIFMT_DSP_B:
 640                 iface_reg_1 |= (AIC32X4_DSP_MODE <<
 641                                 AIC32X4_IFACE1_DATATYPE_SHIFT);
 642                 iface_reg_3 |= AIC32X4_BCLKINV_MASK; /* invert bit clock */
 643                 break;
 644         case SND_SOC_DAIFMT_RIGHT_J:
 645                 iface_reg_1 |= (AIC32X4_RIGHT_JUSTIFIED_MODE <<
 646                                 AIC32X4_IFACE1_DATATYPE_SHIFT);
 647                 break;
 648         case SND_SOC_DAIFMT_LEFT_J:
 649                 iface_reg_1 |= (AIC32X4_LEFT_JUSTIFIED_MODE <<
 650                                 AIC32X4_IFACE1_DATATYPE_SHIFT);
 651                 break;
 652         default:
 653                 printk(KERN_ERR "aic32x4: invalid DAI interface format\n");
 654                 return -EINVAL;
 655         }
 656
 657         snd_soc_component_update_bits(component, AIC32X4_IFACE1,
 658                                 AIC32X4_IFACE1_DATATYPE_MASK |
 659                                 AIC32X4_IFACE1_MASTER_MASK, iface_reg_1);
 660         snd_soc_component_update_bits(component, AIC32X4_IFACE2,
 661                                 AIC32X4_DATA_OFFSET_MASK, iface_reg_2);
 662         snd_soc_component_update_bits(component, AIC32X4_IFACE3,
 663                                 AIC32X4_BCLKINV_MASK, iface_reg_3);
 664
 665         return 0;
 666 }
 667
 668 static int aic32x4_set_aosr(struct snd_soc_component *component, u8 aosr)
 669 {
 670         return snd_soc_component_write(component, AIC32X4_AOSR, aosr);
 671 }
 672
 673 static int aic32x4_set_dosr(struct snd_soc_component *component, u16 dosr)
 674 {
 675         snd_soc_component_write(component, AIC32X4_DOSRMSB, dosr >> 8);
 676         snd_soc_component_write(component, AIC32X4_DOSRLSB,
 677                       (dosr & 0xff));
 678
 679         return 0;
 680 }
 681
 682 static int aic32x4_set_processing_blocks(struct snd_soc_component *component,
 683                                                 u8 r_block, u8 p_block)
 684 {
 685         if (r_block > 18 || p_block > 25)
 686                 return -EINVAL;
 687
 688         snd_soc_component_write(component, AIC32X4_ADCSPB, r_block);
 689         snd_soc_component_write(component, AIC32X4_DACSPB, p_block);
 690
 691         return 0;
 692 }
 693
 694 static int aic32x4_setup_clocks(struct snd_soc_component *component,
 695                                 unsigned int sample_rate, unsigned int channels,
 696                                 unsigned int bit_depth)
 697 {
 698         u8 aosr;
 699         u16 dosr;
 700         u8 adc_resource_class, dac_resource_class;
 701         u8 madc, nadc, mdac, ndac, max_nadc, min_mdac, max_ndac;
 702         u8 dosr_increment;
 703         u16 max_dosr, min_dosr;
 704         unsigned long adc_clock_rate, dac_clock_rate;
 705         int ret;
 706
 707         struct clk_bulk_data clocks[] = {
 708                 { .id = "pll" },
 709                 { .id = "nadc" },
 710                 { .id = "madc" },
 711                 { .id = "ndac" },
 712                 { .id = "mdac" },
 713                 { .id = "bdiv" },
 714         };
 715         ret = devm_clk_bulk_get(component->dev, ARRAY_SIZE(clocks), clocks);
 716         if (ret)
 717                 return ret;
 718
 719         if (sample_rate <= 48000) {
 720                 aosr = 128;
 721                 adc_resource_class = 6;
 722                 dac_resource_class = 8;
 723                 dosr_increment = 8;
 724                 aic32x4_set_processing_blocks(component, 1, 1);
 725         } else if (sample_rate <= 96000) {
 726                 aosr = 64;
 727                 adc_resource_class = 6;
 728                 dac_resource_class = 8;
 729                 dosr_increment = 4;
 730                 aic32x4_set_processing_blocks(component, 1, 9);
 731         } else if (sample_rate == 192000) {
 732                 aosr = 32;
 733                 adc_resource_class = 3;
 734                 dac_resource_class = 4;
 735                 dosr_increment = 2;
 736                 aic32x4_set_processing_blocks(component, 13, 19);
 737         } else {
 738                 dev_err(component->dev, "Sampling rate not supported\n");
 739                 return -EINVAL;
 740         }
 741
 742         madc = DIV_ROUND_UP((32 * adc_resource_class), aosr);
 743         max_dosr = (AIC32X4_MAX_DOSR_FREQ / sample_rate / dosr_increment) *
 744                         dosr_increment;
 745         min_dosr = (AIC32X4_MIN_DOSR_FREQ / sample_rate / dosr_increment) *
 746                         dosr_increment;
 747         max_nadc = AIC32X4_MAX_CODEC_CLKIN_FREQ / (madc * aosr * sample_rate);
 748
 749         for (nadc = max_nadc; nadc > 0; --nadc) {
 750                 adc_clock_rate = nadc * madc * aosr * sample_rate;
 751                 for (dosr = max_dosr; dosr >= min_dosr;
 752                                 dosr -= dosr_increment) {
 753                         min_mdac = DIV_ROUND_UP((32 * dac_resource_class), dosr);
 754                         max_ndac = AIC32X4_MAX_CODEC_CLKIN_FREQ /
 755                                         (min_mdac * dosr * sample_rate);
 756                         for (mdac = min_mdac; mdac <= 128; ++mdac) {
 757                                 for (ndac = max_ndac; ndac > 0; --ndac) {
 758                                         dac_clock_rate = ndac * mdac * dosr *
 759                                                         sample_rate;
 760                                         if (dac_clock_rate == adc_clock_rate) {
 761                                                 if (clk_round_rate(clocks[0].clk, dac_clock_rate) == 0)
 762                                                         continue;
 763
 764                                                 clk_set_rate(clocks[0].clk,
 765                                                         dac_clock_rate);
 766
 767                                                 clk_set_rate(clocks[1].clk,
 768                                                         sample_rate * aosr *
 769                                                         madc);
 770                                                 clk_set_rate(clocks[2].clk,
 771                                                         sample_rate * aosr);
 772                                                 aic32x4_set_aosr(component,
 773                                                         aosr);
 774
 775                                                 clk_set_rate(clocks[3].clk,
 776                                                         sample_rate * dosr *
 777                                                         mdac);
 778                                                 clk_set_rate(clocks[4].clk,
 779                                                         sample_rate * dosr);
 780                                                 aic32x4_set_dosr(component,
 781                                                         dosr);
 782
 783                                                 clk_set_rate(clocks[5].clk,
 784                                                         sample_rate * channels *
 785                                                         bit_depth);
 786
 787                                                 return 0;
 788                                         }
 789                                 }
 790                         }
 791                 }
 792         }
 793
 794         dev_err(component->dev,
 795                 "Could not set clocks to support sample rate.\n");
 796         return -EINVAL;
 797 }
 798
 799 static int aic32x4_hw_params(struct snd_pcm_substream *substream,
 800                                  struct snd_pcm_hw_params *params,
 801                                  struct snd_soc_dai *dai)
 802 {
 803         struct snd_soc_component *component = dai->component;
 804         struct aic32x4_priv *aic32x4 = snd_soc_component_get_drvdata(component);
 805         u8 iface1_reg = 0;
 806         u8 dacsetup_reg = 0;
 807
 808         aic32x4_setup_clocks(component, params_rate(params),
 809                              params_channels(params),
 810                              params_physical_width(params));
 811
 812         switch (params_physical_width(params)) {
 813         case 16:
 814                 iface1_reg |= (AIC32X4_WORD_LEN_16BITS <<
 815                                    AIC32X4_IFACE1_DATALEN_SHIFT);
 816                 break;
 817         case 20:
 818                 iface1_reg |= (AIC32X4_WORD_LEN_20BITS <<
 819                                    AIC32X4_IFACE1_DATALEN_SHIFT);
 820                 break;
 821         case 24:
 822                 iface1_reg |= (AIC32X4_WORD_LEN_24BITS <<
 823                                    AIC32X4_IFACE1_DATALEN_SHIFT);
 824                 break;
 825         case 32:
 826                 iface1_reg |= (AIC32X4_WORD_LEN_32BITS <<
 827                                    AIC32X4_IFACE1_DATALEN_SHIFT);
 828                 break;
 829         }
 830         snd_soc_component_update_bits(component, AIC32X4_IFACE1,
 831                                 AIC32X4_IFACE1_DATALEN_MASK, iface1_reg);
 832
 833         if (params_channels(params) == 1) {
 834                 dacsetup_reg = AIC32X4_RDAC2LCHN | AIC32X4_LDAC2LCHN;
 835         } else {
 836                 if (aic32x4->swapdacs)
 837                         dacsetup_reg = AIC32X4_RDAC2LCHN | AIC32X4_LDAC2RCHN;
 838                 else
 839                         dacsetup_reg = AIC32X4_LDAC2LCHN | AIC32X4_RDAC2RCHN;
 840         }
 841         snd_soc_component_update_bits(component, AIC32X4_DACSETUP,
 842                                 AIC32X4_DAC_CHAN_MASK, dacsetup_reg);
 843
 844         return 0;
 845 }
 846
 847 static int aic32x4_mute(struct snd_soc_dai *dai, int mute, int direction)
 848 {
 849         struct snd_soc_component *component = dai->component;
 850
 851         snd_soc_component_update_bits(component, AIC32X4_DACMUTE,
 852                                 AIC32X4_MUTEON, mute ? AIC32X4_MUTEON : 0);
 853
 854         return 0;
 855 }
 856
 857 static int aic32x4_set_bias_level(struct snd_soc_component *component,
 858                                   enum snd_soc_bias_level level)
 859 {
 860         int ret;
 861
 862         struct clk_bulk_data clocks[] = {
 863                 { .id = "madc" },
 864                 { .id = "mdac" },
 865                 { .id = "bdiv" },
 866         };
 867
 868         ret = devm_clk_bulk_get(component->dev, ARRAY_SIZE(clocks), clocks);
 869         if (ret)
 870                 return ret;
 871
 872         switch (level) {
 873         case SND_SOC_BIAS_ON:
 874                 ret = clk_bulk_prepare_enable(ARRAY_SIZE(clocks), clocks);
 875                 if (ret) {
 876                         dev_err(component->dev, "Failed to enable clocks\n");
 877                         return ret;
 878                 }
 879                 break;
 880         case SND_SOC_BIAS_PREPARE:
 881                 break;
 882         case SND_SOC_BIAS_STANDBY:
 883                 /* Initial cold start */
 884                 if (snd_soc_component_get_bias_level(component) == SND_SOC_BIAS_OFF)
 885                         break;
 886
 887                 clk_bulk_disable_unprepare(ARRAY_SIZE(clocks), clocks);
 888                 break;
 889         case SND_SOC_BIAS_OFF:
 890                 break;
 891         }
 892         return 0;
 893 }
 894
 895 #define AIC32X4_RATES   SNDRV_PCM_RATE_8000_192000
 896 #define AIC32X4_FORMATS (SNDRV_PCM_FMTBIT_S16_LE | SNDRV_PCM_FMTBIT_S20_3LE \
 897                          | SNDRV_PCM_FMTBIT_S24_LE | SNDRV_PCM_FMTBIT_S24_3LE \
 898                          | SNDRV_PCM_FMTBIT_S32_LE)
 899
 900 static const struct snd_soc_dai_ops aic32x4_ops = {
 901         .hw_params = aic32x4_hw_params,
 902         .mute_stream = aic32x4_mute,
 903         .set_fmt = aic32x4_set_dai_fmt,
 904         .set_sysclk = aic32x4_set_dai_sysclk,
 905         .no_capture_mute = 1,
 906 };
 907
 908 static struct snd_soc_dai_driver aic32x4_dai = {
 909         .name = "tlv320aic32x4-hifi",
 910         .playback = {
 911                          .stream_name = "Playback",
 912                          .channels_min = 1,
 913                          .channels_max = 2,
 914                          .rates = AIC32X4_RATES,
 915                          .formats = AIC32X4_FORMATS,},
 916         .capture = {
 917                         .stream_name = "Capture",
 918                         .channels_min = 1,
 919                         .channels_max = 8,
 920                         .rates = AIC32X4_RATES,
 921                         .formats = AIC32X4_FORMATS,},
 922         .ops = &aic32x4_ops,
 923         .symmetric_rate = 1,
 924 };
 925
 926 static void aic32x4_setup_gpios(struct snd_soc_component *component)
 927 {
 928         struct aic32x4_priv *aic32x4 = snd_soc_component_get_drvdata(component);
 929
 930         /* setup GPIO functions */
 931         /* MFP1 */
 932         if (aic32x4->setup->gpio_func[0] != AIC32X4_MFPX_DEFAULT_VALUE) {
 933                 snd_soc_component_write(component, AIC32X4_DINCTL,
 934                           aic32x4->setup->gpio_func[0]);
 935                 snd_soc_add_component_controls(component, aic32x4_mfp1,
 936                         ARRAY_SIZE(aic32x4_mfp1));
 937         }
 938
 939         /* MFP2 */
 940         if (aic32x4->setup->gpio_func[1] != AIC32X4_MFPX_DEFAULT_VALUE) {
 941                 snd_soc_component_write(component, AIC32X4_DOUTCTL,
 942                           aic32x4->setup->gpio_func[1]);
 943                 snd_soc_add_component_controls(component, aic32x4_mfp2,
 944                         ARRAY_SIZE(aic32x4_mfp2));
 945         }
 946
 947         /* MFP3 */
 948         if (aic32x4->setup->gpio_func[2] != AIC32X4_MFPX_DEFAULT_VALUE) {
 949                 snd_soc_component_write(component, AIC32X4_SCLKCTL,
 950                           aic32x4->setup->gpio_func[2]);
 951                 snd_soc_add_component_controls(component, aic32x4_mfp3,
 952                         ARRAY_SIZE(aic32x4_mfp3));
 953         }
 954
 955         /* MFP4 */
 956         if (aic32x4->setup->gpio_func[3] != AIC32X4_MFPX_DEFAULT_VALUE) {
 957                 snd_soc_component_write(component, AIC32X4_MISOCTL,
 958                           aic32x4->setup->gpio_func[3]);
 959                 snd_soc_add_component_controls(component, aic32x4_mfp4,
 960                         ARRAY_SIZE(aic32x4_mfp4));
 961         }
 962
 963         /* MFP5 */
 964         if (aic32x4->setup->gpio_func[4] != AIC32X4_MFPX_DEFAULT_VALUE) {
 965                 snd_soc_component_write(component, AIC32X4_GPIOCTL,
 966                           aic32x4->setup->gpio_func[4]);
 967                 snd_soc_add_component_controls(component, aic32x4_mfp5,
 968                         ARRAY_SIZE(aic32x4_mfp5));
 969         }
 970 }
 971
 972 static int aic32x4_component_probe(struct snd_soc_component *component)
 973 {
 974         struct aic32x4_priv *aic32x4 = snd_soc_component_get_drvdata(component);
 975         u32 tmp_reg;
 976         int ret;
 977
 978         struct clk_bulk_data clocks[] = {
 979                 { .id = "codec_clkin" },
 980                 { .id = "pll" },
 981                 { .id = "bdiv" },
 982                 { .id = "mdac" },
 983         };
 984
 985         ret = devm_clk_bulk_get(component->dev, ARRAY_SIZE(clocks), clocks);
 986         if (ret)
 987                 return ret;
 988
 989         if (aic32x4->setup)
 990                 aic32x4_setup_gpios(component);
 991
 992         clk_set_parent(clocks[0].clk, clocks[1].clk);
 993         clk_set_parent(clocks[2].clk, clocks[3].clk);
 994
 995         /* Power platform configuration */
 996         if (aic32x4->power_cfg & AIC32X4_PWR_MICBIAS_2075_LDOIN) {
 997                 snd_soc_component_write(component, AIC32X4_MICBIAS,
 998                                 AIC32X4_MICBIAS_LDOIN | AIC32X4_MICBIAS_2075V);
 999         }
1000         if (aic32x4->power_cfg & AIC32X4_PWR_AVDD_DVDD_WEAK_DISABLE)
1001                 snd_soc_component_write(component, AIC32X4_PWRCFG, AIC32X4_AVDDWEAKDISABLE);
1002
1003         tmp_reg = (aic32x4->power_cfg & AIC32X4_PWR_AIC32X4_LDO_ENABLE) ?
1004                         AIC32X4_LDOCTLEN : 0;
1005         snd_soc_component_write(component, AIC32X4_LDOCTL, tmp_reg);
1006
1007         tmp_reg = snd_soc_component_read(component, AIC32X4_CMMODE);
1008         if (aic32x4->power_cfg & AIC32X4_PWR_CMMODE_LDOIN_RANGE_18_36)
1009                 tmp_reg |= AIC32X4_LDOIN_18_36;
1010         if (aic32x4->power_cfg & AIC32X4_PWR_CMMODE_HP_LDOIN_POWERED)
1011                 tmp_reg |= AIC32X4_LDOIN2HP;
1012         snd_soc_component_write(component, AIC32X4_CMMODE, tmp_reg);
1013
1014         /* Mic PGA routing */
1015         if (aic32x4->micpga_routing & AIC32X4_MICPGA_ROUTE_LMIC_IN2R_10K)
1016                 snd_soc_component_write(component, AIC32X4_LMICPGANIN,
1017                                 AIC32X4_LMICPGANIN_IN2R_10K);
1018         else
1019                 snd_soc_component_write(component, AIC32X4_LMICPGANIN,
1020                                 AIC32X4_LMICPGANIN_CM1L_10K);
1021         if (aic32x4->micpga_routing & AIC32X4_MICPGA_ROUTE_RMIC_IN1L_10K)
1022                 snd_soc_component_write(component, AIC32X4_RMICPGANIN,
1023                                 AIC32X4_RMICPGANIN_IN1L_10K);
1024         else
1025                 snd_soc_component_write(component, AIC32X4_RMICPGANIN,
1026                                 AIC32X4_RMICPGANIN_CM1R_10K);
1027
1028         /*
1029          * Workaround: for an unknown reason, the ADC needs to be powered up
1030          * and down for the first capture to work properly. It seems related to
1031          * a HW BUG or some kind of behavior not documented in the datasheet.
1032          */
1033         tmp_reg = snd_soc_component_read(component, AIC32X4_ADCSETUP);
1034         snd_soc_component_write(component, AIC32X4_ADCSETUP, tmp_reg |
1035                                 AIC32X4_LADC_EN | AIC32X4_RADC_EN);
1036         snd_soc_component_write(component, AIC32X4_ADCSETUP, tmp_reg);
1037
1038         /*
1039          * Enable the fast charging feature and ensure the needed 40ms ellapsed
1040          * before using the analog circuits.
1041          */
1042         snd_soc_component_write(component, AIC32X4_REFPOWERUP,
1043                                 AIC32X4_REFPOWERUP_40MS);
1044         msleep(40);
1045
1046         return 0;
1047 }
1048
1049 static const struct snd_soc_component_driver soc_component_dev_aic32x4 = {
1050         .probe                  = aic32x4_component_probe,
1051         .set_bias_level         = aic32x4_set_bias_level,
1052         .controls               = aic32x4_snd_controls,
1053         .num_controls           = ARRAY_SIZE(aic32x4_snd_controls),
1054         .dapm_widgets           = aic32x4_dapm_widgets,
1055         .num_dapm_widgets       = ARRAY_SIZE(aic32x4_dapm_widgets),
1056         .dapm_routes            = aic32x4_dapm_routes,
1057         .num_dapm_routes        = ARRAY_SIZE(aic32x4_dapm_routes),
1058         .suspend_bias_off       = 1,
1059         .idle_bias_on           = 1,
1060         .use_pmdown_time        = 1,
1061         .endianness             = 1,
1062         .non_legacy_dai_naming  = 1,
1063 };
1064
1065 static const struct snd_kcontrol_new aic32x4_tas2505_snd_controls[] = {
1066         SOC_DOUBLE_R_S_TLV("PCM Playback Volume", AIC32X4_LDACVOL,
1067                         AIC32X4_LDACVOL, 0, -0x7f, 0x30, 7, 0, tlv_pcm),
1068         SOC_ENUM("DAC Playback PowerTune Switch", l_ptm_enum),
1069         SOC_DOUBLE_R_S_TLV("HP Driver Playback Volume", AIC32X4_HPLGAIN,
1070                         AIC32X4_HPLGAIN, 0, -0x6, 0x1d, 5, 0,
1071                         tlv_driver_gain),
1072         SOC_DOUBLE_R("HP DAC Playback Switch", AIC32X4_HPLGAIN,
1073                         AIC32X4_HPLGAIN, 6, 0x01, 1),
1074
1075         SOC_SINGLE("Auto-mute Switch", AIC32X4_DACMUTE, 4, 7, 0),
1076
1077         SOC_SINGLE_RANGE_TLV("Speaker Driver Playback Volume", TAS2505_SPKVOL1,
1078                         0, 0, 117, 1, tlv_spk_vol),
1079         SOC_SINGLE_TLV("Speaker Amplifier Playback Volume", TAS2505_SPKVOL2,
1080                         4, 5, 0, tlv_amp_vol),
1081 };
1082
1083 static const struct snd_kcontrol_new hp_output_mixer_controls[] = {
1084         SOC_DAPM_SINGLE("DAC Switch", AIC32X4_HPLROUTE, 3, 1, 0),
1085 };
1086
1087 static const struct snd_soc_dapm_widget aic32x4_tas2505_dapm_widgets[] = {
1088         SND_SOC_DAPM_DAC("DAC", "Playback", AIC32X4_DACSETUP, 7, 0),
1089         SND_SOC_DAPM_MIXER("HP Output Mixer", SND_SOC_NOPM, 0, 0,
1090                            &hp_output_mixer_controls[0],
1091                            ARRAY_SIZE(hp_output_mixer_controls)),
1092         SND_SOC_DAPM_PGA("HP Power", AIC32X4_OUTPWRCTL, 5, 0, NULL, 0),
1093
1094         SND_SOC_DAPM_PGA("Speaker Driver", TAS2505_SPK, 1, 0, NULL, 0),
1095
1096         SND_SOC_DAPM_OUTPUT("HP"),
1097         SND_SOC_DAPM_OUTPUT("Speaker"),
1098 };
1099
1100 static const struct snd_soc_dapm_route aic32x4_tas2505_dapm_routes[] = {
1101         /* Left Output */
1102         {"HP Output Mixer", "DAC Switch", "DAC"},
1103
1104         {"HP Power", NULL, "HP Output Mixer"},
1105         {"HP", NULL, "HP Power"},
1106
1107         {"Speaker Driver", NULL, "DAC"},
1108         {"Speaker", NULL, "Speaker Driver"},
1109 };
1110
1111 static struct snd_soc_dai_driver aic32x4_tas2505_dai = {
1112         .name = "tas2505-hifi",
1113         .playback = {
1114                          .stream_name = "Playback",
1115                          .channels_min = 1,
1116                          .channels_max = 1,
1117                          .rates = SNDRV_PCM_RATE_8000_96000,
1118                          .formats = AIC32X4_FORMATS,},
1119         .ops = &aic32x4_ops,
1120         .symmetric_rate = 1,
1121 };
1122
1123 static int aic32x4_tas2505_component_probe(struct snd_soc_component *component)
1124 {
1125         struct aic32x4_priv *aic32x4 = snd_soc_component_get_drvdata(component);
1126         u32 tmp_reg;
1127         int ret;
1128
1129         struct clk_bulk_data clocks[] = {
1130                 { .id = "codec_clkin" },
1131                 { .id = "pll" },
1132                 { .id = "bdiv" },
1133                 { .id = "mdac" },
1134         };
1135
1136         ret = devm_clk_bulk_get(component->dev, ARRAY_SIZE(clocks), clocks);
1137         if (ret)
1138                 return ret;
1139
1140         if (aic32x4->setup)
1141                 aic32x4_setup_gpios(component);
1142
1143         clk_set_parent(clocks[0].clk, clocks[1].clk);
1144         clk_set_parent(clocks[2].clk, clocks[3].clk);
1145
1146         /* Power platform configuration */
1147         if (aic32x4->power_cfg & AIC32X4_PWR_AVDD_DVDD_WEAK_DISABLE)
1148                 snd_soc_component_write(component, AIC32X4_PWRCFG, AIC32X4_AVDDWEAKDISABLE);
1149
1150         tmp_reg = (aic32x4->power_cfg & AIC32X4_PWR_AIC32X4_LDO_ENABLE) ?
1151                         AIC32X4_LDOCTLEN : 0;
1152         snd_soc_component_write(component, AIC32X4_LDOCTL, tmp_reg);
1153
1154         tmp_reg = snd_soc_component_read(component, AIC32X4_CMMODE);
1155         if (aic32x4->power_cfg & AIC32X4_PWR_CMMODE_LDOIN_RANGE_18_36)
1156                 tmp_reg |= AIC32X4_LDOIN_18_36;
1157         if (aic32x4->power_cfg & AIC32X4_PWR_CMMODE_HP_LDOIN_POWERED)
1158                 tmp_reg |= AIC32X4_LDOIN2HP;
1159         snd_soc_component_write(component, AIC32X4_CMMODE, tmp_reg);
1160
1161         /*
1162          * Enable the fast charging feature and ensure the needed 40ms ellapsed
1163          * before using the analog circuits.
1164          */
1165         snd_soc_component_write(component, TAS2505_REFPOWERUP,
1166                                 AIC32X4_REFPOWERUP_40MS);
1167         msleep(40);
1168
1169         return 0;
1170 }
1171
1172 static const struct snd_soc_component_driver soc_component_dev_aic32x4_tas2505 = {
1173         .probe                  = aic32x4_tas2505_component_probe,
1174         .set_bias_level         = aic32x4_set_bias_level,
1175         .controls               = aic32x4_tas2505_snd_controls,
1176         .num_controls           = ARRAY_SIZE(aic32x4_tas2505_snd_controls),
1177         .dapm_widgets           = aic32x4_tas2505_dapm_widgets,
1178         .num_dapm_widgets       = ARRAY_SIZE(aic32x4_tas2505_dapm_widgets),
1179         .dapm_routes            = aic32x4_tas2505_dapm_routes,
1180         .num_dapm_routes        = ARRAY_SIZE(aic32x4_tas2505_dapm_routes),
1181         .suspend_bias_off       = 1,
1182         .idle_bias_on           = 1,
1183         .use_pmdown_time        = 1,
1184         .endianness             = 1,
1185         .non_legacy_dai_naming  = 1,
1186 };
1187
1188 static int aic32x4_parse_dt(struct aic32x4_priv *aic32x4,
1189                 struct device_node *np)
1190 {
1191         struct aic32x4_setup_data *aic32x4_setup;
1192         int ret;
1193
1194         aic32x4_setup = devm_kzalloc(aic32x4->dev, sizeof(*aic32x4_setup),
1195                                                         GFP_KERNEL);
1196         if (!aic32x4_setup)
1197                 return -ENOMEM;
1198
1199         ret = of_property_match_string(np, "clock-names", "mclk");
1200         if (ret < 0)
1201                 return -EINVAL;
1202         aic32x4->mclk_name = of_clk_get_parent_name(np, ret);
1203
1204         aic32x4->swapdacs = false;
1205         aic32x4->micpga_routing = 0;
1206         aic32x4->rstn_gpio = of_get_named_gpio(np, "reset-gpios", 0);
1207
1208         if (of_property_read_u32_array(np, "aic32x4-gpio-func",
1209                                 aic32x4_setup->gpio_func, 5) >= 0)
1210                 aic32x4->setup = aic32x4_setup;
1211         return 0;
1212 }
1213
1214 static void aic32x4_disable_regulators(struct aic32x4_priv *aic32x4)
1215 {
1216         regulator_disable(aic32x4->supply_iov);
1217
1218         if (!IS_ERR(aic32x4->supply_ldo))
1219                 regulator_disable(aic32x4->supply_ldo);
1220
1221         if (!IS_ERR(aic32x4->supply_dv))
1222                 regulator_disable(aic32x4->supply_dv);
1223
1224         if (!IS_ERR(aic32x4->supply_av))
1225                 regulator_disable(aic32x4->supply_av);
1226 }
1227
1228 static int aic32x4_setup_regulators(struct device *dev,
1229                 struct aic32x4_priv *aic32x4)
1230 {
1231         int ret = 0;
1232
1233         aic32x4->supply_ldo = devm_regulator_get_optional(dev, "ldoin");
1234         aic32x4->supply_iov = devm_regulator_get(dev, "iov");
1235         aic32x4->supply_dv = devm_regulator_get_optional(dev, "dv");
1236         aic32x4->supply_av = devm_regulator_get_optional(dev, "av");
1237
1238         /* Check if the regulator requirements are fulfilled */
1239
1240         if (IS_ERR(aic32x4->supply_iov)) {
1241                 dev_err(dev, "Missing supply 'iov'\n");
1242                 return PTR_ERR(aic32x4->supply_iov);
1243         }
1244
1245         if (IS_ERR(aic32x4->supply_ldo)) {
1246                 if (PTR_ERR(aic32x4->supply_ldo) == -EPROBE_DEFER)
1247                         return -EPROBE_DEFER;
1248
1249                 if (IS_ERR(aic32x4->supply_dv)) {
1250                         dev_err(dev, "Missing supply 'dv' or 'ldoin'\n");
1251                         return PTR_ERR(aic32x4->supply_dv);
1252                 }
1253                 if (IS_ERR(aic32x4->supply_av)) {
1254                         dev_err(dev, "Missing supply 'av' or 'ldoin'\n");
1255                         return PTR_ERR(aic32x4->supply_av);
1256                 }
1257         } else {
1258                 if (PTR_ERR(aic32x4->supply_dv) == -EPROBE_DEFER)
1259                         return -EPROBE_DEFER;
1260                 if (PTR_ERR(aic32x4->supply_av) == -EPROBE_DEFER)
1261                         return -EPROBE_DEFER;
1262         }
1263
1264         ret = regulator_enable(aic32x4->supply_iov);
1265         if (ret) {
1266                 dev_err(dev, "Failed to enable regulator iov\n");
1267                 return ret;
1268         }
1269
1270         if (!IS_ERR(aic32x4->supply_ldo)) {
1271                 ret = regulator_enable(aic32x4->supply_ldo);
1272                 if (ret) {
1273                         dev_err(dev, "Failed to enable regulator ldo\n");
1274                         goto error_ldo;
1275                 }
1276         }
1277
1278         if (!IS_ERR(aic32x4->supply_dv)) {
1279                 ret = regulator_enable(aic32x4->supply_dv);
1280                 if (ret) {
1281                         dev_err(dev, "Failed to enable regulator dv\n");
1282                         goto error_dv;
1283                 }
1284         }
1285
1286         if (!IS_ERR(aic32x4->supply_av)) {
1287                 ret = regulator_enable(aic32x4->supply_av);
1288                 if (ret) {
1289                         dev_err(dev, "Failed to enable regulator av\n");
1290                         goto error_av;
1291                 }
1292         }
1293
1294         if (!IS_ERR(aic32x4->supply_ldo) && IS_ERR(aic32x4->supply_av))
1295                 aic32x4->power_cfg |= AIC32X4_PWR_AIC32X4_LDO_ENABLE;
1296
1297         return 0;
1298
1299 error_av:
1300         if (!IS_ERR(aic32x4->supply_dv))
1301                 regulator_disable(aic32x4->supply_dv);
1302
1303 error_dv:
1304         if (!IS_ERR(aic32x4->supply_ldo))
1305                 regulator_disable(aic32x4->supply_ldo);
1306
1307 error_ldo:
1308         regulator_disable(aic32x4->supply_iov);
1309         return ret;
1310 }
1311
1312 int aic32x4_probe(struct device *dev, struct regmap *regmap)
1313 {
1314         struct aic32x4_priv *aic32x4;
1315         struct aic32x4_pdata *pdata = dev->platform_data;
1316         struct device_node *np = dev->of_node;
1317         int ret;
1318
1319         if (IS_ERR(regmap))
1320                 return PTR_ERR(regmap);
1321
1322         aic32x4 = devm_kzalloc(dev, sizeof(struct aic32x4_priv),
1323                                    GFP_KERNEL);
1324         if (aic32x4 == NULL)
1325                 return -ENOMEM;
1326
1327         aic32x4->dev = dev;
1328         aic32x4->type = (enum aic32x4_type)dev_get_drvdata(dev);
1329
1330         dev_set_drvdata(dev, aic32x4);
1331
1332         if (pdata) {
1333                 aic32x4->power_cfg = pdata->power_cfg;
1334                 aic32x4->swapdacs = pdata->swapdacs;
1335                 aic32x4->micpga_routing = pdata->micpga_routing;
1336                 aic32x4->rstn_gpio = pdata->rstn_gpio;
1337                 aic32x4->mclk_name = "mclk";
1338         } else if (np) {
1339                 ret = aic32x4_parse_dt(aic32x4, np);
1340                 if (ret) {
1341                         dev_err(dev, "Failed to parse DT node\n");
1342                         return ret;
1343                 }
1344         } else {
1345                 aic32x4->power_cfg = 0;
1346                 aic32x4->swapdacs = false;
1347                 aic32x4->micpga_routing = 0;
1348                 aic32x4->rstn_gpio = -1;
1349                 aic32x4->mclk_name = "mclk";
1350         }
1351
1352         if (gpio_is_valid(aic32x4->rstn_gpio)) {
1353                 ret = devm_gpio_request_one(dev, aic32x4->rstn_gpio,
1354                                 GPIOF_OUT_INIT_LOW, "tlv320aic32x4 rstn");
1355                 if (ret != 0)
1356                         return ret;
1357         }
1358
1359         ret = aic32x4_setup_regulators(dev, aic32x4);
1360         if (ret) {
1361                 dev_err(dev, "Failed to setup regulators\n");
1362                 return ret;
1363         }
1364
1365         if (gpio_is_valid(aic32x4->rstn_gpio)) {
1366                 ndelay(10);
1367                 gpio_set_value_cansleep(aic32x4->rstn_gpio, 1);
1368                 mdelay(1);
1369         }
1370
1371         ret = regmap_write(regmap, AIC32X4_RESET, 0x01);
1372         if (ret)
1373                 goto err_disable_regulators;
1374
1375         ret = aic32x4_register_clocks(dev, aic32x4->mclk_name);
1376         if (ret)
1377                 goto err_disable_regulators;
1378
1379         switch (aic32x4->type) {
1380         case AIC32X4_TYPE_TAS2505:
1381                 ret = devm_snd_soc_register_component(dev,
1382                         &soc_component_dev_aic32x4_tas2505, &aic32x4_tas2505_dai, 1);
1383                 break;
1384         default:
1385                 ret = devm_snd_soc_register_component(dev,
1386                         &soc_component_dev_aic32x4, &aic32x4_dai, 1);
1387         }
1388
1389         if (ret) {
1390                 dev_err(dev, "Failed to register component\n");
1391                 goto err_disable_regulators;
1392         }
1393
1394         return 0;
1395
1396 err_disable_regulators:
1397         aic32x4_disable_regulators(aic32x4);
1398
1399         return ret;
1400 }
1401 EXPORT_SYMBOL(aic32x4_probe);
1402
1403 int aic32x4_remove(struct device *dev)
1404 {
1405         struct aic32x4_priv *aic32x4 = dev_get_drvdata(dev);
1406
1407         aic32x4_disable_regulators(aic32x4);
1408
1409         return 0;
1410 }
1411 EXPORT_SYMBOL(aic32x4_remove);
1412
1413 MODULE_DESCRIPTION("ASoC tlv320aic32x4 codec driver");
1414 MODULE_AUTHOR("Javier Martin <javier.martin@vista-silicon.com>");
1415 MODULE_LICENSE("GPL");