drivers/staging/otus/hal/hpreg.c

   1 /*
   2  * Copyright (c) 2000-2005 ZyDAS Technology Corporation
   3  * Copyright (c) 2007-2008 Atheros Communications Inc.
   4  *
   5  * Permission to use, copy, modify, and/or distribute this software for any
   6  * purpose with or without fee is hereby granted, provided that the above
   7  * copyright notice and this permission notice appear in all copies.
   8  *
   9  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
  10  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
  11  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
  12  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
  13  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
  14  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
  15  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
  16  */
  17 /*                                                                      */
  18 /*  Module Name : hpreg.c                                               */
  19 /*                                                                      */
  20 /*  Abstract                                                            */
  21 /*      This module contains Regulatory Table and related function.     */
  22 /*                                                                      */
  23 /*  NOTES                                                               */
  24 /*      None                                                            */
  25 /*                                                                      */
  26 /************************************************************************/
  27 #include "../80211core/cprecomp.h"
  28 #include "hpani.h"
  29 #include "hpreg.h"
  30 #include "hpusb.h"
  31
  32 /* used throughout this file... */
  33 #define N(a)    (sizeof (a) / sizeof (a[0]))
  34
  35 #define HAL_MODE_11A_TURBO      HAL_MODE_108A
  36 #define HAL_MODE_11G_TURBO      HAL_MODE_108G
  37
  38 #if 0
  39 enum {
  40     /* test groups */
  41         FCC            = 0x10,
  42         MKK            = 0x40,
  43         ETSI       = 0x30,
  44     SD_NO_CTL  = 0xe0,
  45         NO_CTL     = 0xff,
  46     /* test modes */
  47     CTL_MODE_M = 0x0f,
  48     CTL_11A    = 0,
  49         CTL_11B    = 1,
  50         CTL_11G    = 2,
  51         CTL_TURBO  = 3,
  52         CTL_108G   = 4,
  53     CTL_2GHT20 = 5,
  54     CTL_5GHT20 = 6,
  55     CTL_2GHT40 = 7,
  56     CTL_5GHT40 = 8
  57 };
  58 #endif
  59
  60 /*
  61  * The following are flags for different requirements per reg domain.
  62  * These requirements are either inhereted from the reg domain pair or
  63  * from the unitary reg domain if the reg domain pair flags value is
  64  * 0
  65  */
  66
  67 enum {
  68         NO_REQ                  = 0x00000000,
  69         DISALLOW_ADHOC_11A      = 0x00000001,
  70         DISALLOW_ADHOC_11A_TURB = 0x00000002,
  71         NEED_NFC                = 0x00000004,
  72
  73         ADHOC_PER_11D           = 0x00000008,  /* Start Ad-Hoc mode */
  74         ADHOC_NO_11A            = 0x00000010,
  75
  76         PUBLIC_SAFETY_DOMAIN    = 0x00000020,   /* public safety domain */
  77         LIMIT_FRAME_4MS         = 0x00000040,   /* 4msec limit on the frame length */
  78 };
  79
  80 #define MKK5GHZ_FLAG1 (DISALLOW_ADHOC_11A_TURB | NEED_NFC | LIMIT_FRAME_4MS)
  81 #define MKK5GHZ_FLAG2 (DISALLOW_ADHOC_11A | DISALLOW_ADHOC_11A_TURB | NEED_NFC| LIMIT_FRAME_4MS)
  82
  83 typedef enum {
  84         DFS_UNINIT_DOMAIN       = 0,    /* Uninitialized dfs domain */
  85         DFS_FCC_DOMAIN          = 1,    /* FCC3 dfs domain */
  86         DFS_ETSI_DOMAIN         = 2,    /* ETSI dfs domain */
  87 } HAL_DFS_DOMAIN;
  88
  89 /*
  90  * Used to set the RegDomain bitmask which chooses which frequency
  91  * band specs are used.
  92  */
  93
  94 #define BMLEN 2         /* Use 2 64 bit uint for channel bitmask
  95                            NB: Must agree with macro below (BM) */
  96 #define BMZERO {(u64_t) 0, (u64_t) 0}   /* BMLEN zeros */
  97
  98 #if 0
  99
 100 #define BM(_fa, _fb, _fc, _fd, _fe, _ff, _fg, _fh, _fi, _fj, _fk, _fl) \
 101       {((((_fa >= 0) && (_fa < 64)) ? (((u64_t) 1) << _fa) : (u64_t) 0) | \
 102         (((_fb >= 0) && (_fb < 64)) ? (((u64_t) 1) << _fb) : (u64_t) 0) | \
 103         (((_fc >= 0) && (_fc < 64)) ? (((u64_t) 1) << _fc) : (u64_t) 0) | \
 104         (((_fd >= 0) && (_fd < 64)) ? (((u64_t) 1) << _fd) : (u64_t) 0) | \
 105         (((_fe >= 0) && (_fe < 64)) ? (((u64_t) 1) << _fe) : (u64_t) 0) | \
 106         (((_ff >= 0) && (_ff < 64)) ? (((u64_t) 1) << _ff) : (u64_t) 0) | \
 107         (((_fg >= 0) && (_fg < 64)) ? (((u64_t) 1) << _fg) : (u64_t) 0) | \
 108         (((_fh >= 0) && (_fh < 64)) ? (((u64_t) 1) << _fh) : (u64_t) 0) | \
 109         (((_fi >= 0) && (_fi < 64)) ? (((u64_t) 1) << _fi) : (u64_t) 0) | \
 110         (((_fj >= 0) && (_fj < 64)) ? (((u64_t) 1) << _fj) : (u64_t) 0) | \
 111         (((_fk >= 0) && (_fk < 64)) ? (((u64_t) 1) << _fk) : (u64_t) 0) | \
 112         (((_fl >= 0) && (_fl < 64)) ? (((u64_t) 1) << _fl) : (u64_t) 0) | \
 113                ((((_fa > 63) && (_fa < 128)) ? (((u64_t) 1) << (_fa - 64)) : (u64_t) 0) | \
 114                 (((_fb > 63) && (_fb < 128)) ? (((u64_t) 1) << (_fb - 64)) : (u64_t) 0) | \
 115                 (((_fc > 63) && (_fc < 128)) ? (((u64_t) 1) << (_fc - 64)) : (u64_t) 0) | \
 116                 (((_fd > 63) && (_fd < 128)) ? (((u64_t) 1) << (_fd - 64)) : (u64_t) 0) | \
 117                 (((_fe > 63) && (_fe < 128)) ? (((u64_t) 1) << (_fe - 64)) : (u64_t) 0) | \
 118                 (((_ff > 63) && (_ff < 128)) ? (((u64_t) 1) << (_ff - 64)) : (u64_t) 0) | \
 119                 (((_fg > 63) && (_fg < 128)) ? (((u64_t) 1) << (_fg - 64)) : (u64_t) 0) | \
 120                 (((_fh > 63) && (_fh < 128)) ? (((u64_t) 1) << (_fh - 64)) : (u64_t) 0) | \
 121                 (((_fi > 63) && (_fi < 128)) ? (((u64_t) 1) << (_fi - 64)) : (u64_t) 0) | \
 122                 (((_fj > 63) && (_fj < 128)) ? (((u64_t) 1) << (_fj - 64)) : (u64_t) 0) | \
 123                 (((_fk > 63) && (_fk < 128)) ? (((u64_t) 1) << (_fk - 64)) : (u64_t) 0) | \
 124                 (((_fl > 63) && (_fl < 128)) ? (((u64_t) 1) << (_fl - 64)) : (u64_t) 0)))}
 125
 126 #else
 127
 128 #define BM(_fa, _fb, _fc, _fd, _fe, _ff, _fg, _fh, _fi, _fj, _fk, _fl) \
 129       {((((_fa >= 0) && (_fa < 64)) ? (((u64_t) 1) << (_fa&0x3f)) : (u64_t) 0) | \
 130         (((_fb >= 0) && (_fb < 64)) ? (((u64_t) 1) << (_fb&0x3f)) : (u64_t) 0) | \
 131         (((_fc >= 0) && (_fc < 64)) ? (((u64_t) 1) << (_fc&0x3f)) : (u64_t) 0) | \
 132         (((_fd >= 0) && (_fd < 64)) ? (((u64_t) 1) << (_fd&0x3f)) : (u64_t) 0) | \
 133         (((_fe >= 0) && (_fe < 64)) ? (((u64_t) 1) << (_fe&0x3f)) : (u64_t) 0) | \
 134         (((_ff >= 0) && (_ff < 64)) ? (((u64_t) 1) << (_ff&0x3f)) : (u64_t) 0) | \
 135         (((_fg >= 0) && (_fg < 64)) ? (((u64_t) 1) << (_fg&0x3f)) : (u64_t) 0) | \
 136         (((_fh >= 0) && (_fh < 64)) ? (((u64_t) 1) << (_fh&0x3f)) : (u64_t) 0) | \
 137         (((_fi >= 0) && (_fi < 64)) ? (((u64_t) 1) << (_fi&0x3f)) : (u64_t) 0) | \
 138         (((_fj >= 0) && (_fj < 64)) ? (((u64_t) 1) << (_fj&0x3f)) : (u64_t) 0) | \
 139         (((_fk >= 0) && (_fk < 64)) ? (((u64_t) 1) << (_fk&0x3f)) : (u64_t) 0) | \
 140         (((_fl >= 0) && (_fl < 64)) ? (((u64_t) 1) << (_fl&0x3f)) : (u64_t) 0) | \
 141                ((((_fa > 63) && (_fa < 128)) ? (((u64_t) 1) << ((_fa - 64)&0x3f)) : (u64_t) 0) | \
 142                 (((_fb > 63) && (_fb < 128)) ? (((u64_t) 1) << ((_fb - 64)&0x3f)) : (u64_t) 0) | \
 143                 (((_fc > 63) && (_fc < 128)) ? (((u64_t) 1) << ((_fc - 64)&0x3f)) : (u64_t) 0) | \
 144                 (((_fd > 63) && (_fd < 128)) ? (((u64_t) 1) << ((_fd - 64)&0x3f)) : (u64_t) 0) | \
 145                 (((_fe > 63) && (_fe < 128)) ? (((u64_t) 1) << ((_fe - 64)&0x3f)) : (u64_t) 0) | \
 146                 (((_ff > 63) && (_ff < 128)) ? (((u64_t) 1) << ((_ff - 64)&0x3f)) : (u64_t) 0) | \
 147                 (((_fg > 63) && (_fg < 128)) ? (((u64_t) 1) << ((_fg - 64)&0x3f)) : (u64_t) 0) | \
 148                 (((_fh > 63) && (_fh < 128)) ? (((u64_t) 1) << ((_fh - 64)&0x3f)) : (u64_t) 0) | \
 149                 (((_fi > 63) && (_fi < 128)) ? (((u64_t) 1) << ((_fi - 64)&0x3f)) : (u64_t) 0) | \
 150                 (((_fj > 63) && (_fj < 128)) ? (((u64_t) 1) << ((_fj - 64)&0x3f)) : (u64_t) 0) | \
 151                 (((_fk > 63) && (_fk < 128)) ? (((u64_t) 1) << ((_fk - 64)&0x3f)) : (u64_t) 0) | \
 152                 (((_fl > 63) && (_fl < 128)) ? (((u64_t) 1) << ((_fl - 64)&0x3f)) : (u64_t) 0)))}
 153
 154 #endif
 155
 156 /* Mask to check whether a domain is a multidomain or a single
 157    domain */
 158
 159 #define MULTI_DOMAIN_MASK 0xFF00
 160
 161
 162 /*
 163  * The following describe the bit masks for different passive scan
 164  * capability/requirements per regdomain.
 165  */
 166 #define NO_PSCAN        0x0ULL
 167 #define PSCAN_FCC       0x0000000000000001ULL
 168 #define PSCAN_FCC_T     0x0000000000000002ULL
 169 #define PSCAN_ETSI      0x0000000000000004ULL
 170 #define PSCAN_MKK1      0x0000000000000008ULL
 171 #define PSCAN_MKK2      0x0000000000000010ULL
 172 #define PSCAN_MKKA      0x0000000000000020ULL
 173 #define PSCAN_MKKA_G    0x0000000000000040ULL
 174 #define PSCAN_ETSIA     0x0000000000000080ULL
 175 #define PSCAN_ETSIB     0x0000000000000100ULL
 176 #define PSCAN_ETSIC     0x0000000000000200ULL
 177 #define PSCAN_WWR       0x0000000000000400ULL
 178 #define PSCAN_MKKA1     0x0000000000000800ULL
 179 #define PSCAN_MKKA1_G   0x0000000000001000ULL
 180 #define PSCAN_MKKA2     0x0000000000002000ULL
 181 #define PSCAN_MKKA2_G   0x0000000000004000ULL
 182 #define PSCAN_MKK3      0x0000000000008000ULL
 183 #define PSCAN_DEFER     0x7FFFFFFFFFFFFFFFULL
 184 #define IS_ECM_CHAN     0x8000000000000000ULL
 185
 186 /*
 187  * THE following table is the mapping of regdomain pairs specified by
 188  * an 8 bit regdomain value to the individual unitary reg domains
 189  */
 190
 191 typedef struct reg_dmn_pair_mapping {
 192         u16_t regDmnEnum;       /* 16 bit reg domain pair */
 193         u16_t regDmn5GHz;       /* 5GHz reg domain */
 194         u16_t regDmn2GHz;       /* 2GHz reg domain */
 195         u32_t flags5GHz;                /* Requirements flags (AdHoc
 196                                            disallow, noise floor cal needed,
 197                                            etc) */
 198         u32_t flags2GHz;                /* Requirements flags (AdHoc
 199                                            disallow, noise floor cal needed,
 200                                            etc) */
 201         u64_t pscanMask;                /* Passive Scan flags which
 202                                            can override unitary domain
 203                                            passive scan flags.  This
 204                                            value is used as a mask on
 205                                            the unitary flags*/
 206         u16_t singleCC;         /* Country code of single country if
 207                                            a one-on-one mapping exists */
 208 }  REG_DMN_PAIR_MAPPING;
 209
 210 static REG_DMN_PAIR_MAPPING regDomainPairs[] = {
 211         {NO_ENUMRD,         FCC2,       DEBUG_REG_DMN,  NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 212         {NULL1_WORLD,   NULL1,          WORLD,          NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 213         {NULL1_ETSIB,   NULL1,          ETSIB,          NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 214         {NULL1_ETSIC,   NULL1,          ETSIC,          NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 215
 216         {FCC2_FCCA,     FCC2,           FCCA,           NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 217         {FCC2_WORLD,    FCC2,           WORLD,          NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 218         {FCC2_ETSIC,    FCC2,           ETSIC,          NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 219         {FCC3_FCCA,     FCC3,           FCCA,           NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 220         {FCC3_WORLD,    FCC3,           WORLD,          NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 221         {FCC4_FCCA,     FCC4,           FCCA,           DISALLOW_ADHOC_11A | DISALLOW_ADHOC_11A_TURB, NO_REQ, PSCAN_DEFER, 0 },
 222         {FCC5_FCCA,     FCC5,           FCCA,           DISALLOW_ADHOC_11A | DISALLOW_ADHOC_11A_TURB, NO_REQ, PSCAN_DEFER, 0 },
 223         {FCC6_FCCA,     FCC6,           FCCA,           NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 224         {FCC6_WORLD,    FCC6,           WORLD,          NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 225
 226         {ETSI1_WORLD,   ETSI1,          WORLD,          DISALLOW_ADHOC_11A | DISALLOW_ADHOC_11A_TURB, NO_REQ, PSCAN_DEFER, 0 },
 227         {ETSI2_WORLD,   ETSI2,          WORLD,          DISALLOW_ADHOC_11A | DISALLOW_ADHOC_11A_TURB, NO_REQ, PSCAN_DEFER, 0 },
 228         {ETSI3_WORLD,   ETSI3,          WORLD,          DISALLOW_ADHOC_11A | DISALLOW_ADHOC_11A_TURB, NO_REQ, PSCAN_DEFER, 0 },
 229         {ETSI4_WORLD,   ETSI4,          WORLD,          DISALLOW_ADHOC_11A | DISALLOW_ADHOC_11A_TURB, NO_REQ, PSCAN_DEFER, 0 },
 230         {ETSI5_WORLD,   ETSI5,          WORLD,          DISALLOW_ADHOC_11A | DISALLOW_ADHOC_11A_TURB, NO_REQ, PSCAN_DEFER, 0 },
 231         {ETSI6_WORLD,   ETSI6,          WORLD,          DISALLOW_ADHOC_11A | DISALLOW_ADHOC_11A_TURB, NO_REQ, PSCAN_DEFER, 0 },
 232
 233         {ETSI3_ETSIA,   ETSI3,          WORLD,          DISALLOW_ADHOC_11A | DISALLOW_ADHOC_11A_TURB, NO_REQ, PSCAN_DEFER, 0 },
 234         {FRANCE_RES,    ETSI3,          WORLD,          NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 235
 236         {FCC1_WORLD,    FCC1,           WORLD,          NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 237         {FCC1_FCCA,     FCC1,           FCCA,           NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 238         {APL1_WORLD,    APL1,           WORLD,          NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 239         {APL2_WORLD,    APL2,           WORLD,          NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 240         {APL3_WORLD,    APL3,           WORLD,          NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 241         {APL4_WORLD,    APL4,           WORLD,          NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 242         {APL5_WORLD,    APL5,           WORLD,          NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 243         {APL6_WORLD,    APL6,           WORLD,          NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 244         {APL8_WORLD,    APL8,           WORLD,          NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 245         {APL9_WORLD,    APL9,           WORLD,          NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 246
 247         {APL3_FCCA,     APL3,           FCCA,           NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 248         {APL1_ETSIC,    APL1,           ETSIC,          NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 249         {APL2_ETSIC,    APL2,           ETSIC,          NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 250         {APL2_FCCA,             APL2,           FCCA,           NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 251         {APL2_APLD,     APL2,           APLD,           NO_REQ, NO_REQ, PSCAN_DEFER, 0},
 252         {APL7_FCCA,             APL7,           FCCA,           NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 253
 254         {MKK1_MKKA,     MKK1,           MKKA,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKK1 | PSCAN_MKKA, CTRY_JAPAN },
 255         {MKK1_MKKB,     MKK1,           MKKA,           MKK5GHZ_FLAG2, NEED_NFC, PSCAN_MKK1 | PSCAN_MKKA | PSCAN_MKKA_G, CTRY_JAPAN1 },
 256         {MKK1_FCCA,     MKK1,           FCCA,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKK1, CTRY_JAPAN2 },
 257         {MKK1_MKKA1,    MKK1,           MKKA,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKK1 | PSCAN_MKKA1 | PSCAN_MKKA1_G, CTRY_JAPAN4 },
 258         {MKK1_MKKA2,    MKK1,           MKKA,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKK1 | PSCAN_MKKA2 | PSCAN_MKKA2_G, CTRY_JAPAN5 },
 259         {MKK1_MKKC,     MKK1,           MKKC,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKK1, CTRY_JAPAN6 },
 260
 261         /* MKK2 */
 262         {MKK2_MKKA,     MKK2,           MKKA,           MKK5GHZ_FLAG2, NEED_NFC, PSCAN_MKK2 | PSCAN_MKKA | PSCAN_MKKA_G, CTRY_JAPAN3 },
 263
 264         /* MKK3 */
 265         {MKK3_MKKA,     MKK3,           MKKA,           MKK5GHZ_FLAG1, NEED_NFC, NO_PSCAN, CTRY_JAPAN25 },
 266         {MKK3_MKKB,     MKK3,           MKKA,           MKK5GHZ_FLAG2, NEED_NFC, PSCAN_MKKA | PSCAN_MKKA_G, CTRY_JAPAN7 },
 267         {MKK3_MKKA1,    MKK3,           MKKA,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKKA1 | PSCAN_MKKA1_G, CTRY_JAPAN26 },
 268         {MKK3_MKKA2,    MKK3,           MKKA,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKKA2 | PSCAN_MKKA2_G, CTRY_JAPAN8 },
 269         {MKK3_MKKC,     MKK3,           MKKC,           MKK5GHZ_FLAG1, NEED_NFC, NO_PSCAN, CTRY_JAPAN9 },
 270         {MKK3_FCCA,     MKK3,           FCCA,           MKK5GHZ_FLAG1, NEED_NFC, NO_PSCAN, CTRY_JAPAN27 },
 271
 272         /* MKK4 */
 273         {MKK4_MKKB,     MKK4,           MKKA,           MKK5GHZ_FLAG2, NEED_NFC, PSCAN_MKK3 | PSCAN_MKKA | PSCAN_MKKA_G, CTRY_JAPAN10 },
 274         {MKK4_MKKA1,    MKK4,           MKKA,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKK3 | PSCAN_MKKA1 | PSCAN_MKKA1_G, CTRY_JAPAN28 },
 275         {MKK4_MKKA2,    MKK4,           MKKA,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKK3 |PSCAN_MKKA2 | PSCAN_MKKA2_G, CTRY_JAPAN11 },
 276         {MKK4_MKKC,     MKK4,           MKKC,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKK3, CTRY_JAPAN12 },
 277         {MKK4_FCCA,     MKK4,           FCCA,           MKK5GHZ_FLAG1, NEED_NFC, NO_PSCAN, CTRY_JAPAN29 },
 278         {MKK4_MKKA,     MKK4,           MKKA,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKK3 | PSCAN_MKKA, CTRY_JAPAN36 },
 279
 280         /* MKK5 */
 281         {MKK5_MKKB,     MKK5,           MKKA,           MKK5GHZ_FLAG2, NEED_NFC, PSCAN_MKK3 | PSCAN_MKKA | PSCAN_MKKA_G, CTRY_JAPAN13 },
 282         {MKK5_MKKA2,    MKK5,           MKKA,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKK3 | PSCAN_MKKA2 | PSCAN_MKKA2_G, CTRY_JAPAN14 },
 283         {MKK5_MKKC,     MKK5,           MKKC,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKK3, CTRY_JAPAN15 },
 284
 285         /* MKK6 */
 286         {MKK6_MKKB,     MKK6,           MKKA,           MKK5GHZ_FLAG2, NEED_NFC, PSCAN_MKK1 | PSCAN_MKKA | PSCAN_MKKA_G, CTRY_JAPAN16 },
 287         {MKK6_MKKA2,    MKK6,           MKKA,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKK1 | PSCAN_MKKA2 | PSCAN_MKKA2_G, CTRY_JAPAN17 },
 288         {MKK6_MKKC,     MKK6,           MKKC,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKK1, CTRY_JAPAN18 },
 289         {MKK6_MKKA1,    MKK6,           MKKA,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKKA1 | PSCAN_MKKA1_G, CTRY_JAPAN30 },
 290         {MKK6_FCCA,     MKK6,           FCCA,           MKK5GHZ_FLAG1, NEED_NFC, NO_PSCAN, CTRY_JAPAN31 },
 291
 292         /* MKK7 */
 293         {MKK7_MKKB,     MKK7,           MKKA,           MKK5GHZ_FLAG2, NEED_NFC, PSCAN_MKK1 | PSCAN_MKK3 | PSCAN_MKKA | PSCAN_MKKA_G, CTRY_JAPAN19 },
 294         {MKK7_MKKA,     MKK7,           MKKA,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKK1 | PSCAN_MKK3 | PSCAN_MKKA2 | PSCAN_MKKA2_G, CTRY_JAPAN20 },
 295         {MKK7_MKKC,     MKK7,           MKKC,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKK1 | PSCAN_MKK3, CTRY_JAPAN21 },
 296         {MKK7_MKKA1,    MKK7,           MKKA,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKKA1 | PSCAN_MKKA1_G, CTRY_JAPAN32 },
 297         {MKK7_FCCA,     MKK7,           FCCA,           MKK5GHZ_FLAG1, NEED_NFC, NO_PSCAN, CTRY_JAPAN33 },
 298
 299         /* MKK8 */
 300         {MKK8_MKKB,     MKK8,           MKKA,           MKK5GHZ_FLAG2, NEED_NFC, PSCAN_MKK1 | PSCAN_MKK3 | PSCAN_MKKA | PSCAN_MKKA_G, CTRY_JAPAN22 },
 301         {MKK8_MKKA2,    MKK8,           MKKA,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKK1 | PSCAN_MKK3 | PSCAN_MKKA2 | PSCAN_MKKA2_G, CTRY_JAPAN23 },
 302         {MKK8_MKKC,     MKK8,           MKKC,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKK1 | PSCAN_MKK3 , CTRY_JAPAN24 },
 303
 304         /* MKK9 */
 305         {MKK9_MKKA,     MKK9,           MKKA,           MKK5GHZ_FLAG1, NEED_NFC, NO_PSCAN, CTRY_JAPAN34 },
 306         {MKK9_FCCA,     MKK9,           FCCA,           MKK5GHZ_FLAG1, NEED_NFC, NO_PSCAN, CTRY_JAPAN37 },
 307         {MKK9_MKKA1,    MKK9,           MKKA,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKKA1 | PSCAN_MKKA1_G, CTRY_JAPAN38 },
 308         {MKK9_MKKC,     MKK9,           MKKC,           MKK5GHZ_FLAG1, NEED_NFC, NO_PSCAN, CTRY_JAPAN39 },
 309         {MKK9_MKKA2,    MKK9,           MKKA,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKK1 | PSCAN_MKK3 | PSCAN_MKKA2 | PSCAN_MKKA2_G, CTRY_JAPAN40 },
 310
 311         /* MKK10 */
 312         {MKK10_MKKA,    MKK10,          MKKA,           MKK5GHZ_FLAG1, NEED_NFC, NO_PSCAN, CTRY_JAPAN35 },
 313         {MKK10_FCCA,    MKK10,          FCCA,           MKK5GHZ_FLAG1, NEED_NFC, NO_PSCAN, CTRY_JAPAN41 },
 314         {MKK10_MKKA1,   MKK10,          MKKA,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKKA1 | PSCAN_MKKA1_G, CTRY_JAPAN42 },
 315         {MKK10_MKKC,    MKK10,          MKKC,           MKK5GHZ_FLAG1, NEED_NFC, NO_PSCAN, CTRY_JAPAN43 },
 316         {MKK10_MKKA2,   MKK10,          MKKA,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKK1 | PSCAN_MKK3 | PSCAN_MKKA2 | PSCAN_MKKA2_G, CTRY_JAPAN44 },
 317
 318         /* MKK11 */
 319         {MKK11_MKKA,    MKK11,          MKKA,           MKK5GHZ_FLAG1, NEED_NFC, NO_PSCAN, CTRY_JAPAN45 },
 320         {MKK11_FCCA,    MKK11,          FCCA,           MKK5GHZ_FLAG1, NEED_NFC, NO_PSCAN, CTRY_JAPAN46 },
 321         {MKK11_MKKA1,   MKK11,          MKKA,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKKA1 | PSCAN_MKKA1_G, CTRY_JAPAN47 },
 322         {MKK11_MKKC,    MKK11,          MKKC,           MKK5GHZ_FLAG1, NEED_NFC, NO_PSCAN, CTRY_JAPAN48 },
 323         {MKK11_MKKA2,   MKK11,          MKKA,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKK1 | PSCAN_MKK3 | PSCAN_MKKA2 | PSCAN_MKKA2_G, CTRY_JAPAN49 },
 324
 325         /* MKK12 */
 326         {MKK12_MKKA,    MKK12,          MKKA,           MKK5GHZ_FLAG1, NEED_NFC, NO_PSCAN, CTRY_JAPAN50 },
 327         {MKK12_FCCA,    MKK12,          FCCA,           MKK5GHZ_FLAG1, NEED_NFC, NO_PSCAN, CTRY_JAPAN51 },
 328         {MKK12_MKKA1,   MKK12,          MKKA,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKKA1 | PSCAN_MKKA1_G, CTRY_JAPAN52 },
 329         {MKK12_MKKC,    MKK12,          MKKC,           MKK5GHZ_FLAG1, NEED_NFC, NO_PSCAN, CTRY_JAPAN53 },
 330         {MKK12_MKKA2,   MKK12,          MKKA,           MKK5GHZ_FLAG1, NEED_NFC, PSCAN_MKK1 | PSCAN_MKK3 | PSCAN_MKKA2 | PSCAN_MKKA2_G, CTRY_JAPAN54 },
 331
 332
 333         /* These are super domains */
 334         {WOR0_WORLD,    WOR0_WORLD,     WOR0_WORLD,     NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 335         {WOR1_WORLD,    WOR1_WORLD,     WOR1_WORLD,     DISALLOW_ADHOC_11A | DISALLOW_ADHOC_11A_TURB, NO_REQ, PSCAN_DEFER, 0 },
 336         {WOR2_WORLD,    WOR2_WORLD,     WOR2_WORLD,     DISALLOW_ADHOC_11A_TURB, NO_REQ, PSCAN_DEFER, 0 },
 337         {WOR3_WORLD,    WOR3_WORLD,     WOR3_WORLD,     NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 338         {WOR4_WORLD,    WOR4_WORLD,     WOR4_WORLD,     DISALLOW_ADHOC_11A | DISALLOW_ADHOC_11A_TURB, NO_REQ, PSCAN_DEFER, 0 },
 339         {WOR5_ETSIC,    WOR5_ETSIC,     WOR5_ETSIC,     DISALLOW_ADHOC_11A | DISALLOW_ADHOC_11A_TURB, NO_REQ, PSCAN_DEFER, 0 },
 340         {WOR01_WORLD,   WOR01_WORLD,    WOR01_WORLD,    NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 341         {WOR02_WORLD,   WOR02_WORLD,    WOR02_WORLD,    NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 342         {EU1_WORLD,         EU1_WORLD,  EU1_WORLD,      NO_REQ, NO_REQ, PSCAN_DEFER, 0 },
 343         {WOR9_WORLD,    WOR9_WORLD,     WOR9_WORLD,     DISALLOW_ADHOC_11A | DISALLOW_ADHOC_11A_TURB, NO_REQ, PSCAN_DEFER, 0 },
 344         {WORA_WORLD,    WORA_WORLD,     WORA_WORLD,     DISALLOW_ADHOC_11A | DISALLOW_ADHOC_11A_TURB, NO_REQ, PSCAN_DEFER, 0 },
 345 };
 346
 347 /*
 348  * The following table is the master list for all different freqeuncy
 349  * bands with the complete matrix of all possible flags and settings
 350  * for each band if it is used in ANY reg domain.
 351  */
 352
 353 #define DEF_REGDMN              FCC1_FCCA
 354 #define DEF_DMN_5               FCC1
 355 #define DEF_DMN_2               FCCA
 356 #define COUNTRY_ERD_FLAG        0x8000
 357 #define WORLDWIDE_ROAMING_FLAG  0x4000
 358 #define SUPER_DOMAIN_MASK       0x0fff
 359 #define COUNTRY_CODE_MASK       0x03ff
 360 #define CF_INTERFERENCE         (CHANNEL_CW_INT | CHANNEL_RADAR_INT)
 361 #define CHANNEL_14              (2484)  /* 802.11g operation is not permitted on channel 14 */
 362 #define IS_11G_CH14(_ch,_cf) \
 363         (((_ch) == CHANNEL_14) && ((_cf) == CHANNEL_G))
 364
 365 #define YES     TRUE
 366 #define NO      FALSE
 367
 368 enum {
 369         CTRY_DEBUG      = 0x1ff,                /* debug country code */
 370         CTRY_DEFAULT    = 0                     /* default country code */
 371 };
 372
 373 typedef struct {
 374         HAL_CTRY_CODE   countryCode;
 375         HAL_REG_DOMAIN  regDmnEnum;
 376         const char*             isoName;
 377         const char*             name;
 378         HAL_BOOL                allow11g;
 379         HAL_BOOL                allow11aTurbo;
 380         HAL_BOOL                allow11gTurbo;
 381     HAL_BOOL        allow11na;      /* HT-40 allowed in 5GHz? */
 382     HAL_BOOL        allow11ng;      /* HT-40 allowed in 2GHz? */
 383         u16_t           outdoorChanStart;
 384 } COUNTRY_CODE_TO_ENUM_RD;
 385
 386 static COUNTRY_CODE_TO_ENUM_RD allCountries[] = {
 387     {CTRY_DEBUG,       NO_ENUMRD,     "DB", "DEBUG",          YES, YES, YES, YES, YES, 7000 },
 388     {CTRY_DEFAULT,     DEF_REGDMN,    "NA", "NO_COUNTRY_SET", YES, YES, YES, YES, YES, 7000 },
 389     {CTRY_ALBANIA,     NULL1_WORLD,   "AL", "ALBANIA",        YES, NO,  YES, NO,  YES, 7000 },
 390     {CTRY_ALGERIA,     NULL1_WORLD,   "DZ", "ALGERIA",        YES, NO,  YES, NO,  YES, 7000 },
 391     {CTRY_ARGENTINA,   APL3_WORLD,    "AR", "ARGENTINA",      YES, NO,  NO,  NO,  NO,  7000 },
 392     {CTRY_ARMENIA,     ETSI4_WORLD,   "AM", "ARMENIA",        YES, NO,  YES, NO,  YES, 7000 },
 393     {CTRY_AUSTRALIA,   FCC6_WORLD,    "AU", "AUSTRALIA",      YES, YES, YES, YES, YES, 7000 },
 394     {CTRY_AUSTRIA,     ETSI2_WORLD,   "AT", "AUSTRIA",        YES, NO,  YES, YES, YES, 7000 },
 395     {CTRY_AZERBAIJAN,  ETSI4_WORLD,   "AZ", "AZERBAIJAN",     YES, YES, YES, YES, YES, 7000 },
 396     {CTRY_BAHRAIN,     APL6_WORLD,    "BH", "BAHRAIN",        YES, NO,  YES, NO,  YES, 7000 },
 397     {CTRY_BELARUS,     ETSI1_WORLD,   "BY", "BELARUS",        YES, NO,  YES, YES, YES, 7000 },
 398     {CTRY_BELGIUM,     ETSI1_WORLD,   "BE", "BELGIUM",        YES, NO,  YES, YES, YES, 7000 },
 399     {CTRY_BELIZE,      APL1_ETSIC,    "BZ", "BELIZE",         YES, YES, YES, YES, YES, 7000 },
 400     {CTRY_BOLIVIA,     APL1_ETSIC,    "BO", "BOLVIA",         YES, YES, YES, YES, YES, 7000 },
 401     {CTRY_BRAZIL,      FCC3_WORLD,    "BR", "BRAZIL",         NO,  NO,  NO,  NO,  NO,  7000 },
 402     {CTRY_BRUNEI_DARUSSALAM,APL1_WORLD,"BN", "BRUNEI DARUSSALAM", YES, YES, YES,  YES, YES, 7000 },
 403     {CTRY_BULGARIA,    ETSI6_WORLD,   "BG", "BULGARIA",       YES, NO,  YES, YES, YES, 7000 },
 404     {CTRY_CANADA,      FCC6_FCCA,     "CA", "CANADA",         YES, YES, YES, YES, YES, 7000 },
 405     {CTRY_CHILE,       APL6_WORLD,    "CL", "CHILE",          YES, YES, YES, YES, YES, 7000 },
 406     {CTRY_CHINA,       APL1_WORLD,    "CN", "CHINA",          YES, YES, YES, YES, YES, 7000 },
 407     {CTRY_COLOMBIA,    FCC1_FCCA,     "CO", "COLOMBIA",       YES, NO,  YES, NO,  YES, 7000 },
 408     {CTRY_COSTA_RICA,  FCC1_WORLD,    "CR", "COSTA RICA",     YES, NO,  YES, NO,  YES, 7000 },
 409     {CTRY_CROATIA,     ETSI3_WORLD,   "HR", "CROATIA",        YES, NO,  YES, NO,  YES, 7000 },
 410     {CTRY_CYPRUS,      ETSI3_WORLD,   "CY", "CYPRUS",         YES, YES, YES, YES, YES, 7000 },
 411     {CTRY_CZECH,       ETSI3_WORLD,   "CZ", "CZECH REPUBLIC", YES, NO, YES,  YES, YES, 7000 },
 412     {CTRY_DENMARK,     ETSI1_WORLD,   "DK", "DENMARK",        YES, NO,  YES, YES, YES, 7000 },
 413     {CTRY_DOMINICAN_REPUBLIC,FCC1_FCCA,"DO", "DOMINICAN REPUBLIC", YES, YES, YES, YES, YES, 7000 },
 414     {CTRY_ECUADOR,     FCC1_WORLD,    "EC", "ECUADOR",        YES, NO,  NO,  NO,  YES, 7000 },
 415     {CTRY_EGYPT,       ETSI3_WORLD,   "EG", "EGYPT",          YES, NO,  YES, NO,  YES, 7000 },
 416     {CTRY_EL_SALVADOR, FCC1_WORLD,    "SV", "EL SALVADOR",    YES, NO,  YES, NO,  YES, 7000 },
 417     {CTRY_ESTONIA,     ETSI1_WORLD,   "EE", "ESTONIA",        YES, NO,  YES, YES, YES, 7000 },
 418     {CTRY_FINLAND,     ETSI1_WORLD,   "FI", "FINLAND",        YES, NO,  YES, YES, YES, 7000 },
 419     {CTRY_FRANCE,      ETSI1_WORLD,   "FR", "FRANCE",         YES, NO,  YES, YES, YES, 7000 },
 420     {CTRY_FRANCE2,     ETSI3_WORLD,   "F2", "FRANCE_RES",     YES, NO,  YES, YES, YES, 7000 },
 421     {CTRY_GEORGIA,     ETSI4_WORLD,   "GE", "GEORGIA",        YES, YES, YES, YES, YES, 7000 },
 422     {CTRY_GERMANY,     ETSI1_WORLD,   "DE", "GERMANY",        YES, NO,  YES, YES, YES, 7000 },
 423     {CTRY_GREECE,      ETSI1_WORLD,   "GR", "GREECE",         YES, NO,  YES, YES, YES, 7000 },
 424     {CTRY_GUATEMALA,   FCC1_FCCA,     "GT", "GUATEMALA",      YES, YES, YES, YES, YES, 7000 },
 425     {CTRY_HONDURAS,    NULL1_WORLD,   "HN", "HONDURAS",       YES, NO,  YES, NO,  YES, 7000 },
 426     {CTRY_HONG_KONG,   FCC2_WORLD,    "HK", "HONG KONG",      YES, YES, YES, YES, YES, 7000 },
 427     {CTRY_HUNGARY,     ETSI4_WORLD,   "HU", "HUNGARY",        YES, NO,  YES, YES, YES, 7000 },
 428     {CTRY_ICELAND,     ETSI1_WORLD,   "IS", "ICELAND",        YES, NO,  YES, YES, YES, 7000 },
 429     {CTRY_INDIA,       APL6_WORLD,    "IN", "INDIA",          YES, NO,  YES, NO,  YES, 7000 },
 430     {CTRY_INDONESIA,   APL1_WORLD,    "ID", "INDONESIA",      YES, NO,  YES, NO,  YES, 7000 },
 431     {CTRY_IRAN,        APL1_WORLD,    "IR", "IRAN",           YES, YES, YES, YES, YES, 7000 },
 432     {CTRY_IRELAND,     ETSI1_WORLD,   "IE", "IRELAND",        YES, NO,  YES, YES, YES, 7000 },
 433     {CTRY_ISRAEL,      ETSI3_WORLD,   "IL", "ISRAEL",         YES, NO,  YES, NO,  YES, 7000 },
 434     {CTRY_ISRAEL2,     NULL1_ETSIB,   "ISR","ISRAEL_RES",     YES, NO,  YES, NO,  YES, 7000 },
 435     {CTRY_ITALY,       ETSI1_WORLD,   "IT", "ITALY",          YES, NO,  YES, YES, YES, 7000 },
 436     {CTRY_JAMAICA,     ETSI1_WORLD,   "JM", "JAMAICA",        YES, NO,  YES, YES, YES, 7000 },
 437     {CTRY_JAPAN,       MKK1_MKKA,     "JP", "JAPAN",          YES, NO,  NO,  NO,  NO,  7000 },
 438     {CTRY_JAPAN1,      MKK1_MKKB,     "J1", "JAPAN1",         YES, NO,  NO,  NO,  NO,  7000 },
 439     {CTRY_JAPAN2,      MKK1_FCCA,     "J2", "JAPAN2",         YES, NO,  NO,  NO,  NO,  7000 },
 440     {CTRY_JAPAN3,      MKK2_MKKA,     "J3", "JAPAN3",         YES, NO,  NO,  NO,  NO,  7000 },
 441     {CTRY_JAPAN4,      MKK1_MKKA1,    "J4", "JAPAN4",         YES, NO,  NO,  NO,  NO,  7000 },
 442     {CTRY_JAPAN5,      MKK1_MKKA2,    "J5", "JAPAN5",         YES, NO,  NO,  NO,  NO,  7000 },
 443     {CTRY_JAPAN6,      MKK1_MKKC,     "J6", "JAPAN6",         YES, NO,  NO,  NO,  NO,  7000 },
 444     {CTRY_JAPAN7,      MKK3_MKKB,     "J7", "JAPAN7",         YES, NO,  NO,  NO,  NO,  7000 },
 445     {CTRY_JAPAN8,      MKK3_MKKA2,    "J8", "JAPAN8",         YES, NO,  NO,  NO,  NO,  7000 },
 446     {CTRY_JAPAN9,      MKK3_MKKC,     "J9", "JAPAN9",         YES, NO,  NO,  NO,  NO,  7000 },
 447     {CTRY_JAPAN10,     MKK4_MKKB,     "J10", "JAPAN10",       YES, NO,  NO,  NO,  NO,  7000 },
 448     {CTRY_JAPAN11,     MKK4_MKKA2,    "J11", "JAPAN11",       YES, NO,  NO,  NO,  NO,  7000 },
 449     {CTRY_JAPAN12,     MKK4_MKKC,     "J12", "JAPAN12",       YES, NO,  NO,  NO,  NO,  7000 },
 450     {CTRY_JAPAN13,     MKK5_MKKB,     "J13", "JAPAN13",       YES, NO,  NO,  NO,  NO,  7000 },
 451     {CTRY_JAPAN14,     MKK5_MKKA2,    "J14", "JAPAN14",       YES, NO,  NO,  NO,  NO,  7000 },
 452     {CTRY_JAPAN15,     MKK5_MKKC,     "J15", "JAPAN15",       YES, NO,  NO,  NO,  NO,  7000 },
 453     {CTRY_JAPAN16,     MKK6_MKKB,     "J16", "JAPAN16",       YES, NO,  NO,  NO,  NO,  7000 },
 454     {CTRY_JAPAN17,     MKK6_MKKA2,    "J17", "JAPAN17",       YES, NO,  NO,  NO,  NO,  7000 },
 455     {CTRY_JAPAN18,     MKK6_MKKC,     "J18", "JAPAN18",       YES, NO,  NO,  NO,  NO,  7000 },
 456     {CTRY_JAPAN19,     MKK7_MKKB,     "J19", "JAPAN19",       YES, NO,  NO,  NO,  NO,  7000 },
 457     {CTRY_JAPAN20,     MKK7_MKKA,     "J20", "JAPAN20",       YES, NO,  NO,  NO,  NO,  7000 },
 458     {CTRY_JAPAN21,     MKK7_MKKC,     "J21", "JAPAN21",       YES, NO,  NO,  NO,  NO,  7000 },
 459     {CTRY_JAPAN22,     MKK8_MKKB,     "J22", "JAPAN22",       YES, NO,  NO,  NO,  NO,  7000 },
 460     {CTRY_JAPAN23,     MKK8_MKKA2,    "J23", "JAPAN23",       YES, NO,  NO,  NO,  NO,  7000 },
 461     {CTRY_JAPAN24,     MKK8_MKKC,     "J24", "JAPAN24",       YES, NO,  NO,  NO,  NO,  7000 },
 462     {CTRY_JAPAN25,     MKK3_MKKA,     "J25", "JAPAN25",       YES, NO,  NO,  NO,  NO,  7000 },
 463     {CTRY_JAPAN26,     MKK3_MKKA1,    "J26", "JAPAN26",       YES, NO,  NO,  NO,  NO,  7000 },
 464     {CTRY_JAPAN27,     MKK3_FCCA,     "J27", "JAPAN27",       YES, NO,  NO,  NO,  NO,  7000 },
 465     {CTRY_JAPAN28,     MKK4_MKKA1,    "J28", "JAPAN28",       YES, NO,  NO,  NO,  NO,  7000 },
 466     {CTRY_JAPAN29,     MKK4_FCCA,     "J29", "JAPAN29",       YES, NO,  NO,  NO,  NO,  7000 },
 467     {CTRY_JAPAN30,     MKK6_MKKA1,    "J30", "JAPAN30",       YES, NO,  NO,  NO,  NO,  7000 },
 468     {CTRY_JAPAN31,     MKK6_FCCA,     "J31", "JAPAN31",       YES, NO,  NO,  NO,  NO,  7000 },
 469     {CTRY_JAPAN32,     MKK7_MKKA1,    "J32", "JAPAN32",       YES, NO,  NO,  NO,  NO,  7000 },
 470     {CTRY_JAPAN33,     MKK7_FCCA,     "J33", "JAPAN33",       YES, NO,  NO,  NO,  NO,  7000 },
 471     {CTRY_JAPAN34,     MKK9_MKKA,     "J34", "JAPAN34",       YES, NO,  NO,  NO,  NO,  7000 },
 472     {CTRY_JAPAN35,     MKK10_MKKA,    "J35", "JAPAN35",       YES, NO,  NO,  NO,  NO,  7000 },
 473     {CTRY_JAPAN36,     MKK4_MKKA,     "J36", "JAPAN36",       YES, NO,  NO,  NO,  NO,  7000 },
 474     {CTRY_JAPAN37,     MKK9_FCCA,     "J37", "JAPAN37",       YES, NO,  NO,  NO,  NO,  7000 },
 475     {CTRY_JAPAN38,     MKK9_MKKA1,    "J38", "JAPAN38",       YES, NO,  NO,  NO,  NO,  7000 },
 476     {CTRY_JAPAN39,     MKK9_MKKC,     "J39", "JAPAN39",       YES, NO,  NO,  NO,  NO,  7000 },
 477     {CTRY_JAPAN40,     MKK10_MKKA2,   "J40", "JAPAN40",       YES, NO,  NO,  NO,  NO,  7000 },
 478     {CTRY_JAPAN41,     MKK10_FCCA,    "J41", "JAPAN41",       YES, NO,  NO,  NO,  NO,  7000 },
 479     {CTRY_JAPAN42,     MKK10_MKKA1,   "J42", "JAPAN42",       YES, NO,  NO,  NO,  NO,  7000 },
 480     {CTRY_JAPAN43,     MKK10_MKKC,    "J43", "JAPAN43",       YES, NO,  NO,  NO,  NO,  7000 },
 481     {CTRY_JAPAN44,     MKK10_MKKA2,   "J44", "JAPAN44",       YES, NO,  NO,  NO,  NO,  7000 },
 482     {CTRY_JAPAN45,     MKK11_MKKA,    "J45", "JAPAN45",       YES, NO,  NO,  NO,  NO,  7000 },
 483     {CTRY_JAPAN46,     MKK11_FCCA,    "J46", "JAPAN46",       YES, NO,  NO,  NO,  NO,  7000 },
 484     {CTRY_JAPAN47,     MKK11_MKKA1,   "J47", "JAPAN47",       YES, NO,  NO,  NO,  NO,  7000 },
 485     {CTRY_JAPAN48,     MKK11_MKKC,    "J48", "JAPAN48",       YES, NO,  NO,  NO,  NO,  7000 },
 486     {CTRY_JAPAN49,     MKK11_MKKA2,   "J49", "JAPAN49",       YES, NO,  NO,  NO,  NO,  7000 },
 487     {CTRY_JAPAN50,     MKK12_MKKA,    "J50", "JAPAN50",       YES, NO,  NO,  NO,  NO,  7000 },
 488     {CTRY_JAPAN51,     MKK12_FCCA,    "J51", "JAPAN51",       YES, NO,  NO,  NO,  NO,  7000 },
 489     {CTRY_JAPAN52,     MKK12_MKKA1,   "J52", "JAPAN52",       YES, NO,  NO,  NO,  NO,  7000 },
 490     {CTRY_JAPAN53,     MKK12_MKKC,    "J53", "JAPAN53",       YES, NO,  NO,  NO,  NO,  7000 },
 491     {CTRY_JAPAN54,     MKK12_MKKA2,   "J54", "JAPAN54",       YES, NO,  NO,  NO,  NO,  7000 },
 492     {CTRY_JORDAN,      ETSI2_WORLD,   "JO", "JORDAN",         YES, NO,  YES, NO,  YES, 7000 },
 493     {CTRY_KAZAKHSTAN,  NULL1_WORLD,   "KZ", "KAZAKHSTAN",     YES, NO,  YES, NO,  YES, 7000 },
 494     {CTRY_KOREA_NORTH, APL9_WORLD,    "KP", "NORTH KOREA",    YES, NO,  NO,  YES, YES, 7000 },
 495     {CTRY_KOREA_ROC,   APL9_WORLD,    "KR", "KOREA REPUBLIC", YES, NO,  NO,  NO,  NO,  7000 },
 496     {CTRY_KOREA_ROC2,  APL2_APLD,     "K2", "KOREA REPUBLIC2",YES, NO,  NO,  NO,  NO,  7000 },
 497     {CTRY_KOREA_ROC3,  APL9_WORLD,    "K3", "KOREA REPUBLIC3",YES, NO,  NO,  NO,  NO,  7000 },
 498     {CTRY_KUWAIT,      NULL1_WORLD,   "KW", "KUWAIT",         YES, NO,  YES, NO,  YES, 7000 },
 499     {CTRY_LATVIA,      ETSI1_WORLD,   "LV", "LATVIA",         YES, NO,  YES, YES, YES, 7000 },
 500     {CTRY_LEBANON,     NULL1_WORLD,   "LB", "LEBANON",        YES, NO,  YES, NO,  YES, 7000 },
 501     {CTRY_LIECHTENSTEIN,ETSI1_WORLD,  "LI", "LIECHTENSTEIN",  YES, NO,  YES, YES, YES, 7000 },
 502     {CTRY_LITHUANIA,   ETSI1_WORLD,   "LT", "LITHUANIA",      YES, NO,  YES, YES, YES, 7000 },
 503     {CTRY_LUXEMBOURG,  ETSI1_WORLD,   "LU", "LUXEMBOURG",     YES, NO,  YES, YES, YES, 7000 },
 504     {CTRY_MACAU,       FCC2_WORLD,    "MO", "MACAU",          YES, YES, YES, YES, YES, 7000 },
 505     {CTRY_MACEDONIA,   NULL1_WORLD,   "MK", "MACEDONIA",      YES, NO,  YES, NO,  YES, 7000 },
 506     {CTRY_MALAYSIA,    APL8_WORLD,    "MY", "MALAYSIA",       NO,  NO,  NO,  NO,  NO,  7000 },
 507     {CTRY_MALTA,       ETSI1_WORLD,   "MT", "MALTA",          YES, NO,  YES, YES, YES, 7000 },
 508     {CTRY_MEXICO,      FCC1_FCCA,     "MX", "MEXICO",         YES, YES, YES, YES, YES, 7000 },
 509     {CTRY_MONACO,      ETSI4_WORLD,   "MC", "MONACO",         YES, YES, YES, YES, YES, 7000 },
 510     {CTRY_MOROCCO,     NULL1_WORLD,   "MA", "MOROCCO",        YES, NO,  YES, NO,  YES, 7000 },
 511     {CTRY_NETHERLANDS, ETSI1_WORLD,   "NL", "NETHERLANDS",    YES, NO,  YES, YES, YES, 7000 },
 512     {CTRY_NETHERLANDS_ANT, ETSI1_WORLD, "AN", "NETHERLANDS-ANTILLES", YES, NO,  YES, YES, YES, 7000 },
 513     {CTRY_NEW_ZEALAND, FCC2_ETSIC,    "NZ", "NEW ZEALAND",    YES, NO,  YES, NO,  YES, 7000 },
 514     {CTRY_NORWAY,      ETSI1_WORLD,   "NO", "NORWAY",         YES, NO,  YES, YES, YES, 7000 },
 515     {CTRY_OMAN,        APL6_WORLD,    "OM", "OMAN",           YES, NO,  YES, NO,  YES, 7000 },
 516     {CTRY_PAKISTAN,    NULL1_WORLD,   "PK", "PAKISTAN",       YES, NO,  YES, NO,  YES, 7000 },
 517     {CTRY_PANAMA,      FCC1_FCCA,     "PA", "PANAMA",         YES, YES, YES, YES, YES, 7000 },
 518     {CTRY_PERU,        APL1_WORLD,    "PE", "PERU",           YES, NO,  YES, NO,  YES, 7000 },
 519     {CTRY_PHILIPPINES, APL1_WORLD,    "PH", "PHILIPPINES",    YES, YES, YES, YES, YES, 7000 },
 520     {CTRY_POLAND,      ETSI1_WORLD,   "PL", "POLAND",         YES, NO,  YES, YES, YES, 7000 },
 521     {CTRY_PORTUGAL,    ETSI1_WORLD,   "PT", "PORTUGAL",       YES, NO,  YES, YES, YES, 7000 },
 522     {CTRY_PUERTO_RICO, FCC1_FCCA,     "PR", "PUERTO RICO",    YES, YES, YES, YES, YES, 7000 },
 523     {CTRY_QATAR,       NULL1_WORLD,   "QA", "QATAR",          YES, NO,  YES, NO,  YES, 7000 },
 524     {CTRY_ROMANIA,     NULL1_WORLD,   "RO", "ROMANIA",        YES, NO,  YES, NO,  YES, 7000 },
 525     {CTRY_RUSSIA,      NULL1_WORLD,   "RU", "RUSSIA",         YES, NO,  YES, NO,  YES, 7000 },
 526     {CTRY_SAUDI_ARABIA,NULL1_WORLD,   "SA", "SAUDI ARABIA",   YES, NO,  YES, NO,  YES, 7000 },
 527     {CTRY_SERBIA_MONT, ETSI1_WORLD,   "CS", "SERBIA & MONTENEGRO", YES, NO,  YES, YES,  YES, 7000 },
 528     {CTRY_SINGAPORE,   APL6_WORLD,    "SG", "SINGAPORE",      YES, YES, YES, YES, YES, 7000 },
 529     {CTRY_SLOVAKIA,    ETSI1_WORLD,   "SK", "SLOVAK REPUBLIC",YES, NO,  YES, YES, YES, 7000 },
 530     {CTRY_SLOVENIA,    ETSI1_WORLD,   "SI", "SLOVENIA",       YES, NO,  YES, YES, YES, 7000 },
 531     {CTRY_SOUTH_AFRICA,FCC3_WORLD,    "ZA", "SOUTH AFRICA",   YES, NO,  YES, NO,  YES, 7000 },
 532     {CTRY_SPAIN,       ETSI1_WORLD,   "ES", "SPAIN",          YES, NO,  YES, YES, YES, 7000 },
 533     {CTRY_SRILANKA,    FCC3_WORLD,    "LK", "SRI LANKA",      YES, NO,  YES, NO,  YES, 7000 },
 534     {CTRY_SWEDEN,      ETSI1_WORLD,   "SE", "SWEDEN",         YES, NO,  YES, YES, YES, 7000 },
 535     {CTRY_SWITZERLAND, ETSI1_WORLD,   "CH", "SWITZERLAND",    YES, NO,  YES, YES, YES, 7000 },
 536     {CTRY_SYRIA,       NULL1_WORLD,   "SY", "SYRIA",          YES, NO,  YES, NO,  YES, 7000 },
 537     {CTRY_TAIWAN,      APL3_FCCA,     "TW", "TAIWAN",         YES, YES, YES, YES, YES, 7000 },
 538     {CTRY_THAILAND,    NULL1_WORLD,   "TH", "THAILAND",       YES, NO,  YES, NO,  YES, 7000 },
 539     {CTRY_TRINIDAD_Y_TOBAGO,ETSI4_WORLD,"TT", "TRINIDAD & TOBAGO", YES, NO, YES, NO, YES, 7000 },
 540     {CTRY_TUNISIA,     ETSI3_WORLD,   "TN", "TUNISIA",        YES, NO,  YES, NO,  YES, 7000 },
 541     {CTRY_TURKEY,      ETSI3_WORLD,   "TR", "TURKEY",         YES, NO,  YES, NO,  YES, 7000 },
 542     {CTRY_UKRAINE,     NULL1_WORLD,   "UA", "UKRAINE",        YES, NO,  YES, NO,  YES, 7000 },
 543     {CTRY_UAE,         NULL1_WORLD,   "AE", "UNITED ARAB EMIRATES", YES, NO, YES, NO, YES, 7000 },
 544     {CTRY_UNITED_KINGDOM, ETSI1_WORLD,"GB", "UNITED KINGDOM", YES, NO,  YES, NO,  YES, 7000 },
 545     {CTRY_UNITED_STATES, FCC3_FCCA,   "US", "UNITED STATES",  YES, YES, YES, YES, YES, 5825 },
 546     {CTRY_UNITED_STATES_FCC49, FCC4_FCCA,   "PS", "UNITED STATES (PUBLIC SAFETY)",  YES, YES, YES, YES, YES, 7000 },
 547     {CTRY_URUGUAY,     FCC1_WORLD,    "UY", "URUGUAY",        YES, NO,  YES, NO,  YES, 7000 },
 548     {CTRY_UZBEKISTAN,  FCC3_FCCA,     "UZ", "UZBEKISTAN",     YES, YES, YES, YES, YES, 7000 },
 549     {CTRY_VENEZUELA,   APL2_ETSIC,    "VE", "VENEZUELA",      YES, NO,  YES, NO,  YES, 7000 },
 550     {CTRY_VIET_NAM,    NULL1_WORLD,   "VN", "VIET NAM",       YES, NO,  YES, NO,  YES, 7000 },
 551     {CTRY_YEMEN,       NULL1_WORLD,   "YE", "YEMEN",          YES, NO,  YES, NO,  YES, 7000 },
 552     {CTRY_ZIMBABWE,    NULL1_WORLD,   "ZW", "ZIMBABWE",       YES, NO,  YES, NO,  YES, 7000 }
 553 };
 554
 555 typedef struct RegDmnFreqBand {
 556         u16_t   lowChannel;     /* Low channel center in MHz */
 557         u16_t   highChannel;    /* High Channel center in MHz */
 558         u8_t    powerDfs;       /* Max power (dBm) for channel
 559                                            range when using DFS */
 560         u8_t    antennaMax;     /* Max allowed antenna gain */
 561         u8_t    channelBW;      /* Bandwidth of the channel */
 562         u8_t    channelSep;     /* Channel separation within
 563                                            the band */
 564         u64_t   useDfs;         /* Use DFS in the RegDomain
 565                                            if corresponding bit is set */
 566         u64_t   usePassScan;    /* Use Passive Scan in the RegDomain
 567                                            if corresponding bit is set */
 568         u8_t    regClassId;     /* Regulatory class id */
 569         u8_t    useExtChanDfs;  /* Regulatory class id */
 570 } REG_DMN_FREQ_BAND;
 571
 572 /* Bit masks for DFS per regdomain */
 573
 574 enum {
 575         NO_DFS   = 0x0000000000000000ULL,
 576         DFS_FCC3 = 0x0000000000000001ULL,
 577         DFS_ETSI = 0x0000000000000002ULL,
 578         DFS_MKK4 = 0x0000000000000004ULL,
 579 };
 580
 581 /* The table of frequency bands is indexed by a bitmask.  The ordering
 582  * must be consistent with the enum below.  When adding a new
 583  * frequency band, be sure to match the location in the enum with the
 584  * comments
 585  */
 586
 587 /*
 588  * 5GHz 11A channel tags
 589  */
 590
 591 enum {
 592         F1_4915_4925,
 593         F1_4935_4945,
 594         F1_4920_4980,
 595         F1_4942_4987,
 596         F1_4945_4985,
 597         F1_4950_4980,
 598         F1_5035_5040,
 599         F1_5040_5080,
 600         F1_5055_5055,
 601
 602         F1_5120_5240,
 603
 604         F1_5170_5230,
 605         F2_5170_5230,
 606
 607         F1_5180_5240,
 608         F2_5180_5240,
 609         F3_5180_5240,
 610         F4_5180_5240,
 611         F5_5180_5240,
 612         F6_5180_5240,
 613         F7_5180_5240,
 614
 615         F1_5180_5320,
 616
 617         F1_5240_5280,
 618
 619         F1_5260_5280,
 620
 621         F1_5260_5320,
 622         F2_5260_5320,
 623         F3_5260_5320,
 624         F4_5260_5320,
 625         F5_5260_5320,
 626         F6_5260_5320,
 627         F7_5260_5320,
 628
 629         F1_5260_5700,
 630
 631         F1_5280_5320,
 632
 633     F1_5500_5580,
 634
 635         F1_5500_5620,
 636
 637         F1_5500_5700,
 638         F2_5500_5700,
 639         F3_5500_5700,
 640         F4_5500_5700,
 641
 642     F1_5660_5700,
 643
 644         F1_5745_5805,
 645         F2_5745_5805,
 646         F3_5745_5805,
 647
 648         F1_5745_5825,
 649         F2_5745_5825,
 650         F3_5745_5825,
 651         F4_5745_5825,
 652         F5_5745_5825,
 653         F6_5745_5825,
 654
 655         W1_4920_4980,
 656         W1_5040_5080,
 657         W1_5170_5230,
 658         W1_5180_5240,
 659         W1_5260_5320,
 660         W1_5745_5825,
 661         W1_5500_5700,
 662         W2_5260_5320,
 663         W2_5180_5240,
 664         W2_5825_5825,
 665 };
 666
 667 static REG_DMN_FREQ_BAND regDmn5GhzFreq[] = {
 668         { 4915, 4925, 23, 0, 10, 5, NO_DFS, PSCAN_MKK2, 16, 0 },                /* F1_4915_4925 */
 669         { 4935, 4945, 23, 0, 10, 5, NO_DFS, PSCAN_MKK2, 16, 0 },                /* F1_4935_4945 */
 670         { 4920, 4980, 23, 0, 20, 20, NO_DFS, PSCAN_MKK2, 7, 0 },                /* F1_4920_4980 */
 671         { 4942, 4987, 27, 6, 5,  5, DFS_FCC3, PSCAN_FCC, 0, 0 },                /* F1_4942_4987 */
 672         { 4945, 4985, 30, 6, 10, 5, DFS_FCC3, PSCAN_FCC, 0, 0 },                /* F1_4945_4985 */
 673         { 4950, 4980, 33, 6, 20, 5, DFS_FCC3, PSCAN_FCC, 0, 0 },                /* F1_4950_4980 */
 674         { 5035, 5040, 23, 0, 10, 5, NO_DFS, PSCAN_MKK2, 12, 0 },                /* F1_5035_5040 */
 675         { 5040, 5080, 23, 0, 20, 20, NO_DFS, PSCAN_MKK2, 2, 0 },                /* F1_5040_5080 */
 676         { 5055, 5055, 23, 0, 10, 5, NO_DFS, PSCAN_MKK2, 12, 0 },                /* F1_5055_5055 */
 677
 678         { 5120, 5240, 5,  6, 20, 20, NO_DFS, NO_PSCAN, 0, 0 },                  /* F1_5120_5240 */
 679
 680         { 5170, 5230, 23, 0, 20, 20, NO_DFS, PSCAN_MKK1 | PSCAN_MKK2, 1, 0 },   /* F1_5170_5230 */
 681         { 5170, 5230, 20, 0, 20, 20, NO_DFS, PSCAN_MKK1 | PSCAN_MKK2, 1, 0 },   /* F2_5170_5230 */
 682
 683         { 5180, 5240, 15, 0, 20, 20, NO_DFS, PSCAN_FCC | PSCAN_ETSI, 0, 0 },    /* F1_5180_5240 */
 684         { 5180, 5240, 17, 6, 20, 20, NO_DFS, PSCAN_FCC, 1, 0 },                         /* F2_5180_5240 */
 685         { 5180, 5240, 18, 0, 20, 20, NO_DFS, PSCAN_FCC | PSCAN_ETSI, 0, 0 },    /* F3_5180_5240 */
 686         { 5180, 5240, 20, 0, 20, 20, NO_DFS, PSCAN_FCC | PSCAN_ETSI, 0, 0 },    /* F4_5180_5240 */
 687         { 5180, 5240, 23, 0, 20, 20, NO_DFS, PSCAN_FCC | PSCAN_ETSI, 0, 0 },    /* F5_5180_5240 */
 688         { 5180, 5240, 23, 6, 20, 20, NO_DFS, PSCAN_FCC, 0, 0 },                         /* F6_5180_5240 */
 689   { 5180, 5240, 23, 6, 20, 20, NO_DFS, NO_PSCAN, 0 },           /* F7_5180_5240 */
 690
 691         { 5180, 5320, 20, 6, 20, 20, DFS_ETSI, PSCAN_ETSI, 0, 0 },                      /* F1_5180_5320 */
 692
 693         { 5240, 5280, 23, 0, 20, 20, DFS_FCC3, PSCAN_FCC | PSCAN_ETSI, 0, 0 },  /* F1_5240_5280 */
 694
 695         { 5260, 5280, 23, 0, 20, 20, DFS_FCC3 | DFS_ETSI, PSCAN_FCC | PSCAN_ETSI, 0, 0 },       /* F1_5260_5280 */
 696
 697         { 5260, 5320, 18, 0, 20, 20, DFS_FCC3 | DFS_ETSI, PSCAN_FCC | PSCAN_ETSI, 0, 0 },       /* F1_5260_5320 */
 698
 699         { 5260, 5320, 20, 0, 20, 20, DFS_FCC3 | DFS_ETSI | DFS_MKK4, PSCAN_FCC | PSCAN_ETSI | PSCAN_MKK3 , 0, 0 },
 700                                                                                         /* F2_5260_5320 */
 701
 702         { 5260, 5320, 20, 6, 20, 20, DFS_FCC3 | DFS_ETSI, PSCAN_FCC, 2, 0 },    /* F3_5260_5320 */
 703         { 5260, 5320, 23, 6, 20, 20, DFS_FCC3 | DFS_ETSI, PSCAN_FCC, 2, 0 },    /* F4_5260_5320 */
 704         { 5260, 5320, 23, 6, 20, 20, DFS_FCC3 | DFS_ETSI, PSCAN_FCC, 0, 0 },    /* F5_5260_5320 */
 705         { 5260, 5320, 30, 0, 20, 20, NO_DFS, NO_PSCAN, 0, 0 },                          /* F6_5260_5320 */
 706         { 5260, 5320, 17, 6, 20, 20, DFS_ETSI, PSCAN_ETSI, 0, 0 },                              /* F7_5260_5320 */
 707
 708         { 5260, 5700, 5,  6, 20, 20, DFS_FCC3 | DFS_ETSI, NO_PSCAN, 0, 0 },             /* F1_5260_5700 */
 709
 710         { 5280, 5320, 17, 6, 20, 20, DFS_FCC3 | DFS_ETSI, PSCAN_FCC, 0, 0 },    /* F1_5280_5320 */
 711
 712     { 5500, 5580, 23, 6, 20, 20, DFS_FCC3, PSCAN_FCC, 0},                           /* F1_5500_5580 */
 713
 714         { 5500, 5620, 30, 6, 20, 20, DFS_ETSI, PSCAN_ETSI, 0, 0 },                              /* F1_5500_5620 */
 715
 716         { 5500, 5700, 20, 6, 20, 20, DFS_FCC3 | DFS_ETSI, PSCAN_FCC, 4, 0 },            /* F1_5500_5700 */
 717         { 5500, 5700, 27, 0, 20, 20, DFS_FCC3 | DFS_ETSI, PSCAN_FCC | PSCAN_ETSI, 0, 0 },       /* F2_5500_5700 */
 718         { 5500, 5700, 30, 0, 20, 20, DFS_FCC3 | DFS_ETSI, PSCAN_FCC | PSCAN_ETSI, 0, 0 },       /* F3_5500_5700 */
 719         { 5500, 5700, 20, 0, 20, 20, DFS_FCC3 | DFS_ETSI | DFS_MKK4, PSCAN_MKK3 | PSCAN_FCC, 0, 0 },
 720                                                                                         /* F4_5500_5700 */
 721
 722     { 5660, 5700, 23, 6, 20, 20, DFS_FCC3, PSCAN_FCC, 0},                           /* F1_5660_5700 */
 723
 724         { 5745, 5805, 23, 0, 20, 20, NO_DFS, NO_PSCAN, 0, 0 },                          /* F1_5745_5805 */
 725         { 5745, 5805, 30, 6, 20, 20, NO_DFS, NO_PSCAN, 0, 0 },                          /* F2_5745_5805 */
 726         { 5745, 5805, 30, 6, 20, 20, DFS_ETSI, PSCAN_ETSI, 0, 0 },                              /* F3_5745_5805 */
 727         { 5745, 5825, 5,  6, 20, 20, NO_DFS, NO_PSCAN, 0, 0 },                          /* F1_5745_5825 */
 728         { 5745, 5825, 17, 0, 20, 20, NO_DFS, NO_PSCAN, 0, 0 },                          /* F2_5745_5825 */
 729         { 5745, 5825, 20, 0, 20, 20, DFS_ETSI, NO_PSCAN, 0, 0 },                                /* F3_5745_5825 */
 730         { 5745, 5825, 30, 0, 20, 20, NO_DFS, NO_PSCAN, 0, 0 },                          /* F4_5745_5825 */
 731         { 5745, 5825, 30, 6, 20, 20, NO_DFS, NO_PSCAN, 3, 0 },                  /* F5_5745_5825 */
 732         { 5745, 5825, 30, 6, 20, 20, NO_DFS, NO_PSCAN, 0, 0 },                          /* F6_5745_5825 */
 733
 734         /*
 735          * Below are the world roaming channels
 736          * All WWR domains have no power limit, instead use the card's CTL
 737          * or max power settings.
 738          */
 739         { 4920, 4980, 30, 0, 20, 20, NO_DFS, PSCAN_WWR, 0, 0 },                         /* W1_4920_4980 */
 740         { 5040, 5080, 30, 0, 20, 20, NO_DFS, PSCAN_WWR, 0 },                            /* W1_5040_5080 */
 741         { 5170, 5230, 30, 0, 20, 20, DFS_FCC3 | DFS_ETSI, PSCAN_WWR, 0, 0 },            /* W1_5170_5230 */
 742         { 5180, 5240, 30, 0, 20, 20, DFS_FCC3 | DFS_ETSI, PSCAN_WWR, 0, 0 },            /* W1_5180_5240 */
 743         { 5260, 5320, 30, 0, 20, 20, DFS_FCC3 | DFS_ETSI, PSCAN_WWR, 0, 0 },            /* W1_5260_5320 */
 744         { 5745, 5825, 30, 0, 20, 20, NO_DFS, PSCAN_WWR, 0, 0 },                         /* W1_5745_5825 */
 745         { 5500, 5700, 30, 0, 20, 20, DFS_FCC3 | DFS_ETSI, PSCAN_WWR, 0, 0 },            /* W1_5500_5700 */
 746         { 5260, 5320, 30, 0, 20, 20, NO_DFS, NO_PSCAN,  0, 0 },                         /* W2_5260_5320 */
 747         { 5180, 5240, 30, 0, 20, 20, NO_DFS, NO_PSCAN,  0, 0 },                         /* W2_5180_5240 */
 748         { 5825, 5825, 30, 0, 20, 20, NO_DFS, PSCAN_WWR, 0, 0 },                         /* W2_5825_5825 */
 749 };
 750 /*
 751  * 5GHz Turbo (dynamic & static) tags
 752  */
 753
 754 enum {
 755         T1_5130_5210,
 756         T1_5250_5330,
 757         T1_5370_5490,
 758         T1_5530_5650,
 759
 760         T1_5150_5190,
 761         T1_5230_5310,
 762         T1_5350_5470,
 763         T1_5510_5670,
 764
 765         T1_5200_5240,
 766         T2_5200_5240,
 767         T1_5210_5210,
 768         T2_5210_5210,
 769
 770         T1_5280_5280,
 771         T2_5280_5280,
 772         T1_5250_5250,
 773         T1_5290_5290,
 774         T1_5250_5290,
 775         T2_5250_5290,
 776
 777         T1_5540_5660,
 778         T1_5760_5800,
 779         T2_5760_5800,
 780
 781         T1_5765_5805,
 782
 783         WT1_5210_5250,
 784         WT1_5290_5290,
 785         WT1_5540_5660,
 786         WT1_5760_5800,
 787 };
 788
 789 /*
 790  * 2GHz 11b channel tags
 791  */
 792 enum {
 793         F1_2312_2372,
 794         F2_2312_2372,
 795
 796         F1_2412_2472,
 797         F2_2412_2472,
 798         F3_2412_2472,
 799
 800         F1_2412_2462,
 801         F2_2412_2462,
 802
 803         F1_2432_2442,
 804
 805         F1_2457_2472,
 806
 807         F1_2467_2472,
 808
 809         F1_2484_2484,
 810         F2_2484_2484,
 811
 812         F1_2512_2732,
 813
 814         W1_2312_2372,
 815         W1_2412_2412,
 816         W1_2417_2432,
 817         W1_2437_2442,
 818         W1_2447_2457,
 819         W1_2462_2462,
 820         W1_2467_2467,
 821         W2_2467_2467,
 822         W1_2472_2472,
 823         W2_2472_2472,
 824         W1_2484_2484,
 825         W2_2484_2484,
 826 };
 827
 828
 829 /*
 830  * 2GHz 11g channel tags
 831  */
 832
 833 enum {
 834         G1_2312_2372,
 835         G2_2312_2372,
 836
 837         G1_2412_2472,
 838         G2_2412_2472,
 839         G3_2412_2472,
 840
 841         G1_2412_2462,
 842         G2_2412_2462,
 843
 844         G1_2432_2442,
 845
 846         G1_2457_2472,
 847
 848         G1_2512_2732,
 849
 850         G1_2467_2472 ,
 851
 852         WG1_2312_2372,
 853         WG1_2412_2412,
 854         WG1_2417_2432,
 855         WG1_2437_2442,
 856         WG1_2447_2457,
 857         WG1_2462_2462,
 858         WG1_2467_2467,
 859         WG2_2467_2467,
 860         WG1_2472_2472,
 861         WG2_2472_2472,
 862
 863 };
 864 static REG_DMN_FREQ_BAND regDmn2Ghz11gFreq[] = {
 865         { 2312, 2372, 5,  6, 20, 5, NO_DFS, NO_PSCAN, 0, 0},    /* G1_2312_2372 */
 866         { 2312, 2372, 20, 0, 20, 5, NO_DFS, NO_PSCAN, 0, 0},    /* G2_2312_2372 */
 867
 868         { 2412, 2472, 5,  6, 20, 5, NO_DFS, NO_PSCAN, 0, 0},    /* G1_2412_2472 */
 869         { 2412, 2472, 20, 0, 20, 5,  NO_DFS, PSCAN_MKKA_G, 0, 0},       /* G2_2412_2472 */
 870         { 2412, 2472, 30, 0, 20, 5, NO_DFS, NO_PSCAN, 0, 0},    /* G3_2412_2472 */
 871
 872         { 2412, 2462, 27, 6, 20, 5, NO_DFS, NO_PSCAN, 0, 0},    /* G1_2412_2462 */
 873         { 2412, 2462, 20, 0, 20, 5, NO_DFS, PSCAN_MKKA_G, 0, 0},        /* G2_2412_2462 */
 874         { 2432, 2442, 20, 0, 20, 5, NO_DFS, NO_PSCAN, 0, 0},    /* G1_2432_2442 */
 875
 876         { 2457, 2472, 20, 0, 20, 5, NO_DFS, NO_PSCAN, 0, 0},    /* G1_2457_2472 */
 877
 878         { 2512, 2732, 5,  6, 20, 5, NO_DFS, NO_PSCAN, 0, 0},    /* G1_2512_2732 */
 879
 880         { 2467, 2472, 20, 0, 20, 5, NO_DFS, PSCAN_MKKA2 | PSCAN_MKKA, 0, 0 }, /* G1_2467_2472 */
 881
 882         /*
 883          * WWR open up the power to 20dBm
 884          */
 885
 886         { 2312, 2372, 20, 0, 20, 5, NO_DFS, NO_PSCAN, 0, 0},    /* WG1_2312_2372 */
 887         { 2412, 2412, 20, 0, 20, 5, NO_DFS, NO_PSCAN, 0, 0},    /* WG1_2412_2412 */
 888         { 2417, 2432, 20, 0, 20, 5, NO_DFS, NO_PSCAN, 0, 0},    /* WG1_2417_2432 */
 889         { 2437, 2442, 20, 0, 20, 5, NO_DFS, NO_PSCAN, 0, 0},    /* WG1_2437_2442 */
 890         { 2447, 2457, 20, 0, 20, 5, NO_DFS, NO_PSCAN, 0, 0},    /* WG1_2447_2457 */
 891         { 2462, 2462, 20, 0, 20, 5, NO_DFS, NO_PSCAN, 0, 0},    /* WG1_2462_2462 */
 892         { 2467, 2467, 20, 0, 20, 5, NO_DFS, PSCAN_WWR | IS_ECM_CHAN, 0, 0}, /* WG1_2467_2467 */
 893         { 2467, 2467, 20, 0, 20, 5, NO_DFS, NO_PSCAN | IS_ECM_CHAN, 0, 0},      /* WG2_2467_2467 */
 894         { 2472, 2472, 20, 0, 20, 5, NO_DFS, PSCAN_WWR | IS_ECM_CHAN, 0, 0}, /* WG1_2472_2472 */
 895         { 2472, 2472, 20, 0, 20, 5, NO_DFS, NO_PSCAN | IS_ECM_CHAN, 0, 0},      /* WG2_2472_2472 */
 896 };
 897 /*
 898  * 2GHz Dynamic turbo tags
 899  */
 900
 901 enum {
 902         T1_2312_2372,
 903         T1_2437_2437,
 904         T2_2437_2437,
 905         T3_2437_2437,
 906         T1_2512_2732
 907 };
 908
 909 /*
 910  * 2GHz 11n frequency tags
 911  */
 912 enum {
 913     NG1_2422_2452,
 914     NG2_2422_2452,
 915     NG3_2422_2452,
 916
 917     NG_DEMO_ALL_CHANNELS,
 918 };
 919
 920 /*
 921  * 5GHz 11n frequency tags
 922  */
 923 enum {
 924     NA1_5190_5230,
 925     NA2_5190_5230,
 926     NA3_5190_5230,
 927     NA4_5190_5230,
 928     NA5_5190_5230,
 929
 930     NA1_5270_5270,
 931
 932     NA1_5270_5310,
 933     NA2_5270_5310,
 934     NA3_5270_5310,
 935     NA4_5270_5310,
 936
 937     NA1_5310_5310,
 938
 939     NA1_5510_5630,
 940
 941     NA1_5510_5670,
 942     NA2_5510_5670,
 943     NA3_5510_5670,
 944
 945     NA1_5755_5795,
 946     NA2_5755_5795,
 947     NA3_5755_5795,
 948     NA4_5755_5795,
 949     NA5_5755_5795,
 950
 951     NA1_5795_5795,
 952
 953     NA_DEMO_ALL_CHANNELS,
 954 };
 955
 956 typedef struct regDomain {
 957         u16_t regDmnEnum;       /* value from EnumRd table */
 958         u8_t conformanceTestLimit;
 959         u64_t dfsMask;  /* DFS bitmask for 5Ghz tables */
 960         u64_t pscan;    /* Bitmask for passive scan */
 961         u32_t flags;    /* Requirement flags (AdHoc disallow, noise
 962                                    floor cal needed, etc) */
 963         u64_t chan11a[BMLEN];/* 128 bit bitmask for channel/band
 964                                    selection */
 965         u64_t chan11a_turbo[BMLEN];/* 128 bit bitmask for channel/band
 966                                    selection */
 967         u64_t chan11a_dyn_turbo[BMLEN]; /* 128 bit bitmask for channel/band
 968                                                selection */
 969         u64_t chan11b[BMLEN];/* 128 bit bitmask for channel/band
 970                                    selection */
 971         u64_t chan11g[BMLEN];/* 128 bit bitmask for channel/band
 972                                    selection */
 973         u64_t chan11g_turbo[BMLEN];/* 128 bit bitmask for channel/band
 974                                           selection */
 975         u64_t chan11ng[BMLEN];/* 128 bit bitmask for 11n in 2GHz */
 976         u64_t chan11na[BMLEN];/* 128 bit bitmask for 11n in 5GHz */
 977 } REG_DOMAIN;
 978
 979 static REG_DOMAIN regDomains[] = {
 980
 981         {DEBUG_REG_DMN, FCC, NO_DFS, NO_PSCAN, NO_REQ,
 982          BM(F1_5120_5240, F1_5260_5700, F1_5745_5825, -1, -1, -1, -1, -1, -1, -1, -1, -1),
 983          BM(T1_5130_5210, T1_5250_5330, T1_5370_5490, T1_5530_5650, T1_5150_5190, T1_5230_5310, T1_5350_5470, T1_5510_5670, -1, -1, -1, -1),
 984          BM(T1_5200_5240, T1_5280_5280, T1_5540_5660, T1_5765_5805, -1, -1, -1, -1, -1, -1, -1, -1),
 985          BM(F1_2312_2372, F1_2412_2472, F1_2484_2484, F1_2512_2732, -1, -1, -1, -1, -1, -1, -1, -1),
 986          BM(G1_2312_2372, G1_2412_2472, G1_2512_2732, -1, -1, -1, -1, -1, -1, -1, -1, -1),
 987          BM(T1_2312_2372, T1_2437_2437, T1_2512_2732, -1, -1, -1, -1, -1, -1, -1, -1, -1),
 988          BM(NG_DEMO_ALL_CHANNELS, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
 989          BM(NA_DEMO_ALL_CHANNELS, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1)},
 990
 991         {APL1, ETSI, NO_DFS, NO_PSCAN, NO_REQ,
 992          BM(F4_5745_5825, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
 993          BMZERO,
 994          BMZERO,
 995          BMZERO,
 996          BMZERO,
 997          BMZERO,
 998          BMZERO,
 999          BM(NA4_5755_5795, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1)},
1000
1001         {APL2, ETSI, NO_DFS, NO_PSCAN, NO_REQ,
1002          BM(F1_5745_5805, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1003          BMZERO,
1004          BMZERO,
1005          BMZERO,
1006          BMZERO,
1007          BMZERO,
1008          BMZERO,
1009          BM(NA3_5755_5795, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1)},
1010
1011         {APL3, FCC, NO_DFS, NO_PSCAN, NO_REQ,
1012          BM(F1_5280_5320, F2_5745_5805, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1013          BMZERO,
1014          BMZERO,
1015          BMZERO,
1016          BMZERO,
1017          BMZERO,
1018          BMZERO,
1019          BM(NA1_5310_5310, NA4_5755_5795, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1)},
1020
1021         {APL4, ETSI, NO_DFS, NO_PSCAN, NO_REQ,
1022          BM(F4_5180_5240,  F3_5745_5825, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1023          BMZERO,
1024          BMZERO,
1025          BMZERO,
1026          BMZERO,
1027          BMZERO,
1028          BMZERO,
1029          BM(NA4_5190_5230, NA2_5755_5795, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1)},
1030
1031         {APL5, ETSI, NO_DFS, NO_PSCAN, NO_REQ,
1032          BM(F2_5745_5825, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1033          BMZERO,
1034          BMZERO,
1035          BMZERO,
1036          BMZERO,
1037          BMZERO,
1038          BMZERO,
1039          BM(NA1_5755_5795, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1)},
1040
1041         {APL6, ETSI, DFS_ETSI, PSCAN_FCC_T | PSCAN_FCC , NO_REQ,
1042          BM(F4_5180_5240, F2_5260_5320, F3_5745_5825, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1043          BM(T2_5210_5210, T1_5250_5290, T1_5760_5800, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1044          BMZERO,
1045          BMZERO,
1046          BMZERO,
1047          BMZERO,
1048          BMZERO,
1049          BM(NA4_5190_5230, NA2_5270_5310, NA2_5755_5795, -1, -1, -1, -1, -1, -1, -1, -1, -1)},
1050
1051         {APL7, FCC, NO_DFS, PSCAN_FCC_T | PSCAN_FCC , NO_REQ,
1052          BM(F7_5260_5320, F4_5500_5700, F3_5745_5805, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1053          BMZERO,
1054          BMZERO,
1055          BMZERO,
1056          BMZERO,
1057          BMZERO,
1058          BMZERO,
1059          BM(NA1_5310_5310, NA2_5755_5795, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1)},
1060         {APL8, ETSI, NO_DFS, NO_PSCAN, DISALLOW_ADHOC_11A|DISALLOW_ADHOC_11A_TURB,
1061          BM(F6_5260_5320, F4_5745_5825, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1062          BMZERO,
1063          BMZERO,
1064          BMZERO,
1065          BMZERO,
1066          BMZERO,
1067          BMZERO,
1068          BM(NA4_5270_5310, NA4_5755_5795, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1)},
1069
1070         {APL9, ETSI, DFS_ETSI, PSCAN_ETSI, DISALLOW_ADHOC_11A|DISALLOW_ADHOC_11A_TURB,
1071          BM(F1_5180_5320, F1_5500_5620, F3_5745_5805, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1072          BMZERO,
1073          BMZERO,
1074          BMZERO,
1075          BMZERO,
1076          BMZERO,
1077          BMZERO,
1078          BM(NA4_5190_5230, NA2_5270_5310, NA1_5510_5630, NA4_5755_5795, -1, -1, -1, -1, -1, -1, -1, -1)},
1079
1080         {ETSI1, ETSI, DFS_ETSI, PSCAN_ETSI, DISALLOW_ADHOC_11A | DISALLOW_ADHOC_11A_TURB,
1081          BM(W2_5180_5240, F2_5260_5320, F2_5500_5700, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1082          BMZERO,
1083          BMZERO,
1084          BMZERO,
1085          BMZERO,
1086          BMZERO,
1087          BMZERO,
1088          BM(NA4_5190_5230, NA2_5270_5310, NA2_5510_5670, -1, -1, -1, -1, -1, -1, -1, -1, -1)},
1089
1090         {ETSI2, ETSI, DFS_ETSI, PSCAN_ETSI, DISALLOW_ADHOC_11A | DISALLOW_ADHOC_11A_TURB,
1091          BM(F3_5180_5240, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1092          BMZERO,
1093          BMZERO,
1094          BMZERO,
1095          BMZERO,
1096          BMZERO,
1097          BMZERO,
1098          BM(NA3_5190_5230, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1)},
1099
1100         {ETSI3, ETSI, DFS_ETSI, PSCAN_ETSI, DISALLOW_ADHOC_11A | DISALLOW_ADHOC_11A_TURB,
1101          BM(W2_5180_5240, F2_5260_5320, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1102          BMZERO,
1103          BMZERO,
1104          BMZERO,
1105          BMZERO,
1106          BMZERO,
1107          BMZERO,
1108          BM(NA4_5190_5230, NA2_5270_5310, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1)},
1109
1110         {ETSI4, ETSI, DFS_ETSI, PSCAN_ETSI, DISALLOW_ADHOC_11A | DISALLOW_ADHOC_11A_TURB,
1111          BM(F3_5180_5240, F1_5260_5320, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1112          BMZERO,
1113          BMZERO,
1114          BMZERO,
1115          BMZERO,
1116          BMZERO,
1117          BMZERO,
1118          BM(NA3_5190_5230, NA1_5270_5310, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1)},
1119
1120         {ETSI5, ETSI, DFS_ETSI, PSCAN_ETSI, DISALLOW_ADHOC_11A | DISALLOW_ADHOC_11A_TURB,
1121          BM(F1_5180_5240, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1122          BMZERO,
1123          BMZERO,
1124          BMZERO,
1125          BMZERO,
1126          BMZERO,
1127          BMZERO,
1128          BM(NA1_5190_5230, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1)},
1129
1130         {ETSI6, ETSI, DFS_ETSI, PSCAN_ETSI, DISALLOW_ADHOC_11A | DISALLOW_ADHOC_11A_TURB,
1131          BM(F5_5180_5240, F1_5260_5280, F3_5500_5700, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1132          BMZERO,
1133          BMZERO,
1134          BMZERO,
1135          BMZERO,
1136          BMZERO,
1137          BMZERO,
1138          BM(NA5_5190_5230, NA1_5270_5270, NA3_5510_5670, -1, -1, -1, -1, -1, -1, -1, -1, -1)},
1139
1140         {FCC1, FCC, NO_DFS, NO_PSCAN, NO_REQ,
1141          BM(F2_5180_5240, F4_5260_5320, F5_5745_5825, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1142          BM(T1_5210_5210, T2_5250_5290, T2_5760_5800, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1143          BM(T1_5200_5240, T1_5280_5280, T1_5765_5805, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1144          BMZERO,
1145          BMZERO,
1146          BMZERO,
1147          BMZERO,
1148          BM(NA2_5190_5230, NA3_5270_5310, NA4_5755_5795, -1, -1, -1, -1, -1, -1, -1, -1, -1)},
1149
1150         {FCC2, FCC, NO_DFS, NO_PSCAN, NO_REQ,
1151          BM(F6_5180_5240, F5_5260_5320, F6_5745_5825, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1152          BM(-1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1153          BM(T2_5200_5240, T1_5280_5280, T1_5765_5805, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1154          BMZERO,
1155          BMZERO,
1156          BMZERO,
1157          BMZERO,
1158          BM(NA5_5190_5230, NA3_5270_5310, NA4_5755_5795, -1, -1, -1, -1, -1, -1, -1, -1, -1)},
1159
1160         {FCC3, FCC, DFS_FCC3, PSCAN_FCC | PSCAN_FCC_T, NO_REQ,
1161          BM(F2_5180_5240, F3_5260_5320, F1_5500_5700, F5_5745_5825, -1, -1, -1, -1, -1, -1, -1, -1),
1162          BM(T1_5210_5210, T1_5250_5250, T1_5290_5290, T2_5760_5800, -1, -1, -1, -1, -1, -1, -1, -1),
1163          BM(T1_5200_5240, T2_5280_5280, T1_5540_5660, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1164          BMZERO,
1165          BMZERO,
1166          BMZERO,
1167          BMZERO,
1168          BM(NA2_5190_5230, NA2_5270_5310, NA3_5510_5670, NA4_5755_5795, -1, -1, -1, -1, -1, -1, -1, -1)},
1169
1170         {FCC4, FCC, DFS_FCC3, PSCAN_FCC | PSCAN_FCC_T, NO_REQ,
1171          BM(F1_4942_4987, F1_4945_4985, F1_4950_4980, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1172          BMZERO,
1173          BMZERO,
1174          BMZERO,
1175          BMZERO,
1176          BMZERO,
1177          BMZERO,
1178          BMZERO},
1179
1180         {FCC5, FCC, NO_DFS, NO_PSCAN, NO_REQ,
1181          BM(F2_5180_5240, F5_5745_5825, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1182          BMZERO,
1183          BMZERO,
1184          BMZERO,
1185          BMZERO,
1186          BMZERO,
1187          BMZERO,
1188          BM(NA2_5190_5230, NA4_5755_5795, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1)},
1189
1190     {FCC6, FCC, DFS_FCC3, PSCAN_FCC, NO_REQ,
1191          BM(F7_5180_5240, F5_5260_5320, F1_5500_5580, F1_5660_5700, F6_5745_5825, -1, -1, -1, -1, -1, -1, -1),
1192          BM(-1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1193          BM(T2_5200_5240, T1_5280_5280, T1_5765_5805, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1194          BMZERO,
1195          BMZERO,
1196      BMZERO,
1197      BMZERO,
1198          BM(NA5_5190_5230, NA5_5755_5795, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1)},
1199
1200         {MKK1, MKK, NO_DFS, PSCAN_MKK1, DISALLOW_ADHOC_11A_TURB,
1201          BM(F1_5170_5230, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1202          BMZERO,
1203          BMZERO,
1204          BMZERO,
1205          BMZERO,
1206          BMZERO,
1207          BMZERO,
1208          BMZERO},
1209
1210         {MKK2, MKK, NO_DFS, PSCAN_MKK2, DISALLOW_ADHOC_11A_TURB,
1211          BM(F1_4915_4925, F1_4935_4945, F1_4920_4980, F1_5035_5040, F1_5055_5055, F1_5040_5080, F1_5170_5230, -1, -1, -1, -1, -1),
1212          BMZERO,
1213          BMZERO,
1214          BMZERO,
1215          BMZERO,
1216          BMZERO,
1217          BMZERO,
1218          BMZERO},
1219
1220         /* UNI-1 even */
1221         {MKK3, MKK, NO_DFS, PSCAN_MKK3, DISALLOW_ADHOC_11A_TURB,
1222          BM(F4_5180_5240, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1223          BMZERO,
1224          BMZERO,
1225          BMZERO,
1226          BMZERO,
1227          BMZERO,
1228          BMZERO,
1229          BM(NA4_5190_5230, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1)},
1230
1231         /* UNI-1 even + UNI-2 */
1232         {MKK4, MKK, DFS_MKK4, PSCAN_MKK3, DISALLOW_ADHOC_11A_TURB,
1233          BM(F4_5180_5240, F2_5260_5320, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1234          BMZERO,
1235          BMZERO,
1236          BMZERO,
1237          BMZERO,
1238          BMZERO,
1239          BMZERO,
1240          BM(NA4_5190_5230, NA2_5270_5310, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1)},
1241
1242         /* UNI-1 even + UNI-2 + mid-band */
1243         {MKK5, MKK, DFS_MKK4, PSCAN_MKK3, DISALLOW_ADHOC_11A_TURB,
1244          BM(F4_5180_5240, F2_5260_5320, F4_5500_5700, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1245          BMZERO,
1246          BMZERO,
1247          BMZERO,
1248          BMZERO,
1249          BMZERO,
1250          BMZERO,
1251          BM(NA4_5190_5230, NA2_5270_5310, NA1_5510_5670, -1, -1, -1, -1, -1, -1, -1, -1, -1)},
1252
1253         /* UNI-1 odd + even */
1254         {MKK6, MKK, DFS_MKK4, PSCAN_MKK1, DISALLOW_ADHOC_11A_TURB,
1255          BM(F2_5170_5230, F4_5180_5240, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1256          BMZERO,
1257          BMZERO,
1258          BMZERO,
1259          BMZERO,
1260          BMZERO,
1261          BMZERO,
1262          BM(NA4_5190_5230, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1)},
1263
1264         /* UNI-1 odd + UNI-1 even + UNI-2 */
1265         {MKK7, MKK, DFS_MKK4, PSCAN_MKK1 | PSCAN_MKK3 , DISALLOW_ADHOC_11A_TURB,
1266          BM(F2_5170_5230, F4_5180_5240, F2_5260_5320, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1267          BMZERO,
1268          BMZERO,
1269          BMZERO,
1270          BMZERO,
1271          BMZERO,
1272          BMZERO,
1273          BM(NA4_5190_5230, NA2_5270_5310, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1)},
1274
1275         /* UNI-1 odd + UNI-1 even + UNI-2 + mid-band */
1276         {MKK8, MKK, DFS_MKK4, PSCAN_MKK1 | PSCAN_MKK3 , DISALLOW_ADHOC_11A_TURB,
1277          BM(F2_5170_5230, F4_5180_5240, F2_5260_5320, F4_5500_5700, -1, -1, -1, -1, -1, -1, -1, -1),
1278          BMZERO,
1279          BMZERO,
1280          BMZERO,
1281          BMZERO,
1282          BMZERO,
1283          BMZERO,
1284          BM(NA4_5190_5230, NA2_5270_5310, NA1_5510_5670, -1, -1, -1, -1, -1, -1, -1, -1, -1)},
1285
1286     /* UNI-1 even + 4.9 GHZ */
1287     {MKK9, MKK, NO_DFS, NO_PSCAN, DISALLOW_ADHOC_11A_TURB,
1288      BM(F1_4915_4925, F1_4935_4945, F1_4920_4980, F1_5035_5040, F1_5055_5055, F1_5040_5080, F4_5180_5240, -1, -1, -1, -1, -1),
1289          BMZERO,
1290          BMZERO,
1291          BMZERO,
1292          BMZERO,
1293          BMZERO,
1294          BMZERO,
1295          BMZERO},
1296
1297     /* UNI-1 even + UNI-2 + 4.9 GHZ */
1298         {MKK10, MKK, DFS_MKK4, PSCAN_MKK3, DISALLOW_ADHOC_11A_TURB,
1299          BM(F1_4915_4925, F1_4935_4945, F1_4920_4980, F1_5035_5040, F1_5055_5055, F1_5040_5080, F4_5180_5240, F2_5260_5320, -1, -1, -1, -1),
1300          BMZERO,
1301          BMZERO,
1302          BMZERO,
1303          BMZERO,
1304          BMZERO,
1305          BMZERO,
1306          BMZERO},
1307
1308         /* UNI-1 even + UNI-2 + 4.9 GHZ + mid-band */
1309         {MKK11, MKK, DFS_MKK4, PSCAN_MKK3, DISALLOW_ADHOC_11A_TURB,
1310          BM(F1_4915_4925, F1_4935_4945, F1_4920_4980, F1_5035_5040, F1_5055_5055, F1_5040_5080, F4_5180_5240, F2_5260_5320, F4_5500_5700, -1, -1, -1),
1311          BMZERO,
1312          BMZERO,
1313          BMZERO,
1314          BMZERO,
1315          BMZERO,
1316          BMZERO,
1317          BMZERO},
1318
1319         /* UNI-1 even + UNI-1 odd + UNI-2 + 4.9 GHZ + mid-band */
1320         {MKK12, MKK, DFS_MKK4, PSCAN_MKK3, DISALLOW_ADHOC_11A_TURB,
1321          BM(F1_4915_4925, F1_4935_4945, F1_4920_4980, F1_5035_5040, F1_5055_5055, F1_5040_5080, F1_5170_5230, F4_5180_5240, F2_5260_5320, F4_5500_5700, -1, -1),
1322          BMZERO,
1323          BMZERO,
1324          BMZERO,
1325          BMZERO,
1326          BMZERO,
1327          BMZERO,
1328          BMZERO},
1329
1330         /* Defined here to use when 2G channels are authorised for country K2 */
1331         {APLD, NO_CTL, NO_DFS, NO_PSCAN, NO_REQ,
1332          BMZERO,
1333          BMZERO,
1334          BMZERO,
1335          BM(F2_2312_2372,F2_2412_2472, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1336          BM(G2_2312_2372,G2_2412_2472, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1337          BMZERO,
1338          BMZERO,
1339          BMZERO},
1340
1341         {ETSIA, NO_CTL, NO_DFS, PSCAN_ETSIA, DISALLOW_ADHOC_11A | DISALLOW_ADHOC_11A_TURB,
1342          BMZERO,
1343          BMZERO,
1344          BMZERO,
1345          BM(F1_2457_2472,-1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1346          BM(G1_2457_2472,-1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1347          BM(T2_2437_2437,-1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1348          BMZERO,
1349          BMZERO},
1350
1351         {ETSIB, ETSI, NO_DFS, PSCAN_ETSIB, DISALLOW_ADHOC_11A | DISALLOW_ADHOC_11A_TURB,
1352          BMZERO,
1353          BMZERO,
1354          BMZERO,
1355          BM(F1_2432_2442,-1,-1,-1,-1,-1,-1,-1, -1, -1, -1, -1),
1356          BM(G1_2432_2442,-1,-1,-1,-1,-1,-1,-1, -1, -1, -1, -1),
1357          BM(T2_2437_2437,-1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1358          BMZERO,
1359          BMZERO},
1360
1361         {ETSIC, ETSI, NO_DFS, PSCAN_ETSIC, DISALLOW_ADHOC_11A | DISALLOW_ADHOC_11A_TURB,
1362          BMZERO,
1363          BMZERO,
1364          BMZERO,
1365          BM(F3_2412_2472,-1,-1,-1,-1,-1,-1,-1, -1, -1, -1, -1),
1366          BM(G3_2412_2472,-1,-1,-1,-1,-1,-1,-1, -1, -1, -1, -1),
1367          BM(T2_2437_2437,-1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1368          BMZERO,
1369          BMZERO},
1370
1371         {FCCA, FCC, NO_DFS, NO_PSCAN, NO_REQ,
1372          BMZERO,
1373          BMZERO,
1374          BMZERO,
1375          BM(F1_2412_2462,-1,-1,-1,-1,-1,-1,-1, -1, -1, -1, -1),
1376          BM(G1_2412_2462,-1,-1,-1,-1,-1,-1,-1, -1, -1, -1, -1),
1377          BM(T2_2437_2437,-1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1378          BM(NG2_2422_2452,-1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1379          BMZERO},
1380
1381         {MKKA, MKK, NO_DFS, PSCAN_MKKA | PSCAN_MKKA_G | PSCAN_MKKA1 | PSCAN_MKKA1_G | PSCAN_MKKA2 | PSCAN_MKKA2_G, DISALLOW_ADHOC_11A_TURB,
1382          BMZERO,
1383          BMZERO,
1384          BMZERO,
1385          BM(F2_2412_2462, F1_2467_2472, F2_2484_2484, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1386          BM(G2_2412_2462, G1_2467_2472, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1387          BM(T2_2437_2437,-1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1388          BM(NG1_2422_2452,-1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1389          BMZERO},
1390
1391         {MKKC, MKK, NO_DFS, NO_PSCAN, NO_REQ,
1392          BMZERO,
1393          BMZERO,
1394          BMZERO,
1395          BM(F2_2412_2472,-1,-1,-1,-1,-1,-1,-1, -1, -1, -1, -1),
1396          BM(G2_2412_2472,-1,-1,-1,-1,-1,-1,-1, -1, -1, -1, -1),
1397          BM(T2_2437_2437,-1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1398          BM(NG1_2422_2452,-1,-1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1399          BMZERO},
1400
1401         {WORLD, ETSI, NO_DFS, NO_PSCAN, NO_REQ,
1402          BMZERO,
1403          BMZERO,
1404          BMZERO,
1405          BM(F2_2412_2472,-1,-1,-1,-1,-1,-1,-1, -1, -1, -1, -1),
1406          BM(G2_2412_2472,-1,-1,-1,-1,-1,-1,-1, -1, -1, -1, -1),
1407          BM(T2_2437_2437,-1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1408          BM(NG1_2422_2452,-1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1409          BMZERO},
1410
1411         {WOR0_WORLD, NO_CTL, DFS_FCC3 | DFS_ETSI, PSCAN_WWR, ADHOC_PER_11D,
1412          BM(W1_5260_5320, W1_5180_5240, W1_5170_5230, W1_5745_5825, W1_5500_5700, -1, -1, -1, -1, -1, -1, -1),
1413          BM(WT1_5210_5250, WT1_5290_5290, WT1_5760_5800, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1414          BMZERO,
1415          BM(W1_2412_2412,W1_2437_2442,W1_2462_2462,W1_2472_2472,W1_2417_2432, W1_2447_2457, W1_2467_2467, W1_2484_2484, -1, -1, -1, -1),
1416          BM(WG1_2412_2412,WG1_2437_2442,WG1_2462_2462,WG1_2472_2472,WG1_2417_2432,WG1_2447_2457,WG1_2467_2467, -1, -1, -1, -1, -1),
1417          BM(T3_2437_2437, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1418          BMZERO,
1419          BMZERO},
1420
1421         {WOR01_WORLD, NO_CTL, DFS_FCC3 | DFS_ETSI, PSCAN_WWR, ADHOC_PER_11D,
1422          BM(W1_5260_5320, W1_5180_5240, W1_5170_5230, W1_5745_5825, W1_5500_5700, -1, -1, -1, -1, -1, -1, -1),
1423          BM(WT1_5210_5250, WT1_5290_5290, WT1_5760_5800, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1424          BMZERO,
1425          BM(W1_2412_2412, W1_2437_2442, W1_2462_2462, W1_2417_2432, W1_2447_2457, -1, -1, -1, -1, -1, -1, -1),
1426          BM(WG1_2412_2412, WG1_2437_2442, WG1_2462_2462, WG1_2417_2432, WG1_2447_2457, -1, -1, -1, -1, -1, -1, -1),
1427          BM(T3_2437_2437, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1428          BMZERO,
1429          BMZERO},
1430
1431         {WOR02_WORLD, NO_CTL, DFS_FCC3 | DFS_ETSI, PSCAN_WWR, ADHOC_PER_11D,
1432          BM(W1_5260_5320, W1_5180_5240,W1_5170_5230,W1_5745_5825,W1_5500_5700, -1, -1, -1, -1, -1, -1, -1),
1433          BM(WT1_5210_5250, WT1_5290_5290, WT1_5760_5800, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1434          BMZERO,
1435          BM(W1_2412_2412,W1_2437_2442,W1_2462_2462, W1_2472_2472,W1_2417_2432, W1_2447_2457, W1_2467_2467, -1, -1, -1, -1, -1),
1436          BM(WG1_2412_2412,WG1_2437_2442,WG1_2462_2462, WG1_2472_2472,WG1_2417_2432, WG1_2447_2457, WG1_2467_2467, -1, -1, -1, -1, -1),
1437          BM(T3_2437_2437, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1438          BMZERO,
1439          BMZERO},
1440
1441         {EU1_WORLD, NO_CTL, DFS_FCC3 | DFS_ETSI, PSCAN_WWR, ADHOC_PER_11D,
1442          BM(W1_5260_5320, W1_5180_5240,W1_5170_5230,W1_5745_5825,W1_5500_5700, -1, -1, -1, -1, -1, -1, -1),
1443          BM(WT1_5210_5250, WT1_5290_5290, WT1_5760_5800, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1444          BMZERO,
1445          BM(W1_2412_2412,W1_2437_2442,W1_2462_2462, W2_2472_2472,W1_2417_2432, W1_2447_2457, W2_2467_2467, -1, -1, -1, -1, -1),
1446          BM(WG1_2412_2412,WG1_2437_2442,WG1_2462_2462, WG2_2472_2472,WG1_2417_2432, WG1_2447_2457, WG2_2467_2467, -1, -1, -1, -1, -1),
1447          BM(T3_2437_2437, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1448          BMZERO,
1449          BMZERO},
1450
1451         {WOR1_WORLD, NO_CTL, DFS_FCC3 | DFS_ETSI, PSCAN_WWR, ADHOC_NO_11A,
1452          BM(W1_5260_5320, W1_5180_5240, W1_5170_5230, W1_5745_5825, W1_5500_5700, -1, -1, -1, -1, -1, -1, -1),
1453          BMZERO,
1454          BMZERO,
1455          BM(W1_2412_2412,W1_2437_2442,W1_2462_2462,W1_2472_2472,W1_2417_2432, W1_2447_2457, W1_2467_2467, W1_2484_2484, -1, -1, -1, -1),
1456          BM(WG1_2412_2412,WG1_2437_2442,WG1_2462_2462,WG1_2472_2472,WG1_2417_2432,WG1_2447_2457,WG1_2467_2467, -1, -1, -1, -1, -1),
1457          BM(T3_2437_2437, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1458          BMZERO,
1459          BMZERO},
1460
1461         {WOR2_WORLD, NO_CTL, DFS_FCC3 | DFS_ETSI, PSCAN_WWR, ADHOC_NO_11A,
1462          BM(W1_5260_5320, W1_5180_5240, W1_5170_5230, W1_5745_5825, W1_5500_5700, -1, -1, -1, -1, -1, -1, -1),
1463          BM(WT1_5210_5250, WT1_5290_5290, WT1_5760_5800, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1464          BMZERO,
1465          BM(W1_2412_2412,W1_2437_2442,W1_2462_2462,W1_2472_2472,W1_2417_2432, W1_2447_2457, W1_2467_2467, W1_2484_2484, -1, -1, -1, -1),
1466          BM(WG1_2412_2412,WG1_2437_2442,WG1_2462_2462,WG1_2472_2472,WG1_2417_2432,WG1_2447_2457,WG1_2467_2467, -1, -1, -1, -1, -1),
1467          BM(T3_2437_2437, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1468          BMZERO,
1469          BMZERO},
1470
1471         {WOR3_WORLD, NO_CTL, DFS_FCC3 | DFS_ETSI, PSCAN_WWR, ADHOC_PER_11D,
1472          BM(W1_5260_5320, W1_5180_5240, W1_5170_5230, W1_5745_5825, -1, -1, -1, -1, -1, -1, -1, -1),
1473          BM(WT1_5210_5250, WT1_5290_5290, WT1_5760_5800, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1474          BMZERO,
1475          BM(W1_2412_2412,W1_2437_2442,W1_2462_2462,W1_2472_2472,W1_2417_2432, W1_2447_2457, W1_2467_2467, -1, -1, -1, -1, -1),
1476          BM(WG1_2412_2412,WG1_2437_2442,WG1_2462_2462,WG1_2472_2472,WG1_2417_2432,WG1_2447_2457,WG1_2467_2467,-1, -1, -1, -1, -1),
1477          BM(T3_2437_2437, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1478          BMZERO,
1479          BMZERO},
1480
1481         {WOR4_WORLD, NO_CTL, DFS_FCC3, PSCAN_WWR, ADHOC_NO_11A,
1482          BM(W2_5260_5320, W2_5180_5240, F2_5745_5805, W2_5825_5825, -1, -1, -1, -1, -1, -1, -1, -1),
1483          BM(WT1_5210_5250, WT1_5290_5290, WT1_5760_5800, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1484          BMZERO,
1485          BM(W1_2412_2412,W1_2437_2442,W1_2462_2462, W1_2417_2432,W1_2447_2457,-1, -1, -1, -1, -1, -1, -1),
1486          BM(WG1_2412_2412,WG1_2437_2442,WG1_2462_2462, WG1_2417_2432,WG1_2447_2457,-1, -1, -1, -1, -1, -1, -1),
1487          BM(T3_2437_2437, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1488          BMZERO,
1489          BMZERO},
1490
1491         {WOR5_ETSIC, NO_CTL, DFS_FCC3 | DFS_ETSI, PSCAN_WWR, ADHOC_NO_11A,
1492          BM(W1_5260_5320, W2_5180_5240, F6_5745_5825, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1493          BMZERO,
1494          BMZERO,
1495          BM(W1_2412_2412, W1_2437_2442, W1_2462_2462, W2_2472_2472, W1_2417_2432, W1_2447_2457, W2_2467_2467, -1, -1, -1, -1, -1),
1496          BM(WG1_2412_2412, WG1_2437_2442, WG1_2462_2462, WG1_2472_2472, WG1_2417_2432, WG1_2447_2457, WG1_2467_2467, -1, -1, -1, -1, -1),
1497          BM(T3_2437_2437, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1498          BMZERO,
1499          BMZERO},
1500
1501         {WOR9_WORLD, NO_CTL, DFS_FCC3 | DFS_ETSI, PSCAN_WWR, ADHOC_NO_11A,
1502          BM(W1_5260_5320, W1_5180_5240, W1_5745_5825, W1_5500_5700, -1, -1, -1, -1, -1, -1, -1, -1),
1503          BM(WT1_5210_5250, WT1_5290_5290, WT1_5760_5800, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1504          BMZERO,
1505          BM(W1_2412_2412, W1_2437_2442, W1_2462_2462, W1_2417_2432, W1_2447_2457, -1, -1, -1, -1, -1, -1, -1),
1506          BM(WG1_2412_2412, WG1_2437_2442, WG1_2462_2462, WG1_2417_2432, WG1_2447_2457, -1, -1, -1, -1, -1, -1, -1),
1507          BM(T3_2437_2437, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1508          BMZERO,
1509          BMZERO},
1510
1511         {WORA_WORLD, NO_CTL, DFS_FCC3 | DFS_ETSI, PSCAN_WWR, ADHOC_NO_11A,
1512          BM(W1_5260_5320, W1_5180_5240, W1_5745_5825, W1_5500_5700, -1, -1, -1, -1, -1, -1, -1, -1),
1513          BMZERO,
1514          BMZERO,
1515          BM(W1_2412_2412, W1_2437_2442, W1_2462_2462, W1_2472_2472, W1_2417_2432, W1_2447_2457, W1_2467_2467, -1, -1, -1, -1, -1),
1516          BM(WG1_2412_2412, WG1_2437_2442, WG1_2462_2462, WG1_2472_2472, WG1_2417_2432, WG1_2447_2457, WG1_2467_2467, -1, -1, -1, -1, -1),
1517          BM(T3_2437_2437, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1),
1518          BMZERO,
1519          BMZERO},
1520
1521         {NULL1, NO_CTL, NO_DFS, NO_PSCAN, NO_REQ,
1522          BMZERO,
1523          BMZERO,
1524          BMZERO,
1525          BMZERO,
1526          BMZERO,
1527          BMZERO,
1528          BMZERO,
1529          BMZERO},
1530 };
1531
1532 struct cmode {
1533         u16_t   mode;
1534         u32_t   flags;
1535 };
1536
1537 static const struct cmode modes[] = {
1538         { HAL_MODE_TURBO,       CHANNEL_ST},    /* TURBO means 11a Static Turbo */
1539         { HAL_MODE_11A,         CHANNEL_A},
1540         { HAL_MODE_11B,         CHANNEL_B},
1541         { HAL_MODE_11G,         CHANNEL_G},
1542         { HAL_MODE_11G_TURBO,   CHANNEL_108G},
1543         { HAL_MODE_11A_TURBO,   CHANNEL_108A},
1544         { HAL_MODE_11NA,        CHANNEL_A_HT40},
1545         { HAL_MODE_11NA,        CHANNEL_A_HT20},
1546         { HAL_MODE_11NG,        CHANNEL_G_HT40},
1547         { HAL_MODE_11NG,        CHANNEL_G_HT20},
1548 };
1549
1550 /*
1551  * Return the Wireless Mode Regulatory Domain based
1552  * on the country code and the wireless mode.
1553  */
1554 u8_t GetWmRD(u16_t regionCode, u16_t channelFlag, REG_DOMAIN *rd)
1555 {
1556         s16_t i, found, regDmn;
1557         u64_t flags=NO_REQ;
1558         REG_DMN_PAIR_MAPPING *regPair=NULL;
1559
1560         for (i=0, found=0; (i<N(regDomainPairs))&&(!found); i++)
1561         {
1562                 if (regDomainPairs[i].regDmnEnum == regionCode)
1563                 {
1564                         regPair = &regDomainPairs[i];
1565                         found = 1;
1566                 }
1567         }
1568         if (!found)
1569         {
1570                 zm_debug_msg1("Failed to find reg domain pair ", regionCode);
1571                 return FALSE;
1572         }
1573
1574         if (channelFlag & ZM_REG_FLAG_CHANNEL_2GHZ)
1575         {
1576                 regDmn = regPair->regDmn2GHz;
1577                 flags = regPair->flags2GHz;
1578         }
1579     else
1580         {
1581                 regDmn = regPair->regDmn5GHz;
1582                 flags = regPair->flags5GHz;
1583         }
1584
1585         /*
1586          * We either started with a unitary reg domain or we've found the
1587          * unitary reg domain of the pair
1588          */
1589
1590         for (i=0;i<N(regDomains); i++)
1591         {
1592                 if (regDomains[i].regDmnEnum == regDmn)
1593                 {
1594                         if (rd != NULL)
1595                         {
1596                                 zfMemoryCopy((u8_t *)rd, (u8_t *)&regDomains[i],
1597                                           sizeof(REG_DOMAIN));
1598                         }
1599                 }
1600         }
1601         rd->pscan &= regPair->pscanMask;
1602     rd->flags = (u32_t)flags;
1603         return TRUE;
1604 }
1605
1606 /*
1607  * Test to see if the bitmask array is all zeros
1608  */
1609 u8_t isChanBitMaskZero(u64_t *bitmask)
1610 {
1611         u16_t i;
1612
1613         for (i=0; i<BMLEN; i++) {
1614                 if (bitmask[i] != 0)
1615                         return FALSE;
1616         }
1617         return TRUE;
1618 }
1619
1620 u8_t IS_BIT_SET(u32_t bit, u64_t *bitmask)
1621 {
1622         u32_t byteOffset, bitnum;
1623         u64_t val;
1624
1625         byteOffset = bit/64;
1626         bitnum = bit - byteOffset*64;
1627         val = ((u64_t) 1) << bitnum;
1628         if (bitmask[byteOffset] & val)
1629                 return TRUE;
1630         else
1631                 return FALSE;
1632 }
1633
1634
1635 void zfHpGetRegulationTable(zdev_t* dev, u16_t regionCode, u16_t c_lo, u16_t c_hi)
1636 {
1637         REG_DOMAIN rd5GHz, rd2GHz;
1638         const struct cmode *cm;
1639         s16_t next=0,b;
1640         struct zsHpPriv* hpPriv;
1641
1642     zmw_get_wlan_dev(dev);
1643     hpPriv=wd->hpPrivate;
1644
1645     zmw_declare_for_critical_section();
1646
1647         if (!GetWmRD(regionCode, ~ZM_REG_FLAG_CHANNEL_2GHZ, &rd5GHz))
1648         {
1649         zm_debug_msg1("couldn't find unitary 5GHz reg domain for Region Code ", regionCode);
1650                 return;
1651         }
1652         if (!GetWmRD(regionCode, ZM_REG_FLAG_CHANNEL_2GHZ, &rd2GHz))
1653         {
1654         zm_debug_msg1("couldn't find unitary 2GHz reg domain for Region Code ", regionCode);
1655                 return;
1656         }
1657     if (wd->regulationTable.regionCode == regionCode)
1658     {
1659         zm_debug_msg1("current region code is the same with Region Code ", regionCode);
1660         return;
1661     }
1662     else
1663     {
1664         wd->regulationTable.regionCode = regionCode;
1665     }
1666
1667     next = 0;
1668
1669     zmw_enter_critical_section(dev);
1670
1671         for (cm = modes; cm < &modes[N(modes)]; cm++)
1672         {
1673                 u16_t c;
1674                 u64_t *channelBM=NULL;
1675                 REG_DOMAIN *rd=NULL;
1676                 REG_DMN_FREQ_BAND *fband=NULL,*freqs=NULL;
1677
1678                 switch (cm->mode)
1679                 {
1680                 case HAL_MODE_TURBO:
1681                     //we don't have turbo mode so we disable it
1682             //zm_debug_msg0("CWY - HAL_MODE_TURBO");
1683             channelBM = NULL;
1684                         //rd = &rd5GHz;
1685                         //channelBM = rd->chan11a_turbo;
1686                         //freqs = &regDmn5GhzTurboFreq[0];
1687                         //ctl = rd->conformanceTestLimit | CTL_TURBO;
1688                         break;
1689                 case HAL_MODE_11A:
1690                     if ((hpPriv->OpFlags & 0x1) != 0)
1691                     {
1692                         rd = &rd5GHz;
1693                         channelBM = rd->chan11a;
1694                         freqs = &regDmn5GhzFreq[0];
1695                         c_lo = 4920; //from channel 184
1696                         c_hi = 5825; //to   channel 165
1697                         //ctl = rd->conformanceTestLimit;
1698                 //zm_debug_msg2("CWY - HAL_MODE_11A, channelBM = 0x", *channelBM);
1699             }
1700             //else
1701             {
1702                 //channelBM = NULL;
1703             }
1704                         break;
1705                 case HAL_MODE_11B:
1706                     //Disable 11B mode because it only has difference with 11G in PowerDFS Data,
1707                     //and we don't use this now.
1708                         //zm_debug_msg0("CWY - HAL_MODE_11B");
1709                         channelBM = NULL;
1710                         //rd = &rd2GHz;
1711                         //channelBM = rd->chan11b;
1712                         //freqs = &regDmn2GhzFreq[0];
1713                         //ctl = rd->conformanceTestLimit | CTL_11B;
1714             //zm_debug_msg2("CWY - HAL_MODE_11B, channelBM = 0x", *channelBM);
1715                         break;
1716                 case HAL_MODE_11G:
1717                     if ((hpPriv->OpFlags & 0x2) != 0)
1718                     {
1719                         rd = &rd2GHz;
1720                         channelBM = rd->chan11g;
1721                         freqs = &regDmn2Ghz11gFreq[0];
1722                         c_lo = 2412; //from channel  1
1723                         //c_hi = 2462; //to   channel 11
1724                 c_hi = 2472; //to   channel 13
1725                         //ctl = rd->conformanceTestLimit | CTL_11G;
1726                 //zm_debug_msg2("CWY - HAL_MODE_11G, channelBM = 0x", *channelBM);
1727             }
1728             //else
1729             {
1730                 //channelBM = NULL;
1731             }
1732                         break;
1733                 case HAL_MODE_11G_TURBO:
1734                     //we don't have turbo mode so we disable it
1735             //zm_debug_msg0("CWY - HAL_MODE_11G_TURBO");
1736             channelBM = NULL;
1737                         //rd = &rd2GHz;
1738                         //channelBM = rd->chan11g_turbo;
1739                         //freqs = &regDmn2Ghz11gTurboFreq[0];
1740                         //ctl = rd->conformanceTestLimit | CTL_108G;
1741                         break;
1742                 case HAL_MODE_11A_TURBO:
1743                     //we don't have turbo mode so we disable it
1744             //zm_debug_msg0("CWY - HAL_MODE_11A_TURBO");
1745             channelBM = NULL;
1746                         //rd = &rd5GHz;
1747                         //channelBM = rd->chan11a_dyn_turbo;
1748                         //freqs = &regDmn5GhzTurboFreq[0];
1749                         //ctl = rd->conformanceTestLimit | CTL_108G;
1750                         break;
1751                 default:
1752             zm_debug_msg1("Unkonwn HAL mode ", cm->mode);
1753                         continue;
1754                 }
1755                 if (channelBM == NULL)
1756                 {
1757                     //zm_debug_msg0("CWY - channelBM is NULL");
1758                     continue;
1759         }
1760         if (isChanBitMaskZero(channelBM))
1761         {
1762                 //zm_debug_msg0("CWY - BitMask is Zero");
1763                 continue;
1764         }
1765
1766         // RAY:Is it ok??
1767         if (freqs == NULL )
1768         {
1769             continue;
1770         }
1771
1772                 for (b=0;b<64*BMLEN; b++)
1773                 {
1774                         if (IS_BIT_SET(b,channelBM))
1775                         {
1776                                 fband = &freqs[b];
1777
1778                                 //zm_debug_msg1("CWY - lowChannel = ", fband->lowChannel);
1779                                 //zm_debug_msg1("CWY - highChannel = ", fband->highChannel);
1780                                 //zm_debug_msg1("CWY - channelSep = ", fband->channelSep);
1781                                 for (c=fband->lowChannel; c <= fband->highChannel;
1782                                      c += fband->channelSep)
1783                                 {
1784                                         ZM_HAL_CHANNEL icv;
1785
1786                     //Disable all DFS channel
1787                     if ((hpPriv->disableDfsCh==0) || (!(fband->useDfs & rd->dfsMask)))
1788                     {
1789                         if( fband->channelBW < 20 )
1790                         {
1791                                 /**************************************************************/
1792                             /*                                                            */
1793                             /*   Temporary discard channel that BW < 20MHz (5 or 10MHz)   */
1794                             /*   Our architecture does not implemnt it !!!                */
1795                             /*                                                            */
1796                             /**************************************************************/
1797                             continue;
1798                         }
1799                                         if ((c >= c_lo) && (c <= c_hi))
1800                                         {
1801                                             icv.channel = c;
1802                                             icv.channelFlags = cm->flags;
1803                                             icv.maxRegTxPower = fband->powerDfs;
1804                                             if (fband->usePassScan & rd->pscan)
1805                                                 icv.channelFlags |= ZM_REG_FLAG_CHANNEL_PASSIVE;
1806                                             else
1807                                                 icv.channelFlags &= ~ZM_REG_FLAG_CHANNEL_PASSIVE;
1808                                             if (fband->useDfs & rd->dfsMask)
1809                                                 icv.privFlags = ZM_REG_FLAG_CHANNEL_DFS;
1810                                             else
1811                                                 icv.privFlags = 0;
1812
1813                                             /* For now disable radar for FCC3 */
1814                                             if (fband->useDfs & rd->dfsMask & DFS_FCC3)
1815                                             {
1816                                                 icv.privFlags &= ~ZM_REG_FLAG_CHANNEL_DFS;
1817                                                 icv.privFlags |= ZM_REG_FLAG_CHANNEL_DFS_CLEAR;
1818                                             }
1819
1820                                             if(rd->flags & LIMIT_FRAME_4MS)
1821                                                 icv.privFlags |= ZM_REG_FLAG_CHANNEL_DFS_CLEAR;
1822
1823                                             icv.minTxPower = 0;
1824                                             icv.maxTxPower = 0;
1825
1826                                     zm_assert(next < 60);
1827
1828                                             wd->regulationTable.allowChannel[next++] = icv;
1829                                     }
1830                                 }
1831                         }
1832                 }
1833         }
1834         }
1835         wd->regulationTable.allowChannelCnt = next;
1836
1837     #if 0
1838     {
1839         /* debug print */
1840         u32_t i;
1841         DbgPrint("\n-------------------------------------------\n");
1842         DbgPrint("zfHpGetRegulationTable print all channel info regincode = 0x%x\n", wd->regulationTable.regionCode);
1843         DbgPrint("index  channel  channelFlags   maxRegTxPower  privFlags  useDFS\n");
1844
1845         for (i=0; i<wd->regulationTable.allowChannelCnt; i++)
1846         {
1847             DbgPrint("%02d       %d         %04x           %02d        %x     %x\n",
1848                       i,
1849                       wd->regulationTable.allowChannel[i].channel,
1850                       wd->regulationTable.allowChannel[i].channelFlags,
1851                       wd->regulationTable.allowChannel[i].maxRegTxPower,
1852                       wd->regulationTable.allowChannel[i].privFlags,
1853                       wd->regulationTable.allowChannel[i].privFlags & ZM_REG_FLAG_CHANNEL_DFS);
1854         }
1855     }
1856     #endif
1857
1858     zmw_leave_critical_section(dev);
1859 }
1860
1861 void zfHpGetRegulationTablefromRegionCode(zdev_t* dev, u16_t regionCode)
1862 {
1863     u16_t c_lo = 2000, c_hi = 6000; //default channel is all enable
1864     u8_t isoName[3] = {'N', 'A', 0};
1865
1866     zfCoreSetIsoName(dev, isoName);
1867
1868     zfHpGetRegulationTable(dev, regionCode, c_lo, c_hi);
1869 }
1870
1871 void zfHpGetRegulationTablefromCountry(zdev_t* dev, u16_t CountryCode)
1872 {
1873     u16_t i;
1874     u16_t c_lo = 2000, c_hi = 6000; //default channel is all enable
1875     u16_t RegDomain;
1876
1877     zmw_get_wlan_dev(dev);
1878
1879     zmw_declare_for_critical_section();
1880
1881     for (i = 0; i < N(allCountries); i++)
1882     {
1883         if (CountryCode == allCountries[i].countryCode)
1884         {
1885             RegDomain = allCountries[i].regDmnEnum;
1886
1887             // read the ACU country code from EEPROM
1888             zfCoreSetIsoName(dev, (u8_t*)allCountries[i].isoName);
1889
1890             //zm_debug_msg_s("CWY - Country Name = ", allCountries[i].name);
1891
1892             if (wd->regulationTable.regionCode != RegDomain)
1893             {
1894                 //zm_debug_msg0("CWY - Change regulatory table");
1895
1896                 zfHpGetRegulationTable(dev, RegDomain, c_lo, c_hi);
1897             }
1898             return;
1899         }
1900     }
1901     zm_debug_msg1("Invalid CountryCode = ", CountryCode);
1902 }
1903
1904 u8_t zfHpGetRegulationTablefromISO(zdev_t* dev, u8_t *countryInfo, u8_t length)
1905 {
1906     u16_t i;
1907     u16_t RegDomain;
1908     u16_t c_lo = 2000, c_hi = 6000; //default channel is all enable
1909     //u8_t strLen = 2;
1910
1911     zmw_get_wlan_dev(dev);
1912
1913     zmw_declare_for_critical_section();
1914
1915     if (countryInfo[4] != 0x20)
1916     { // with (I)ndoor/(O)utdoor info
1917         //strLen = 3;
1918     }
1919     //zm_debug_msg_s("Desired iso name = ", isoName);
1920     for (i = 0; i < N(allCountries); i++)
1921     {
1922         //zm_debug_msg_s("Current iso name = ", allCountries[i].isoName);
1923         if (zfMemoryIsEqual((u8_t *)allCountries[i].isoName, (u8_t *)&countryInfo[2], length-1))
1924         {
1925             //DbgPrint("Set current iso name = %s\n", allCountries[i].isoName);
1926             //zm_debug_msg0("iso name hit!!");
1927
1928             RegDomain = allCountries[i].regDmnEnum;
1929
1930             if (wd->regulationTable.regionCode != RegDomain)
1931             {
1932                 zfHpGetRegulationTable(dev, RegDomain, c_lo, c_hi);
1933             }
1934
1935             //while (index < (countryInfo[1]+2))
1936             //{
1937             //  if (countryInfo[index] <= 14)
1938             //  {
1939             //        /* calculate 2.4GHz low boundary channel frequency */
1940             //        ch = countryInfo[index];
1941             //        if ( ch == 14 )
1942             //            c_lo = ZM_CH_G_14;
1943             //        else
1944             //            c_lo = ZM_CH_G_1 + (ch - 1) * 5;
1945             //        /* calculate 2.4GHz high boundary channel frequency */
1946             //        ch = countryInfo[index] + countryInfo[index + 1] - 1;
1947             //        if ( ch == 14 )
1948             //            c_hi = ZM_CH_G_14;
1949             //        else
1950             //            c_hi = ZM_CH_G_1 + (ch - 1) * 5;
1951             //  }
1952             //  else
1953             //  {
1954             //        /* calculate 5GHz low boundary channel frequency */
1955             //        ch = countryInfo[index];
1956             //        if ( (ch >= 184)&&(ch <= 196) )
1957             //            c_lo = 4000 + ch*5;
1958             //        else
1959             //            c_lo = 5000 + ch*5;
1960             //        /* calculate 5GHz high boundary channel frequency */
1961             //        ch = countryInfo[index] + countryInfo[index + 1] - 1;
1962             //        if ( (ch >= 184)&&(ch <= 196) )
1963             //            c_hi = 4000 + ch*5;
1964             //        else
1965             //            c_hi = 5000 + ch*5;
1966             //  }
1967             //
1968             //  zfHpGetRegulationTable(dev, RegDomain, c_lo, c_hi);
1969             //
1970             //  index+=3;
1971             //}
1972
1973             return 0;
1974         }
1975     }
1976     //zm_debug_msg_s("Invalid iso name = ", &countryInfo[2]);
1977     return 1;
1978 }
1979
1980 const char* zfHpGetisoNamefromregionCode(zdev_t* dev, u16_t regionCode)
1981 {
1982     u16_t i;
1983
1984     for (i = 0; i < N(allCountries); i++)
1985     {
1986         if (allCountries[i].regDmnEnum == regionCode)
1987         {
1988             return allCountries[i].isoName;
1989         }
1990     }
1991     /* no matching item, return default */
1992     return allCountries[0].isoName;
1993 }
1994
1995 u16_t zfHpGetRegionCodeFromIsoName(zdev_t* dev, u8_t *countryIsoName)
1996 {
1997     u16_t i;
1998     u16_t regionCode;
1999
2000     /* if no matching item, return default */
2001     regionCode = DEF_REGDMN;
2002
2003     for (i = 0; i < N(allCountries); i++)
2004     {
2005         if (zfMemoryIsEqual((u8_t *)allCountries[i].isoName, countryIsoName, 2))
2006         {
2007             regionCode = allCountries[i].regDmnEnum;
2008             break;
2009         }
2010     }
2011
2012     return regionCode;
2013 }
2014
2015 /************************************************************************/
2016 /*                                                                      */
2017 /*    FUNCTION DESCRIPTION                  zfHpDeleteAllowChannel      */
2018 /*      Delete Allow Channel.                                           */
2019 /*                                                                      */
2020 /*    INPUTS                                                            */
2021 /*      dev  : device pointer                                           */
2022 /*      freq : frequency                                                */
2023 /*                                                                      */
2024 /*    OUTPUTS                                                           */
2025 /*      0 : success                                                     */
2026 /*      other : fail                                                    */
2027 /*                                                                      */
2028 /*    AUTHOR                                                            */
2029 /*      Chao-Wen Yang         ZyDAS Technology Corporation    2007.3    */
2030 /*                                                                      */
2031 /************************************************************************/
2032 u16_t zfHpDeleteAllowChannel(zdev_t* dev, u16_t freq)
2033 {
2034     u16_t i, bandIndex = 0;
2035     u16_t dfs5GBand[][2] = {{5150, 5240}, {5260, 5350}, {5450, 5700}, {5725, 5825}};
2036
2037     zmw_get_wlan_dev(dev);
2038     /* Find which band does this frequency belong */
2039     for (i = 0; i < 4; i++)
2040     {
2041         if ((freq >= dfs5GBand[i][0]) && (freq <= dfs5GBand[i][1]))
2042             bandIndex = i + 1;
2043     }
2044
2045     if (bandIndex == 0)
2046     {
2047         /* 2.4G, don't care */
2048         return 0;
2049     }
2050     else
2051     {
2052         bandIndex--;
2053     }
2054     /* Set all channels in this band to passive scan */
2055     for (i = 0; i < wd->regulationTable.allowChannelCnt; i++)
2056     {
2057         if ((wd->regulationTable.allowChannel[i].channel >= dfs5GBand[bandIndex][0]) &&
2058             (wd->regulationTable.allowChannel[i].channel <= dfs5GBand[bandIndex][1]))
2059         {
2060             /* if channel is not passive, set it to be passive and mark it */
2061             if ((wd->regulationTable.allowChannel[i].channelFlags &
2062                     ZM_REG_FLAG_CHANNEL_PASSIVE) == 0)
2063             {
2064                 wd->regulationTable.allowChannel[i].channelFlags |=
2065                         (ZM_REG_FLAG_CHANNEL_PASSIVE | ZM_REG_FLAG_CHANNEL_CSA);
2066             }
2067         }
2068     }
2069
2070     return 0;
2071 }
2072
2073 u16_t zfHpAddAllowChannel(zdev_t* dev, u16_t freq)
2074 {
2075     u16_t i, j, arrayIndex;
2076
2077     zmw_get_wlan_dev(dev);
2078
2079     for (i = 0; i < wd->regulationTable.allowChannelCnt; i++)
2080     {
2081         if (wd->regulationTable.allowChannel[i].channel == freq)
2082             break;
2083     }
2084
2085     if ( i == wd->regulationTable.allowChannelCnt)
2086     {
2087         for (j = 0; j < wd->regulationTable.allowChannelCnt; j++)
2088         {
2089             if (wd->regulationTable.allowChannel[j].channel > freq)
2090                 break;
2091         }
2092
2093         //zm_debug_msg1("CWY - add frequency = ", freq);
2094         //zm_debug_msg1("CWY - channel array index = ", j);
2095
2096         arrayIndex = j;
2097
2098         if (arrayIndex < wd->regulationTable.allowChannelCnt)
2099         {
2100             for (j = wd->regulationTable.allowChannelCnt; j > arrayIndex; j--)
2101                 wd->regulationTable.allowChannel[j] = wd->regulationTable.allowChannel[j - 1];
2102         }
2103         wd->regulationTable.allowChannel[arrayIndex].channel = freq;
2104
2105         wd->regulationTable.allowChannelCnt++;
2106     }
2107
2108     return 0;
2109 }
2110
2111 u16_t zfHpIsDfsChannelNCS(zdev_t* dev, u16_t freq)
2112 {
2113     u8_t flag = ZM_REG_FLAG_CHANNEL_DFS;
2114     u16_t i;
2115     zmw_get_wlan_dev(dev);
2116
2117     for (i = 0; i < wd->regulationTable.allowChannelCnt; i++)
2118     {
2119         //DbgPrint("DFS:freq=%d, chan=%d", freq, wd->regulationTable.allowChannel[i].channel);
2120         if (wd->regulationTable.allowChannel[i].channel == freq)
2121         {
2122             flag = wd->regulationTable.allowChannel[i].privFlags;
2123             break;
2124         }
2125     }
2126
2127     return (flag & (ZM_REG_FLAG_CHANNEL_DFS|ZM_REG_FLAG_CHANNEL_DFS_CLEAR));
2128 }
2129
2130 u16_t zfHpIsDfsChannel(zdev_t* dev, u16_t freq)
2131 {
2132     u8_t flag = ZM_REG_FLAG_CHANNEL_DFS;
2133     u16_t i;
2134     zmw_get_wlan_dev(dev);
2135
2136     zmw_declare_for_critical_section();
2137
2138     zmw_enter_critical_section(dev);
2139
2140     for (i = 0; i < wd->regulationTable.allowChannelCnt; i++)
2141     {
2142         //DbgPrint("DFS:freq=%d, chan=%d", freq, wd->regulationTable.allowChannel[i].channel);
2143         if (wd->regulationTable.allowChannel[i].channel == freq)
2144         {
2145             flag = wd->regulationTable.allowChannel[i].privFlags;
2146             break;
2147         }
2148     }
2149
2150     zmw_leave_critical_section(dev);
2151
2152     return (flag & (ZM_REG_FLAG_CHANNEL_DFS|ZM_REG_FLAG_CHANNEL_DFS_CLEAR));
2153 }
2154
2155 u16_t zfHpIsAllowedChannel(zdev_t* dev, u16_t freq)
2156 {
2157     u16_t i;
2158     zmw_get_wlan_dev(dev);
2159
2160     for (i = 0; i < wd->regulationTable.allowChannelCnt; i++)
2161     {
2162         if (wd->regulationTable.allowChannel[i].channel == freq)
2163         {
2164             return 1;
2165         }
2166     }
2167
2168     return 0;
2169 }
2170
2171 u16_t zfHpFindFirstNonDfsChannel(zdev_t* dev, u16_t aBand)
2172 {
2173     u16_t chan = 2412;
2174     u16_t i;
2175     zmw_get_wlan_dev(dev);
2176
2177     zmw_declare_for_critical_section();
2178
2179     zmw_enter_critical_section(dev);
2180
2181     for (i = 0; i < wd->regulationTable.allowChannelCnt; i++)
2182     {
2183         if ((wd->regulationTable.allowChannel[i].privFlags & ZM_REG_FLAG_CHANNEL_DFS) != 0)
2184         {
2185             if (aBand)
2186             {
2187                 if (wd->regulationTable.allowChannel[i].channel > 3000)
2188                 {
2189                     chan = wd->regulationTable.allowChannel[i].channel;
2190                     break;
2191                 }
2192             }
2193             else
2194             {
2195                 if (wd->regulationTable.allowChannel[i].channel < 3000)
2196                 {
2197                     chan = wd->regulationTable.allowChannel[i].channel;
2198                     break;
2199                 }
2200             }
2201         }
2202     }
2203
2204     zmw_leave_critical_section(dev);
2205
2206     return chan;
2207 }
2208
2209
2210 /* porting from ACU */
2211 /* save RegulatoryDomain in hpriv */
2212 u8_t zfHpGetRegulatoryDomain(zdev_t* dev)
2213 {
2214     zmw_get_wlan_dev(dev);
2215
2216     switch (wd->regulationTable.regionCode)
2217     {
2218         case NO_ENUMRD:
2219             return 0;
2220             break;
2221         case FCC1_FCCA:
2222         case FCC1_WORLD:
2223         case FCC4_FCCA:
2224         case FCC5_FCCA:
2225         case FCC2_WORLD:
2226         case FCC2_ETSIC:
2227         case FCC3_FCCA:
2228         case FCC3_WORLD:
2229         case FCC1:
2230         case FCC2:
2231         case FCC3:
2232         case FCC4:
2233         case FCC5:
2234         case FCCA:
2235             return 0x10;//WG_AMERICAS DOT11_REG_DOMAIN_FCC  United States
2236             break;
2237
2238         case FCC2_FCCA:
2239             return 0x20;//DOT11_REG_DOMAIN_DOC  Canada
2240             break;
2241
2242         case ETSI1_WORLD:
2243         case ETSI3_ETSIA:
2244         case ETSI2_WORLD:
2245         case ETSI3_WORLD:
2246         case ETSI4_WORLD:
2247         case ETSI4_ETSIC:
2248         case ETSI5_WORLD:
2249         case ETSI6_WORLD:
2250         case ETSI_RESERVED:
2251         case ETSI1:
2252         case ETSI2:
2253         case ETSI3:
2254         case ETSI4:
2255         case ETSI5:
2256         case ETSI6:
2257         case ETSIA:
2258         case ETSIB:
2259         case ETSIC:
2260             return 0x30;//WG_EMEA DOT11_REG_DOMAIN_ETSI  Most of Europe
2261             break;
2262
2263         case MKK1_MKKA:
2264         case MKK1_MKKB:
2265         case MKK2_MKKA:
2266         case MKK1_FCCA:
2267         case MKK1_MKKA1:
2268         case MKK1_MKKA2:
2269         case MKK1_MKKC:
2270         case MKK3_MKKB:
2271         case MKK3_MKKA2:
2272         case MKK3_MKKC:
2273         case MKK4_MKKB:
2274         case MKK4_MKKA2:
2275         case MKK4_MKKC:
2276         case MKK5_MKKB:
2277         case MKK5_MKKA2:
2278         case MKK5_MKKC:
2279         case MKK6_MKKB:
2280         case MKK6_MKKA2:
2281         case MKK6_MKKC:
2282         case MKK7_MKKB:
2283         case MKK7_MKKA:
2284         case MKK7_MKKC:
2285         case MKK8_MKKB:
2286         case MKK8_MKKA2:
2287         case MKK8_MKKC:
2288         case MKK6_MKKA1:
2289         case MKK6_FCCA:
2290         case MKK7_MKKA1:
2291         case MKK7_FCCA:
2292         case MKK9_FCCA:
2293         case MKK9_MKKA1:
2294         case MKK9_MKKC:
2295         case MKK9_MKKA2:
2296         case MKK10_FCCA:
2297         case MKK10_MKKA1:
2298         case MKK10_MKKC:
2299         case MKK10_MKKA2:
2300         case MKK11_MKKA:
2301         case MKK11_FCCA:
2302         case MKK11_MKKA1:
2303         case MKK11_MKKC:
2304         case MKK11_MKKA2:
2305         case MKK12_MKKA:
2306         case MKK12_FCCA:
2307         case MKK12_MKKA1:
2308         case MKK12_MKKC:
2309         case MKK12_MKKA2:
2310         case MKK3_MKKA:
2311         case MKK3_MKKA1:
2312         case MKK3_FCCA:
2313         case MKK4_MKKA:
2314         case MKK4_MKKA1:
2315         case MKK4_FCCA:
2316         case MKK9_MKKA:
2317         case MKK10_MKKA:
2318         case MKK1:
2319         case MKK2:
2320         case MKK3:
2321         case MKK4:
2322         case MKK5:
2323         case MKK6:
2324         case MKK7:
2325         case MKK8:
2326         case MKK9:
2327         case MKK10:
2328         case MKK11:
2329         case MKK12:
2330         case MKKA:
2331         case MKKC:
2332             return 0x40;//WG_JAPAN DOT11_REG_DOMAIN_MKK  Japan
2333             break;
2334
2335         default:
2336             break;
2337     }
2338     return 0xFF;// Didn't input RegDmn by mean to distinguish by customer
2339
2340 }
2341
2342
2343 void zfHpDisableDfsChannel(zdev_t* dev, u8_t disableFlag)
2344 {
2345     struct zsHpPriv* hpPriv;
2346
2347     zmw_get_wlan_dev(dev);
2348     hpPriv=wd->hpPrivate;
2349     hpPriv->disableDfsCh = disableFlag;
2350     return;
2351 }