arch/cris/include/arch-v32/arch/hwregs/iop/iop_scrc_in_defs.h

   1 /* SPDX-License-Identifier: GPL-2.0 */
   2 #ifndef __iop_scrc_in_defs_h
   3 #define __iop_scrc_in_defs_h
   4
   5 /*
   6  * This file is autogenerated from
   7  *   file:           ../../inst/io_proc/rtl/iop_scrc_in.r
   8  *     id:           iop_scrc_in.r,v 1.10 2005/02/16 09:13:58 niklaspa Exp
   9  *     last modfied: Mon Apr 11 16:08:46 2005
  10  *
  11  *   by /n/asic/design/tools/rdesc/src/rdes2c --outfile iop_scrc_in_defs.h ../../inst/io_proc/rtl/iop_scrc_in.r
  12  *      id: $Id: iop_scrc_in_defs.h,v 1.4 2005/04/24 18:31:05 starvik Exp $
  13  * Any changes here will be lost.
  14  *
  15  * -*- buffer-read-only: t -*-
  16  */
  17 /* Main access macros */
  18 #ifndef REG_RD
  19 #define REG_RD( scope, inst, reg ) \
  20   REG_READ( reg_##scope##_##reg, \
  21             (inst) + REG_RD_ADDR_##scope##_##reg )
  22 #endif
  23
  24 #ifndef REG_WR
  25 #define REG_WR( scope, inst, reg, val ) \
  26   REG_WRITE( reg_##scope##_##reg, \
  27              (inst) + REG_WR_ADDR_##scope##_##reg, (val) )
  28 #endif
  29
  30 #ifndef REG_RD_VECT
  31 #define REG_RD_VECT( scope, inst, reg, index ) \
  32   REG_READ( reg_##scope##_##reg, \
  33             (inst) + REG_RD_ADDR_##scope##_##reg + \
  34             (index) * STRIDE_##scope##_##reg )
  35 #endif
  36
  37 #ifndef REG_WR_VECT
  38 #define REG_WR_VECT( scope, inst, reg, index, val ) \
  39   REG_WRITE( reg_##scope##_##reg, \
  40              (inst) + REG_WR_ADDR_##scope##_##reg + \
  41              (index) * STRIDE_##scope##_##reg, (val) )
  42 #endif
  43
  44 #ifndef REG_RD_INT
  45 #define REG_RD_INT( scope, inst, reg ) \
  46   REG_READ( int, (inst) + REG_RD_ADDR_##scope##_##reg )
  47 #endif
  48
  49 #ifndef REG_WR_INT
  50 #define REG_WR_INT( scope, inst, reg, val ) \
  51   REG_WRITE( int, (inst) + REG_WR_ADDR_##scope##_##reg, (val) )
  52 #endif
  53
  54 #ifndef REG_RD_INT_VECT
  55 #define REG_RD_INT_VECT( scope, inst, reg, index ) \
  56   REG_READ( int, (inst) + REG_RD_ADDR_##scope##_##reg + \
  57             (index) * STRIDE_##scope##_##reg )
  58 #endif
  59
  60 #ifndef REG_WR_INT_VECT
  61 #define REG_WR_INT_VECT( scope, inst, reg, index, val ) \
  62   REG_WRITE( int, (inst) + REG_WR_ADDR_##scope##_##reg + \
  63              (index) * STRIDE_##scope##_##reg, (val) )
  64 #endif
  65
  66 #ifndef REG_TYPE_CONV
  67 #define REG_TYPE_CONV( type, orgtype, val ) \
  68   ( { union { orgtype o; type n; } r; r.o = val; r.n; } )
  69 #endif
  70
  71 #ifndef reg_page_size
  72 #define reg_page_size 8192
  73 #endif
  74
  75 #ifndef REG_ADDR
  76 #define REG_ADDR( scope, inst, reg ) \
  77   ( (inst) + REG_RD_ADDR_##scope##_##reg )
  78 #endif
  79
  80 #ifndef REG_ADDR_VECT
  81 #define REG_ADDR_VECT( scope, inst, reg, index ) \
  82   ( (inst) + REG_RD_ADDR_##scope##_##reg + \
  83     (index) * STRIDE_##scope##_##reg )
  84 #endif
  85
  86 /* C-code for register scope iop_scrc_in */
  87
  88 /* Register rw_cfg, scope iop_scrc_in, type rw */
  89 typedef struct {
  90   unsigned int trig : 2;
  91   unsigned int dummy1 : 30;
  92 } reg_iop_scrc_in_rw_cfg;
  93 #define REG_RD_ADDR_iop_scrc_in_rw_cfg 0
  94 #define REG_WR_ADDR_iop_scrc_in_rw_cfg 0
  95
  96 /* Register rw_ctrl, scope iop_scrc_in, type rw */
  97 typedef struct {
  98   unsigned int dif_in_en : 1;
  99   unsigned int dummy1    : 31;
 100 } reg_iop_scrc_in_rw_ctrl;
 101 #define REG_RD_ADDR_iop_scrc_in_rw_ctrl 4
 102 #define REG_WR_ADDR_iop_scrc_in_rw_ctrl 4
 103
 104 /* Register r_stat, scope iop_scrc_in, type r */
 105 typedef struct {
 106   unsigned int err : 1;
 107   unsigned int dummy1 : 31;
 108 } reg_iop_scrc_in_r_stat;
 109 #define REG_RD_ADDR_iop_scrc_in_r_stat 8
 110
 111 /* Register rw_init_crc, scope iop_scrc_in, type rw */
 112 typedef unsigned int reg_iop_scrc_in_rw_init_crc;
 113 #define REG_RD_ADDR_iop_scrc_in_rw_init_crc 12
 114 #define REG_WR_ADDR_iop_scrc_in_rw_init_crc 12
 115
 116 /* Register rs_computed_crc, scope iop_scrc_in, type rs */
 117 typedef unsigned int reg_iop_scrc_in_rs_computed_crc;
 118 #define REG_RD_ADDR_iop_scrc_in_rs_computed_crc 16
 119
 120 /* Register r_computed_crc, scope iop_scrc_in, type r */
 121 typedef unsigned int reg_iop_scrc_in_r_computed_crc;
 122 #define REG_RD_ADDR_iop_scrc_in_r_computed_crc 20
 123
 124 /* Register rw_crc, scope iop_scrc_in, type rw */
 125 typedef unsigned int reg_iop_scrc_in_rw_crc;
 126 #define REG_RD_ADDR_iop_scrc_in_rw_crc 24
 127 #define REG_WR_ADDR_iop_scrc_in_rw_crc 24
 128
 129 /* Register rw_correct_crc, scope iop_scrc_in, type rw */
 130 typedef unsigned int reg_iop_scrc_in_rw_correct_crc;
 131 #define REG_RD_ADDR_iop_scrc_in_rw_correct_crc 28
 132 #define REG_WR_ADDR_iop_scrc_in_rw_correct_crc 28
 133
 134 /* Register rw_wr1bit, scope iop_scrc_in, type rw */
 135 typedef struct {
 136   unsigned int data : 2;
 137   unsigned int last : 2;
 138   unsigned int dummy1 : 28;
 139 } reg_iop_scrc_in_rw_wr1bit;
 140 #define REG_RD_ADDR_iop_scrc_in_rw_wr1bit 32
 141 #define REG_WR_ADDR_iop_scrc_in_rw_wr1bit 32
 142
 143
 144 /* Constants */
 145 enum {
 146   regk_iop_scrc_in_dif_in                  = 0x00000002,
 147   regk_iop_scrc_in_hi                      = 0x00000000,
 148   regk_iop_scrc_in_neg                     = 0x00000002,
 149   regk_iop_scrc_in_no                      = 0x00000000,
 150   regk_iop_scrc_in_pos                     = 0x00000001,
 151   regk_iop_scrc_in_pos_neg                 = 0x00000003,
 152   regk_iop_scrc_in_r_computed_crc_default  = 0x00000000,
 153   regk_iop_scrc_in_rs_computed_crc_default = 0x00000000,
 154   regk_iop_scrc_in_rw_cfg_default          = 0x00000000,
 155   regk_iop_scrc_in_rw_ctrl_default         = 0x00000000,
 156   regk_iop_scrc_in_rw_init_crc_default     = 0x00000000,
 157   regk_iop_scrc_in_set0                    = 0x00000000,
 158   regk_iop_scrc_in_set1                    = 0x00000001,
 159   regk_iop_scrc_in_yes                     = 0x00000001
 160 };
 161 #endif /* __iop_scrc_in_defs_h */