arch/cris/include/arch-v32/arch/hwregs/asm/dma_defs_asm.h

   1 /* SPDX-License-Identifier: GPL-2.0 */
   2 #ifndef __dma_defs_asm_h
   3 #define __dma_defs_asm_h
   4
   5 /*
   6  * This file is autogenerated from
   7  *   file:           ../../inst/dma/inst/dma_common/rtl/dma_regdes.r
   8  *     id:           dma_regdes.r,v 1.39 2005/02/10 14:07:23 janb Exp
   9  *     last modfied: Mon Apr 11 16:06:51 2005
  10  *
  11  *   by /n/asic/design/tools/rdesc/src/rdes2c -asm --outfile asm/dma_defs_asm.h ../../inst/dma/inst/dma_common/rtl/dma_regdes.r
  12  *      id: $Id: dma_defs_asm.h,v 1.1 2005/04/24 18:31:04 starvik Exp $
  13  * Any changes here will be lost.
  14  *
  15  * -*- buffer-read-only: t -*-
  16  */
  17
  18 #ifndef REG_FIELD
  19 #define REG_FIELD( scope, reg, field, value ) \
  20   REG_FIELD_X_( value, reg_##scope##_##reg##___##field##___lsb )
  21 #define REG_FIELD_X_( value, shift ) ((value) << shift)
  22 #endif
  23
  24 #ifndef REG_STATE
  25 #define REG_STATE( scope, reg, field, symbolic_value ) \
  26   REG_STATE_X_( regk_##scope##_##symbolic_value, reg_##scope##_##reg##___##field##___lsb )
  27 #define REG_STATE_X_( k, shift ) (k << shift)
  28 #endif
  29
  30 #ifndef REG_MASK
  31 #define REG_MASK( scope, reg, field ) \
  32   REG_MASK_X_( reg_##scope##_##reg##___##field##___width, reg_##scope##_##reg##___##field##___lsb )
  33 #define REG_MASK_X_( width, lsb ) (((1 << width)-1) << lsb)
  34 #endif
  35
  36 #ifndef REG_LSB
  37 #define REG_LSB( scope, reg, field ) reg_##scope##_##reg##___##field##___lsb
  38 #endif
  39
  40 #ifndef REG_BIT
  41 #define REG_BIT( scope, reg, field ) reg_##scope##_##reg##___##field##___bit
  42 #endif
  43
  44 #ifndef REG_ADDR
  45 #define REG_ADDR( scope, inst, reg ) REG_ADDR_X_(inst, reg_##scope##_##reg##_offset)
  46 #define REG_ADDR_X_( inst, offs ) ((inst) + offs)
  47 #endif
  48
  49 #ifndef REG_ADDR_VECT
  50 #define REG_ADDR_VECT( scope, inst, reg, index ) \
  51          REG_ADDR_VECT_X_(inst, reg_##scope##_##reg##_offset, index, \
  52                          STRIDE_##scope##_##reg )
  53 #define REG_ADDR_VECT_X_( inst, offs, index, stride ) \
  54                           ((inst) + offs + (index) * stride)
  55 #endif
  56
  57 /* Register rw_data, scope dma, type rw */
  58 #define reg_dma_rw_data_offset 0
  59
  60 /* Register rw_data_next, scope dma, type rw */
  61 #define reg_dma_rw_data_next_offset 4
  62
  63 /* Register rw_data_buf, scope dma, type rw */
  64 #define reg_dma_rw_data_buf_offset 8
  65
  66 /* Register rw_data_ctrl, scope dma, type rw */
  67 #define reg_dma_rw_data_ctrl___eol___lsb 0
  68 #define reg_dma_rw_data_ctrl___eol___width 1
  69 #define reg_dma_rw_data_ctrl___eol___bit 0
  70 #define reg_dma_rw_data_ctrl___out_eop___lsb 3
  71 #define reg_dma_rw_data_ctrl___out_eop___width 1
  72 #define reg_dma_rw_data_ctrl___out_eop___bit 3
  73 #define reg_dma_rw_data_ctrl___intr___lsb 4
  74 #define reg_dma_rw_data_ctrl___intr___width 1
  75 #define reg_dma_rw_data_ctrl___intr___bit 4
  76 #define reg_dma_rw_data_ctrl___wait___lsb 5
  77 #define reg_dma_rw_data_ctrl___wait___width 1
  78 #define reg_dma_rw_data_ctrl___wait___bit 5
  79 #define reg_dma_rw_data_ctrl_offset 12
  80
  81 /* Register rw_data_stat, scope dma, type rw */
  82 #define reg_dma_rw_data_stat___in_eop___lsb 3
  83 #define reg_dma_rw_data_stat___in_eop___width 1
  84 #define reg_dma_rw_data_stat___in_eop___bit 3
  85 #define reg_dma_rw_data_stat_offset 16
  86
  87 /* Register rw_data_md, scope dma, type rw */
  88 #define reg_dma_rw_data_md___md___lsb 0
  89 #define reg_dma_rw_data_md___md___width 16
  90 #define reg_dma_rw_data_md_offset 20
  91
  92 /* Register rw_data_md_s, scope dma, type rw */
  93 #define reg_dma_rw_data_md_s___md_s___lsb 0
  94 #define reg_dma_rw_data_md_s___md_s___width 16
  95 #define reg_dma_rw_data_md_s_offset 24
  96
  97 /* Register rw_data_after, scope dma, type rw */
  98 #define reg_dma_rw_data_after_offset 28
  99
 100 /* Register rw_ctxt, scope dma, type rw */
 101 #define reg_dma_rw_ctxt_offset 32
 102
 103 /* Register rw_ctxt_next, scope dma, type rw */
 104 #define reg_dma_rw_ctxt_next_offset 36
 105
 106 /* Register rw_ctxt_ctrl, scope dma, type rw */
 107 #define reg_dma_rw_ctxt_ctrl___eol___lsb 0
 108 #define reg_dma_rw_ctxt_ctrl___eol___width 1
 109 #define reg_dma_rw_ctxt_ctrl___eol___bit 0
 110 #define reg_dma_rw_ctxt_ctrl___intr___lsb 4
 111 #define reg_dma_rw_ctxt_ctrl___intr___width 1
 112 #define reg_dma_rw_ctxt_ctrl___intr___bit 4
 113 #define reg_dma_rw_ctxt_ctrl___store_mode___lsb 6
 114 #define reg_dma_rw_ctxt_ctrl___store_mode___width 1
 115 #define reg_dma_rw_ctxt_ctrl___store_mode___bit 6
 116 #define reg_dma_rw_ctxt_ctrl___en___lsb 7
 117 #define reg_dma_rw_ctxt_ctrl___en___width 1
 118 #define reg_dma_rw_ctxt_ctrl___en___bit 7
 119 #define reg_dma_rw_ctxt_ctrl_offset 40
 120
 121 /* Register rw_ctxt_stat, scope dma, type rw */
 122 #define reg_dma_rw_ctxt_stat___dis___lsb 7
 123 #define reg_dma_rw_ctxt_stat___dis___width 1
 124 #define reg_dma_rw_ctxt_stat___dis___bit 7
 125 #define reg_dma_rw_ctxt_stat_offset 44
 126
 127 /* Register rw_ctxt_md0, scope dma, type rw */
 128 #define reg_dma_rw_ctxt_md0___md0___lsb 0
 129 #define reg_dma_rw_ctxt_md0___md0___width 16
 130 #define reg_dma_rw_ctxt_md0_offset 48
 131
 132 /* Register rw_ctxt_md0_s, scope dma, type rw */
 133 #define reg_dma_rw_ctxt_md0_s___md0_s___lsb 0
 134 #define reg_dma_rw_ctxt_md0_s___md0_s___width 16
 135 #define reg_dma_rw_ctxt_md0_s_offset 52
 136
 137 /* Register rw_ctxt_md1, scope dma, type rw */
 138 #define reg_dma_rw_ctxt_md1_offset 56
 139
 140 /* Register rw_ctxt_md1_s, scope dma, type rw */
 141 #define reg_dma_rw_ctxt_md1_s_offset 60
 142
 143 /* Register rw_ctxt_md2, scope dma, type rw */
 144 #define reg_dma_rw_ctxt_md2_offset 64
 145
 146 /* Register rw_ctxt_md2_s, scope dma, type rw */
 147 #define reg_dma_rw_ctxt_md2_s_offset 68
 148
 149 /* Register rw_ctxt_md3, scope dma, type rw */
 150 #define reg_dma_rw_ctxt_md3_offset 72
 151
 152 /* Register rw_ctxt_md3_s, scope dma, type rw */
 153 #define reg_dma_rw_ctxt_md3_s_offset 76
 154
 155 /* Register rw_ctxt_md4, scope dma, type rw */
 156 #define reg_dma_rw_ctxt_md4_offset 80
 157
 158 /* Register rw_ctxt_md4_s, scope dma, type rw */
 159 #define reg_dma_rw_ctxt_md4_s_offset 84
 160
 161 /* Register rw_saved_data, scope dma, type rw */
 162 #define reg_dma_rw_saved_data_offset 88
 163
 164 /* Register rw_saved_data_buf, scope dma, type rw */
 165 #define reg_dma_rw_saved_data_buf_offset 92
 166
 167 /* Register rw_group, scope dma, type rw */
 168 #define reg_dma_rw_group_offset 96
 169
 170 /* Register rw_group_next, scope dma, type rw */
 171 #define reg_dma_rw_group_next_offset 100
 172
 173 /* Register rw_group_ctrl, scope dma, type rw */
 174 #define reg_dma_rw_group_ctrl___eol___lsb 0
 175 #define reg_dma_rw_group_ctrl___eol___width 1
 176 #define reg_dma_rw_group_ctrl___eol___bit 0
 177 #define reg_dma_rw_group_ctrl___tol___lsb 1
 178 #define reg_dma_rw_group_ctrl___tol___width 1
 179 #define reg_dma_rw_group_ctrl___tol___bit 1
 180 #define reg_dma_rw_group_ctrl___bol___lsb 2
 181 #define reg_dma_rw_group_ctrl___bol___width 1
 182 #define reg_dma_rw_group_ctrl___bol___bit 2
 183 #define reg_dma_rw_group_ctrl___intr___lsb 4
 184 #define reg_dma_rw_group_ctrl___intr___width 1
 185 #define reg_dma_rw_group_ctrl___intr___bit 4
 186 #define reg_dma_rw_group_ctrl___en___lsb 7
 187 #define reg_dma_rw_group_ctrl___en___width 1
 188 #define reg_dma_rw_group_ctrl___en___bit 7
 189 #define reg_dma_rw_group_ctrl_offset 104
 190
 191 /* Register rw_group_stat, scope dma, type rw */
 192 #define reg_dma_rw_group_stat___dis___lsb 7
 193 #define reg_dma_rw_group_stat___dis___width 1
 194 #define reg_dma_rw_group_stat___dis___bit 7
 195 #define reg_dma_rw_group_stat_offset 108
 196
 197 /* Register rw_group_md, scope dma, type rw */
 198 #define reg_dma_rw_group_md___md___lsb 0
 199 #define reg_dma_rw_group_md___md___width 16
 200 #define reg_dma_rw_group_md_offset 112
 201
 202 /* Register rw_group_md_s, scope dma, type rw */
 203 #define reg_dma_rw_group_md_s___md_s___lsb 0
 204 #define reg_dma_rw_group_md_s___md_s___width 16
 205 #define reg_dma_rw_group_md_s_offset 116
 206
 207 /* Register rw_group_up, scope dma, type rw */
 208 #define reg_dma_rw_group_up_offset 120
 209
 210 /* Register rw_group_down, scope dma, type rw */
 211 #define reg_dma_rw_group_down_offset 124
 212
 213 /* Register rw_cmd, scope dma, type rw */
 214 #define reg_dma_rw_cmd___cont_data___lsb 0
 215 #define reg_dma_rw_cmd___cont_data___width 1
 216 #define reg_dma_rw_cmd___cont_data___bit 0
 217 #define reg_dma_rw_cmd_offset 128
 218
 219 /* Register rw_cfg, scope dma, type rw */
 220 #define reg_dma_rw_cfg___en___lsb 0
 221 #define reg_dma_rw_cfg___en___width 1
 222 #define reg_dma_rw_cfg___en___bit 0
 223 #define reg_dma_rw_cfg___stop___lsb 1
 224 #define reg_dma_rw_cfg___stop___width 1
 225 #define reg_dma_rw_cfg___stop___bit 1
 226 #define reg_dma_rw_cfg_offset 132
 227
 228 /* Register rw_stat, scope dma, type rw */
 229 #define reg_dma_rw_stat___mode___lsb 0
 230 #define reg_dma_rw_stat___mode___width 5
 231 #define reg_dma_rw_stat___list_state___lsb 5
 232 #define reg_dma_rw_stat___list_state___width 3
 233 #define reg_dma_rw_stat___stream_cmd_src___lsb 8
 234 #define reg_dma_rw_stat___stream_cmd_src___width 8
 235 #define reg_dma_rw_stat___buf___lsb 24
 236 #define reg_dma_rw_stat___buf___width 8
 237 #define reg_dma_rw_stat_offset 136
 238
 239 /* Register rw_intr_mask, scope dma, type rw */
 240 #define reg_dma_rw_intr_mask___group___lsb 0
 241 #define reg_dma_rw_intr_mask___group___width 1
 242 #define reg_dma_rw_intr_mask___group___bit 0
 243 #define reg_dma_rw_intr_mask___ctxt___lsb 1
 244 #define reg_dma_rw_intr_mask___ctxt___width 1
 245 #define reg_dma_rw_intr_mask___ctxt___bit 1
 246 #define reg_dma_rw_intr_mask___data___lsb 2
 247 #define reg_dma_rw_intr_mask___data___width 1
 248 #define reg_dma_rw_intr_mask___data___bit 2
 249 #define reg_dma_rw_intr_mask___in_eop___lsb 3
 250 #define reg_dma_rw_intr_mask___in_eop___width 1
 251 #define reg_dma_rw_intr_mask___in_eop___bit 3
 252 #define reg_dma_rw_intr_mask___stream_cmd___lsb 4
 253 #define reg_dma_rw_intr_mask___stream_cmd___width 1
 254 #define reg_dma_rw_intr_mask___stream_cmd___bit 4
 255 #define reg_dma_rw_intr_mask_offset 140
 256
 257 /* Register rw_ack_intr, scope dma, type rw */
 258 #define reg_dma_rw_ack_intr___group___lsb 0
 259 #define reg_dma_rw_ack_intr___group___width 1
 260 #define reg_dma_rw_ack_intr___group___bit 0
 261 #define reg_dma_rw_ack_intr___ctxt___lsb 1
 262 #define reg_dma_rw_ack_intr___ctxt___width 1
 263 #define reg_dma_rw_ack_intr___ctxt___bit 1
 264 #define reg_dma_rw_ack_intr___data___lsb 2
 265 #define reg_dma_rw_ack_intr___data___width 1
 266 #define reg_dma_rw_ack_intr___data___bit 2
 267 #define reg_dma_rw_ack_intr___in_eop___lsb 3
 268 #define reg_dma_rw_ack_intr___in_eop___width 1
 269 #define reg_dma_rw_ack_intr___in_eop___bit 3
 270 #define reg_dma_rw_ack_intr___stream_cmd___lsb 4
 271 #define reg_dma_rw_ack_intr___stream_cmd___width 1
 272 #define reg_dma_rw_ack_intr___stream_cmd___bit 4
 273 #define reg_dma_rw_ack_intr_offset 144
 274
 275 /* Register r_intr, scope dma, type r */
 276 #define reg_dma_r_intr___group___lsb 0
 277 #define reg_dma_r_intr___group___width 1
 278 #define reg_dma_r_intr___group___bit 0
 279 #define reg_dma_r_intr___ctxt___lsb 1
 280 #define reg_dma_r_intr___ctxt___width 1
 281 #define reg_dma_r_intr___ctxt___bit 1
 282 #define reg_dma_r_intr___data___lsb 2
 283 #define reg_dma_r_intr___data___width 1
 284 #define reg_dma_r_intr___data___bit 2
 285 #define reg_dma_r_intr___in_eop___lsb 3
 286 #define reg_dma_r_intr___in_eop___width 1
 287 #define reg_dma_r_intr___in_eop___bit 3
 288 #define reg_dma_r_intr___stream_cmd___lsb 4
 289 #define reg_dma_r_intr___stream_cmd___width 1
 290 #define reg_dma_r_intr___stream_cmd___bit 4
 291 #define reg_dma_r_intr_offset 148
 292
 293 /* Register r_masked_intr, scope dma, type r */
 294 #define reg_dma_r_masked_intr___group___lsb 0
 295 #define reg_dma_r_masked_intr___group___width 1
 296 #define reg_dma_r_masked_intr___group___bit 0
 297 #define reg_dma_r_masked_intr___ctxt___lsb 1
 298 #define reg_dma_r_masked_intr___ctxt___width 1
 299 #define reg_dma_r_masked_intr___ctxt___bit 1
 300 #define reg_dma_r_masked_intr___data___lsb 2
 301 #define reg_dma_r_masked_intr___data___width 1
 302 #define reg_dma_r_masked_intr___data___bit 2
 303 #define reg_dma_r_masked_intr___in_eop___lsb 3
 304 #define reg_dma_r_masked_intr___in_eop___width 1
 305 #define reg_dma_r_masked_intr___in_eop___bit 3
 306 #define reg_dma_r_masked_intr___stream_cmd___lsb 4
 307 #define reg_dma_r_masked_intr___stream_cmd___width 1
 308 #define reg_dma_r_masked_intr___stream_cmd___bit 4
 309 #define reg_dma_r_masked_intr_offset 152
 310
 311 /* Register rw_stream_cmd, scope dma, type rw */
 312 #define reg_dma_rw_stream_cmd___cmd___lsb 0
 313 #define reg_dma_rw_stream_cmd___cmd___width 10
 314 #define reg_dma_rw_stream_cmd___n___lsb 16
 315 #define reg_dma_rw_stream_cmd___n___width 8
 316 #define reg_dma_rw_stream_cmd___busy___lsb 31
 317 #define reg_dma_rw_stream_cmd___busy___width 1
 318 #define reg_dma_rw_stream_cmd___busy___bit 31
 319 #define reg_dma_rw_stream_cmd_offset 156
 320
 321
 322 /* Constants */
 323 #define regk_dma_ack_pkt                          0x00000100
 324 #define regk_dma_anytime                          0x00000001
 325 #define regk_dma_array                            0x00000008
 326 #define regk_dma_burst                            0x00000020
 327 #define regk_dma_client                           0x00000002
 328 #define regk_dma_copy_next                        0x00000010
 329 #define regk_dma_copy_up                          0x00000020
 330 #define regk_dma_data_at_eol                      0x00000001
 331 #define regk_dma_dis_c                            0x00000010
 332 #define regk_dma_dis_g                            0x00000020
 333 #define regk_dma_idle                             0x00000001
 334 #define regk_dma_intern                           0x00000004
 335 #define regk_dma_load_c                           0x00000200
 336 #define regk_dma_load_c_n                         0x00000280
 337 #define regk_dma_load_c_next                      0x00000240
 338 #define regk_dma_load_d                           0x00000140
 339 #define regk_dma_load_g                           0x00000300
 340 #define regk_dma_load_g_down                      0x000003c0
 341 #define regk_dma_load_g_next                      0x00000340
 342 #define regk_dma_load_g_up                        0x00000380
 343 #define regk_dma_next_en                          0x00000010
 344 #define regk_dma_next_pkt                         0x00000010
 345 #define regk_dma_no                               0x00000000
 346 #define regk_dma_only_at_wait                     0x00000000
 347 #define regk_dma_restore                          0x00000020
 348 #define regk_dma_rst                              0x00000001
 349 #define regk_dma_running                          0x00000004
 350 #define regk_dma_rw_cfg_default                   0x00000000
 351 #define regk_dma_rw_cmd_default                   0x00000000
 352 #define regk_dma_rw_intr_mask_default             0x00000000
 353 #define regk_dma_rw_stat_default                  0x00000101
 354 #define regk_dma_rw_stream_cmd_default            0x00000000
 355 #define regk_dma_save_down                        0x00000020
 356 #define regk_dma_save_up                          0x00000020
 357 #define regk_dma_set_reg                          0x00000050
 358 #define regk_dma_set_w_size1                      0x00000190
 359 #define regk_dma_set_w_size2                      0x000001a0
 360 #define regk_dma_set_w_size4                      0x000001c0
 361 #define regk_dma_stopped                          0x00000002
 362 #define regk_dma_store_c                          0x00000002
 363 #define regk_dma_store_descr                      0x00000000
 364 #define regk_dma_store_g                          0x00000004
 365 #define regk_dma_store_md                         0x00000001
 366 #define regk_dma_sw                               0x00000008
 367 #define regk_dma_update_down                      0x00000020
 368 #define regk_dma_yes                              0x00000001
 369 #endif /* __dma_defs_asm_h */