drivers/net/ethernet/stmicro/stmmac/mmc_core.c

   1 // SPDX-License-Identifier: GPL-2.0-only
   2 /*******************************************************************************
   3   DWMAC Management Counters
   4
   5   Copyright (C) 2011  STMicroelectronics Ltd
   6
   7
   8   Author: Giuseppe Cavallaro <peppe.cavallaro@st.com>
   9 *******************************************************************************/
  10
  11 #include <linux/kernel.h>
  12 #include <linux/io.h>
  13 #include "hwif.h"
  14 #include "mmc.h"
  15
  16 /* MAC Management Counters register offset */
  17
  18 #define MMC_CNTRL               0x00    /* MMC Control */
  19 #define MMC_RX_INTR             0x04    /* MMC RX Interrupt */
  20 #define MMC_TX_INTR             0x08    /* MMC TX Interrupt */
  21 #define MMC_RX_INTR_MASK        0x0c    /* MMC Interrupt Mask */
  22 #define MMC_TX_INTR_MASK        0x10    /* MMC Interrupt Mask */
  23 #define MMC_DEFAULT_MASK        0xffffffff
  24
  25 /* MMC TX counter registers */
  26
  27 /* Note:
  28  * _GB register stands for good and bad frames
  29  * _G is for good only.
  30  */
  31 #define MMC_TX_OCTETCOUNT_GB            0x14
  32 #define MMC_TX_FRAMECOUNT_GB            0x18
  33 #define MMC_TX_BROADCASTFRAME_G         0x1c
  34 #define MMC_TX_MULTICASTFRAME_G         0x20
  35 #define MMC_TX_64_OCTETS_GB             0x24
  36 #define MMC_TX_65_TO_127_OCTETS_GB      0x28
  37 #define MMC_TX_128_TO_255_OCTETS_GB     0x2c
  38 #define MMC_TX_256_TO_511_OCTETS_GB     0x30
  39 #define MMC_TX_512_TO_1023_OCTETS_GB    0x34
  40 #define MMC_TX_1024_TO_MAX_OCTETS_GB    0x38
  41 #define MMC_TX_UNICAST_GB               0x3c
  42 #define MMC_TX_MULTICAST_GB             0x40
  43 #define MMC_TX_BROADCAST_GB             0x44
  44 #define MMC_TX_UNDERFLOW_ERROR          0x48
  45 #define MMC_TX_SINGLECOL_G              0x4c
  46 #define MMC_TX_MULTICOL_G               0x50
  47 #define MMC_TX_DEFERRED                 0x54
  48 #define MMC_TX_LATECOL                  0x58
  49 #define MMC_TX_EXESSCOL                 0x5c
  50 #define MMC_TX_CARRIER_ERROR            0x60
  51 #define MMC_TX_OCTETCOUNT_G             0x64
  52 #define MMC_TX_FRAMECOUNT_G             0x68
  53 #define MMC_TX_EXCESSDEF                0x6c
  54 #define MMC_TX_PAUSE_FRAME              0x70
  55 #define MMC_TX_VLAN_FRAME_G             0x74
  56
  57 /* MMC RX counter registers */
  58 #define MMC_RX_FRAMECOUNT_GB            0x80
  59 #define MMC_RX_OCTETCOUNT_GB            0x84
  60 #define MMC_RX_OCTETCOUNT_G             0x88
  61 #define MMC_RX_BROADCASTFRAME_G         0x8c
  62 #define MMC_RX_MULTICASTFRAME_G         0x90
  63 #define MMC_RX_CRC_ERROR                0x94
  64 #define MMC_RX_ALIGN_ERROR              0x98
  65 #define MMC_RX_RUN_ERROR                0x9C
  66 #define MMC_RX_JABBER_ERROR             0xA0
  67 #define MMC_RX_UNDERSIZE_G              0xA4
  68 #define MMC_RX_OVERSIZE_G               0xA8
  69 #define MMC_RX_64_OCTETS_GB             0xAC
  70 #define MMC_RX_65_TO_127_OCTETS_GB      0xb0
  71 #define MMC_RX_128_TO_255_OCTETS_GB     0xb4
  72 #define MMC_RX_256_TO_511_OCTETS_GB     0xb8
  73 #define MMC_RX_512_TO_1023_OCTETS_GB    0xbc
  74 #define MMC_RX_1024_TO_MAX_OCTETS_GB    0xc0
  75 #define MMC_RX_UNICAST_G                0xc4
  76 #define MMC_RX_LENGTH_ERROR             0xc8
  77 #define MMC_RX_AUTOFRANGETYPE           0xcc
  78 #define MMC_RX_PAUSE_FRAMES             0xd0
  79 #define MMC_RX_FIFO_OVERFLOW            0xd4
  80 #define MMC_RX_VLAN_FRAMES_GB           0xd8
  81 #define MMC_RX_WATCHDOG_ERROR           0xdc
  82 /* IPC*/
  83 #define MMC_RX_IPC_INTR_MASK            0x100
  84 #define MMC_RX_IPC_INTR                 0x108
  85 /* IPv4*/
  86 #define MMC_RX_IPV4_GD                  0x110
  87 #define MMC_RX_IPV4_HDERR               0x114
  88 #define MMC_RX_IPV4_NOPAY               0x118
  89 #define MMC_RX_IPV4_FRAG                0x11C
  90 #define MMC_RX_IPV4_UDSBL               0x120
  91
  92 #define MMC_RX_IPV4_GD_OCTETS           0x150
  93 #define MMC_RX_IPV4_HDERR_OCTETS        0x154
  94 #define MMC_RX_IPV4_NOPAY_OCTETS        0x158
  95 #define MMC_RX_IPV4_FRAG_OCTETS         0x15c
  96 #define MMC_RX_IPV4_UDSBL_OCTETS        0x160
  97
  98 /* IPV6*/
  99 #define MMC_RX_IPV6_GD_OCTETS           0x164
 100 #define MMC_RX_IPV6_HDERR_OCTETS        0x168
 101 #define MMC_RX_IPV6_NOPAY_OCTETS        0x16c
 102
 103 #define MMC_RX_IPV6_GD                  0x124
 104 #define MMC_RX_IPV6_HDERR               0x128
 105 #define MMC_RX_IPV6_NOPAY               0x12c
 106
 107 /* Protocols*/
 108 #define MMC_RX_UDP_GD                   0x130
 109 #define MMC_RX_UDP_ERR                  0x134
 110 #define MMC_RX_TCP_GD                   0x138
 111 #define MMC_RX_TCP_ERR                  0x13c
 112 #define MMC_RX_ICMP_GD                  0x140
 113 #define MMC_RX_ICMP_ERR                 0x144
 114
 115 #define MMC_RX_UDP_GD_OCTETS            0x170
 116 #define MMC_RX_UDP_ERR_OCTETS           0x174
 117 #define MMC_RX_TCP_GD_OCTETS            0x178
 118 #define MMC_RX_TCP_ERR_OCTETS           0x17c
 119 #define MMC_RX_ICMP_GD_OCTETS           0x180
 120 #define MMC_RX_ICMP_ERR_OCTETS          0x184
 121
 122 #define MMC_TX_FPE_FRAG                 0x1a8
 123 #define MMC_TX_HOLD_REQ                 0x1ac
 124 #define MMC_RX_PKT_ASSEMBLY_ERR         0x1c8
 125 #define MMC_RX_PKT_SMD_ERR              0x1cc
 126 #define MMC_RX_PKT_ASSEMBLY_OK          0x1d0
 127 #define MMC_RX_FPE_FRAG                 0x1d4
 128
 129 /* XGMAC MMC Registers */
 130 #define MMC_XGMAC_TX_OCTET_GB           0x14
 131 #define MMC_XGMAC_TX_PKT_GB             0x1c
 132 #define MMC_XGMAC_TX_BROAD_PKT_G        0x24
 133 #define MMC_XGMAC_TX_MULTI_PKT_G        0x2c
 134 #define MMC_XGMAC_TX_64OCT_GB           0x34
 135 #define MMC_XGMAC_TX_65OCT_GB           0x3c
 136 #define MMC_XGMAC_TX_128OCT_GB          0x44
 137 #define MMC_XGMAC_TX_256OCT_GB          0x4c
 138 #define MMC_XGMAC_TX_512OCT_GB          0x54
 139 #define MMC_XGMAC_TX_1024OCT_GB         0x5c
 140 #define MMC_XGMAC_TX_UNI_PKT_GB         0x64
 141 #define MMC_XGMAC_TX_MULTI_PKT_GB       0x6c
 142 #define MMC_XGMAC_TX_BROAD_PKT_GB       0x74
 143 #define MMC_XGMAC_TX_UNDER              0x7c
 144 #define MMC_XGMAC_TX_OCTET_G            0x84
 145 #define MMC_XGMAC_TX_PKT_G              0x8c
 146 #define MMC_XGMAC_TX_PAUSE              0x94
 147 #define MMC_XGMAC_TX_VLAN_PKT_G         0x9c
 148 #define MMC_XGMAC_TX_LPI_USEC           0xa4
 149 #define MMC_XGMAC_TX_LPI_TRAN           0xa8
 150
 151 #define MMC_XGMAC_RX_PKT_GB             0x100
 152 #define MMC_XGMAC_RX_OCTET_GB           0x108
 153 #define MMC_XGMAC_RX_OCTET_G            0x110
 154 #define MMC_XGMAC_RX_BROAD_PKT_G        0x118
 155 #define MMC_XGMAC_RX_MULTI_PKT_G        0x120
 156 #define MMC_XGMAC_RX_CRC_ERR            0x128
 157 #define MMC_XGMAC_RX_RUNT_ERR           0x130
 158 #define MMC_XGMAC_RX_JABBER_ERR         0x134
 159 #define MMC_XGMAC_RX_UNDER              0x138
 160 #define MMC_XGMAC_RX_OVER               0x13c
 161 #define MMC_XGMAC_RX_64OCT_GB           0x140
 162 #define MMC_XGMAC_RX_65OCT_GB           0x148
 163 #define MMC_XGMAC_RX_128OCT_GB          0x150
 164 #define MMC_XGMAC_RX_256OCT_GB          0x158
 165 #define MMC_XGMAC_RX_512OCT_GB          0x160
 166 #define MMC_XGMAC_RX_1024OCT_GB         0x168
 167 #define MMC_XGMAC_RX_UNI_PKT_G          0x170
 168 #define MMC_XGMAC_RX_LENGTH_ERR         0x178
 169 #define MMC_XGMAC_RX_RANGE              0x180
 170 #define MMC_XGMAC_RX_PAUSE              0x188
 171 #define MMC_XGMAC_RX_FIFOOVER_PKT       0x190
 172 #define MMC_XGMAC_RX_VLAN_PKT_GB        0x198
 173 #define MMC_XGMAC_RX_WATCHDOG_ERR       0x1a0
 174 #define MMC_XGMAC_RX_LPI_USEC           0x1a4
 175 #define MMC_XGMAC_RX_LPI_TRAN           0x1a8
 176 #define MMC_XGMAC_RX_DISCARD_PKT_GB     0x1ac
 177 #define MMC_XGMAC_RX_DISCARD_OCT_GB     0x1b4
 178 #define MMC_XGMAC_RX_ALIGN_ERR_PKT      0x1bc
 179
 180 #define MMC_XGMAC_SGF_PASS_PKT          0x1f0
 181 #define MMC_XGMAC_SGF_FAIL_PKT          0x1f4
 182 #define MMC_XGMAC_TX_FPE_INTR_MASK      0x204
 183 #define MMC_XGMAC_TX_FPE_FRAG           0x208
 184 #define MMC_XGMAC_TX_HOLD_REQ           0x20c
 185 #define MMC_XGMAC_TX_GATE_OVERRUN       0x210
 186 #define MMC_XGMAC_RX_FPE_INTR_MASK      0x224
 187 #define MMC_XGMAC_RX_PKT_ASSEMBLY_ERR   0x228
 188 #define MMC_XGMAC_RX_PKT_SMD_ERR        0x22c
 189 #define MMC_XGMAC_RX_PKT_ASSEMBLY_OK    0x230
 190 #define MMC_XGMAC_RX_FPE_FRAG           0x234
 191 #define MMC_XGMAC_RX_IPC_INTR_MASK      0x25c
 192
 193 #define MMC_XGMAC_RX_IPV4_GD            0x264
 194 #define MMC_XGMAC_RX_IPV4_HDERR         0x26c
 195 #define MMC_XGMAC_RX_IPV4_NOPAY         0x274
 196 #define MMC_XGMAC_RX_IPV4_FRAG          0x27c
 197 #define MMC_XGMAC_RX_IPV4_UDSBL         0x284
 198
 199 #define MMC_XGMAC_RX_IPV6_GD            0x28c
 200 #define MMC_XGMAC_RX_IPV6_HDERR         0x294
 201 #define MMC_XGMAC_RX_IPV6_NOPAY         0x29c
 202
 203 #define MMC_XGMAC_RX_UDP_GD             0x2a4
 204 #define MMC_XGMAC_RX_UDP_ERR            0x2ac
 205 #define MMC_XGMAC_RX_TCP_GD             0x2b4
 206 #define MMC_XGMAC_RX_TCP_ERR            0x2bc
 207 #define MMC_XGMAC_RX_ICMP_GD            0x2c4
 208 #define MMC_XGMAC_RX_ICMP_ERR           0x2cc
 209
 210 #define MMC_XGMAC_RX_IPV4_GD_OCTETS     0x2d4
 211 #define MMC_XGMAC_RX_IPV4_HDERR_OCTETS  0x2dc
 212 #define MMC_XGMAC_RX_IPV4_NOPAY_OCTETS  0x2e4
 213 #define MMC_XGMAC_RX_IPV4_FRAG_OCTETS   0x2ec
 214 #define MMC_XGMAC_RX_IPV4_UDSBL_OCTETS  0x2f4
 215
 216 #define MMC_XGMAC_RX_IPV6_GD_OCTETS     0x2fc
 217 #define MMC_XGMAC_RX_IPV6_HDERR_OCTETS  0x304
 218 #define MMC_XGMAC_RX_IPV6_NOPAY_OCTETS  0x30c
 219
 220 #define MMC_XGMAC_RX_UDP_GD_OCTETS      0x314
 221 #define MMC_XGMAC_RX_UDP_ERR_OCTETS     0x31c
 222 #define MMC_XGMAC_RX_TCP_GD_OCTETS      0x324
 223 #define MMC_XGMAC_RX_TCP_ERR_OCTETS     0x32c
 224 #define MMC_XGMAC_RX_ICMP_GD_OCTETS     0x334
 225 #define MMC_XGMAC_RX_ICMP_ERR_OCTETS    0x33c
 226
 227 static void dwmac_mmc_ctrl(void __iomem *mmcaddr, unsigned int mode)
 228 {
 229         u32 value = readl(mmcaddr + MMC_CNTRL);
 230
 231         value |= (mode & 0x3F);
 232
 233         writel(value, mmcaddr + MMC_CNTRL);
 234
 235         pr_debug("stmmac: MMC ctrl register (offset 0x%x): 0x%08x\n",
 236                  MMC_CNTRL, value);
 237 }
 238
 239 /* To mask all interrupts.*/
 240 static void dwmac_mmc_intr_all_mask(void __iomem *mmcaddr)
 241 {
 242         writel(MMC_DEFAULT_MASK, mmcaddr + MMC_RX_INTR_MASK);
 243         writel(MMC_DEFAULT_MASK, mmcaddr + MMC_TX_INTR_MASK);
 244         writel(MMC_DEFAULT_MASK, mmcaddr + MMC_RX_IPC_INTR_MASK);
 245 }
 246
 247 /* This reads the MAC core counters (if actaully supported).
 248  * by default the MMC core is programmed to reset each
 249  * counter after a read. So all the field of the mmc struct
 250  * have to be incremented.
 251  */
 252 static void dwmac_mmc_read(void __iomem *mmcaddr, struct stmmac_counters *mmc)
 253 {
 254         mmc->mmc_tx_octetcount_gb += readl(mmcaddr + MMC_TX_OCTETCOUNT_GB);
 255         mmc->mmc_tx_framecount_gb += readl(mmcaddr + MMC_TX_FRAMECOUNT_GB);
 256         mmc->mmc_tx_broadcastframe_g += readl(mmcaddr +
 257                                               MMC_TX_BROADCASTFRAME_G);
 258         mmc->mmc_tx_multicastframe_g += readl(mmcaddr +
 259                                               MMC_TX_MULTICASTFRAME_G);
 260         mmc->mmc_tx_64_octets_gb += readl(mmcaddr + MMC_TX_64_OCTETS_GB);
 261         mmc->mmc_tx_65_to_127_octets_gb +=
 262             readl(mmcaddr + MMC_TX_65_TO_127_OCTETS_GB);
 263         mmc->mmc_tx_128_to_255_octets_gb +=
 264             readl(mmcaddr + MMC_TX_128_TO_255_OCTETS_GB);
 265         mmc->mmc_tx_256_to_511_octets_gb +=
 266             readl(mmcaddr + MMC_TX_256_TO_511_OCTETS_GB);
 267         mmc->mmc_tx_512_to_1023_octets_gb +=
 268             readl(mmcaddr + MMC_TX_512_TO_1023_OCTETS_GB);
 269         mmc->mmc_tx_1024_to_max_octets_gb +=
 270             readl(mmcaddr + MMC_TX_1024_TO_MAX_OCTETS_GB);
 271         mmc->mmc_tx_unicast_gb += readl(mmcaddr + MMC_TX_UNICAST_GB);
 272         mmc->mmc_tx_multicast_gb += readl(mmcaddr + MMC_TX_MULTICAST_GB);
 273         mmc->mmc_tx_broadcast_gb += readl(mmcaddr + MMC_TX_BROADCAST_GB);
 274         mmc->mmc_tx_underflow_error += readl(mmcaddr + MMC_TX_UNDERFLOW_ERROR);
 275         mmc->mmc_tx_singlecol_g += readl(mmcaddr + MMC_TX_SINGLECOL_G);
 276         mmc->mmc_tx_multicol_g += readl(mmcaddr + MMC_TX_MULTICOL_G);
 277         mmc->mmc_tx_deferred += readl(mmcaddr + MMC_TX_DEFERRED);
 278         mmc->mmc_tx_latecol += readl(mmcaddr + MMC_TX_LATECOL);
 279         mmc->mmc_tx_exesscol += readl(mmcaddr + MMC_TX_EXESSCOL);
 280         mmc->mmc_tx_carrier_error += readl(mmcaddr + MMC_TX_CARRIER_ERROR);
 281         mmc->mmc_tx_octetcount_g += readl(mmcaddr + MMC_TX_OCTETCOUNT_G);
 282         mmc->mmc_tx_framecount_g += readl(mmcaddr + MMC_TX_FRAMECOUNT_G);
 283         mmc->mmc_tx_excessdef += readl(mmcaddr + MMC_TX_EXCESSDEF);
 284         mmc->mmc_tx_pause_frame += readl(mmcaddr + MMC_TX_PAUSE_FRAME);
 285         mmc->mmc_tx_vlan_frame_g += readl(mmcaddr + MMC_TX_VLAN_FRAME_G);
 286
 287         /* MMC RX counter registers */
 288         mmc->mmc_rx_framecount_gb += readl(mmcaddr + MMC_RX_FRAMECOUNT_GB);
 289         mmc->mmc_rx_octetcount_gb += readl(mmcaddr + MMC_RX_OCTETCOUNT_GB);
 290         mmc->mmc_rx_octetcount_g += readl(mmcaddr + MMC_RX_OCTETCOUNT_G);
 291         mmc->mmc_rx_broadcastframe_g += readl(mmcaddr +
 292                                               MMC_RX_BROADCASTFRAME_G);
 293         mmc->mmc_rx_multicastframe_g += readl(mmcaddr +
 294                                               MMC_RX_MULTICASTFRAME_G);
 295         mmc->mmc_rx_crc_error += readl(mmcaddr + MMC_RX_CRC_ERROR);
 296         mmc->mmc_rx_align_error += readl(mmcaddr + MMC_RX_ALIGN_ERROR);
 297         mmc->mmc_rx_run_error += readl(mmcaddr + MMC_RX_RUN_ERROR);
 298         mmc->mmc_rx_jabber_error += readl(mmcaddr + MMC_RX_JABBER_ERROR);
 299         mmc->mmc_rx_undersize_g += readl(mmcaddr + MMC_RX_UNDERSIZE_G);
 300         mmc->mmc_rx_oversize_g += readl(mmcaddr + MMC_RX_OVERSIZE_G);
 301         mmc->mmc_rx_64_octets_gb += readl(mmcaddr + MMC_RX_64_OCTETS_GB);
 302         mmc->mmc_rx_65_to_127_octets_gb +=
 303             readl(mmcaddr + MMC_RX_65_TO_127_OCTETS_GB);
 304         mmc->mmc_rx_128_to_255_octets_gb +=
 305             readl(mmcaddr + MMC_RX_128_TO_255_OCTETS_GB);
 306         mmc->mmc_rx_256_to_511_octets_gb +=
 307             readl(mmcaddr + MMC_RX_256_TO_511_OCTETS_GB);
 308         mmc->mmc_rx_512_to_1023_octets_gb +=
 309             readl(mmcaddr + MMC_RX_512_TO_1023_OCTETS_GB);
 310         mmc->mmc_rx_1024_to_max_octets_gb +=
 311             readl(mmcaddr + MMC_RX_1024_TO_MAX_OCTETS_GB);
 312         mmc->mmc_rx_unicast_g += readl(mmcaddr + MMC_RX_UNICAST_G);
 313         mmc->mmc_rx_length_error += readl(mmcaddr + MMC_RX_LENGTH_ERROR);
 314         mmc->mmc_rx_autofrangetype += readl(mmcaddr + MMC_RX_AUTOFRANGETYPE);
 315         mmc->mmc_rx_pause_frames += readl(mmcaddr + MMC_RX_PAUSE_FRAMES);
 316         mmc->mmc_rx_fifo_overflow += readl(mmcaddr + MMC_RX_FIFO_OVERFLOW);
 317         mmc->mmc_rx_vlan_frames_gb += readl(mmcaddr + MMC_RX_VLAN_FRAMES_GB);
 318         mmc->mmc_rx_watchdog_error += readl(mmcaddr + MMC_RX_WATCHDOG_ERROR);
 319         /* IPv4 */
 320         mmc->mmc_rx_ipv4_gd += readl(mmcaddr + MMC_RX_IPV4_GD);
 321         mmc->mmc_rx_ipv4_hderr += readl(mmcaddr + MMC_RX_IPV4_HDERR);
 322         mmc->mmc_rx_ipv4_nopay += readl(mmcaddr + MMC_RX_IPV4_NOPAY);
 323         mmc->mmc_rx_ipv4_frag += readl(mmcaddr + MMC_RX_IPV4_FRAG);
 324         mmc->mmc_rx_ipv4_udsbl += readl(mmcaddr + MMC_RX_IPV4_UDSBL);
 325
 326         mmc->mmc_rx_ipv4_gd_octets += readl(mmcaddr + MMC_RX_IPV4_GD_OCTETS);
 327         mmc->mmc_rx_ipv4_hderr_octets +=
 328             readl(mmcaddr + MMC_RX_IPV4_HDERR_OCTETS);
 329         mmc->mmc_rx_ipv4_nopay_octets +=
 330             readl(mmcaddr + MMC_RX_IPV4_NOPAY_OCTETS);
 331         mmc->mmc_rx_ipv4_frag_octets += readl(mmcaddr +
 332                                               MMC_RX_IPV4_FRAG_OCTETS);
 333         mmc->mmc_rx_ipv4_udsbl_octets +=
 334             readl(mmcaddr + MMC_RX_IPV4_UDSBL_OCTETS);
 335
 336         /* IPV6 */
 337         mmc->mmc_rx_ipv6_gd_octets += readl(mmcaddr + MMC_RX_IPV6_GD_OCTETS);
 338         mmc->mmc_rx_ipv6_hderr_octets +=
 339             readl(mmcaddr + MMC_RX_IPV6_HDERR_OCTETS);
 340         mmc->mmc_rx_ipv6_nopay_octets +=
 341             readl(mmcaddr + MMC_RX_IPV6_NOPAY_OCTETS);
 342
 343         mmc->mmc_rx_ipv6_gd += readl(mmcaddr + MMC_RX_IPV6_GD);
 344         mmc->mmc_rx_ipv6_hderr += readl(mmcaddr + MMC_RX_IPV6_HDERR);
 345         mmc->mmc_rx_ipv6_nopay += readl(mmcaddr + MMC_RX_IPV6_NOPAY);
 346
 347         /* Protocols */
 348         mmc->mmc_rx_udp_gd += readl(mmcaddr + MMC_RX_UDP_GD);
 349         mmc->mmc_rx_udp_err += readl(mmcaddr + MMC_RX_UDP_ERR);
 350         mmc->mmc_rx_tcp_gd += readl(mmcaddr + MMC_RX_TCP_GD);
 351         mmc->mmc_rx_tcp_err += readl(mmcaddr + MMC_RX_TCP_ERR);
 352         mmc->mmc_rx_icmp_gd += readl(mmcaddr + MMC_RX_ICMP_GD);
 353         mmc->mmc_rx_icmp_err += readl(mmcaddr + MMC_RX_ICMP_ERR);
 354
 355         mmc->mmc_rx_udp_gd_octets += readl(mmcaddr + MMC_RX_UDP_GD_OCTETS);
 356         mmc->mmc_rx_udp_err_octets += readl(mmcaddr + MMC_RX_UDP_ERR_OCTETS);
 357         mmc->mmc_rx_tcp_gd_octets += readl(mmcaddr + MMC_RX_TCP_GD_OCTETS);
 358         mmc->mmc_rx_tcp_err_octets += readl(mmcaddr + MMC_RX_TCP_ERR_OCTETS);
 359         mmc->mmc_rx_icmp_gd_octets += readl(mmcaddr + MMC_RX_ICMP_GD_OCTETS);
 360         mmc->mmc_rx_icmp_err_octets += readl(mmcaddr + MMC_RX_ICMP_ERR_OCTETS);
 361
 362         mmc->mmc_tx_fpe_fragment_cntr += readl(mmcaddr + MMC_TX_FPE_FRAG);
 363         mmc->mmc_tx_hold_req_cntr += readl(mmcaddr + MMC_TX_HOLD_REQ);
 364         mmc->mmc_rx_packet_assembly_err_cntr +=
 365                 readl(mmcaddr + MMC_RX_PKT_ASSEMBLY_ERR);
 366         mmc->mmc_rx_packet_smd_err_cntr += readl(mmcaddr + MMC_RX_PKT_SMD_ERR);
 367         mmc->mmc_rx_packet_assembly_ok_cntr +=
 368                 readl(mmcaddr + MMC_RX_PKT_ASSEMBLY_OK);
 369         mmc->mmc_rx_fpe_fragment_cntr += readl(mmcaddr + MMC_RX_FPE_FRAG);
 370 }
 371
 372 const struct stmmac_mmc_ops dwmac_mmc_ops = {
 373         .ctrl = dwmac_mmc_ctrl,
 374         .intr_all_mask = dwmac_mmc_intr_all_mask,
 375         .read = dwmac_mmc_read,
 376 };
 377
 378 static void dwxgmac_mmc_ctrl(void __iomem *mmcaddr, unsigned int mode)
 379 {
 380         u32 value = readl(mmcaddr + MMC_CNTRL);
 381
 382         value |= (mode & 0x3F);
 383
 384         writel(value, mmcaddr + MMC_CNTRL);
 385 }
 386
 387 static void dwxgmac_mmc_intr_all_mask(void __iomem *mmcaddr)
 388 {
 389         writel(0x0, mmcaddr + MMC_RX_INTR_MASK);
 390         writel(0x0, mmcaddr + MMC_TX_INTR_MASK);
 391         writel(MMC_DEFAULT_MASK, mmcaddr + MMC_XGMAC_TX_FPE_INTR_MASK);
 392         writel(MMC_DEFAULT_MASK, mmcaddr + MMC_XGMAC_RX_FPE_INTR_MASK);
 393         writel(MMC_DEFAULT_MASK, mmcaddr + MMC_XGMAC_RX_IPC_INTR_MASK);
 394 }
 395
 396 static void dwxgmac_read_mmc_reg(void __iomem *addr, u32 reg, u32 *dest)
 397 {
 398         u64 tmp = 0;
 399
 400         tmp += readl(addr + reg);
 401         tmp += ((u64 )readl(addr + reg + 0x4)) << 32;
 402         if (tmp > GENMASK(31, 0))
 403                 *dest = ~0x0;
 404         else
 405                 *dest = *dest + tmp;
 406 }
 407
 408 /* This reads the MAC core counters (if actaully supported).
 409  * by default the MMC core is programmed to reset each
 410  * counter after a read. So all the field of the mmc struct
 411  * have to be incremented.
 412  */
 413 static void dwxgmac_mmc_read(void __iomem *mmcaddr, struct stmmac_counters *mmc)
 414 {
 415         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_TX_OCTET_GB,
 416                              &mmc->mmc_tx_octetcount_gb);
 417         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_TX_PKT_GB,
 418                              &mmc->mmc_tx_framecount_gb);
 419         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_TX_BROAD_PKT_G,
 420                              &mmc->mmc_tx_broadcastframe_g);
 421         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_TX_MULTI_PKT_G,
 422                              &mmc->mmc_tx_multicastframe_g);
 423         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_TX_64OCT_GB,
 424                              &mmc->mmc_tx_64_octets_gb);
 425         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_TX_65OCT_GB,
 426                              &mmc->mmc_tx_65_to_127_octets_gb);
 427         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_TX_128OCT_GB,
 428                              &mmc->mmc_tx_128_to_255_octets_gb);
 429         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_TX_256OCT_GB,
 430                              &mmc->mmc_tx_256_to_511_octets_gb);
 431         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_TX_512OCT_GB,
 432                              &mmc->mmc_tx_512_to_1023_octets_gb);
 433         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_TX_1024OCT_GB,
 434                              &mmc->mmc_tx_1024_to_max_octets_gb);
 435         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_TX_UNI_PKT_GB,
 436                              &mmc->mmc_tx_unicast_gb);
 437         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_TX_MULTI_PKT_GB,
 438                              &mmc->mmc_tx_multicast_gb);
 439         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_TX_BROAD_PKT_GB,
 440                              &mmc->mmc_tx_broadcast_gb);
 441         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_TX_UNDER,
 442                              &mmc->mmc_tx_underflow_error);
 443         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_TX_OCTET_G,
 444                              &mmc->mmc_tx_octetcount_g);
 445         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_TX_PKT_G,
 446                              &mmc->mmc_tx_framecount_g);
 447         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_TX_PAUSE,
 448                              &mmc->mmc_tx_pause_frame);
 449         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_TX_VLAN_PKT_G,
 450                              &mmc->mmc_tx_vlan_frame_g);
 451         mmc->mmc_tx_lpi_usec += readl(mmcaddr + MMC_XGMAC_TX_LPI_USEC);
 452         mmc->mmc_tx_lpi_tran += readl(mmcaddr + MMC_XGMAC_TX_LPI_TRAN);
 453
 454         /* MMC RX counter registers */
 455         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_PKT_GB,
 456                              &mmc->mmc_rx_framecount_gb);
 457         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_OCTET_GB,
 458                              &mmc->mmc_rx_octetcount_gb);
 459         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_OCTET_G,
 460                              &mmc->mmc_rx_octetcount_g);
 461         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_BROAD_PKT_G,
 462                              &mmc->mmc_rx_broadcastframe_g);
 463         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_MULTI_PKT_G,
 464                              &mmc->mmc_rx_multicastframe_g);
 465         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_CRC_ERR,
 466                              &mmc->mmc_rx_crc_error);
 467         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_CRC_ERR,
 468                              &mmc->mmc_rx_crc_error);
 469         mmc->mmc_rx_run_error += readl(mmcaddr + MMC_XGMAC_RX_RUNT_ERR);
 470         mmc->mmc_rx_jabber_error += readl(mmcaddr + MMC_XGMAC_RX_JABBER_ERR);
 471         mmc->mmc_rx_undersize_g += readl(mmcaddr + MMC_XGMAC_RX_UNDER);
 472         mmc->mmc_rx_oversize_g += readl(mmcaddr + MMC_XGMAC_RX_OVER);
 473         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_64OCT_GB,
 474                              &mmc->mmc_rx_64_octets_gb);
 475         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_65OCT_GB,
 476                              &mmc->mmc_rx_65_to_127_octets_gb);
 477         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_128OCT_GB,
 478                              &mmc->mmc_rx_128_to_255_octets_gb);
 479         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_256OCT_GB,
 480                              &mmc->mmc_rx_256_to_511_octets_gb);
 481         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_512OCT_GB,
 482                              &mmc->mmc_rx_512_to_1023_octets_gb);
 483         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_1024OCT_GB,
 484                              &mmc->mmc_rx_1024_to_max_octets_gb);
 485         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_UNI_PKT_G,
 486                              &mmc->mmc_rx_unicast_g);
 487         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_LENGTH_ERR,
 488                              &mmc->mmc_rx_length_error);
 489         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_RANGE,
 490                              &mmc->mmc_rx_autofrangetype);
 491         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_PAUSE,
 492                              &mmc->mmc_rx_pause_frames);
 493         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_FIFOOVER_PKT,
 494                              &mmc->mmc_rx_fifo_overflow);
 495         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_VLAN_PKT_GB,
 496                              &mmc->mmc_rx_vlan_frames_gb);
 497         mmc->mmc_rx_watchdog_error += readl(mmcaddr + MMC_XGMAC_RX_WATCHDOG_ERR);
 498         mmc->mmc_rx_lpi_usec += readl(mmcaddr + MMC_XGMAC_RX_LPI_USEC);
 499         mmc->mmc_rx_lpi_tran += readl(mmcaddr + MMC_XGMAC_RX_LPI_TRAN);
 500         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_DISCARD_PKT_GB,
 501                              &mmc->mmc_rx_discard_frames_gb);
 502         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_DISCARD_OCT_GB,
 503                              &mmc->mmc_rx_discard_octets_gb);
 504         mmc->mmc_rx_align_err_frames +=
 505                 readl(mmcaddr + MMC_XGMAC_RX_ALIGN_ERR_PKT);
 506
 507         mmc->mmc_sgf_pass_fragment_cntr +=
 508                 readl(mmcaddr + MMC_XGMAC_SGF_PASS_PKT);
 509         mmc->mmc_sgf_fail_fragment_cntr +=
 510                 readl(mmcaddr + MMC_XGMAC_SGF_FAIL_PKT);
 511         mmc->mmc_tx_fpe_fragment_cntr += readl(mmcaddr + MMC_XGMAC_TX_FPE_FRAG);
 512         mmc->mmc_tx_hold_req_cntr += readl(mmcaddr + MMC_XGMAC_TX_HOLD_REQ);
 513         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_TX_GATE_OVERRUN,
 514                              &mmc->mmc_tx_gate_overrun_cntr);
 515         mmc->mmc_rx_packet_assembly_err_cntr +=
 516                 readl(mmcaddr + MMC_XGMAC_RX_PKT_ASSEMBLY_ERR);
 517         mmc->mmc_rx_packet_smd_err_cntr +=
 518                 readl(mmcaddr + MMC_XGMAC_RX_PKT_SMD_ERR);
 519         mmc->mmc_rx_packet_assembly_ok_cntr +=
 520                 readl(mmcaddr + MMC_XGMAC_RX_PKT_ASSEMBLY_OK);
 521         mmc->mmc_rx_fpe_fragment_cntr +=
 522                 readl(mmcaddr + MMC_XGMAC_RX_FPE_FRAG);
 523
 524         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_IPV4_GD,
 525                              &mmc->mmc_rx_ipv4_gd);
 526         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_IPV4_HDERR,
 527                              &mmc->mmc_rx_ipv4_hderr);
 528         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_IPV4_NOPAY,
 529                              &mmc->mmc_rx_ipv4_nopay);
 530         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_IPV4_FRAG,
 531                              &mmc->mmc_rx_ipv4_frag);
 532         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_IPV4_UDSBL,
 533                              &mmc->mmc_rx_ipv4_udsbl);
 534
 535         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_IPV6_GD,
 536                              &mmc->mmc_rx_ipv6_gd);
 537         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_IPV6_HDERR,
 538                              &mmc->mmc_rx_ipv6_hderr);
 539         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_IPV6_NOPAY,
 540                              &mmc->mmc_rx_ipv6_nopay);
 541
 542         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_UDP_GD,
 543                              &mmc->mmc_rx_udp_gd);
 544         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_UDP_ERR,
 545                              &mmc->mmc_rx_udp_err);
 546         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_TCP_GD,
 547                              &mmc->mmc_rx_tcp_gd);
 548         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_TCP_ERR,
 549                              &mmc->mmc_rx_tcp_err);
 550         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_ICMP_GD,
 551                              &mmc->mmc_rx_icmp_gd);
 552         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_ICMP_ERR,
 553                              &mmc->mmc_rx_icmp_err);
 554
 555         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_IPV4_GD_OCTETS,
 556                              &mmc->mmc_rx_ipv4_gd_octets);
 557         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_IPV4_HDERR_OCTETS,
 558                              &mmc->mmc_rx_ipv4_hderr_octets);
 559         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_IPV4_NOPAY_OCTETS,
 560                              &mmc->mmc_rx_ipv4_nopay_octets);
 561         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_IPV4_FRAG_OCTETS,
 562                              &mmc->mmc_rx_ipv4_frag_octets);
 563         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_IPV4_UDSBL_OCTETS,
 564                              &mmc->mmc_rx_ipv4_udsbl_octets);
 565
 566         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_IPV6_GD_OCTETS,
 567                              &mmc->mmc_rx_ipv6_gd_octets);
 568         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_IPV6_HDERR_OCTETS,
 569                              &mmc->mmc_rx_ipv6_hderr_octets);
 570         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_IPV6_NOPAY_OCTETS,
 571                              &mmc->mmc_rx_ipv6_nopay_octets);
 572
 573         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_UDP_GD_OCTETS,
 574                              &mmc->mmc_rx_udp_gd_octets);
 575         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_UDP_ERR_OCTETS,
 576                              &mmc->mmc_rx_udp_err_octets);
 577         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_TCP_GD_OCTETS,
 578                              &mmc->mmc_rx_tcp_gd_octets);
 579         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_TCP_ERR_OCTETS,
 580                              &mmc->mmc_rx_tcp_err_octets);
 581         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_ICMP_GD_OCTETS,
 582                              &mmc->mmc_rx_icmp_gd_octets);
 583         dwxgmac_read_mmc_reg(mmcaddr, MMC_XGMAC_RX_ICMP_ERR_OCTETS,
 584                              &mmc->mmc_rx_icmp_err_octets);
 585 }
 586
 587 const struct stmmac_mmc_ops dwxgmac_mmc_ops = {
 588         .ctrl = dwxgmac_mmc_ctrl,
 589         .intr_all_mask = dwxgmac_mmc_intr_all_mask,
 590         .read = dwxgmac_mmc_read,
 591 };